CN113380711B - 一种应力可控的应力硅及其制备方法 - Google Patents

一种应力可控的应力硅及其制备方法 Download PDF

Info

Publication number
CN113380711B
CN113380711B CN202110494400.2A CN202110494400A CN113380711B CN 113380711 B CN113380711 B CN 113380711B CN 202110494400 A CN202110494400 A CN 202110494400A CN 113380711 B CN113380711 B CN 113380711B
Authority
CN
China
Prior art keywords
silicon
amorphous silicon
stress
waveguide region
growth window
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110494400.2A
Other languages
English (en)
Other versions
CN113380711A (zh
Inventor
崔积适
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanming University
Original Assignee
Sanming University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanming University filed Critical Sanming University
Priority to CN202110494400.2A priority Critical patent/CN113380711B/zh
Publication of CN113380711A publication Critical patent/CN113380711A/zh
Application granted granted Critical
Publication of CN113380711B publication Critical patent/CN113380711B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823892—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Optical Integrated Circuits (AREA)

Abstract

一种应力可控的应力硅及其制备方法，涉及应力硅技术领域。制备方法包括：在硅波导区蚀刻形成非晶硅生长窗口，非晶硅生长窗口由硅波导区的上表面蚀刻形成；非晶硅生长窗口均呈矩形，且非晶硅生长窗口在硅波导区呈矩形阵列分布；在非晶硅生长窗口中沉积非晶硅，并在沉积的非晶硅表面覆盖二氧化硅层；以波长为488nm的光辐照非晶硅生长窗口使非晶硅生长窗口中的非晶硅的至少一部分转变为单晶硅。这样使制备得到的应力可控的应力硅提高了应力硅的载流子迁移率，提升了器件的工作频率，具有一阶电光效应，在硅中产生拉应力使硅的带隙减小，能够对C通信波段的信号光产生吸收。

Description

一种应力可控的应力硅及其制备方法
技术领域
本发明涉及应力硅技术领域，具体而言，涉及一种应力可控的应力硅及其制备方法。
背景技术
硅是一种半导体材料，是构成当今电子信息系统的主要材料。当今电子信息集成电路的基底主要为硅材料，且硅具有成熟的CMOS加工工艺，并且具有尺寸大、成本低等优点。此外，基于成熟的CMOS工艺，硅基集成光电子技术也如火如荼的发展起来，并初步开始投入商用。
但对于丰富、高效的信息处理要求而言，硅材料在集成电子和集成光电子领域逐渐显现出某些方面的不足。例如，由于硅中载流子迁移率的限制，制约了硅电子器件工作频率；硅由于带隙较大，对长波长光无法产生吸收；硅不具有一阶电光效应，硅基调制器的调制效率不高等等。
有鉴于此，特提出本申请。
发明内容
本发明的第一个目的在于提供一种应力可控的应力硅的制备方法，其能够精确控制应力硅的应力数值，提高应力硅的载流子迁移率，提升器件的工作频率，制备出的应力硅可以使硅材料产生一阶电光效应，在硅中产生拉应力可以使硅的带隙减小，从而对C通信波段的信号光产生吸收。
本发明的第二个目的在于提供一种应力可控的应力硅，其提高了应力硅的载流子迁移率，提升了器件的工作频率，具有一阶电光效应，在硅中产生拉应力使硅的带隙减小，能够对C 通信波段的信号光产生吸收。
本发明的实施例是这样实现的：
一种应力可控的应力硅的制备方法，其包括：
在硅波导区蚀刻形成非晶硅生长窗口，非晶硅生长窗口由硅波导区的上表面蚀刻形成；非晶硅生长窗口均呈矩形，且非晶硅生长窗口在硅波导区呈矩形阵列分布；
在非晶硅生长窗口中沉积非晶硅，并在沉积的非晶硅表面覆盖二氧化硅层；
以波长为488nm的光辐照非晶硅生长窗口使非晶硅生长窗口中的非晶硅的至少一部分转变为单晶硅；
其中，沿硅波导区的长度方向，相邻两非晶硅生长窗口的间距为w1，非晶硅生长窗口的长度为w2，该方向的应变数值为
沿硅波导区的宽度方向，相邻两非晶硅生长窗口的间距为 w3，非晶硅生长窗口的宽度为w4，该方向的应变数值为
非晶硅生长窗口的深度为d1，硅波导区的厚度为d2，该方向的应变数值为
进一步地，w2大于w1，w4大于w3。
进一步地，w2大于w1的两倍，w4大于w3的1.5倍，d1 大于d2的二分之一。
进一步地，非晶硅生长窗口的矩形阵列方向分别沿硅波导区的宽度方向和长度方向设置。
进一步地，在非晶硅生长窗口中沉积非晶硅时，采用CVD 法于150℃-350℃在非晶硅生长窗中淀积形成非晶硅薄膜。
进一步地，以波长为488nm的光辐照非晶硅生长窗口时，采用波长为488nm的氩离子大功率激光器进行辐照，使非晶硅生长窗口中的非晶硅的温度超过1420k以对非晶硅进行退火。
进一步地，应力可控的应力硅的制备方法还包括：硅波导区的两侧均设置有slab区，两侧的slab区均与硅波导区相连；其中，两侧的slab区的厚度均小于硅波导区的厚度。
进一步地，两侧的slab区的厚度均为60nm，硅波导区的厚度为220nm。
进一步地，以波长为488nm的光辐照非晶硅生长窗口时，采用波长为488nm的氩离子大功率激光器进行辐照。
一种应力可控的应力硅，其根据上述的应力可控的应力硅的制备方法制备得到。
本发明实施例的有益效果是：
在应力可控的应力硅的制备工艺中，由于在488nm波段二氧化硅是透明的，波长为488nm的辐照光的光能量透过二氧化硅被非晶硅生长窗口中的非晶硅吸收，吸收光后的非晶硅温度逐渐上升，直至超过非晶硅的熔融温度1420k，从而达到对非晶硅退火的目的。非晶硅经过退火后变为单晶硅体积减小，由于非晶硅与单晶硅之间的Si-Si健的作用，使非晶硅生长窗口中的单晶硅对硅波导区中原本的单晶硅形成拉应力，从而在整个硅波导区形成不对称应力。
具体的，采用波长为488nm的辐照光对非晶硅生长窗口中的非晶硅进行退火，可以使非晶硅生长窗口中的非晶硅转变为单晶硅。由于单晶硅和非晶硅的原子密度(c-Si为2.33gcm-3， a-Si为2.20gcm-3)相差5.9％，非晶硅生长窗口中的非晶硅硅结晶后体积将会缩小。由于非晶硅生长窗口的大小不会变化，非晶硅生长窗口中的非晶硅转化为单晶硅后会与非晶硅生长窗口的四周(即原本的硅波导区中的单晶硅)形成共价键，从而对非晶硅生长窗口的四周的单晶硅形成拉应力，进而可以对整个硅波导区形成拉应力。拉应力的理论最大值可达6GPa，由于单晶硅中Si-Si键可承受应力大于6GPa，而SiO2可以提供约10GPa以上的应力，且在熔融状态下其仍然可以提供7GPa 的拉力，这保证了结晶前后整个结构的稳定，避免在加工过程中损毁。
简单来说，在硅波导区开设了非晶硅生长窗口，而通过将非晶硅生长窗口中的非晶硅转化为单晶硅使其体积减小，从而使非晶硅生长窗口中由非晶硅转变而来的单晶硅能够通过非晶硅生长窗口的侧壁对原来的硅波导区施加拉应力，从而为硅波导区提供不对称应力，打破原来的中心反演对称结构，使其电光效应被有效加强。
在此基础上，沿硅波导区的长度方向，相邻两非晶硅生长窗口的间距为w1，非晶硅生长窗口的长度为w2，该方向的应变数值为沿硅波导区的宽度方向，相邻两非晶硅生长窗口的间距为w3，非晶硅生长窗口的宽度为w4，该方向的应变数值为非晶硅生长窗口的深度为d1，硅波导区的厚度为d2，该方向的应变数值为这样的话，可以通过控制w1、w2、w3、w4、d1和d2的，就能够对硅波导区长度方向、宽度方向和厚度方向的应力进行精确控制，以满足不同的使用需求。
这样的结构设计使应力可控的应力硅的可设计性大大提高，可以针对不同的使用需要和设计需要，对应力可控的应力硅进行对应的应力调控，使应力可控的应力硅的适用面更广。
总体而言，本发明实施例提供的应力可控的应力硅的制备方法能够精确控制应力硅的应力数值，提高应力硅的载流子迁移率，提升器件的工作频率，制备出的应力硅可以使硅材料产生一阶电光效应，在硅中产生拉应力可以使硅的带隙减小，从而对C通信波段的信号光产生吸收。本发明实施例提供的应力可控的应力硅提高了应力硅的载流子迁移率，提升了器件的工作频率，具有一阶电光效应，在硅中产生拉应力使硅的带隙减小，能够对C通信波段的信号光产生吸收。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本发明实施例提供的应力可控的应力硅的硅波导区的结构示意图；
图2为本发明实施例提供的应力可控的应力硅的硅波导区的另一视角的结构示意图；
图3为本发明实施例提供的应力可控的应力硅的结构示意图；
图4为本发明实施例提供的应力可控的应力硅的拉应力分布示意图。
图标：应力可控的应力硅100；硅波导区110；非晶硅生长窗口120；非晶硅130；二氧化硅层140；slab区150；基底160；第一电极170；第二电极180。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。
因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
此外，术语“平行”、“垂直”等并不表示要求部件绝对平行或垂直，而是可以稍微倾斜。如“平行”仅仅是指其方向相对“垂直”而言更加平行，并不是表示该结构一定要完全平行，而是可以稍微倾斜。
此外，术语“水平”、“竖直”、“悬垂”等术语并不表示要求部件绝对水平或悬垂，而是可以稍微倾斜。如“水平”仅仅是指其方向相对“竖直”而言更加水平，并不是表示该结构一定要完全水平，而是可以稍微倾斜。
“大致”、“基本”等用语旨在说明相关内容并不是要求绝对的精确，而是可以有一定的偏差。例如：“大致等于”并不仅仅表示绝对的相等，由于实际生产、操作过程中，难以做到绝对的“相等”，一般都存在一定的偏差。因此，除了绝对相等之外，“大致等于”还包括上述的存在一定偏差的情况。以此为例，其他情况下，除非有特别说明，“大致”、“基本”等用语均为与上述类似的含义。
在本发明的描述中，还需要说明的是，除非另有明确的规定和限定，术语“设置”、“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
实施例
请参照图1-4，本实施例提供一种应力可控的应力硅100 的制备方法，其包括：
在硅波导区110蚀刻形成非晶硅生长窗口120，非晶硅生长窗口120由硅波导区110的上表面蚀刻形成。非晶硅生长窗口120均呈矩形，非晶硅生长窗口120的宽度方向沿硅波导区 110的宽度方向设置，非晶硅生长窗口120的长度方向沿硅波导区110的长度方向设置，且非晶硅生长窗口120在硅波导区 110呈矩形阵列分布。
在非晶硅生长窗口120中沉积非晶硅130，并在沉积的非晶硅130表面覆盖二氧化硅层140；
以波长为488nm的光辐照非晶硅生长窗口120使非晶硅生长窗口120中的非晶硅130的至少一部分转变为单晶硅；
其中，沿硅波导区110的长度方向，相邻两非晶硅生长窗口120的间距为w1，非晶硅生长窗口120的长度为w2，该方向的应变数值为
沿硅波导区110的宽度方向，相邻两非晶硅生长窗口120 的间距为w3，非晶硅生长窗口120的宽度为w4，该方向的应变数值为
非晶硅生长窗口120的深度为d1，硅波导区110的厚度为 d2，该方向的应变数值为
在应力可控的应力硅100的制备工艺中，由于在488nm波段二氧化硅是透明的，波长为488nm的辐照光的光能量透过二氧化硅被非晶硅生长窗口120中的非晶硅130吸收，吸收光后的非晶硅130温度逐渐上升，直至超过非晶硅130的熔融温度 1420k，从而达到对非晶硅130退火的目的。非晶硅130经过退火后变为单晶硅体积减小，由于非晶硅130与单晶硅之间的Si-Si健的作用，使非晶硅生长窗口120中的单晶硅对硅波导区 110中原本的单晶硅形成拉应力，从而在整个硅波导区110形成不对称应力。
具体的，采用波长为488nm的辐照光对非晶硅生长窗口 120中的非晶硅130进行退火，可以使非晶硅生长窗口120中的非晶硅130转变为单晶硅。由于单晶硅和非晶硅130的原子密度(c-Si为2.33gcm-3，a-Si为2.20gcm-3)相差5.9％，非晶硅生长窗口120中的非晶硅130硅结晶后体积将会缩小。由于非晶硅生长窗口120的大小不会变化，非晶硅生长窗口120中的非晶硅130转化为单晶硅后会与非晶硅生长窗口120的四周(即原本的硅波导区110中的单晶硅)形成共价键，从而对非晶硅生长窗口120的四周的单晶硅形成拉应力，进而可以对整个硅波导区110形成拉应力。拉应力的理论最大值可达6 GPa，由于单晶硅中Si-Si键可承受应力大于6GPa，而SiO2 可以提供约10GPa以上的应力，且在熔融状态下其仍然可以提供7GPa的拉力，这保证了结晶前后整个结构的稳定，避免在加工过程中损毁。
简单来说，在硅波导区110开设了非晶硅生长窗口120，而通过将非晶硅生长窗口120中的非晶硅130转化为单晶硅使其体积减小，从而使非晶硅生长窗口120中由非晶硅130转变而来的单晶硅能够通过非晶硅生长窗口120的侧壁对原来的硅波导区110施加拉应力，从而为硅波导区110提供不对称应力，打破原来的中心反演对称结构，使其电光效应被有效加强。
在此基础上，沿硅波导区110的长度方向，相邻两非晶硅生长窗口120的间距为w1，非晶硅生长窗口120的长度为w2，该方向的应变数值为沿硅波导区110的宽度方向，相邻两非晶硅生长窗口120的间距为w3，非晶硅生长窗口 120的宽度为w4，该方向的应变数值为/>非晶硅生长窗口120的深度为d1，硅波导区110的厚度为d2，该方向的应变数值为/>这样的话，可以通过控制w1、w2、w3、 w4、d1和d2的，就能够对硅波导区110长度方向、宽度方向和厚度方向的应力进行精确控制，以满足不同的使用需求。
这样的结构设计使应力可控的应力硅100的可设计性大大提高，可以针对不同的使用需要和设计需要，对应力可控的应力硅100进行对应的应力调控，使应力可控的应力硅100的适用面更广。
总体而言，应力可控的应力硅100的制备方法能够精确控制应力硅的应力数值，提高应力硅的载流子迁移率，提升器件的工作频率，制备出的应力硅可以使硅材料产生一阶电光效应，在硅中产生拉应力可以使硅的带隙减小，从而对C通信波段的信号光产生吸收。
进一步地，为了使应力能够被更加精确、方便地控制，控制w2大于w1，w4大于w3。优选的，控制w2大于w1的两倍，w4大于w3的1.5倍，d1大于d2的二分之一。
在本实施例中，非晶硅生长窗口120的矩形阵列方向分别沿硅波导区110的宽度方向和长度方向设置。
进一步地，在非晶硅生长窗口120中沉积非晶硅130时，采用CVD法于150℃-350℃在非晶硅130生长窗中淀积形成非晶硅130薄膜。以波长为488nm的光辐照非晶硅生长窗口120时，采用波长为488nm的氩离子大功率激光器进行辐照。以波长为488nm的光辐照非晶硅生长窗口120时，采用波长为 488nm的氩离子大功率激光器进行辐照，使非晶硅生长窗口120 中的非晶硅130的温度超过1420k以对非晶硅130进行退火。
在本实施例中，应力可控的应力硅100的制备工艺还包括：在硅波导区110的两侧均设置slab区150，两侧的slab区150 均与硅波导区110相连。设置第一电极170和第二电极180。第一电极170和第二电极180均设于基底160，第一电极170 连接于一侧slab区150远离硅波导区110的一侧，第二电极180 连接于另一侧slab区150远离硅波导区110的一侧。第一电极 170和第二电极180均设于基底160固定连接。
其中，硅波导区110和slab区150均通过在基底160上蚀刻形成，两侧的slab区150的厚度均小于硅波导区110的厚度。具体的，两侧的slab区150的厚度均为60nm，硅波导区110 的厚度为220nm。
本实施例还提供一种应力可控的应力硅100，其根据上述的应力可控的应力硅100的制备工艺制备得到。应力可控的应力硅100的具体结构在上文已经做了详细描述，此处便不在赘述。
综上所述，应力可控的应力硅100的制备方法能够精确控制应力硅的应力数值，提高应力硅的载流子迁移率，提升器件的工作频率，制备出的应力硅可以使硅材料产生一阶电光效应，在硅中产生拉应力可以使硅的带隙减小，从而对C通信波段的信号光产生吸收。应力可控的应力硅100提高了应力硅的载流子迁移率，提升了器件的工作频率，具有一阶电光效应，在硅中产生拉应力使硅的带隙减小，能够对C通信波段的信号光产生吸收。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种应力可控的应力硅的制备方法，其特征在于，包括：
在硅波导区蚀刻形成非晶硅生长窗口，所述非晶硅生长窗口由所述硅波导区的上表面蚀刻形成；所述非晶硅生长窗口均呈矩形，且所述非晶硅生长窗口在所述硅波导区呈矩形阵列分布；
在所述非晶硅生长窗口中沉积非晶硅，并在沉积的非晶硅表面覆盖二氧化硅层；
以波长为488nm的光辐照所述非晶硅生长窗口使所述非晶硅生长窗口中的非晶硅的至少一部分转变为单晶硅；
其中，沿所述硅波导区的长度方向，相邻两所述非晶硅生长窗口的间距为w1，所述非晶硅生长窗口的长度为w2，该方向的应变数值为
沿所述硅波导区的宽度方向，相邻两所述非晶硅生长窗口的间距为w3，所述非晶硅生长窗口的宽度为w4，该方向的应变数值为
所述非晶硅生长窗口的深度为d1，所述硅波导区的厚度为d2，该方向的应变数值为
2.根据权利要求1所述的应力可控的应力硅的制备方法，其特征在于，w2大于w1，w4大于w3。
3.根据权利要求1所述的应力可控的应力硅的制备方法，其特征在于，w2大于w1的两倍，w4大于w3的1.5倍，d1大于d2的二分之一。
4.根据权利要求1所述的应力可控的应力硅的制备方法，其特征在于，所述非晶硅生长窗口的矩形阵列方向分别沿所述硅波导区的宽度方向和长度方向设置。
5.根据权利要求1所述的应力可控的应力硅的制备方法，其特征在于，在所述非晶硅生长窗口中沉积非晶硅时，采用CVD法于150℃-350℃在所述非晶硅生长窗中淀积形成非晶硅薄膜。
6.根据权利要求1所述的应力可控的应力硅的制备方法，其特征在于，以波长为488nm的光辐照所述非晶硅生长窗口时，采用波长为488nm的氩离子大功率激光器进行辐照，使所述非晶硅生长窗口中的非晶硅的温度超过1420k以对非晶硅进行退火。
7.根据权利要求1所述的应力可控的应力硅的制备方法，其特征在于，所述应力可控的应力硅的制备方法还包括：所述硅波导区的两侧均设置有slab区，两侧的所述slab区均与所述硅波导区相连；其中，两侧的所述slab区的厚度均小于所述硅波导区的厚度。
8.根据权利要求7所述的应力可控的应力硅的制备方法，其特征在于，两侧的所述slab区的厚度均为60nm，所述硅波导区的厚度为220nm。
9.根据权利要求1所述的应力可控的应力硅的制备方法，其特征在于，以波长为488nm的光辐照所述非晶硅生长窗口时，采用波长为488nm的氩离子大功率激光器进行辐照。
10.一种应力可控的应力硅，其特征在于，根据如权利要求1～9任一项所述的应力可控的应力硅的制备方法制备得到。
CN202110494400.2A 2021-05-07 2021-05-07 一种应力可控的应力硅及其制备方法 Active CN113380711B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110494400.2A CN113380711B (zh) 2021-05-07 2021-05-07 一种应力可控的应力硅及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110494400.2A CN113380711B (zh) 2021-05-07 2021-05-07 一种应力可控的应力硅及其制备方法

Publications (2)

Publication Number Publication Date
CN113380711A CN113380711A (zh) 2021-09-10
CN113380711B true CN113380711B (zh) 2023-07-28

Family

ID=77570503

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110494400.2A Active CN113380711B (zh) 2021-05-07 2021-05-07 一种应力可控的应力硅及其制备方法

Country Status (1)

Country Link
CN (1) CN113380711B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112269277B (zh) * 2020-10-09 2024-03-22 厦门兴华鼎自动化技术有限公司 一种基于应力硅的电光调制器及其制备方法
CN113281921B (zh) * 2021-05-07 2024-08-09 厦门兴华鼎自动化技术有限公司 一种一阶电光效应硅调制器及其制备工艺

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1670550A (zh) * 2004-03-19 2005-09-21 中国科学院半导体研究所 采用非平面工艺实现硅基二氧化硅波导偏振无关的方法
CN103872126A (zh) * 2012-12-18 2014-06-18 上海华虹宏力半导体制造有限公司 沟槽型功率mosfet器件
CN105845617A (zh) * 2016-06-20 2016-08-10 西安电子科技大学 基于非晶化与尺度效应的AlN埋绝缘层上晶圆级单轴应变Ge的制作方法
CN112269277A (zh) * 2020-10-09 2021-01-26 三明学院 一种基于应力硅的电光调制器及其制备方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030026575A1 (en) * 2001-08-02 2003-02-06 Motorola, Inc. Structure and method for fabricating semiconductor optical waveguide structures utilizing the formation of a compliant substrate
US6856733B2 (en) * 2001-12-07 2005-02-15 Intel Corporation 1xN fanout waveguide photodetector
US8450133B2 (en) * 2009-03-16 2013-05-28 Acorn Technologies, Inc. Strained-enhanced silicon photon-to-electron conversion devices
US8765536B2 (en) * 2012-09-28 2014-07-01 International Business Machines Corporation Stress engineered multi-layers for integration of CMOS and Si nanophotonics
US9385022B2 (en) * 2014-05-21 2016-07-05 Globalfoundries Inc. Silicon waveguide on bulk silicon substrate and methods of forming
US10811279B2 (en) * 2017-08-29 2020-10-20 Ciena Corporation Flip-chip high speed components with underfill

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1670550A (zh) * 2004-03-19 2005-09-21 中国科学院半导体研究所 采用非平面工艺实现硅基二氧化硅波导偏振无关的方法
CN103872126A (zh) * 2012-12-18 2014-06-18 上海华虹宏力半导体制造有限公司 沟槽型功率mosfet器件
CN105845617A (zh) * 2016-06-20 2016-08-10 西安电子科技大学 基于非晶化与尺度效应的AlN埋绝缘层上晶圆级单轴应变Ge的制作方法
CN112269277A (zh) * 2020-10-09 2021-01-26 三明学院 一种基于应力硅的电光调制器及其制备方法

Also Published As

Publication number Publication date
CN113380711A (zh) 2021-09-10

Similar Documents

Publication Publication Date Title
CN113380711B (zh) 一种应力可控的应力硅及其制备方法
KR101362688B1 (ko) 광전 변환 장치 및 그 제조 방법
CA2221245C (en) Method of manufacturing semiconductor article
CN103091870B (zh) 一种谐振腔增强型石墨烯电吸收调制器
US20150049978A1 (en) Silicon-based electro-optical device
CN104993025A (zh) 氮化硅膜致应变的锗锡中红外led器件及其制备方法
CN104981910A (zh) 薄硅太阳能电池的金属箔辅助制造
JP6091273B2 (ja) 半導体装置とその製造方法
CN112269277B (zh) 一种基于应力硅的电光调制器及其制备方法
CN106291990B (zh) 硅基注氧电容型电光调制器
US20130334541A1 (en) Three dimensional strained semiconductors
CN105610047B (zh) GeSn多量子阱金属腔激光器及其制作方法
SG182051A1 (en) Process for cleaving a substrate
CN107634106A (zh) 一种增强可见光和近红外波段光吸收的二维材料光电探测器
JP6327644B2 (ja) 電気光変調器
WO2024007586A1 (zh) 一种三层堆叠结构晶圆的制备方法及应用
CN107863399B (zh) 基于LRC工艺的n-Ge-i-Ge-p-Si结构波导型光电探测器及其制备方法
CN113281921B (zh) 一种一阶电光效应硅调制器及其制备工艺
Kikuchi et al. III–V gain region/Si waveguide hybrid lasers by chip-on-wafer hydrophilic bonding process using UV-ozone treatment
CN113281920B (zh) 一种一阶电光效应硅调制器及其制备工艺
CN107037534A (zh) 可集成光电器件及其制作方法、多个光电器件的集成方法
KR20070061374A (ko) 기판상에 적어도 하나의 단결정층을 포함하는 소자의 제조방법
CN111430499A (zh) 光电集成器件及其制备方法
CN104037275A (zh) 具有悬浮结构的氮化硅膜致应变的锗led器件及其制备方法
TWI451474B (zh) 一種製作可轉移性晶體薄膜的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant