CN103795497B - 在通信系统中为多个码块计算crc的方法和设备 - Google Patents

在通信系统中为多个码块计算crc的方法和设备 Download PDF

Info

Publication number
CN103795497B
CN103795497B CN201410019522.6A CN201410019522A CN103795497B CN 103795497 B CN103795497 B CN 103795497B CN 201410019522 A CN201410019522 A CN 201410019522A CN 103795497 B CN103795497 B CN 103795497B
Authority
CN
China
Prior art keywords
crc
information bit
subset
multiple information
code block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410019522.6A
Other languages
English (en)
Other versions
CN103795497A (zh
Inventor
皮周月
法罗克·坎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN103795497A publication Critical patent/CN103795497A/zh
Application granted granted Critical
Publication of CN103795497B publication Critical patent/CN103795497B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
    • H03M13/091—Parallel or block-wise CRC computation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/6306—Error control coding in combination with Automatic Repeat reQuest [ARQ] and diversity transmission, e.g. coding schemes for the multiple transmission of the same information or the transmission of incremental redundancy
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6522—Intended application, e.g. transmission or communication standard
    • H03M13/6525—3GPP LTE including E-UTRA
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6561—Parallelized implementations
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0061—Error detection codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2957—Turbo codes and decoding
    • H03M13/296—Particular turbo code structure
    • H03M13/2966—Turbo codes concatenated with another code, e.g. an outer block code
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0075—Transmission of coding parameters to receiver

Abstract

一种生成循环冗余校验的方法和电路。所述方法为具有多个信息位的传输块计算多个循环冗余校验。为包括多个信息位的传输块计算传输块CRC。将包括传输块CRC的传输块分割为多个子集，为所述多个子集计算多个循环冗余校验。基于信息位的子集计算所述多个循环冗余校验中的至少一个循环冗余校验。另外，可基于所有信息位计算传输块循环冗余校验。

Description

在通信系统中为多个码块计算CRC的方法和设备
本申请是向中国知识产权局提交的申请日为2008年7月11日、申请号为200880022897.0、发明名称为“在通信系统中为多个码块计算CRC的方法和设备”的申请的分案申请。
技术领域
本发明涉及一种为多个码块生成循环冗余校验的方法和设备。
背景技术
无线通信系统通常包括多个基站和多个移动站，而单个基站经常与一组移动站通信。从基站到移动站的传输称为下行链路通信。类似地，从移动站到基站的传输称为上行链路通信。基站和移动站均可以采用发送和接收无线电波信号的多个天线。无线电波信号可以是正交频分复用（OFDM）信号或码分多址（CDMA）信号。移动站可以PDA、膝上型计算机或手持装置。
在第三代合作伙伴计划长期演进（3GPP LTE）系统中，当传输块（transportblock）较大时，该传输块被分割为多个码块（code block）从而可生成多个编码的包，由于诸如能够并行处理或者流水线执行以及功耗和硬件复杂度之间的柔性权衡的好处，这样做有利。
在当前的高速数据共享信道（HS-DSCH）设计中，为整个传输块仅生成一个24位（bit）的循环冗余校验（CRC），以便对该块进行错误检测。如果生成多个码块并且在一个传输时间间隔（TTI）中发送所述多个码块，则接收机可能将一些码块正确解码，而不能将其它码块正确解码。在这种情况下，由于用于传输块的CRC将证明有误，所以接收机将向发送机反馈非应答（NAK）。
发明内容
因此，本发明的一方面在于提供在通信系统中为多个码块生成循环冗余校验的改进的方法和设备。
本发明的另一方面在于提供一种在通信系统中用于错误检测的改进的方法和设备。
根据本发明的一方面，提供一种用于通信的方法。为包括多个信息位的传输块计算传输块CRC。将包括传输块CRC的传输块分割为多个子集，为所述多个子集计算多个循环冗余校验。
将所述多个循环冗余校验和所述多个信息位从第一节点发送到第二节点。
响应于接收的所述多个循环冗余校验和所述多个信息位，在第二节点处理所述多个循环冗余校验和所述多个信息位。
可通过特定类型的前向纠错码，如turbo码来对信息位的所述子集进行联合编码。
可对信息位的所述子集以及基于信息位的所述子集计算的至少一个循环冗余校验进行联合编码。
可为信息位的第一子集计算第一循环冗余校验，可为信息位的第二子集计算第二循环冗余校验。
信息位的第一子集和信息位的第二子集可彼此重叠。
可选地，信息位的第一子集和信息位的第二子集可彼此分开。
可选地，信息位的第二子集可包括信息位的第一子集。
可基于所有信息位计算所述多个循环冗余校验中的至少一个循环冗余校验。
根据本发明的另一方面，提供一种用于通信的方法。信息位的至少一个传输块被分割位多个码块。为所述多个码块计算多个码块循环冗余校验，其中，基于相应码块计算至少一个码块循环冗余校验。将所述多个码块和所述多个码块循环冗余校验从第一节点发送到第二节点。
可利用特定类型的前向纠错码对从所述多个码块中选择的码块中的位进行联合编码。在这种情况下，基于联合编码的码块计算码块循环冗余校验。
可基于所述多个码块中的相应一个码块计算所述多个码块循环冗余校验中的每一个。
可基于所述多个码块中的至少相应一个码块计算所述多个码块循环冗余校验中的每一个。
可在分割传输块之前，基于传输块计算传输块循环冗余校验。
所述多个码块可包括从其没有生成码块循环冗余校验的至少一个码块。
可基于所述多个码块中的所有码块计算至少一个码块循环冗余校验。
根据本发明另一方面，提供一种在数据通信中生成循环冗余校验的电路，具有：输入端口，用于接收信息数据；输出端口，用于输出信息数据和循环冗余校验；线性反馈移位寄存器单元，在输入端口和输出端口之间通信连接，包括L个移位寄存器，用于用具有L-1阶的循环冗余校验生成多项式g(x)来变换信息数据；循环冗余校验寄存器单元，在输入端口和线性反馈移位寄存器单元之间通信连接，包括L个循环冗余校验寄存器；第一开关，在输入端口和循环冗余校验寄存器单元之间通信连接；第二开关，通信连接在线性反馈移位寄存器单元的反馈回路；第三开关，在线性反馈移位寄存器单元和循环冗余校验寄存器单元之间通信连接；第四开关，在输入端口、线性反馈移位寄存器单元和输出端口之间通信连接，具有使输入端口与输出端口连接的第一位置以及使线性反馈移位寄存器单元与输出端口连接的第二位置。
可将线性反馈移位寄存器单元和循环冗余校验寄存器单元初始化为全零状态。可设置第一开关以将输入端口连接到线性反馈移位寄存器单元。可设置第二开关以连接线性反馈移位寄存器单元的反馈回路。可设置第三开关以使线性反馈移位寄存器单元与循环冗余校验寄存器单元之间断开连接。可将第四开关设置到第一位置，以使输入端口与输出端口连接。可经输入端口接收信息数据的码块。可设置第一开关以使输入端口与线性反馈移位寄存器单元之间断开连接。可设置第二开关以断开与线性反馈移位寄存器单元的反馈回路的连接。可设置第三开关，以使线性反馈移位寄存器单元与循环冗余校验寄存器单元连接。可将第四开关设置到第二位置，以使线性反馈移位寄存器单元与输出端口连接。可使线性反馈移位寄存器单元移位L次，以获得用于码块的循环冗余校验。
根据本发明的另一方面，提供一种在数据通信中生成循环冗余校验的电路，所述电路包括：输入端口，用于接收信息数据；输出端口，用于输出信息数据和循环冗余校验；线性反馈移位寄存器单元，在输入端口和输出端口之间通信连接，包括L个移位寄存器，用于用具有L-1阶的循环冗余校验生成多项式g(x)来变换信息数据；L个状态寄存器，通信连接到L个移位寄存器中的相应的移位寄存器，以将数据值写入L个移位寄存器以及从L个移位寄存器读取数据值；第一开关，在输入端口和线性反馈移位寄存器单元之间通信连接；第二开关，通信连接在线性反馈移位寄存器单元的反馈回路；第三开关，在输入端口、线性反馈移位寄存器单元和输出端口之间通信连接，具有将输入端口与输出端口连接的第一位置以及使线性反馈移位寄存器单元与输出端口连接的第二位置。
可将线性反馈移位寄存器单元和状态寄存器初始化为全零状态。可设置第一开关以将输入端口连接到线性反馈移位寄存器单元。可设置第二开关以连接线性反馈移位寄存器单元的反馈回路。可将第三开关设置到第一位置，以使输入端口与输出端口连接。可经输入端口接收信息数据的码块。将线性反馈移位寄存器单元中的L个移位寄存器中的数据值分别写入相应状态寄存器。可设置第一开关以使输入端口与线性反馈移位寄存器单元断开连接。可设置第二开关以断开与线性反馈移位寄存器单元的反馈回路的连接。可将第三开关设置到第二位置，以使线性反馈移位寄存器单元与输出端口连接。可使线性反馈移位寄存器单元移位L次，以获得用于码块的循环冗余校验。然后，可设置第一开关以将输入端口连接到线性反馈移位寄存器单元；可设置第二开关以连接线性反馈移位寄存器单元的反馈回路；可将第三开关设置到第一位置，以使输入端口与输出端口连接。将状态寄存器中的数据值分别写入线性反馈移位寄存器单元中的相应移位寄存器中。
根据本发明的另一方面，提供一种在数据通信中生成循环冗余校验的电路，所述电路包括：输入端口，用于接收信息数据；输出端口，用于输出信息数据和循环冗余校验；第一线性反馈移位寄存器单元，在输入端口和输出端口之间通信连接，包括L个移位寄存器，用于用具有L-1阶的循环冗余校验生成多项式g(x)来变换信息数据；第二线性反馈移位寄存器单元，与第一线性反馈移位寄存器单元并联地通信连接在输出端口和输出端口之间，包括L个移位寄存器，用于用具有L-1阶的循环冗余校验生成多项式g(x)来变换信息数据；第一开关，在输入端口与第一线性反馈移位寄存器单元和第二线性反馈移位寄存器单元之间的公共节点之间通信连接；第二开关，通信连接在第一线性反馈移位寄存器单元的反馈回路；第三开关，在输入端口、第一线性反馈移位寄存器单元和第二线性反馈移位寄存器单元之间的所述公共节点、以及输出端口之间通信连接，具有将输入端口与输出端口连接的第一位置、使第一线性反馈移位寄存器单元与输出端口连接的第二位置以及使第二线性反馈移位寄存器单元与输出端口连接的第三位置；第四开关，通信连接在第二线性反馈移位寄存器单元的反馈回路。
可将第一和第二线性反馈移位寄存器单元以及循环冗余校验寄存器单元初始化为全零状态。可设置第一开关，以将输入端口与第一和第二线性反馈移位寄存器单元之间的公共节点连接；可设置第二开关以连接第一线性反馈移位寄存器单元的反馈回路；可将第三开关设置到第一位置，以使输入端口与输出端口连接；可设置第四开关，以连接第二线性反馈移位寄存器单元的反馈回路。可经输入端口接收信息数据的码块。确定接收的码块是不是信息数据的最后一个码块。当接收的码块不是信息数据的最后一个码块时，可设置第一开关以使输入端口与线性反馈移位寄存器单元断开连接；可设置第二开关以断开与线性反馈移位寄存器单元的反馈回路的连接；可将第三开关设置到第二位置，以使第一线性反馈移位寄存器单元与输出端口连接。可使第一线性反馈移位寄存器单元移位L次，以获得用于码块的循环冗余校验。
当接收的信息数据的码块是信息数据的最后一个码块时，可将第三开关设置到第三位置，以将第二线性反馈移位寄存器单元与输出端口连接；设置第四开关，以与线性反馈移位寄存器单元的反馈回路断开连接。可使第二线性反馈移位寄存器单元移位L次，以获得用于码块的循环冗余校验。
根据本发明的另一方面，提供一种在数据通信中生成循环冗余校验的电路，所述电路包括：输入端口，用于接收信息数据；输出端口，用于输出信息数据和循环冗余校验；线性反馈移位寄存器单元，在输入端口和输出端口之间通信连接，包括L个移位寄存器，用于用具有L-1阶的循环冗余校验生成多项式g(x)来变换信息数据；第一开关，在输入端口和线性反馈移位寄存器单元之间通信连接；第二开关，通信连接在线性反馈移位寄存器单元的反馈回路；第三开关，在输入端口、线性反馈移位寄存器单元和输出端口之间通信连接，具有将输入端口与输出端口连接的第一位置以及使线性反馈移位寄存器单元与输出端口连接的第二位置；
可将线性反馈移位寄存器单元初始化为全零状态。可设置第一开关以将输入端口连接到线性反馈移位寄存器单元；可设置第二开关以连接线性反馈移位寄存器单元的反馈回路；可将第三开关设置到第一位置，以使输入端口与输出端口连接。可经输入端口接收信息数据的码块。可设置第一开关以使输入端口与线性反馈移位寄存器单元断开连接；可设置第二开关以断开与线性反馈移位寄存器单元的反馈回路的连接；可将第三开关设置到第二位置，以使线性反馈移位寄存器单元与输出端口连接。可使线性反馈移位寄存器单元移位L次，以获得用于码块的循环冗余校验。
附图说明
通过参考下面结合附图的详细描述，本发明的更全面的理解及其许多优点将更容易理解，从而将变得明显，在附图中，相同的标号表示相同或相似的部件，其中：
图1是适合于本发明原理的实践的正交频分复用（OFDM）收发机链的示图；
图2是示出作为频率的函数的振幅的OFDM子载波的两个坐标曲线图；
图3是时域中的OFDM符号的波形图；
图4是单载波频分多址收发机链的示图；
图5示意性地示出混合自动重传请求（HARQ）收发机链；
图6示意性地示出多入多出（MIMO）系统；
图7示意性地示出预编码的MIMO系统；
图8示意性地示出高速下行链路分组接入（HSDPA）系统中的高速数据共享信道（HS-DSCH）的编码链；
图9示意性地示出传输块循环冗余校验（CRC）和码块分割；
图10是使用线性反馈移位寄存器（LFSR）用于CRC计算的示图；
图11示意性地示出高速数据共享信道（HS-DSCH）混合ARQ功能；
图12示意性地示出长期演进（LTE）下行链路子帧结构；
图13示意性地示出LTE上行链路子帧结构；
图14示意性地示出码块CRC；
图15示出码块分割的示例；
图16示意性地示出根据本发明原理的一个实施例的码块（CB）CRC和传输块（TB）CRC；
图17示意性地示出根据本发明原理的另一实施例的码块（CB）CRC和传输块（TB）CRC；
图18示意性地示出根据本发明原理的另一实施例的码块（CB）CRC和传输块（TB）CRC；
图19示意性地示出根据本发明原理的另一实施例的码块（CB）CRC和传输块（TB）CRC；
图20示意性地示出根据本发明原理的另一实施例的码块（CB）CRC和传输块（TB）CRC；
图21示意性地示出构造为本发明原理的实施例的用于多个码块的CRC计算电路；
图22示意性地示出构造为本发明原理的另一实施例的用于多个码块的CRC计算电路；
图23示意性地示出构造为本发明原理的另一实施例的用于多个码块的CRC计算电路；和
图24示意性地示出构造为本发明原理的另一实施例的用于多个码块的CRC计算电路。
具体实施方式
正交频分复用（OFDM）是在频域中复用数据的技术。在频率子载波上携带调制符号。图1示出正交频分复用（OFDM）收发机链。在使用OFDM技术的通信系统中，在发送机链110，由调制器112将控制信号或数据111调制为一串调制符号，随后由串/并（S/P）转换器113对这些调制符号进行串行至并行的转换。逆快速傅立叶变换（IFFT）单元114用于将信号从频域转移到时域，成为多个OFDM符号。由循环前缀（CP）插入单元116将CP或零前缀（ZP）添加到每一OFDM符号，以避免或减轻由多径衰落带来的影响。因此，通过发送机（Tx）前端处理单元117，如天线（未示出），或者可选地，通过固定的电线或电缆来发送信号。在接收机链120，假设实现了完全的时间和频率同步，则通过接收机（Rx）前端处理单元121接收的信号被CP去除单元122处理。快速傅立叶变换（FFT）单元124将接收的信号从时域转移到频域，以便进一步处理。
在OFDM系统中，每一OFDM符号由多个子载波构成。OFDM符号内的每一子载波携带调制符号。图2示出使用子载波1、子载波2和子载波3的OFDM传输方案。由于每一OFDM符号在时域中具有有限的持续时间，所以子载波在频域中彼此重叠。然而，如图2所示，假设发送机和接收机具有完全的频率同步，则在采样频率上保持正交性。在由于不完全频率同步或者高移动性引起的频率偏移的情况下，在采样频率上子载波的正交性被破坏，导致载波间干扰（ICI）。
图3中示出了发送和接收的OFDM符号的时域示意图。如图3所示，由于多径衰落，接收的信号的CP部分（CP1、CP2）经常被先前的OFDM符号所破坏。然而，只要CP足够长，接收的没有CP的OFDM符号就应该仅包含其自身的通过多径衰落信道卷积的信号。通常，在接收机方采取快速傅立叶变换（FFT）以允许进一步处理频域。OFDM较其它传输方案的优势是其对多径衰落的鲁棒性。时域中的多径衰落转化为频域中的频率选择性衰落。通过添加的循环前缀或者零前缀，避免或者极大缓和了相邻OFDM之间的符号间干扰。另外，由于在窄带宽上运送每一调制符号，所以其经受单径衰落。可使用简单的均衡方案来防止频率选择性衰落。
采用单载波调制和频域均衡的单载波频分多址（SC-FDMA）是一种性能和复杂度与OFDMA系统相似的技术。SC-FDMA的一个优势在于：由于SC-FDMA所固有的单载波结构，所以SC-FDMA信号具有较低的峰均功率比（PAPR）。通常PAPR低导致功率放大器的效率高，这对上行链路传输中的移动站特别重要。在3GPP长期演进（LFT）中选择SC-FDMA作为上行链路多路接入方案。图4示出了SC-FDMA的收发机链的例子。在发送机方，由S/P转换器401对数据或控制信号进行串行至并行转换。在由子载波映射单元403将时域数据映射到一组子载波之前，将由离散傅立叶变换（DFT）变换器402将DFT应用到时域数据或控制信号。为了确保低PAPR，通常，频域中的DFT输出将被映射到一组邻接的子载波。然后，将由IFFT变换器404应用大小通常大于DFT的IFFT，以将信号变换回时域。在通过P/S转换器405进行并行至串行（P/S）转换之后，并且在数据或控制信号被发送到发送机前端处理单元407之前，将由循环前缀（CP）插入单元406将CP添加到数据或控制信号。添加了循环前缀的经处理的信号经常被称为SC-FDMA块。在信号经过无线通信系统中的通信信道408，例如多径衰落信道之后，接收机将通过接收机前端处理单元409执行接收机前端处理，通过CP去除单元410去除CP，通过FFT变换器412应用FFT，并进行频域均衡413。在均衡的信号在频域中被解映射之后，将应用逆离散傅立叶变换（IDFT）414。在通过并串（P/S）转换器415对IDFT的输出进行P/S转换之后，所述输出将被传递以进行进一步的时域处理，如解调和解码。
在基于包的无线数据通信系统中，通过控制信道传输的控制信号（即，控制信道传输）通常伴随着通过数据信道传输的数据信号（即，数据传输）。包括控制信道格式指示符（CCFI）、应答信号（ACK）、分组数据控制信道（PDCCH）信号的控制信道信息携带用于数据信号的传输格式信息，如用户ID、资源分配信息、有效载荷（Payload）大小、调制、混合自动重传请求（HARQ）信息、MIMO相关信息。
混合自动重传请求（HARQ）广泛用在通信系统中，以防止解码失败并提高可靠性。图5示意性地示出一般的包括编码器501、子包（subpacket）生成器502、收发机链503和解码器504的混合自动重传请求（HARQ）收发机链。利用特定的前向纠错（FEC）方案对每一数据包进行编码。在子包生成器502中生成的每一子包可仅包含编码的位（bit）的一部分。如果子包k的传输失败，如反馈应答信道505中的NAK所指示，则重传子包（子包k+1）被发送，以帮助接收机对包进行解码。重传子包可包含不同于先前子包的编码的位。接收机可适当地将所有接收的子包结合，或者对所有接收的子包进行联合解码，以提高解码的可能性。通常，考虑可靠性、包延迟以及实现复杂度来配置传输的最大数量。
经常被称为多入多出（MIMO）的多天线通信系统广泛用在无线通信中，以提高系统性能。在如图6所示的MIMO系统中，发送机601具有能够发送独立的信号的多个天线602，接收机603配备有多个接收天线604。如果仅有一个发送天线，或者如果仅有一个发送的数据流，则MIMO系统退化为单入多出（SIMO）。如果仅有一个接收天线，则MIMO系统退化为多入单出（MISO）。如果仅有一个发送天线和一个接收天线，则MIMO系统退化为单入单出（SISO）。MIMO技术可显著提高系统的吞吐量和范围，而不增加带宽或总传输功率使用。通常，由于有多个天线，MIMO技术通过开发空间域中的额外的自由度来提高无线通信系统的频谱效率。有多种MIMO技术。例如，空间复用方案通过允许经多个天线传输多个数据流来增加传输速率。诸如空时编码的发送多样性方法利用了由于多个发送天线引起的空间多样性。接收机多样性方法利用由于多个接收天线引起的空间多样性。波束形成技术提高了接收的信号增益并减小对其它用户的干扰。空分多址（SDMA）允许来自多个用户或者至多个用户的信号流经相同的时间-频率资源被传输。接收机可通过多个数据流的空间特征来分离这些数据流。需要注意的是，这些MIMO传输技术不是互斥的。实际上，许多MIMO方案经常用在高级无线系统中。
当信道较有利，例如，移动速度低时，可使用闭环MIMO方案，以改善系统性能。在闭环MIMO系统中，接收机反馈信道条件和/或优选的Tx MIMO处理方案。发送机利用该反馈信息，连同其它考虑（如调度优先级、数据和资源可用性）一起，对发送方案一同进行优化。流行的闭环MIMO方案被称为MIMO预编码。通过预编码，在发送数据流被传送到多个发送天线之前，将发送数据流与矩阵预先相乘。如图7所示，假设有Nt个发送天线702和Nr个接收天线704。将Nt个发送天线702与Nr个接收天线704之间的信道表示为H。因此，H是Nt×Nr矩阵。如果发送机701知道H，则发送机可根据H选择最有利的发送方案。例如，如果吞吐量最大化是目标，则如果发送机已知H，可选择预编码矩阵为H的右奇异矩阵（right singularmatrix）。通过这样做，可将接收机方703多个数据流的有效信道对角线化，消除了多个数据流之间的干扰。然而，经常不容许有反馈H的准确值所需的开销。为了减少反馈开销，定义一组预编码矩阵，以对H可具有的可能值的空间进行量化。通过量化，接收机通常以优选预编码矩阵的索引、秩（rank）以及优选预编码矢量的索引的形式反馈优选预编码方案。接收机还可反馈优选预编码方案的相关CQI值。
MIMO系统的另一方面是：用于传输的多数据流是被分离地编码还是被一起编码。如果所有用于传输的层被一起编码，则我们称其为单码字（SCW）MIMO系统。
在LTE系统中，当传输块较大时，传输块被分割为多个码块，从而可生成多个编码的包，由于诸如能够并行处理或者流水线执行以及功耗和硬件复杂度之间的柔性权衡的好处，这样做有利。作为示例，图8示出了高速下行分组接入（HSDPA）系统中的高速数据共享信道（HS-DSCH）的编码处理。在当前的HS-DSCH设计中，为整个传输块仅生成一个24位的循环冗余校验（CRC），以便对该块进行错误检测。如果生成多个码块并且在一个传输时间间隔（TTI）中发送所述多个码块，则接收机可能正确地将一些码块解码，而不能正确地将其它码块解码。在这种情况下，由于用于传输块的CRC将证明有误，所以接收机将向发送机反馈非应答（NAK）。在图9中，标号901至905示出传输块、传输块CRC（TB CRC）以及码块分割之间的关系。
假设我们使用L位CRC多项式来生成码块CRC。CRC生成多项式被表示为：
g(x)=g0xL+g1xL-1+...+gL-1x+gL。 （1）
通常，对于消息：
m(x)=m0xM-1+m1xM-2+...+mM-2x+mM-1， （2）
以系统形式执行CRC编码。将消息的CRC奇偶校验位表示为p0、p1、……、pL-1，这也可被表示为多项式：
p(x)=p0xL-1+p1xL-2+...+pL-2x+pL-1。 （3）
当多项式
m(x)·xL-p(x)=m0xM+L-1+m1xM+L-2+...+mM-2xL+1+mM-1xL+p0xL-1+p1xL-2+...+pL-2x+pL-1 （4）
被g(x)除时，产生等于0的余数。
需要注意的是，如果该消息中的每一位是二进制的，则可将该消息表示为二进制伽罗瓦域（GF(2)）的多项式。在这种情况下，“+”和“-”运算是相同的。换句话说，如果消息位是二进制的，则可通过m(x)·xL+p(x)或者m(x)·xL-p(x)来表示附着有CRC的消息。在本发明的剩余部分中，为了方便起见，我们假设消息位是二进制的。然而，当消息位是非二进制时，本发明中公开的构思当然也可适用。
CRC流行的一个原因在于其实现的简单性。可通过线性反馈移位寄存器（LFSR）来容易地实现CRC计算。可使用LFSR作为用于多项式除法的电路。如图10所示，假设使用L位CRC，LFSR1000具有L个移位寄存器（R0～RL-1）。开关1001、1003和1005初始被置于位置X。按照索引增大的次序，将消息位m0、m1、……、mM-1一次一个地供应给LFSR1000。在将最后一位（mM-1）供应给LFSR1000之后，开关1001、1003和1005移到位置Y。使LFSR1000另外移位L次，以在最右侧的寄存器的输出端产生CRC。需要注意的是，图9的LFSR仅是示例。当然存在用于多项式除法和CRC计算的LFSR的其它实现方式。
混合ARQ功能将信道编码器的输出端的位的数量与高速数据共享信道（HS-DSCH）所映射到的高速物理下行链路共享信道（HS-PDSCH）集合的位的总数相匹配。混合ARQ功能受冗余版本（RV）参数控制。混合ARQ功能的输出端的位的准确集合依赖于输入位的数量、输出位的数量以及RV参数。如图11所示，混合ARQ功能包括两个速率匹配级1101和1103以及虚拟缓冲器1105。位分离级1107将信道编码器的输出位分割为系统位、奇偶校验位1和奇偶校验位2，并将其输入到速率匹配级。第一速率匹配级1101将输入位的数量匹配到虚拟IR缓冲器1105，其中，关于虚拟IR缓冲器1105的信息由更高层提供。需要注意的是，如果输入位的数量不超过虚拟IR缓冲能力，则第一速率匹配级1101是透明的。第二速率匹配级1103将第一速率匹配级1101的输出端的位的数量与TTI中的HS-PDSCH集合中可用的物理信道位的数量相匹配。位收集级1109收集第二速率匹配级1103的输出位，并将其发送给无线网络。
图12示出了LTE的下行链路子帧结构。在典型配置中，如垂直轴所示，每一子帧为1ms长，包含14个OFDM符号。假设对子帧中的OFDM符号从0至13编索引。用于天线0和1的参考符号（RS）位于OFDM符号0（1201）、4（1203）、7（1205）和11（1207）中。如果存在，用于天线2和3的参考符号（RS）位于OFDM符号1（1211）和8（1213）中。在开始的一个、或者两个、或者三个OFDM符号中发送包括控制信道格式标识符（CCFI）、应答信道（ACK）、分组数据控制信道（PDCCH）的控制信道。由CCFI来指示用于控制信道的OFDM符号的数量。例如，控制信道可占据开始的一个OFDM符号，或者开始的两个OFDM符号，或者开始的三个OFDM符号。在其它OFDM符号中发送数据信道，即，物理下行链路共享信道（PDSCH）。
图13示出了上行链路子帧结构（用于数据传输）。需要注意的是，LTE上行链路是基于SC-FDMA的系统，其与OFDMA系统很相像，仅有一些不同。与OFDM符号类似，每一SC-FDMA块具有循环前缀（CP）。为了数据传输，参考信号（RS）位于第4个SC-FDMA块1301和第11个SC-FDMA块1303中，而剩余SC-FDMA块携带数据。需要注意的是，图13仅示出了上行链路子帧的时域结构。对于每一单独的UE，其传输可仅占据频域中的整个带宽的一部分。在频域中经SC-FDMA复用不同的用户和控制信号。
在本发明中，我们提出这样的方法和设备，所述方法和设备计算用于传输的多个CRC，以提高传输的可靠性并降低发送机和接收机的复杂度。
通过仅示出若干特定实施例和实施方式（包括实现本发明所预期的最佳方式）从下面详细的描述中，本发明的各方面、特点和优点将明显。本发明还能够有其它和不同的实施例，在不脱离本发明的精神和范围的情况下，可对其若干细节在各个明显方面进行修改。因此，附图和说明书意在被认为本质上是说明性的，而非限制性的。在附图中，本发明通过示例的方式，而非限制的方式被说明。在下面的说明中我们使用LTE系统中的数据信道作为示例。然而，只要可适用，这里所说明的技术当然可用在LTE系统的其它信道中、以及其它系统中的其它数据信道、控制信道或其它信道中。
我们首先说明传输块、码块和码块循环冗余校验（CRC）的概念。图14示出了发送机方的编码处理链的一部分。如果需要，可将TTI中的多个传输块串接。如果在传输块串接（concatenation）之后，位的数量大于Z（Z是所涉及的码块的最大大小），则在传输块的串接之后执行码块分割。需要注意的是，在本发明中，在分割之前，传输块可以包含传输块CRC，或者可以不包含传输块CRC。在码块分割之后，可针对一些码块或者所有码块生成CRC。在码块CRC被附着到相应码块之后，信道编码器对附着有CRC的码块进行编码。混合ARQ功能使从信道编码器输出的位的数量与高速数据共享信道（HS-DSCH）所映射到的高速物理下行链路共享信道（HS-PDSCH）集合的位的总数相匹配。为了说明的目的，尽管本发明中所公开的构思当然可以以其它方式应用，但假设为每一码块生成码块CRC。为了说明简单起见，我们假设仅存在一个传输块。然而，本发明中的所有实施例均可应用于具有多个传输块且传输块串接的情况。另外，需要注意的是，尽管我们经常使用发送机处理来说明本发明的构思，但是本发明的所有实施例均可应用于发送机和接收机二者的CRC计算。
通过a0、a1、……、aA-1来表示CRC计算的输入位，其中，A是传输块的大小。我们称输入位为信息位。此外，无论是存在一个还是多个传输块，或者传输块是否包含传输块CRC，本发明中所描述的方法均适用。假设我们使用L位CRC多项式来生成码块CRC。将CRC生成多项式表示为：
g(x)=g0xL+g1xL-1+...+gL-1x+gL。 （5）
传输块可由下面的多项式表示：
a(x)=a0xA-1+a1xA-2+...+aA-2x+aA-1。 （6）
假设通过码块分割，传输块消息被分割为C个码块。通过bi,0、bi,1、……、来表示码块i中的位，其中，Bi是码块i的大小，i=0,1,…,C-1。需要注意的是，码块i的多项式表达为：
很明显，
在不损失一般性的情况下，如图15所示，我们进一步假设从传输块1501中的信息位映射到码块1503、……、1505的自然次序。我们定义：
对于i=0,1,…,C。 （8）
换言之，D0=0、D1=B0、D2=B0+B1、……、
传输块被分割为C个码块。第i码块的信息位如下所示：
对于i=0,1,…,C-1。 （9）
以这样的方式，传输块与码块之间的关系可建立为如下所示：
我们进一步定义：
对于k=0,1,…,C-1。（11）
其中，ak(x)是直到第k码块的信息位（包括先前码块中的信息位）的多项式表达。很容易看出，a0(x)=b0(x)，aC-1(x)=a(x)。为了简单起见，在本发明的剩余部分中仍使用这些符号，而不再进行重复的定义。
在根据本发明原理的第一实施例中，在具有第二数量的多个CRC的第一数量的多个位的发送过程中或者在这样的发送的接收处理过程中，基于所述第一数量的多个位的位子集计算至少一个CRC，使得所述第一数量的多个位中的至少一位不在所述子集中。在图16所示的示例中，从传输块生成传输块CRC（TB CRC），包括传输块CRC的传输块1601被分割为码块0 1603、码块1 1605、码块2 1607。基于码块0 1603中的信息位，但是不基于码块11605或者码块2 1607中的信息位，来计算CB0_CRC1609。在这样做时，在完成对码块1 1605和码块2 1607的接收机处理之前，UE可使用CB0_CRC1609来校验码块0 1603中的信息位是否被正确接收。这一特点在降低UE复杂度和节省功率方面特别有益。可出于例如（但不限于）这样的目的来使用码块CRC：为相应一个或多个码块提供错误检测，提早停止迭代turbo解码从而可实现功率节省以及码块之间的解码能力的统计复用，检测一个码块的解码错误从而能够避免在一个码块解码错误的情况下对其它码块进行不必要的解码等。
在根据本发明原理的第二实施例中，在具有第二数量的多个CRC的第一数量的多个位的发送过程中或者在这样的发送的接收机处理过程中，基于所述第一数量的多个位子集计算至少一个CRC，其中，通过某一类型的前向纠错码对所述子集进行联合编码。例如，如图16所示，基于传输块中的所有位子集（码块0 1603中的位）来计算CB0_CRC1609。通过某一前向纠错（FEC）码，如turbo码来对码块01603中的位进行联合编码。FEC编码有时也被称为信道编码。需要注意的是，通常也将CB0_CRC1609与码块01603中的信息位联合编码，以实现对信息位和CRC位二者的错误保护。通过将用于CRC计算的信息位的块以及用于FEC信道编码的信息位的块进行同步，UE可在解码处理以及确定相应码块是否被正确解码期间使用码块CRC。可以以并行或流水线以及串行方式，用码块CRC对每一码块分别进行这一处理。
在根据本发明原理的第三实施例中，在具有第二数量的多个CRC的第一数量的多个位的发送过程中或者在这样的发送的接收处理过程中，基于位的第一子集计算第一CRC，同时基于位的第二子集计算第二CRC。图16示出了一个示例。在该示例中，“位子集”被称为码块。为传输块计算包括传输块CRC的传输块1601。然后，传输块被分割为三个码块。为每一码块计算CRC。CB0_CRC1609是附着到码块0 1603的码块CRC，基于码块0中的位来得到CB0_CRC1609；CB1_CRC1611是附加到码块1 1605的码块CRC，基于码块1中的位来得到CB1_CRC1611；CB2_CRC1613是附加到码块2 1607的码块CRC，基于包括传输块CRC的码块2中的位来得到CB2_CRC1613。还需要注意的是，在本示例中，用于得到第一CRC的位的第一子集不与用于得到第二CRC的位的第二子集重叠。然而，在不脱离本发明的公开的情况下，位的字节当然也可以重叠。还需要注意的是，一些子集可包括传输中的所有位。还需要注意的是，不是必需为所有码块计算CRC，以便使用本发明。一些码块可以不具有码块CRC。还需要注意的是，子集还可包括多个码块中的位。例如，如图17所示，基于包括码块0 1703中的位的位子集来得到CB0_CRC1709；基于包括码块0 1709中的位和码块1 1705中的位的位子集来得到CB1_CRC1711；基于包括码块0 1703中的位、码块1 1705中的位和码块2 1707中的位的位子集来得到CB2_CRC1713。
在根据本发明原理的第四实施例中，在具有第二数量的多个CRC的第一数量的多个位的发送过程中或者在这样的发送的接收处理过程中，用于得到第一CRC的位是用于得到第二CRC的位子集。图17示出了一个示例。为了说明的目的，我们仅示出了三个码块。为传输块计算传输块CRC。然后，包括传输块CRC的传输块1701被分割为三个码块。为每一码块计算CRC。CB0_CRC1709是附着到码块0 1703的码块CRC，基于码块0中的位来得到CB0_CRC1709；CB1_CRC1711是附加到码块1 1705的码块CRC，基于码块0和码块1中的位来得到CB1_CRC1711；CB2_CRC1713是附加到码块21707的码块CRC，基于码块0 1703、码块1 1705和码块2 1707中的位来得到CB2_CRC1713。这样，与基于单个码块得到的CRC相比，我们改善了这些CRC的丢失检测性能。我们假设传输块为a(x)=a0xA-1+a1xA-2+...+aA-2x+aA-1，其中，A是传输块大小。如果使用传输块CRC（TB CRC），则TB CRC被包括在消息中。如前面所定义的，传输块a(x)被分割为C个码块，码块i由bi(x)表示。我们计算一个CRC，即CB0_CRC，并将其附着到第一码块。CB0_CRC可得自第一码块中的一些位或者所有位。我们将CB0_CRC表示为：
p0(x)=p0,0xL-1+p0,1xL-2+...+p0,L-2x+p0,L-1。 （12）
计算CB0_CRC的一个例子是：求b0(x)·xL被CRC生成器多项式g(x)除所得的余数，其中，p0(x)可被表示为：
p0(x)=b0(x)·xL-q0(x)·g(x) （13）
其中，q0(x)是b0(x)·xL被g(x)除所得的商。我们计算另一CRC，即CB1_CRC，并将其附着到第二码块。CB1_CRC可得自第一码块中的一些位或所有位以及第二码块中的一些位或所有位。我们将CB1_CRC表示为：
p1(x)=p1,0xL-1+p1,1xL-2+...+p1,L-2x+p1,L-1。 （14）
计算CB1_CRC的一个例子是：求被CRC生成器多项式g(x)除所得的余数，其中，p1(x)可被表示为：
其中，q1(x)是被g(x)除所得的商。通过基于第一码块中的信息位和第二码块中的信息位得到CB1_CRC，我们减小了丢失检测概率，这是因为可使用CB1_CRC检测第一码块和第二码块中的信息位的错误。
很明显，如果存在两个以上的码块，我们可以以相似的方式延伸操作。例如，附着到码块2的CRC可得自码块0、码块1和码块2中的位。可选地，附着到一个码块的CRC不需要基于包括当前码块的所有先前码块中的位来获得。例如，附着到码块2的CRC可得自码块1和码块2中的位，但不得自码块0中的位。需要注意的是，如图18所示，本实施例还应用在没有传输块CRC时。如果CB CRC的错误检测足够可靠，则可不需要TB CRC。
在根据本发明原理的第五实施例中，在具有第二数量的多个CRC的第一数量的多个位的发送过程中或者在这样的发送的接收处理过程中，在码块分割之前，从传输块的所有位得到传输块CRC，同时存在没有从其计算码块CRC的至少一个位子集。如图19所示，基于传输块中的位计算传输块CRC。然后，包括传输块CRC的传输块1901被分割为三个码块。在本示例中，基于码块0 1903中的位计算CB0_CRC1909；基于码块0 1903和码块1 1905中的位计算CB1_CRC1911。然而，由于存在覆盖传输块中的所有位的传输块CRC，所以码块2的码块CRC不是必需的。CB0_CRC1909可用于停止对码块0 1903的turbo解码迭代；CB1_CRC1911可用于停止对码块11905的turbo解码迭代；TB_CRC可用于停止对码块21907的turbo解码迭代。此时，TB_CRC提供对整个传输块的错误检测。
在根据本发明原理的第六实施例中，在具有第二数量的多个CRC的第一数量的多个信息位的发送过程中或者在这样的发送的接收处理过程中，从所有信息位得到第一CRC，同时从信息位的子集得到第二CRC。如图20所示，在码块分割之前，没有计算传输块CRC。传输块2001被分割位三个码块。为三个码块中的每一码块计算码块CRC。从码块02003中的位得到CB0_CRC2009；从码块12005中的位得到CB1_CRC2011；从码块02003、码块12005和码块22007中的位得到CB2_CRC2013。CB0_CRC2009可用于停止对码块02003的turbo解码迭代或错误检测；CB1_CRC2011可用于停止对码块12005的turbo解码迭代或错误检测；CB2_CRC2013可用于停止对码块2 2007的turbo解码迭代和错误检测。此时，CB2_CRC2013提供对整个传输块的错误检测。
在下面的实施例中，我们说明可如何使用基于线性反馈移位寄存器（LFSR）的电路有效地为多个信息位计算多个CRC。需要注意的是，尽管为了说明的目的，我们使用了发送机方CRC生成，但是对于本领域普通技术人员而言简单的是，将这些方法应用于接收机处理。为了方便起见，我们假设CRC计算电路被初始化为全零状态。然而，当LFSR被设置为非零状态时，本发明中所公开的构思也可应用。
在根据本发明原理的第七实施例中，可以用一单个CRC计算电路递归地计算用于第二数量的多个信息位的第一数量的多个CRC。我们计算一个CRC，即CB0_CRC，并将其附着到第一码块。CB0_CRC可得自第一码块中的一些位或者所有位。我们将CB0_CRC表示为：
p0(x)=p0,0xL-1+p0,1xL-2+...+p0,L-2x+p0,L-1。 （16）
计算CB0_CRC的一个例子是：求b0(x)·xL被CRC生成器多项式g(x)除所得的余数，其中，p0(x)可被表示为：
p0(x)=b0(x)·xL-q0(x)·g(x) （17）
其中，q0(x)是b0(x)·xL被g(x)除所得的商。我们计算另一CRC，即CB1_CRC，并将其附着到第二码块。CB1_CRC可得自第一码块中的位以及第二码块中的位。我们将CB1_CRC表示为：
p1(x)=p1,0xL-1+p1,1xL-2+...+p1,L-2x+p1,L-1。 （18）
换句话说，CB1_CRC是被CRC生成器多项式g(x)除所得的余数，其中，p1(x)可被表示为：
其中，q1(x)是被g(x)除所得的商。通过基于第一码块中的信息位和第二码块中的信息位来得到CB1_CRC，我们减小了丢失检测概率，这是因为可使用CB1_CRC检测第一码块和第二码块中的错误。类似地，可将用于第k码块的CRC计算为ak(x)·xL被g(x)除所得的余数。换句话说，
pk(x)=ak(x)·xL-qk(x)·g(x) （20）
其中，qk(x)是ak(x)·xL被g(x)除所得的商。需要注意的是：
这种计算CRC的方式使其自身成为简单的CRC计算方法。用于第k码块的CRC可被表示为：
换言之，ak(x)的CRC与的CRC相同。
图21中示出了递归地计算CRCpi(x)的电路的一个示例，其中，i=0,1,…,C-1。如图21中所示，用输入端口2109、输出端口2111和线性反馈移位寄存器（LFSR）单元2100来构造用于计算CRC的电路，其中，输入端口2109用于接收信息数据，输出端口2111用于输出信息数据和CRC，LFSR单元2100在输入端口2109和输出端口2111之间通信连接。LFSR单元2100包括L个移位寄存器2115、L个与门2113（用环绕圆圈的“×”表示）和L个异或门2117（用环绕圆圈的“+”表示）。循环冗余校验寄存器单元2119连接在输入端口2109和LFSR单元2100之间。循环冗余校验寄存器单元2119包括L个循环冗余校验寄存器。第一开关2101位于输入端口2109和循环冗余校验寄存器单元2119之间。第一开关具有位置X和位置Y，其中，位置X使输入端口2109和循环冗余校验寄存器单元2119连接，位置Y使输入端口2109和循环冗余校验寄存器单元2119之间断开连接。第二开关2103位于LFSR单元2100的反馈回路。第二开关2103具有连接LFSR单元2100的反馈回路的位置X和与LFSR单元2100的反馈回路断开连接的位置Y。第三开关2105位于LFSR单元2100和循环冗余校验寄存器单元2119之间。第三开关2105具有使LFSR单元2100与循环冗余校验寄存器单元2119断开连接的位置X以及使LFSR单元2100与循环冗余校验寄存器单元2119连接的位置Y。第四开关2107位于输入端口2109、LFSR单元2100和输出端口2111之间。第四开关2107具有使输入端口2109与输出端口2111连接的位置X以及使LFSR单元2100与输出端口2111连接的位置Y。所述开关可以是当前的任何一种电子开关，例如当前的任何一种场效应晶体管（FET）。操作图21所示的电路的相应过程概述如下：
将LFSR单元2100初始化为全零状态；设置k＝0；将CRC寄存器初始化为零；将所有开关2101、2103、2105和2107均设置在位置X。
将bk(x)一次一位地输入到电路中。需要注意的是，对于每一位输入，LFSR也移位一次。
将所有开关2101、2103、2105和2107均改变到位置Y。
使LFSR单元2100和CRC寄存器移位L次，以输出作为L位CRC的pk(x)。
将LFSR单元2100重置为全零状态；将所有开关改换到位置X。
k+1。
如果k<C，则转到步骤2。
附着到第k码块的CRC可由等式20表示：pk(x)=ak(x)·xL-qk(x)·g(x)。换句话说，基于第k码块以及先前所有码块的信息位来计算第k码块的CRC。如我们所看到的，除了在将每一码块输入到电路之后，CRC应该被存储并在某个时候被添加回以用于下一码块的CRC计算之外，码块CRC的计算与传输块CRC的计算相同。以这样的方式，避免了分别用于计算码块CRC和传输块CRC的单独的电路和额外的计算复杂度。实际上，最后一个码块CRC等于传输块CRC。这种结构非常适合多码块的流水线结构。另外，至少可确保传输块的丢失检测性能。需要注意的是，等式（20）仅是针对基于第k码块和所有先前的码块的信息位计算第k码块CRC时的情形。
可选地，根据本发明原理的第八实施例，图22中示出了递归地计算CRCpi(x)的电路的另一个示例，其中，i=0,1,…,C-1。如图22中所示，用输入端口2215、输出端口2217和LFSR单元2200来构造所述电路，其中，输入端口2215用于接收信息数据，输出端口2217用于输出信息数据和CRC，LFSR单元2200连接在输入端口2215和输出端口2217之间。LFSR单元2200包括L个移位寄存器。所述电路还构造有L个状态寄存器2213，所述状态寄存器2213连接到L个移位寄存器中的相应的移位寄存器，以将数据值写入所述L个移位寄存器以及从所述L个移位寄存器读取数据值。第一开关2201位于输入端口2215和LFSR单元2200之间。第一开关2201具有位置X和位置Y，其中，位置X使输入端口2215与LFSR单元2200连接，位置Y使输入端口2215与LFSR单元2200之间断开连接。第二开关2203位于LFSR单元2200的反馈回路。第二开关2203具有连接LFSR单元2200的反馈回路的位置X和与LFSR单元2200的反馈回路断开连接的位置Y。第三开关2205位于输入端口2215、LFSR单元2200和输出端口2217之间。第三开关2205具有将输入端口2215与输出端口2217连接的位置X以及使LFSR单元2200与输出端口2217连接的位置Y。该电路实现与图21中所示电路相同的CRC计算。相应过程概述如下：
将LFSR单元2200初始化为全零状态；设置k＝0；将状态寄存器2213初始化为零；将所有开关2201、2203、2205和2207均设置在位置X。
经输入端口2215将bk(x)一次一位地输入到电路中。需要注意的是，对于每一位输入，LFSR也移位一次。
将LFSR单元2200中的移位寄存器的值写入相应的状态寄存器2213；将所有开关2201、2203、2205和2207均改换到位置Y。
使LFSR单元2200移位L次，以获得作为L位CRC的pk(x)。
将所有开关2201、2203、2205和2207均设置在位置X；将状态寄存器2213的值写入LFSR单元2200中的相应移位寄存器中。
K+1。
如果k<C，则转到步骤2。
根据本发明原理的第九实施例，为多个码块计算CRC的另一方法使用两个LFSR。如图23所示，用输入端口2311、输出端口2313、第一LFSR单元2300和第二LFSR单元2301来构造所述电路，其中，输入端口2311用于接收信息数据，输出端口2313用于输出信息数据和循环冗余校验，第一LFSR单元2300连接在输入端口2311和输出端口2313之间并且包括L个移位寄存器，第二LFSR单元2301与第一LFSR单元2300并联地连接在输出端口2311和输出端口2313之间并且包括L个移位寄存器。第一开关2303位于输入端口2311与第一LFSR单元2300和第二LFSR单元2301之间的公共节点2317之间。第一开关具有位置X和位置Y，其中，位置X将输入端口2311与公共节点2317连接，位置Y使输入端口2311与公共节点2317断开连接。第二开关2305位于第一LFSR单元2300的反馈回路。第二开关2305具有连接第一LFSR单元2300的反馈回路的位置X和与第一LFSR单元2300的反馈回路断开连接的位置Y。第三开关2307位于输入端口2311、第一LFSR单元2300和第二LFSR单元2301之间的公共节点2317、以及输出端口2313之间。第三开关2307具有将输出端口2311与输出端口2313连接的位置X、使第一LFSR单元2300与输出端口2313连接的位置Y以及使第二LFSR单元2301与输出端口2313连接的位置Z。第四开关2309位于第二LFSR单元2301的反馈回路。第四开关2309具有连接第二LFSR单元2301的反馈回路的位置X和与第二LFSR单元2301的反馈回路断开连接的位置Y。该方法可以概述如下：
将第一LFSR单元2300和第二LFSR单元2301初始化为全零状态；设置k＝0；将所有开关2303、2305、2307和2309均设置在位置X。
经输入端口2311将bk(x)一次一位地输入到电路中。需要注意的是，对于每一位输入，第一LFSR单元2300和第二LFSR单元2301也均移位一次。
将第一开关2301改变到位置Y。
如果k=C-1，则转到步骤8；否则，将开关2305和2307改换到位置Y。
使第一LFSR单元2300移位L次，以获得作为第k码块的L位CRC的pk(x)。
k+1，转到步骤2。
将开关2305和2307改换到位置Z。
使第二LFSR单元2301移位L次，以获得作为最后一个码块的L位CRC的pC-1(x)。
除了最后一个码块之外，该方法仅基于第k码块中的信息位来计算第k码块CRC。因此，除了最后一个码块CRC之外，第k码块CRC可被表示为：
pk(x)=bk(x)·xL-qk(x)·x(x)，对于k=0,1,…,C-2， （23）
其中，C是码块的总数。通过LFSR2来计算最后一个码块CRC，最后一个码块CRC得自所有码块中的信息位。因此，最后一个码块CRC可被表示为：
pk(x)=ak(x)·xL-qk(x)·g(x)，对于k=C-1。 （24）
根据本发明原理的第十实施例，另一方法是：在将消息a(x)输入到CRC计算电路之前，在所有码块CRC的位位置处将L个0插入到消息a(x)中。图24示出了该实现方式的一个示例。用输入端口2407、输出端口2409和LFSR单元2400来构造所述电路，其中，输入端口2407用于接收信息数据，输出端口2409用于输出信息数据和CRC，LFSR单元2400连接在输入端口2407和输出端口2409之间并且包括L个移位寄存器，用于用具有L-1阶的循环冗余校验生成多项式g(x)来变换信息数据。第一开关2401位于输入端口2407和LFSR单元2400之间。第一开关2401具有位置X和位置Y，其中，位置X使输入端口2407与LFSR单元2400连接，位置Y使输入端口2407与LFSR单元2400之间断开连接。第二开关2403位于LFSR单元2400的反馈回路。第二开关2403具有连接LFSR单元2400的反馈回路的位置X和与LFSR单元2400的反馈回路断开连接的位置Y。第三开关2405位于输入端口2407、LFSR单元2400和输出端口2409之间。第三开关2405具有将输入端口2407与输出端口2409连接的位置X以及使LFSR单元2400与输出端口2409连接的位置Y。需要注意的是，通过将开关的位置从X改换到Y，以进行L次移位，来隐含地添加L个0。在这种情况下，本质上，我们允许LFSR的初始状态依赖于先前的码块，因此使当前的CRC能够保护当前码块以及先前码块中的位。该方法可概述如下：
将LFSR单元2400初始化为全零状态；设置k＝0；将所有开关2401、2403和2405均设置在位置X。
经输入端口2407将bk(x)一次一位地输入到电路中。需要注意的是，对于每一位输入，LFSR也移位一次。
将所有开关2401、2403和2405均改换到位置Y。
使LFSR单元2400移位L次，以获得作为第k码块的L位CRC的pk(x)。
将所有开关改换到位置X。
k+1。
如果k<C，则转到步骤2。
尽管已经结合优选实施例显示和描述了本发明，但是对于本领域技术人员明显的是，在不脱离由权利要求限定的本发明的精神和范围的情况下，可进行修改和变化。

Claims (16)

1.一种无线发送机中的方法，所述方法包括：
当多个信息位的数量大于预定值时，为所述多个信息位产生多个循环冗余校验，所述多个循环冗余校验至少包括所述多个信息位的所有信息位的第一循环冗余校验和所述多个信息位的子集的第二循环冗余校验，所述多个信息位中的至少一个信息位不在所述多个信息位的子集中；
对所述多个信息位的子集和基于所述多个信息位的子集产生的第二循环冗余校验进行联合编码；
在发送机将所述多个循环冗余校验和所述多个信息位发送到接收机。
2.如权利要求1所述的方法，还包括：通过特定类型的前向纠错码来对所述多个信息位的子集进行联合编码。
3.如权利要求2所述的方法，其中，所述特定类型的前向纠错码是turbo码。
4.如权利要求1所述的方法，其中，所述多个信息位的子集是所述多个信息位的第一子集，所述方法还包括：为所述多个信息位的第二子集产生第三循环冗余校验。
5.如权利要求4的方法，其中，所述多个信息位的第一子集和所述多个信息位的第二子集彼此分开。
6.如权利要求4所述的方法，其中，在为所述多个信息位的第二子集产生第三循环冗余校验的步骤中，基于第一循环冗余校验和所述多个信息位的第二子集产生第三循环冗余校验。
7.如权利要求1所述的方法，其中，为所述多个信息位产生多个循环冗余校验的步骤包括：产生作为包括所述多个信息位的传输块中的所有信息位的循环冗余校验的第一循环冗余校验，
其中，所述多个信息位的子集包括传输块中的至少一个码块。
8.如权利要求1所述的方法，其中，基于所述多个信息位的子集和第一循环冗余校验来产生第二循环冗余校验。
9.一种无线发送机，包括：
至少一个循环冗余校验产生器，被配置为当多个信息位的数量大于预定值时，为所述多个信息位产生多个循环冗余校验，其中，第一循环冗余校验是所述多个信息位的所有信息位的循环冗余校验，第二循环冗余校验是所述多个信息位的子集的至少一个循环冗余校验，所述多个信息位的子集不包括所述多个信息位中的至少一个信息位；
编码器，被配置为对所述多个信息位的子集和基于所述多个信息位的子集产生的第二循环冗余校验进行联合编码；
发送机，被配置为将所述多个信息位和所述多个循环冗余校验发送到接收机。
10.如权利要求9所述的无线发送机，其中，编码器还被配置为通过特定类型的前向纠错码来对所述多个信息位的子集进行编码。
11.如权利要求10所述的无线发送机，其中，所述特定类型的前向纠错码是turbo码。
12.如权利要求9所述的无线发送机，其中，所述多个信息位的子集包括所述多个信息位的第一子集，
其中，所述至少一个循环冗余校验产生器还包括：
第一循环冗余校验产生器，被配置为为所述多个信息位的第二子集产生第三循环冗余校验。
13.如权利要求12所述的无线发送机，其中，所述多个信息位的第一子集和所述多个信息位的第二子集彼此分开。
14.如权利要求12所述的无线发送机，其中，所述至少一个循环冗余校验产生器还被配置为基于第一循环冗余校验和所述多个信息位的第二子集产生第三循环冗余校验。
15.如权利要求9所述的无线发送机，其中，第一循环冗余校验是包括所述多个信息位的传输块中的所有信息位的循环冗余校验，
其中，所述多个信息位的子集包括传输块中的至少一个码块。
16.如权利要求9所述的无线发送机，其中，第二循环冗余校验基于所述多个信息位的子集和第一循环冗余校验被产生。
CN201410019522.6A 2007-07-12 2008-07-11 在通信系统中为多个码块计算crc的方法和设备 Active CN103795497B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US92979007P 2007-07-12 2007-07-12
US60/929,790 2007-07-12
US12/076,777 2008-03-21
US12/076,777 US8386878B2 (en) 2007-07-12 2008-03-21 Methods and apparatus to compute CRC for multiple code blocks
CN200880022897.0A CN101689864B (zh) 2007-07-12 2008-07-11 在通信系统中为多个码块计算crc的方法和设备

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN200880022897.0A Division CN101689864B (zh) 2007-07-12 2008-07-11 在通信系统中为多个码块计算crc的方法和设备

Publications (2)

Publication Number Publication Date
CN103795497A CN103795497A (zh) 2014-05-14
CN103795497B true CN103795497B (zh) 2017-06-23

Family

ID=39682510

Family Applications (3)

Application Number Title Priority Date Filing Date
CN201410019336.2A Active CN103795496B (zh) 2007-07-12 2008-07-11 在通信系统中为多个码块计算crc的方法和设备
CN200880022897.0A Active CN101689864B (zh) 2007-07-12 2008-07-11 在通信系统中为多个码块计算crc的方法和设备
CN201410019522.6A Active CN103795497B (zh) 2007-07-12 2008-07-11 在通信系统中为多个码块计算crc的方法和设备

Family Applications Before (2)

Application Number Title Priority Date Filing Date
CN201410019336.2A Active CN103795496B (zh) 2007-07-12 2008-07-11 在通信系统中为多个码块计算crc的方法和设备
CN200880022897.0A Active CN101689864B (zh) 2007-07-12 2008-07-11 在通信系统中为多个码块计算crc的方法和设备

Country Status (9)

Country Link
US (3) US8386878B2 (zh)
EP (1) EP2015494B1 (zh)
JP (4) JP2010531613A (zh)
KR (1) KR101606503B1 (zh)
CN (3) CN103795496B (zh)
AU (1) AU2008273136B2 (zh)
CA (1) CA2692719C (zh)
RU (1) RU2435297C2 (zh)
WO (1) WO2009008682A1 (zh)

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8627167B1 (en) 2007-01-08 2014-01-07 Marvell International Ltd. Methods and apparatus for providing multi-layered coding for memory devices
US8379738B2 (en) * 2007-03-16 2013-02-19 Samsung Electronics Co., Ltd. Methods and apparatus to improve performance and enable fast decoding of transmissions with multiple code blocks
US8386878B2 (en) * 2007-07-12 2013-02-26 Samsung Electronics Co., Ltd. Methods and apparatus to compute CRC for multiple code blocks
US8219877B2 (en) * 2007-08-14 2012-07-10 Lg Electronics Inc. Method and apparatus for transmitting uplink data in a wireless access system
US7853857B2 (en) * 2007-09-14 2010-12-14 Motorola Mobility, Inc. Multi-layer cyclic redundancy check code in wireless communication system
JP5334997B2 (ja) * 2008-01-17 2013-11-06 アンフェノル・コーポレーション インターポーザ・アセンブリ及び方法
US8103928B2 (en) * 2008-08-04 2012-01-24 Micron Technology, Inc. Multiple device apparatus, systems, and methods
GB2466425B (en) * 2008-10-09 2014-01-08 Sonicwall Inc Computer networks
KR101737831B1 (ko) * 2009-02-02 2017-05-19 엘지전자 주식회사 무선 통신 시스템에서 전송할 시퀀스를 콤포넌트 캐리어에 매핑하는 방법
KR101637357B1 (ko) 2009-04-30 2016-07-07 엘지전자 주식회사 무선 통신 시스템에서 데이터 송수신 방법 및 장치
JP2013505622A (ja) 2009-09-16 2013-02-14 エルジー エレクトロニクス インコーポレイティド 多重アンテナシステムにおける参照信号送信方法及び装置
CN102630374B (zh) * 2009-09-17 2015-07-01 法国电信公司 用于具有全双工中继器的多接入中继器信道系统的用于传送数字信号的方法、以及对应的中继器装置
CN101795175B (zh) * 2010-02-23 2014-03-19 中兴通讯股份有限公司 数据的校验处理方法及装置
US8484536B1 (en) 2010-03-26 2013-07-09 Google Inc. Techniques for data storage, access, and maintenance
US8719675B1 (en) * 2010-06-16 2014-05-06 Google Inc. Orthogonal coding for data storage, access, and maintenance
CN102136881B (zh) * 2011-01-24 2013-12-04 华为技术有限公司 一种循环冗余校验处理的方法及装置
US8621317B1 (en) 2011-07-25 2013-12-31 Google Inc. Modified orthogonal coding techniques for storing data
US8615698B1 (en) 2011-09-28 2013-12-24 Google Inc. Skewed orthogonal coding techniques
US8839062B2 (en) 2012-01-11 2014-09-16 International Business Machines Corporation Incremental modification of an error detection code background of the invention
US8856619B1 (en) 2012-03-09 2014-10-07 Google Inc. Storing data across groups of storage nodes
US8954019B2 (en) 2012-08-03 2015-02-10 Blackberry Limited Mobile wireless communications device with LNA front end circuit and related methods
US8798670B2 (en) 2012-08-03 2014-08-05 Blackberry Limited Mobile wireless communications device with DDPDT RF switch and related methods
US8839079B2 (en) * 2012-08-20 2014-09-16 Qualcomm Incorporated Methods and apparatuses for saving power during transport block decoding in UMTS systems
CN104508998B (zh) * 2013-03-25 2018-11-13 华为技术有限公司 通信方法、基站、用户设备和系统
GB2519140B (en) * 2013-10-11 2021-03-10 Advanced Risc Mach Ltd Cumulative error detection in data transmission
WO2015133784A1 (en) * 2014-03-06 2015-09-11 Lg Electronics Inc. Method and apparatus for transmitting data signal by using massive mimo in a wireless access system
US9543981B2 (en) 2014-03-25 2017-01-10 Texas Instruments Incorporated CRC-based forward error correction circuitry and method
CN104572337B (zh) * 2015-01-26 2018-07-10 中国航天科技集团公司第九研究院第七七一研究所 一种芯片间的数据传输方法
WO2016174869A1 (en) * 2015-04-29 2016-11-03 Sharp Kabushiki Kaisha Broadcast system with a watermark payload
US9734009B2 (en) * 2015-10-08 2017-08-15 Sandisk Technologies Llc Data encoding techniques for a device
US10291356B2 (en) * 2016-05-11 2019-05-14 Futurewei Technologies, Inc. Decoding procedures in systems with codeblock segmentation
CN114884615A (zh) 2016-06-19 2022-08-09 Lg 电子株式会社 数据传输方法和发射机
CN107733560B (zh) 2016-08-12 2022-08-02 中兴通讯股份有限公司 数据分割方法、装置及终端
WO2018103000A1 (en) * 2016-12-07 2018-06-14 Qualcomm Incorporated Efficient control channel design using polar codes
US11777526B2 (en) 2016-12-07 2023-10-03 Qualcomm Incorporated Efficient control channel design using polar codes
RU2646867C1 (ru) * 2016-12-09 2018-03-12 Акционерное общество "Акустический институт имени академика Н.Н. Андреева" Способ передачи и приема цифровой информации в целом
RU2633614C1 (ru) * 2016-12-09 2017-10-16 Акционерное общество "Акустический институт имени академика Н.Н. Андреева" Способ передачи информации в системах связи с шумоподобными сигналами
CN110430010B (zh) * 2017-01-05 2020-08-07 华为技术有限公司 信息处理的方法和设备
US10440703B2 (en) 2017-01-10 2019-10-08 Mediatek Inc. Physical downlink control channel design for 5G new radio
CN108540258B (zh) * 2017-03-01 2022-07-01 中兴通讯股份有限公司 一种循环冗余码校验方法及装置
CN108631950B (zh) 2017-03-23 2023-11-07 华为技术有限公司 发送反馈信息的方法和设备
CN109391356B (zh) * 2017-08-11 2021-02-12 华为技术有限公司 编码方法、译码方法、编码装置和译码装置
CN111066251A (zh) * 2017-08-18 2020-04-24 上海诺基亚贝尔股份有限公司 用于nr的ldpc基础图的使用
US10673566B2 (en) 2017-09-07 2020-06-02 Sharp Kabushiki Kaisha Determining DCI format
US10425190B2 (en) 2017-09-08 2019-09-24 Huawei Technologies Co., Ltd. Channel encoding method and apparatus in wireless communications
CN108418658B (zh) * 2017-09-08 2019-03-26 华为技术有限公司 编码方法及装置
WO2019047788A1 (zh) 2017-09-08 2019-03-14 华为技术有限公司 编码方法及装置
US10594439B2 (en) 2017-09-08 2020-03-17 Huawei Technologies Co., Ltd. Channel encoding method and apparatus in wireless communications to output a polar encoded bit sequence
CN108234081B (zh) * 2017-09-08 2019-02-12 华为技术有限公司 编码方法及装置
CN109787713B (zh) * 2017-11-15 2020-10-09 华为技术有限公司 一种循环冗余校验crc计算方法和装置
US10953654B2 (en) * 2018-03-27 2021-03-23 Seiko Epson Corporation Ink absorber, ink absorbing member accommodation container, and ink absorbing structure
US10664398B2 (en) 2018-07-31 2020-05-26 International Business Machines Corporation Link-level cyclic redundancy check replay for non-blocking coherence flow
US11924811B2 (en) * 2020-03-04 2024-03-05 Fort Robotics, Inc. Secure wireless communication of robotic safety state information
CN114070479A (zh) * 2020-08-07 2022-02-18 华为技术有限公司 一种重传数据的方法及装置
CN114255684B (zh) * 2020-09-24 2023-12-22 京东方科技集团股份有限公司 移位寄存器单元及驱动方法、栅极驱动电路、显示装置
WO2023159475A1 (en) * 2022-02-25 2023-08-31 Qualcomm Incorporated Techniques for implementing an iterative coding procedure
US20240089029A1 (en) * 2022-09-14 2024-03-14 Qualcomm Incorporated Cyclic redundancy check design for common and private transport blocks in rate splitting transmissions

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1406415A (zh) * 2000-12-23 2003-03-26 三星电子株式会社 在码分多址移动通信系统中终止叠代解码的设备和方法

Family Cites Families (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4276646A (en) 1979-11-05 1981-06-30 Texas Instruments Incorporated Method and apparatus for detecting errors in a data set
JPH04167715A (ja) * 1990-10-31 1992-06-15 Nec Corp 多重処理型ｃｒｃ符号生成回路
US5465260A (en) 1993-11-04 1995-11-07 Cirrus Logic, Inc. Dual purpose cyclic redundancy check
US5844918A (en) * 1995-11-28 1998-12-01 Sanyo Electric Co., Ltd. Digital transmission/receiving method, digital communications method, and data receiving apparatus
WO1998058468A1 (fr) * 1997-06-19 1998-12-23 Kabushiki Kaisha Toshiba Systeme de transmission avec multiplexage de donnees d'information, multiplexeur et demultiplexeur utilises a cet effet et codeur et decodeur pour correction d'erreurs
US6236647B1 (en) * 1998-02-24 2001-05-22 Tantivy Communications, Inc. Dynamic frame size adjustment and selective reject on a multi-link channel to improve effective throughput and bit error rate
CN1153378C (zh) 1998-02-14 2004-06-09 三星电子株式会社 具有专用控制信道的移动通信系统的数据通信装置和方法
EP1005726B1 (en) 1998-03-31 2003-10-15 Samsung Electronics Co., Ltd. TURBO ENCODING/DECODING DEVICE AND METHOD FOR PROCESSING FRAME DATA ACCORDING TO QoS
US6173431B1 (en) * 1998-07-01 2001-01-09 Motorola, Inc. Method and apparatus for transmitting and receiving information packets using multi-layer error detection
JP3263671B2 (ja) 1998-09-30 2002-03-04 三洋電機株式会社 誤り検出装置
JP4071879B2 (ja) * 1998-12-09 2008-04-02 富士通株式会社 誤り検出器、この誤り検出器を備えた通信システム、および誤り検出方法
RU2212103C2 (ru) 1999-05-19 2003-09-10 Самсунг Электроникс Ко., Лтд. Устройство и способ для турбоперемежения
CN100574116C (zh) 1999-05-19 2009-12-23 三星电子株式会社 涡式交织装置及方法
FR2797736B1 (fr) 1999-08-19 2001-10-12 Mitsubishi Electric France Procede de configuration d'un systeme de telecommunications
KR100324768B1 (ko) 2000-02-29 2002-02-20 구자홍 차세대 이동 통신 시스템의 전송율 매칭 장치 및 방법
JP3297668B2 (ja) * 2000-04-26 2002-07-02 松下電器産業株式会社 符号／復号化装置及び符号／復号化方法
US6738946B1 (en) 2000-08-08 2004-05-18 Telefonaktiebolaget L.M. Ericsson Methods, communication devices, and computer program products for communicating information via a frame check sequence having an information block associated therewith
US6798826B1 (en) 2000-11-06 2004-09-28 Qualcomm Incorporated Method and apparatus for performing reverse rate matching in a CDMA system
US6732318B2 (en) 2001-04-03 2004-05-04 Sun Microsystems, Inc. Variable width parallel cyclical redundancy check
US6983166B2 (en) 2001-08-20 2006-01-03 Qualcomm, Incorporated Power control for a channel with multiple formats in a communication system
KR100762632B1 (ko) * 2001-10-17 2007-10-01 삼성전자주식회사 부호 분할 다중 접속 통신 시스템에서 전송 채널 다중화/역다중화 장치 및 방법
KR100433908B1 (ko) * 2001-10-29 2004-06-04 삼성전자주식회사 통신시스템의 오류 검출 정보 송수신 장치 및 방법
KR100474691B1 (ko) 2001-11-30 2005-03-10 삼성전자주식회사 패킷 데이터 제어채널의 데이터 송수신 장치 및 방법
KR100487182B1 (ko) * 2001-12-01 2005-05-03 삼성전자주식회사 통신시스템의 부호화/복호화 장치 및 방법
KR100428650B1 (ko) 2001-12-01 2004-04-28 삼성전자주식회사 잉크젯 프린터의 헤드 제조방법
US6895545B2 (en) 2002-01-28 2005-05-17 Broadcom Corporation System and method for generating cyclic codes for error control in digital communications
US7000173B2 (en) * 2002-02-11 2006-02-14 Motorola, Inc. Turbo code based incremental redundancy
DE10238841B4 (de) 2002-08-23 2010-01-28 Infineon Technologies Ag Parallelverarbeitung der Decodierung und der zyklischen Redundanzüberprüfung beim Empfang von Mobilfunksignalen
US7047475B2 (en) 2003-02-04 2006-05-16 Hewlett-Packard Development Company, L.P. CRC encoding scheme for conveying status information
US7036067B2 (en) * 2003-03-28 2006-04-25 Arraycomm, Llc Error detection for multi-stream communications
KR101000388B1 (ko) * 2003-05-15 2010-12-13 엘지전자 주식회사 이동 통신 시스템 및 이 이동 통신 시스템에서 신호를처리하는 방법
DE60316428T2 (de) * 2003-07-24 2008-01-10 Matsushita Electric Industrial Co., Ltd., Kadoma Verfahren, Kodierer und Kommunikationsvorrichtung zur Kodierung von parallel verketteten Daten
US8908496B2 (en) 2003-09-09 2014-12-09 Qualcomm Incorporated Incremental redundancy transmission in a MIMO communication system
JP4490922B2 (ja) 2003-11-21 2010-06-30 パナソニック株式会社 マルチアンテナ送信装置及びマルチアンテナ送信方法
JP4268025B2 (ja) 2003-12-01 2009-05-27 株式会社エヌ・ティ・ティ・ドコモ 送信機及び受信機
GB2409384B (en) * 2003-12-18 2005-11-30 Toshiba Res Europ Ltd Maximum likelihood sequence estimation equaliser
US7586948B2 (en) * 2003-12-24 2009-09-08 Agere Systems Inc. Packet sub-frame structure for selective acknowledgment
US7489688B2 (en) * 2003-12-23 2009-02-10 Agere Systems Inc. Frame aggregation
KR100866237B1 (ko) 2004-01-20 2008-10-30 삼성전자주식회사 고속 무선 데이터 시스템을 위한 변조 차수 결정 장치 및 방법과 그 데이터 수신 장치 및 방법
JP4622263B2 (ja) * 2004-02-27 2011-02-02 富士通株式会社 送信装置、受信装置、再送制御方法
US8089855B2 (en) 2004-06-04 2012-01-03 Qualcomm Incorporated Transmission of overhead information for broadcast and multicast services in a wireless communication system
JP4501566B2 (ja) 2004-07-13 2010-07-14 富士通株式会社 無線通信装置及び移動局
KR20060006542A (ko) 2004-07-16 2006-01-19 삼성전자주식회사 Ｏｆｄｍ기반의 무선랜 시스템을 위한 ｍｉｍｏ 전송장치및 전송방식
US9148256B2 (en) 2004-07-21 2015-09-29 Qualcomm Incorporated Performance based rank prediction for MIMO design
EP1624605A1 (en) * 2004-08-06 2006-02-08 Siemens Aktiengesellschaft Permeable-layer reception method for reliable multicast transmission in wireless systems
JP2006186557A (ja) 2004-12-27 2006-07-13 Nec Corp 無線通信システム
JP4284280B2 (ja) 2005-01-18 2009-06-24 株式会社東芝 無線通信システムおよび無線送信装置
JP4494238B2 (ja) 2005-02-03 2010-06-30 株式会社エヌ・ティ・ティ・ドコモ Ｍｉｍｏ多重送信装置およびｍｉｍｏ多重送信方法
RU2284085C1 (ru) 2005-03-10 2006-09-20 Военная академия связи Способ декодирования циклического помехоустойчивого кода
WO2006102745A1 (en) 2005-03-30 2006-10-05 Nortel Networks Limited Method and system for combining ofdm and transformed ofdm
FI20055169A0 (fi) * 2005-04-13 2005-04-13 Nokia Corp Pakettidatan siirron tehonsäätö matkapuhelinverkossa
KR20070015997A (ko) 2005-08-02 2007-02-07 삼성전자주식회사 무선 이동 통신 시스템에서 차별화 된 다수준 변복조방식을 이용한 신호 송/수신 장치 및 방법
EP1915826A4 (en) 2005-08-19 2014-01-22 Korea Electronics Telecomm VIRTUAL MULTIPLE ANTENNA PROCESS FOR OFDM SYSTEM AND OFDM-BASED CELLULAR SYSTEM
US7903628B2 (en) 2005-08-22 2011-03-08 Qualcomm Incorporated Configurable pilots in a wireless communication system
US8265768B2 (en) * 2005-08-30 2012-09-11 Boston Scientific Neuromodulation Corporation Telemetry protocol for ultra low error rates useable in implantable medical devices
JP4092352B2 (ja) 2005-11-16 2008-05-28 Ｎｅｃエレクトロニクス株式会社 復号装置、復号方法、及び受信装置
US8340006B2 (en) 2006-04-12 2012-12-25 Panasonic Corporation Transmission of multicast/broadcast services in a wireless communication network
EP2899897B1 (en) 2007-02-13 2017-07-26 Telefonaktiebolaget LM Ericsson (publ) Methods and systems for combined precoding and cyclic delay diversity
US8379738B2 (en) 2007-03-16 2013-02-19 Samsung Electronics Co., Ltd. Methods and apparatus to improve performance and enable fast decoding of transmissions with multiple code blocks
US8386878B2 (en) * 2007-07-12 2013-02-26 Samsung Electronics Co., Ltd. Methods and apparatus to compute CRC for multiple code blocks
KR100928261B1 (ko) * 2007-09-08 2009-11-24 엘지전자 주식회사 비검출 오류 저감을 위한 신호 분할 및 ｃｒｃ 부착 방법
US7853857B2 (en) 2007-09-14 2010-12-14 Motorola Mobility, Inc. Multi-layer cyclic redundancy check code in wireless communication system
US8555148B2 (en) * 2007-09-18 2013-10-08 Samsung Electronics Co., Ltd. Methods and apparatus to generate multiple CRCs
WO2009053825A2 (en) * 2007-10-26 2009-04-30 Telefonaktiebolaget L M Ericsson (Publ) Method and apparatus for providing adaptive cyclic redundancy check computation
US8234551B2 (en) * 2007-11-02 2012-07-31 Broadcom Corporation Single CRC polynomial for both turbo code block CRC and transport block CRC
WO2009096658A1 (en) 2008-01-31 2009-08-06 Lg Electronics Inc. Method for determining transport block size and signal transmission method using the same
WO2009107985A1 (en) * 2008-02-28 2009-09-03 Lg Electronics Inc. Method for multiplexing data and control information
KR100925444B1 (ko) * 2008-05-27 2009-11-06 엘지전자 주식회사 상향링크 채널을 통해 데이터와 제어 정보를 포함하는 상향링크 신호를 전송하는 방법
KR101633326B1 (ko) 2009-02-27 2016-06-24 엘지전자 주식회사 전송 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1406415A (zh) * 2000-12-23 2003-03-26 三星电子株式会社 在码分多址移动通信系统中终止叠代解码的设备和方法

Also Published As

Publication number Publication date
US20130061118A1 (en) 2013-03-07
AU2008273136A1 (en) 2009-01-15
US20090019337A1 (en) 2009-01-15
AU2008273136B2 (en) 2011-03-17
CN101689864A (zh) 2010-03-31
US20120240015A1 (en) 2012-09-20
KR101606503B1 (ko) 2016-03-25
CA2692719A1 (en) 2009-01-15
CN103795496A (zh) 2014-05-14
CN101689864B (zh) 2014-02-26
JP5940722B2 (ja) 2016-06-29
CN103795496B (zh) 2017-10-20
CN103795497A (zh) 2014-05-14
US8862958B2 (en) 2014-10-14
JP2016007042A (ja) 2016-01-14
JP2012100361A (ja) 2012-05-24
US8255761B1 (en) 2012-08-28
US8386878B2 (en) 2013-02-26
RU2010100829A (ru) 2011-07-20
JP5796099B2 (ja) 2015-10-21
EP2015494B1 (en) 2021-11-17
EP2015494A2 (en) 2009-01-14
JP5503674B2 (ja) 2014-05-28
WO2009008682A1 (en) 2009-01-15
JP2010531613A (ja) 2010-09-24
KR20090006795A (ko) 2009-01-15
EP2015494A3 (en) 2013-10-30
RU2435297C2 (ru) 2011-11-27
CA2692719C (en) 2017-06-20
JP2014112961A (ja) 2014-06-19

Similar Documents

Publication Publication Date Title
CN103795497B (zh) 在通信系统中为多个码块计算crc的方法和设备
US9444591B2 (en) Methods and apparatus for channel interleaving in OFDM systems
CN101636938B (zh) 提高多个码块传输的性能和实现其快速解码的方法和装置
US8705575B2 (en) Methods and arrangements in a wireless communication system using multi-codeword transmission and ACK/NACK compression
CN101682451A (zh) 用于在正交频分复用系统中将调制码元映射到资源的方法和装置
WO2011157044A1 (zh) 一种多天线系统上行传输块的重传系统及方法
BRPI0806330A2 (pt) método de mapeamento de camada e método de transmissão de dados para sistema mimo

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant