KR100474691B1

KR100474691B1 - 패킷 데이터 제어채널의 데이터 송수신 장치 및 방법

Info

Publication number: KR100474691B1
Application number: KR10-2002-0075702A
Authority: KR
Inventors: 권환준; 김동희; 김윤선; 최호규
Original assignee: 삼성전자주식회사
Priority date: 2001-11-30
Filing date: 2002-11-30
Publication date: 2005-03-10
Also published as: AU2002365332A1; EP1317092A2; JP2005510962A; BR0214596A; CN1600003A; RU2004116342A; JP3999742B2; US7120845B2; US20030106006A1; WO2003047190A1; CA2467497C; CA2467497A1; KR20030044896A; CN100583717C; EP1317092A3; AU2002365332B2; EP1317092B1; RU2286651C2

Abstract

패킷 데이터 서비스를 위한 통신시스템에서 효율적인 패킷 데이터 전송을 위한 패킷 데이터 제어 채널의 송수신 방법 및 장치가 개시되어 있다. 이러한 본 발명의 실시예에 따르면, 단말기와, 상기 단말기로 데이터를 송신하고, 또한 상기 단말기로 단말기의 식별자 정보와 상기 데이터의 전송을 제어하기 위한 정보를 송신하는 기지국을 포함하는 통신시스템에서, 상기 기지국에 의해 상기 제어 정보를 송신하기 위한 장치는 오류 검출 비트 발생기와, 배타적 논리합 연산기와, 송신기를 포함한다. 상기 오류 검출 비트 발생기는 상기 제어 정보에 부가하기 위한 오류 검출 비트를 생성한다. 상기 배타적 논리합 연산기는 상기 오류 검출 비트와 상기 식별자 정보를 배타적 논리합하여 새로운 오류 검출 비트를 생성한다. 상기 송신기는 상기 제어 정보에 상기 새로운 오류 검출 비트를 부가하여 송신한다. 바람직하기로, 상기 송신 장치는 상기 오류 검출 비트와 비트 수를 일치시키기 위하여 상기 식별자 정보에 제로 비트들을 추가하는 비트 추가기나, 상기 식별자 정보를 블록 부호화하는 블록 부호기를 더 포함한다. 그리고, 상기 제어 정보에는 상기 데이터의 송신에 사용된 왈시 부호를 지시하는 정보가 포함된다.

Description

패킷 데이터 제어채널의 데이터 송수신 장치 및 방법 {APPARATUS AND METHOD FOR TRANSMITTING AND RECEIVING DATA ON PACKET DATA CONTROL CHANNEL}

본 발명은 통신 시스템에서 패킷 데이터 서비스를 위한 장치 및 방법에 관한 것으로, 특히 송신되는 패킷 데이터에 대한 제어정보를 송수신하는 방법 및 장치에 관한 것이다.

전형적인 이동 통신시스템은 음성 서비스만을 지원하는 형태이었다. 그러나, 사용자 요구와 함께 기술이 발전함에 따라 이동 통신시스템은 데이터 서비스를 지원하는 형태로도 발전하고 있는 추세이다.

음성 및 데이터 서비스를 포함하는 멀티미디어 서비스를 지원하는 이동 통신시스템은 동일한 주파수 대역을 사용하여 복수의 사용자에게 음성 및 데이터 서비스를 지원한다. 이때 동일한 주파수 대역을 사용하여 복수의 사용자에게 음성 및 데이터 서비스를 지원하기 위한 시스템은 시분할(TDM : Time Division Multiplexing)방식 또는 부호분할(CDM : Code Division Multiplexing) 방식이 대표적인 예가 된다. 그런데 상기한 방법만으로는 많은 사용자들에게 충분한 서비스를 제공할 수 없는 문제가 발생하였다. 즉, 더 많은 사용자들에게 서비스를 제공하고자 하는 경우에 상기한 시분할 방식 또는 부호분할 방식만으로는 많은 사용자들을 수용하는데 한계가 발생하였다. 따라서 더 많은 사용자들을 수용하기 위한 방법이 요구되고 있다.

한편 상기 이동 통신시스템은 패킷 데이터 전송을 위한 패킷 데이터 채널(PDCH : Packet Data Channel)과, 상기 패킷 데이터 채널을 통한 패킷 데이터의 송수신 방식을 검출하는 등 패킷 데이터의 전송을 제어하기 위한 정보를 전송하기 위한 패킷 데이터 제어 채널(PDCCH : Packet Data Control Channel)을 포함한다. 상기 패킷 데이터 채널을 통해서는 패킷 데이터가 전송된다. 이때 패킷 데이터의 전송은 물리계층패킷(PLP : Physical Layer Packet) 단위로 이루어진다. 상기 패킷 데이터 제어 채널을 통해서 상기 패킷 데이터 채널의 제어 정보가 전송된다.

도 1은 종래 기술에 따른 패킷 데이터 제어 채널의 송신기 구성도로서, 통신시스템의 각 단말들에 패킷 데이터 제어 정보를 시분할 방식으로 송신하는 송신기의 구성이다. 여기서, 패킷 데이터 제어 채널을 통하여 전송되는 제어 정보인 패킷 데이터 제어채널 입력 시퀀스(Packet Data Control Channel Input Sequence)의 비트 수는 18비트인 것으로 가정하였다. 그러나 상기 제어정보의 비트 수는 18비트로 제한되는 것은 아니다.

상기 도 1에서 예를 들고 있는 패킷 데이터 제어 정보에는 6비트의 MAC(Media Access Control) ID(Identifier), 2비트의 SPID(Sub-packet ID), 2비트의 ARQ(Automatic Repeat Request) 채널(Channel) ID, 3비트의 페이로드 크기(Payload Size), 5비트의 월시 공간 지시 정보(Walsh Space Indicator)가 포함된다. 즉, 상기 패킷 데이터 제어 정보는 예를 들어 18비트의 패킷 데이터 제어 채널 입력 시퀀스이다. 상기 MAC ID는 사용자 구분을 위한 식별자이다. 상기 MAC ID의 할당은 고속 패킷 데이터 서비스를 받고자 하는 각 사용자에 대하여 시스템 억세스(Access) 시에 할당된다. 통상적으로 고속 패킷 전송 이동통신시스템에서 고속 패킷 데이터 전송채널을 통하여 전송되는 데이터의 전송단위는 서브패킷(Sub-packet)이라 불리우는데, SPID는 일련의 서브패킷(Sub-packet)들 각각에 대한 식별자로서 재전송을 지원하기 위해 사용된다. 상기 ARQ(Automatic Repeat Request) 채널 ID는 한 사용자에게 연속적인 데이터 전송을 지원하기 위한 식별자로서 병렬 전송 채널을 구별하는데 사용된다. 또한 페이로드(Payload) 크기는 하나의 서브패킷( Sub-packet)을 이루는 정보 비트 수를 나타낸다. 월시 공간 지시 정보는 패킷 데이터 채널에 사용된 월시 부호들을 지시하기 위한 정보를 나타낸다. 고속 패킷 데이터 서비스를 받고자 하는 모든 단말들은 시스템 억세스(Access)시, 기지국으로부터 MAC ID를 할당받고 패킷 데이터 제어 채널을 수신할 때마다 이를 복조하여 MAC ID를 보고서 자신의 패킷인지 아닌지를 판단한다. 그런 후, 자신의 패킷이 수신된 것으로 판단되는 경우, 단말기는 페이로드(Payload) 크기, SPID, ARQ 채널(Channel) ID, 패킷 데이터 채널에 사용된 월시 부호 등의 정보를 이용하여 패킷 데이터 채널을 복조한다.

상기 패킷 데이터 제어 채널을 통하여 전송되는 제어 정보는 오류 검출 비트 부가부(101)에 의해 부호화된다. 상기 오류 검출 비트 부가부(101)는 수신기가 상기 제어 정보에 대한 전송 오류를 감지할 수 있도록 하기 위해 상기 제어 정보를 부호화하고 상기 제어 정보에 오류 검출 비트가 부가된 정보를 발생한다. 예를 들어, 상기 오류 검출 비트 부가부(101)는 18비트의 제어 정보를 CRC(Cyclic Redundancy Code)를 사용하여 부호화하고, 상기 제어 정보에 8비트의 오류 검출 비트가 부가된 26비트의 제어 정보를 발생한다. 상기 CRC에 의해 발생하는 부가 비트(Redundancy Bit)의 수를 크게 하면 전송 오류를 검출하는 성능을 증가시킬 수 있다.

테일 비트 부가부(102)는 상기 오류 검출 비트 부가부(101)의 출력 제어 정보에 테일 비트(tail bits)를 부가하여 길쌈 부호기(Convolutional Encoder)(103)로 출력한다. 상기 길쌈 부호기(103)는 상기 테일 비트 부가부(102)의 출력을 길쌈 부호화하고, 부호화된 심볼을 천공기(104)로 출력한다. 상기 테일 비트 부가부(102)는 상기 길쌈 부호기(103)에 의한 길쌈 부호화를 위해 모두 "0"으로 구성된 8비트의 테일 비트를 부가한다. 이와 같이 테일 비트가 부가된 출력은 상기 길쌈 부호기(103)에 의해 미리 설정된 부호화율(예: R=1/2)로 길쌈 부호화된다. 이와 같이 얻어진 부호화된 심볼들은 천공기(Puncturer)(104)로 출력된다.

천공기(104)는 성능 저하를 최소화하며 적절한 전송률에 정합되도록 하기 위해 상기 길쌈 부호기(103)의 출력 심볼들 중에서 미리 설정된 수(예: 20개)의 심볼들을 천공(puncturing)하여 인터리버(Interleaver)(105)로 출력한다. 인터리버 (105)는 상기 천공기(104)의 출력 심볼들을 인터리빙한다. 이러한 인터리버(105)를 사용하는 이유는 길쌈 부호화가 연집 오류(burst error)에 취약하기 때문에 이러한 취약점을 해소하는 측면으로 심볼의 순서를 섞어주어 연집 오류 확률을 줄여주기 위한 것이다. 변조기(Modulator)(106)는 상기 인터리버(105)에 의해 인터리빙된 심볼들을 QPSK(Quadrature Phase Shift Keying)와 같은 변조 방식으로 변조하고, 전송을 위한 변조 심볼들을 발생한다.

도 2는 종래 기술에 따른 패킷 데이터 제어 채널 수신기의 구성도로서, 상기 도 1에 도시된 바와 같이 통신시스템의 각 단말들에 패킷 데이터 제어 채널 정보를 TDM 방식으로 송신하는 송신기에 대응하는 수신기의 구성이다.

상기 도 1의 구성에 의해 생성된 데이터는 무선 채널을 통해 전송되어 수신기에 수신된다. 이와 같이 무선 채널을 통해 송신된 무선 신호는 다시 주파수 하강변환기(도시하지 않음)에 의해 주파수 하강변환된 후 송신 시의 전송 심볼로 변환된다. 이와 같이 변환된 심볼들은 디인터리버(deinterleaver)(201)로 입력된다. 상기 디인터리버(201)는 입력된 심볼들을 디인터리빙(deinterleaving)하여 이를 역천공기(depuncturer)(202)로 출력한다. 상기 역천공기(202)는 입력된 디인터리빙된 데이터에 역천공(depuncturing)을 수행한 후 길쌈 복호기(convolutional decoder)(203)로 출력한다. 상기 길쌈 복호기(203)는 역천공된 데이터를 길쌈 복호화하여 출력한다. 상기 길쌈 복호화된 데이터는 CRC 검사기(checker)(204)에 의해 CRC 검사가 수행된다. 즉, 상기 CRC 검사기(204)는 길쌈 복호기(203)에 의해 길쌈 복호화된 심볼들에 대해 CRC 검사 동작을 수행한다. 이에 따라 오류 존재 유무가 검출된다. 패킷 데이터 제어 정보 검출기(205)는 상기 CRC 검사기(204)의 검사 결과에 따라 CRC 'good'인 경우에는 18 비트의 패킷 데이터 제어 정보를 출력하고, CRC 'fail'인 경우에는 널(null)의 제어 정보를 출력한다.

전술한 바와 같은 종래의 패킷 데이터 제어 채널 송신기 및 수신기는 패킷 데이터 채널이 TDM 형태로 전송되는 경우에 대해서만 가능한 구조이다. 따라서 종래 기술에 따른 송신기 및 수신기를 포함하는 이동 통신시스템은 많은 사용자들을 수용할 수 없는 형태를 지닌 시스템이다.

따라서 작금에 이르러서는 더 많은 사용자들에게 서비스를 지원하기 위해 시분할 방식과 부호분할 방식을 동시에 적용하는 이동 통신시스템이 고려되고 있다. 즉, 동일한 시간에 여러 명의 사용자들에게 서로 다른 코드를 부여하여 데이터를 전송하는 방식이 고려되고 있다. 이와 같이 시분할 및 코드분할 방식을 모두 적용하기 위한 시스템을 상술한 도 1 및 도 2에 각각 도시된 송신기와 수신기와 동일한 구성으로 구현할 경우에는 사용자의 구분 및 정확한 데이터 전송을 수행할 수 없다는 문제가 발생할 것이다.

따라서 본 발명의 목적은 TDM/CDM 형태로 패킷 데이터 채널이 전송될 경우 이를 지원하기 위한 패킷 데이터 제어 채널의 송수신 방법 및 장치를 제공함에 있다.

본 발명의 다른 목적은 패킷 데이터를 송수신하는 통신시스템에서 송신되는 패킷 데이터가 수신될 단말기를 나타내는 사용자 식별자(MAC ID) 정보를 송수신하는 방법 및 장치를 제공함에 있다.

이러한 목적들을 달성하기 위한 본 발명의 실시 예에 따르면, 단말기와, 상기 단말기로 데이터를 송신하고, 또한 상기 단말기로 단말기의 식별자 정보와 상기 데이터의 전송을 제어하기 위한 정보를 송신하는 기지국을 포함하는 통신시스템에서, 상기 기지국에 의해 상기 제어 정보를 송신하기 위한 장치는 오류 검출 비트 발생기와, 배타적 논리합 연산기와, 송신기를 포함한다. 상기 오류 검출 비트 발생기는 상기 제어 정보에 부가하기 위한 오류 검출 비트를 생성한다. 상기 배타적 논리합 연산기는 상기 오류 검출 비트와 상기 식별자 정보를 배타적 논리합하여 새로운 오류 검출 비트를 생성한다. 상기 송신기는 상기 제어 정보에 상기 새로운 오류 검출 비트를 부가하여 송신한다.

바람직하기로, 상기 송신 장치는 상기 오류 검출 비트와 비트 수를 일치시키기 위하여 상기 식별자 정보에 제로 비트들을 추가하는 비트 추가기나, 상기 식별자 정보를 블록 부호화하는 블록 부호기를 더 포함한다. 그리고, 상기 제어 정보에는 상기 데이터의 송신에 사용된 왈시 부호를 지시하는 정보가 포함된다.

이하 본 발명의 바람직한 실시예의 상세한 설명이 첨부된 도면들을 참조하여 설명될 것이다. 도면들 중 참조번호들 및 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 참조번호들 및 부호들로 나타내고 있음에 유의해야 한다. 하기에서 본 발명을 설명함에 있어, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다.

하기에서는 패킷 데이터의 전송을 위한 이동 통신시스템에서 상기 패킷 데이터의 제어 정보를 송수신하는 본 발명의 실시 예에 따른 패킷 데이터 제어 채널 송신기 및 수신기가 설명될 것이다. 본 발명의 실시 예에 따른 송신기는 상기 제어 정보가 전송되어 수신기에서 정상적으로 수신되었는지 유무를 검출할 수 있도록 하기 위해 상기 제어 정보에 오류 검출을 위한 정보를 부가시키는 부가 정보 발생 장치인 CRC(Cyclic Redundancy Code) 발생기를 포함한다. 이러한 본 발명의 실시 예에 따른 송신기 및 수신기는 이동 통신시스템 뿐만 아니라 패킷 데이터를 전송하고 또한 이러한 패킷 데이터의 효율적인 전송을 위해 제어 정보를 전송하는 통신시스템에서도 동일하게 적용될 수 있다는 사실에 유의하여야 한다.

종래의 TDM 방식은 특정 시간 구간동안 한 명의 사용자 데이터만이 전송되는 방식을 말한다. 이때 해당 사용자의 데이터를 전송하는 데에는 데이터 채널에서 사용 가능한 모든 월시 부호(Walsh Code)들이 전부 사용된다. 이에 반해 TDM/CDM 방식은 데이터 전송구간 동안 동시에 여러 명의 사용자 데이터가 전송되는 방식을 말한다. 이때 각 사용자의 데이터를 전송하는 데에는 데이터 채널에서 사용 가능한 월시 부호들 중 일부분의 부호들이 할당되어 사용된다. 상기의 차이점으로 인하여 TDM 전송만을 지원하는 패킷 데이터 채널을 갖는 시스템에 비하여 TDM/CDM 전송을 지원하는 패킷 데이터 채널을 갖는 시스템의 경우 각 사용자 데이터 채널에 사용된 월시 부호 정보 등을 알려줄 필요가 있다.

또한 TDM/CDM 방식이 혼용되는 시스템의 송/수신단에서는 CDM의 사용 유무 및 몇 명의 사용자가 CDM으로 구분되는지를 나타내는 각각의 사용자에 대한 패킷 데이터 제어 정보를 송수신할 필요가 있다. 하기의 실시 예에서는 제 1 패킷 데이터 제어 채널(Packet Data Control Channel: PDCCH)과 제 2 패킷 데이터 제어 채널의 송수신 구조를 지원하는 이동 통신시스템이 설명될 것이다. 즉, 본 발명의 구체적인 설명에서는 패킷 데이터 채널이 두 명의 사용자에 대해 CDM되고, 두 명의 사용자에 대한 패킷 데이터가 전송되는 경우 이를 지원할 수 있는 패킷 데이터 제어 채널을 설명한다. 그러나 하기에서 설명되는 바와 비슷한 방법으로 CDM 되어진 사용자들의 수가 세 명, 네 명, …으로 증가됨에 따라 제 3 패킷 데이터 제어 채널, 제 4 패킷 데이터 제어 채널, …의 송수신 구조를 지원하는 통신시스템으로 확장되어질 수도 있을 것이다.

하기에서 설명될 본 발명은 이동 통신시스템의 송신기의 제 2 패킷 데이터 제어 채널에서 CRC를 생성하는 방법으로 종래 기술에서 일반적으로 사용하던 CRC 생성 방법을 사용하지 않고 제1 패킷 데이터 제어 정보 중 제1 사용자의 패킷 데이터에 사용된 월시 부호를 지시하는 정보를 함께 사용하여 제2 패킷 데이터 제어 채널의 CRC를 생성하는 것을 특징으로 한다. 또한 상기 채널에 대한 수신기 구조로서 제1 패킷 데이터 채널 및 제2 패킷 데이터 제어 채널 각각에 할당된 월시 함수를 이용하여 각 채널을 수신, 복조 과정 후, 오류 검출 부호를 검사 과정에서 제1 패킷 데이터 제어 채널에서 얻어낸 제1 사용자의 패킷 데이터에 사용된 월시 부호를 지시하는 정보를 함께 사용하는 것을 특징으로 한다.

도 3은 본 발명의 바람직한 실시 예에 따른 패킷 데이터 제어채널 송신 동작의 처리 흐름도이다. 여기서, 송신기는 이동 통신시스템의 기지국에 포함되는 송신기이고, 사용자는 2명인 경우, 즉 상기 송신기에 의해 지원되는 단말들의 수가 2인 경우로 가정되고 있다는 사실에 유의하여야 한다. 그러나, 앞서서 설명한 바와 같이 사용자의 수가 3명, 4명, ··· 등으로 증가한다고 하더라도 본 발명의 원리는 동일하게 적용될 수 있을 것이다. 이러한 처리 흐름에 따른 동작은 후술되는 패킷 데이터 제어 채널 송신기에 의해 수행된다.

상기 도 3을 참조하면, 기지국은 301단계에서 스케줄링에 필요한 정보를 수신한다. 이러한 스케줄링에 필요한 정보에는 단말기로 제공되는 서비스 품질 및 단말기와의 채널 상황 등이 될 수 있다. 301단계에서 스케줄링에 필요한 정보가 수신되면, 기지국은 302단계에서 스케줄링을 수행한다. 상기 스케줄링 또한 구현되는 스케줄러에 따라 각기 상이하게 구성될 수 있으므로 이에 대하여도 구체적으로 언급하지 않기로 한다.

스케줄링이 수행되면, 303단계에서 기지국은 패킷 데이터 채널(Packet Data Channel: PDCH)이 코드분할되는가를 검사한다. 이러한 검사 결과는 상기 302단계의 스케줄링 결과에 따른 것으로, 시분할 방식만이 사용되어야 하는 경우와, 시분할 및 코드분할 방식이 모두 사용되어야 하는 경우로 구분할 수 있다. 즉, 상기 코드분할 방식이 사용되어야 하는 경우는 동일한 타임슬롯에 적어도 둘 이상의 사용자가 할당되는 경우이다. 상기 303단계의 검사결과 코드분할 방식이 사용되어야 하는 경우에는 306 및 308단계로 진행되며, 코드분할 방식이 사용되지 않는 경우에는 304단계로 진행된다.

상기 303단계의 검사결과 코드분할이 사용되지 않는 경우 상기 기지국은 304단계에서 상기 302단계의 스케줄링에 의해 선택된 단말로 송신할 패킷 데이터 제어 정보에 부가하기 위한 오류 검출 비트인 CRC 비트를 생성한다. 여기서 오류 검출 비트는 후술되는 도 5a 및 도 5b에서 도시하는 바와 같은 장치 및 방법에 의해 생성된다. 상기 기지국은 304단계에서 오류 검출 비트를 부가한 후 305단계로 진행하여 상기 오류 검출 비트가 부가된 패킷 데이터 제어 정보를 제 1 패킷 데이터 제어 채널을 통해 전송한다. 여기서 오류 검출 비트가 부가된 패킷 데이터 제어 정보는 후술되는 도 4에 도시된 바와 같은 장치에 의해 전송된다.

만일 TDM/CDM이 함께 사용되는 경우 기지국은 306단계 내지 307단계의 과정을 통해 제1 사용자를 위한 패킷 데이터 제어 정보를 생성하여 전송한다. 또한 기지국은 308단계 내지 309단계를 통해 제2 사용자를 위한 패킷 데이터 제어 정보를 생성하여 전송한다. 즉, 본 발명은 제1사용자와 제2사용자를 구분하고, 상기 구분된 바에 따라 오류 검출 비트를 다르게 생성하여 제1사용자와 제2사용자를 위한 제어정보들에 각각 부가한다. 또한 본 발명은 상기 제1사용자와 제2사용자에게 각기 다른 채널을 통해 상기 오류 검출 비트가 부가된 제어 정보를 전송한다. 이를 상술하면, 기지국은 제1사용자만을 위한 오류 검출 비트를 생성하고, 상기 오류 검출 비트가 부가된 패킷 데이터 제어 정보를 제 1 패킷 데이터 제어 채널을 통해 상기 제1 사용자에게 전송한다. 그리고 또한 기지국은 제2사용자만을 위한 오류 검출 비트를 생성하고, 상기 오류 검출 비트가 부가된 패킷 데이터 제어 정보를 제 2 패킷 데이터 제어 채널을 통해 상기 제2 사용자에게 전송한다. 상기 제1 및 제2 사용자만을 위하여 오류 검출 비트들을 생성하는 동작은 후술되는 도 5a, 도 5b 및 도 6에서 상세히 설명될 것이다.

도 4는 본 발명의 바람직한 실시 예에 따른 패킷 데이터 제어 채널 송신기의 블록 구성도이다. 패킷 데이터 채널에 TDM만 사용되는 경우 상기 도 4와 같은 구조를 갖는 패킷 데이터 제어 채널 송신기 1개가 구비되며 CDM/TDM이 사용되는 경우에는 상기 도 4와 같은 구조를 갖는 패킷 데이터 제어 송신기 2개가 구비된다. 하기 설명에서는 편의상 한 개의 패킷 데이터 채널이 전송되는 경우 해당 패킷 데이터 제어 채널을 제 1 패킷 데이터 제어 채널(PDCCH 1)이라 지칭하여 설명될 것이며, 두 개의 패킷 데이터 제어 채널이 전송되는 경우 첫 번째 사용자에 대한 제어 정보가 전송되는 채널을 제 1 패킷 데이터 제어 채널(PDCCH 1), 두 번째 사용자에 대한 제어 정보가 전송되는 채널을 제 2 패킷 데이터 제어 채널(PDCCH 2)이라 지칭하여 설명될 것이다. 즉, 상기 제 1 및 제 2 패킷 데이터 제어 채널은 동일한 구조를 갖지만, 각각 사용자에 따라 패킷 데이터 제어 정보는 다르게 전송된다.

상기 도 4를 참조하면, 본 발명의 실시예에 따른 패킷 데이터 제어 채널 송신기는 도 1에 도시된 종래 기술에 따른 패킷 데이터 제어 채널 송신기를 구성하는 요소들인 오류검출 비트 부가부(402), 테일비트 부가부(403), 길쌈 부호기(404), 천공기(405), 인터리버(406), 변조기(407)를 포함하여 구성될 뿐만 아니라, 제어기(401)와, 패킷 데이터 채널 스케줄러(408)를 더 포함하여 구성되는 것을 특징으로 한다. 그러므로, 하기에서는 본 발명의 특징적인 구성요소들에 대해서만 구체적으로 설명하기로 한다. 상기 제어기(401)는 패킷 데이터 채널 스케줄러(408)로부터 해당 시점에서 전송되는 패킷 데이터 채널의 CDM 사용 유무에 대한 정보를 수신한다. 그러면 상기 제어기(401)는 상기 수신된 CDM 사용 유무에 대한 정보를 근거로 하여 스케줄링된 사용자의 패킷 데이터에 대한 제어 정보(Packet Data Control Information or Packet Data Control Channel Input Sequence)를 오류 검출 비트 부가부(402)로 출력한다. 또한 상기 제어부(401)는 상기 오류 검출 비트 부가부(402)를 본 발명에 따른 방법으로 제어하여 오류 검출 비트를 생성하고, 상기 입력된 사용자 제어 정보와 함께 부호화되어 출력되도록 한다. 상기 오류 검출 비트 부가부(402)의 구체적인 구성 및 동작에 대하여는 후술되는 도 5a, 도 5b 및 도 6을 참조하여 상세히 살피기로 한다.

제 1 및 제 2 패킷 데이터 제어 채널을 통하여 전송되는 제어 정보인 패킷 데이터 제어채널 입력 시퀀스(Packet Data Control Channel Input Sequence)의 비트 수는 도 4에서 도시한 바와 같이 18비트인 것으로 가정하였다. 여기서 상기 제어정보의 비트 수는 18비트로 제한되는 것도 아니라는 사실에 유의하여야 한다. 상기 18 비트 중 5 비트의 월시 공간 지시 정보(Walsh Space Indicator)는 해당 사용자의 패킷 데이터 채널에 사용된 월시 부호들을 알려 주는 정보이다. 예를 들어, 상기 월시 공간 지시 정보는 일련의 사용가능한 월시 부호들중 해당 사용자의 패킷 데이터 채널에 사용된 월시 부호들의 마지막 월시 부호를 지시하는 정보가 될 수 있다.

도 5a는 본 발명의 바람직한 실시 예에 따른 제1 패킷 데이터 제어 채널 송신기에 대한 오류비트 부가부의 구성 및 그 동작 과정의 일 예를 보여주는 블록 구성도이고, 도 5b는 본 발명의 바람직한 실시 예에 따른 제1 패킷 데이터 제어 채널 송신기에 대한 오류비트 부가부의 구성 및 그 동작 과정의 다른 예를 보여주는 블록 구성도이다. 특히, 상기 도 5a 및 도 5b는 제1 사용자를 위한 CRC를 생성하는 장치의 구성 및 그 동작 과정을 구체적으로 보여준다.

상기 도 5a의 참조 부호 501은 일반적으로 사용되는 오류 검출 부호 발생 장치의 구조를 나타낸다. 제1 사용자에 대한 7비트의 제어 정보(1st user control Information)(502)와 상기 제1 사용자에 대한 5비트의 월시 공간 지시 정보(Walsh Space Information, Walsh Space Indicator or Walsh Code Index Information)(503)가 제1 스위치(510)의 a 단자로 입력된다. 상기 제1 스위치(501)는 a 단자와 b 단자를 가지는 스위치로서, b 단자로는 "0"의 정보가 입력되며, a 단자로는 상기한 제어 정보 및 월시 공간 지시 정보가 입력된다. 이후 설명되는 스위치들은 모두 상기 스위치(510)와 동일한 구조를 가지며, a 단자는 데이터 입력단이 되며, b 단자는 '0' 비트가 입력되는 단자가 된다. 이러한 스위치들(510,511,512)은 후술되는 방법에 의해 제어된다. 상기 제1 사용자에 대한 7 비트의 사용자 제어 정보(502)는 상기 도 4의 입력 시퀀스들 중에서 제1 사용자에 대한 2 비트 SPID, 2 비트 ARQ ID, 3 비트 페이로드 크기(Payload Size)를 가리킨다. 즉, 상기 도 4의 제어기(401)는 제 1 사용자의 패킷 데이터 제어 정보 18 비트 중에서 6 비트의 사용자 식별자(MAC ID)를 제외한 12비트의 제어 정보들(502, 503)만이 오류 검출 부호 발생 장치로 입력되도록 제어한다.

참조 부호 504는 상기 오류 검출 부호 발생 장치의 스위칭 동작을 설명하기 위한 참조 부호이다. 오류 검출 부호 발생 장치의 입력 비트의 수, 즉, 12 비트가 입력될 때까지는 스위치들(510, 511, 512)이 위로 향해 있다. 그리고 그 다음 8 비트가 입력되는 동안에 상기 스위치들(510, 511, 512)은 아래로 향해 있다. 참조 부호 505는 상기 오류 검출 부호 발생 장치의 출력 비트들을 나타낸다. 이는 상기 오류 검출 부호 발생 장치의 입력 비트 12 비트와 8 비트의 오류 검출 부호로 이루어져 있다. 참조 부호 506은 상기 오류 검출 부호 발생 장치의 출력 비트들 중 오류 검출 부호에 해당하는 8비트가 제 1 사용자의 사용자 식별자(MAC ID)와 배타적 논리합(Exclusive OR)연산되어 새로운 오류 검출 비트가 생성되는 과정을 보여 주고 있다. 본 발명에서는 MAC ID 가 6 비트인 경우를 예를 들고 있는 데, 506 과정에서 CRC 8비트와 배타적 논리합(Exclusive OR) 연산될 때 비트 수를 동일하게 하기 위하여 사용자 식별자(MAC ID) 6 비트의 앞부분 또는 뒷부분에 두 비트를 '00'으로 채워 주도록 한다. 예를 들어 사용자 식별자(MAC ID)가 '010110'인 경우 CRC 8비트와 배타적 논리합(Exclusive OR) 연산되는 비트는 '00010110' 또는 '01011000'이 된다. MAC ID 와 CRC 비트가 동일한 경우는 배타적 논리합 연산만을 수행함은 자명한 사실이다.

상술한 오류 검출 부호 발생 장치는 본 발명의 이해를 돕기 위하여 8 비트의 오류 검출 부호를 생성하는 예를 보여 주고 있으나, 오류 검출 능력의 향상을 위하여 10,12,14,16 비트의 오류 검출 부호 발생 장치가 사용될 수 있음은 자명한 사실이다.

전술한 바와 같이 도 5a의 506 과정에서는 CRC 비트와 MAC ID(사용자 식별자)의 비트 수를 맞추어 주기 위하여 MAC ID의 앞 부분 또는 뒷 부분을 '00'으로 채워 주도록 하고 있다. 이런 방법을 사용할 경우, 특정 단말들은 자신의 MAC ID가 전송되지 않았음에도 불구하고 자신의 MAC ID를 판단할 확률이 클 수 있다. 예를 들어 전송되는 MAC ID가 '001100'인 경우, '001000', '101100', '000100', ... 등 전송되는 MAC ID와 한 비트만 다른 MAC ID를 갖는 단말은 그 다른 비트에서 오류가 발생하면, 자신의 MAC ID가 전송된 것으로 잘못 판단하게 될 것이다. 이와 같은 잘못된 판단의 확률은 '110011', '110001', ... 등 전송되는 MAC ID와 여러 비트가 다른 MAC ID를 갖는 단말들에 비해서 자신의 MAC ID가 전송된 것으로 잘못 판단할 확률보다 매우 높다.

이러한 문제점을 해결하기 위하여 본 발명은 기지국이 블록 부호를 이용하여 MAC ID를 부호화하고 이 부호화된 MAC ID를 단말에 할당하는 도 5b에 도시된 바와 같은 기술을 제안한다. 도 5b에 도시된 본 발명의 제안에 따르면, MAC ID는 (n,k) 블록 부호화(여기서 n은 오류 검출 부호 비트수, k는 MAC ID 비트 수를 가리킨다.)되고, 블록 부호화된 시퀀스들이 MAC ID로 할당되어 사용된다. 예를 들어, 6 비트를 MAC ID로 사용하고, 8 비트의 오류 검출 부호를 사용하는 시스템에서 (8,6) 블록 부호화를 한 후 얻어지는 8 비트의 블록 부호화된 시퀀스가 MAC ID로 할당되어 사용될 수 있다. 이러한 MAC ID를 할당하는 과정은 단말의 억세스(Access) 과정에서 시그널링 메시지를 통하여 이루어진다. 즉, 단말의 억세스 과정에서 도 5a의 실시 예에 따르면 기지국은 6 비트의 MAC ID를 해당하는 단말에게 할당하지만, 블록 부호화를 이용하는 도 5b의 실시예에 따르면 기지국은 8 비트의 MAC ID를 해당하는 단말에게 할당하게 된다. 여기서 주의할 점은 기지국이 8 비트로 표현 가능한 256 개의 MAC ID를 모두 사용하는 것이 아니라 (8,6) 블록 부호화된 64개의 시퀀스를 MAC ID로 사용하는 것이다. 상기의 방법으로 MAC ID를 할당한 기지국은 상기 도 5b의 506 과정에서 처리될 오류 검출 부호 비트 수와 MAC ID의 비트 수가 동일하므로 '0'으로 채워줄 필요 없이 상기 오류 검출 부호와 MAC ID간의 배타적 논리합(Exclusive OR) 연산 과정을 수행하면 된다. 또한, 하기 설명될 단말의 수신과정에서 단말은 자신의 MAC ID와 수신된 오류 검출 부호를 배타적 논리합 연산하는 과정에서 역시 '0'를 채워줄 필요 없이 자신의 MAC ID에 해당하는 블록 시퀀스를 수신된 오류 검출 부호와 배타적 논리합 연산 과정을 수행하면 된다. 이와 같이 블록 부호화된 시퀀스를 MAC ID로 할당함으로써 상술한 도 5a에서의 문제점, 즉 전송되는 MAC ID와 자신의 MAC ID간에 차이가 나는 비트 수가 상대적으로 적은 단말에서 발생하기 쉬운 오류 확률을 줄일 수 있는 장점이 있다. 상기의 (n,k) 블록 부호화 과정에서 n은 오류 검출 부호의 비트 수이므로 8,10,12,14,16 등이 사용될 수 있으며, k 값은 시스템에서 사용하고자 하는 사용자 식별자의 수에 따라 6,7,8,9,10,... 등이 사용될 수 있다.

상기 도 5b에 도시된 본 발명의 실시예에 따르면, 기지국에서 제어정보를 전송하는 동작은 다음과 같은 단계들로 수행된다. 이러한 실시예는 도 6에 도시된 제2 패킷 데이터 제어 채널 송신기에도 동일하게 적용될 수 있다는 사실에 유의하여야 한다.

(단계 1) 제어 정보에 도 4의 오류검출 비트 부가부(402)에 의해 n비트의 제1 오류 검출 비트가 부가된다. 여기서 제1 오류 검출 비트는 CRC 비트가 될 수 있고, 상기 제어 정보는 월시 공간 지시 정보(Walsh Space Indicator), 패킷 식별자 정보(SPID), 페이로드(Payload) 크기 정보, ARQ 채널 ID가 될 수 있다.

(단계 2) 패킷 데이터가 수신될 단말기를 나타내는 k비트의 사용자 식별자(MAC ID) 정보가 (n,k) 블록 부호화기(도시하지 않음)에 의해 부호화된다. 여기서, n은 제1 오류 검출 비트의 비트 수이고, k는 MAC ID의 비트 수이다. 예를 들어, n은 8이 될 수 있고, k는 6이 될 수 있다.

(단계 3) 상기 제1 오류 검출 비트와 상기 블록 부호화된 사용자 식별자 정보가 배타적 논리합 연산기(도 5b의 508)에 의해 배타적 논리합 연산되고 제2 오류 검출 비트로서 생성된다.

(단계 4) 상기 생성된 제2 오류 검출 비트가 상기 제어 정보에 부가된 후 송신기에 의해 송신된다. 여기서 송신기는 도 4에 도시된 테일비트 부가부(403), 길쌈 부호기(404), 천공기(405), 인터리버(406), 변조기(407)와 같은 구성요소들이 될 수 있다.

상기한 바와 같은 (단계 1) ~ (단계 3)에 의해 새로이 생성된 오류 검출 부호 8비트와 함께 참조 부호 502, 503의 12비트 제어 정보는 상기 도 4의 테일 비트 부가부(403)로 입력된다. 상기 도 5a 및 도 5b의 참조 부호 507은 상기 도 4의 길쌈 부호기(404)로 입력되는 최종 시퀀스 28 비트를 보여주고 있다.

도 6은 본 발명의 바람직한 실시예에 따른 제2 패킷 데이터 제어 채널 송신기의 구성 및 그 동작 과정의 블록 구성을 보여주는 도면이다. 특히, 상기 도 6은 제2 사용자를 위한 CRC를 생성하는 장치의 구성 및 그 동작 과정을 구체적으로 보여준다.

상기 도 6의 참조 부호 501은 일반적으로 사용되는 오류 검출 부호 발생 장치의 구조를 나타내는데, 이 구조는 도 5a 및 도 5b에 도시된 오류 검출 부호 발생 장치와 동일하다. 참조 부호 601, 602, 603은 오류 검출 부호 발생 장치(501)의 입력 비트들을 나타내고 있다. 상기 제2 사용자 제어 정보(2nd user control Information)(601)는 상기 도 4의 입력 시퀀스들 중에서 제2 사용자에 대한 2 비트 SPID, 2 비트 ARQ ID, 3 비트 페이로드 크기(Payload Size)를 가리키며, 상기 제1 사용자 월시 공간 지시 정보(1st Walsh space Information)(602)는 제1 사용자 패킷 데이터 채널에서 사용된 월시 부호를 지시하는 정보 5 비트를 가리키며 제1 패킷 데이터 제어 채널로 전송되는 정보이다. 상기 제2 사용자 월시 공간 지시 정보(2nd Walsh space Information)(603)는 제2 사용자 패킷 데이터 채널에서 사용된 월시 부호를 지시하는 정보 5 비트를 가리킨다. 상기 도 4의 제어기(401)는 제2 사용자의 패킷 데이터 제어 정보 18 비트 중에서 6 비트 사용자 식별자(MAC ID)를 제외한 12비트의 정보들(601, 603) 및 제1 패킷 데이터 제어 채널을 통해 전송되는 정보인 제1 사용자 패킷 데이터 채널에서 사용된 월시 부호를 지시하는 정보 5 비트(602)의 총 17 비트가 오류 검출 부호 발생 장치로 입력되도록 제어한다. 본 발명은 이와 같이 제2 패킷 데이터 제어 채널에 사용되는 오류 검출 부호 발생 장치의 입력으로 제2 사용자의 제어 정보 뿐 아니라, 제1 사용자의 월시 공간 지시 정보를 함께 사용한다.

참조 부호 604는 상기 오류 검출 부호 발생 장치의 스위칭 동작을 설명하기 위한 참조 부호이다. 오류 검출 부호 발생 장치의 입력 비트의 수, 즉, 17 비트가 입력될 때까지는 스위치들(610, 611, 612)이 위로 향해 있고, 그 다음 8 비트가 입력되는 동안에 상기 스위치들(610, 611, 612)은 아래로 향해 있다. 참조 부호 605는 상기 오류 검출 부호 발생 장치의 출력 비트들을 나타낸다. 이는 상기 오류 검출 부호 발생 장치의 입력 비트 17 비트와 8 비트의 오류 검출 부호로 이루어져 있다. 참조 부호 606은 상기 오류 검출 부호 발생 장치의 출력 비트들 중 오류 검출 부호에 해당하는 8비트가 제2 사용자의 사용자 식별자(MAC ID)와 배타적 논리합(Exclusive OR)연산되어 새로운 오류 검출 비트가 생성되는 과정을 보여 주고 있다. 본 발명에서는 사용자 식별자(MAC ID)가 6 비트인 경우를 예를 들고 있는 데, 606 과정에서 CRC 8비트와 배타적 논리합(Exclusive OR) 연산될 때 비트 수를 동일하게 하기 위하여 사용자 식별자(MAC ID) 6 비트의 앞부분 또는 뒷부분에 두 비트를 '00'으로 채워 주도록 한다. 예를 들어 사용자 식별자(MAC ID)가 '010110'인 경우 CRC 8비트와 배타적 논리합(Exclusive OR) 연산되는 비트는 '00010110' 또는 '01011000'이 된다.

상기 605 과정에 의해 새로이 생성된 오류 검출 부호 8비트와 함께 참조 부호 601, 602, 603의 17비트 제어 정보는 상기 도 4의 테일 비트 부가부(403)로 입력된다. 상기 도 6의 참조 부호 607은 상기 도 4의 길쌈 부호기(404)로 입력되는 최종 시퀀스 28 비트를 보여주고 있다. 이때 상기 참조부호 607에 나타나 있듯이 오류 검출 비트 발생 장치의 입력으로 사용되었던 제1 사용자에 대한 월시 공간 지시 정보 5 비트는 상기 도 4의 길쌈 부호기(404)로 입력되지 않고 있다는 사실에 유의하여야 한다. 다시 말해 제 1 사용자에 대한 월시 공간 지시 정보 5 비트가 오류 검출 부호의 생성에는 반영되었지만, 실제로 전송되지는 않고 있고 있음을 알 수 있다.

도 7은 본 발명의 바람직한 실시 예에 따른 패킷 데이터 제어 채널의 수신 동작에 대한 처리 흐름을 보여 주는 도면이다. 이러한 처리 흐름에 따른 동작은 후술되는 패킷 데이터 제어 채널 수신기에 의해 수행된다.

상기 도 7을 참조하면, 701단계에서 패킷 데이터 제어 채널 수신기는 제 1 패킷 데이터 제어 채널을 수신 및 복조한다. 이에 대한 자세한 수신기 구조 및 동작은 하기 도 8에서 설명하기로 한다. 상기 수신기는 상기 제 1 패킷 데이터 제어 채널의 신호를 수신하여 복조한 후 702단계에서 상기 제 1 패킷 데이터 제어 채널에 대한 오류 검출 부호인 CRC를 검사한다. 상기 수신기는 703단계에서 오류 검출 부호의 검사 결과를 판단한다. 오류 검출 부호의 검사 결과가 정상인 경우 상기 수신기는 704단계로 진행하고, 오류인 경우 705단계로 진행한다. 즉, 상기 수신기는 CRC 'good'인 경우 자신의 패킷 데이터 제어 정보가 제 1 패킷 데이터 제어 채널을 통해 전송되었다고 판단하고 704단계로 진행하여 해당 채널로부터 패킷 데이터 제어 정보를 얻어낸다. 이때 얻어진 패킷 데이터 제어 정보에는 제1 패킷 데이터 채널에 사용된 월시 부호를 지시하는 정보가 포함된다.

반면에, 상기 수신기는 상기 오류 검출 부호 검사 결과 CRC 'fail'인 경우 705단계로 진행하여 제 2 패킷 데이터 제어 채널에 대한 수신 및 복조 과정을 수행한다. 여기서 상기 제 1 및 제 2 패킷 데이터 제어 채널에 대한 수신 및 복조 과정들인 701단계와, 705단계는 도 7과 같이 연속적으로 수행될 수도 있으며 하기 설명될 도 8의 실시 예처럼 병렬적으로 동시에 수행될 수도 있다.

상기 수신기는 705단계에서 상기 제 2 패킷 데이터 제어 채널의 데이터를 수신 및 이에 대한 복조를 수행한 후 706단계에서 상기 제 2 패킷 데이터 제어 채널에 대한 오류 검출 부호 검사를 수행한다. 이때 오류 검출 부호의 검사에는 상기 제 1 패킷 데이터 제어 채널에 대한 수신 및 복조 과정인 701단계에서 얻어낸 제 1 사용자 패킷 데이터 채널에 사용된 월시 부호를 지시하는 정보인 월시 공간 지시 정보가 이용된다. 상기 제 1 사용자 패킷 데이터 채널에 사용된 월시 부호를 지시하는 정보를 함께 이용하여 오류 검출 부호를 검사하는 과정은 하기 도 10에서 상세히 설명하기로 한다.

상기 수신기는 707단계에서 상기 오류 검출 부호 검사 결과 오류가 없는 경우 708단계로 진행하고, 오류가 발생한 경우 이를 종료한다. 즉, 707단계에서 CRC 'good'인 경우에 상기 수신기는 708단계에서 자신의 패킷 데이터 제어 정보가 제 2 패킷 데이터 제어 채널을 통해 전송되었다고 판단하고 해당 채널로부터 패킷 데이터 제어 정보를 얻어낸다. 만일 상기 오류 검출 부호 검사 결과 CRC 'fail'인 경우 상기 수신기는 해당 시간 구간동안 자신의 패킷 데이터 및 패킷 데이터 제어 정보가 전송되지 않았다고 판단하여 종료하고 다음 시간 구간에 대한 수신 동작을 수행하게 된다.

상기 도 7에 도시된 실시 예에서는 2명의 가입자에게 TDM/CDM이 사용되는 경우를 예로 설명하였기 때문에 상기 707단계를 수행한 이후에 CRC 'fail'인 경우 루틴이 종료되는 것으로 도시하였다. 그러나 앞서 설명한 바와 같이 사용자의 수를 증가시키는 것은 일반적인 예이므로 제 3 패킷 데이터 제어 채널이 존재하는 경우 이를 더 수행할 수 있다.

도 8은 본 발명의 실시예에 따른 패킷 데이터 제어 채널 수신기의 구성 및 그 동작 과정을 보여주는 블록 구성도이다.

상기 도 8을 참조하면, 제 1 패킷 데이터 제어 채널의 복조 결과 얻어낸 48개의 심볼은 디인터리버(801)에서 디인터리빙되어 역천공기(802)로 입력된다. 상기 역천공기(802)는 입력된 신호인 상기 디인터리버(801)로부터의 심볼을 역천공한다. 상기 역천공기(802)에 의해 역천공된 후 출력되는 심볼은 길쌈 복호기(803)로 입력되어 부호율 R=1/2로 길쌈 복호된 후 오류 검출 부호(예: CRC) 검사기(804)로 입력된다. 상기 오류 검출 부호 검사기(804)는 수신 제어기(808)의 제어에 의해 자신의 사용자 식별자(MAC ID)(809)정보를 이용하여 오류 검출 부호 검사 과정을 수행한다. 상기 제어기(808)의 상세한 제어 동작은 하기 도 9에서 설명될 것이다. 상기 오류 검출 부호 검사기(804)의 검사결과에 따라 판단기(805)는 판단 동작을 수행한다. 즉, 상기 판단기(805)는 CRC 'good'인 경우 제 1 패킷 데이터 제어 채널을 통해 자신의 패킷 데이터 제어 정보가 전송되었다고 판단하고 2 비트 SPID, 2비트 ARQ ID, 3 비트 Payload size, 5 비트 월시 부호 정보의 제어 정보를 얻어낸다.

상기 디인터리버(801) 내지 길쌈 부호기(803)와 병렬로 혹은 연속적으로 제 2 패킷 데이터 제어 채널 정보를 추출하기 위한 디인터리버(810), 역천공기(811) 및 길쌈 부호기(812)가 구비될 수 있다. 상기 도 8에서는 상기 구성요소들이 병렬적으로 동작하는 예를 보여 주고 있다. 상기 디인터리버(801) 내지 길쌈 부호기(803)와 동일한 방법으로 상기 디인터리버(810) 내지 상기 길쌈 부호기(812)에 의해 제 2 패킷 데이터 제어 채널에 대한 수신 과정이 수행된다. 상기 제2 패킷 데이터 제어 채널에 대한 수신 과정이 수행된 후 오류 검출 부호 검사기(813)에 의한 검사 동작이 수행된다. 상기 오류 검출 부호 검사기(813)는 상기 제1 패킷 데이터 제어 채널에 대한 오류 검출 부호 검사 결과에 따라 검사 동작을 수행한다. 즉, 상기 오류 검출 부호 검사기(805)에 의한 제 1 패킷 데이터 제어 채널의 오류 검출 부호 검사 결과에 따라 CRC 'fail'인 경우 오류 검출 부호 검사기(813)는 제 2 패킷 데이터 제어 채널에 대한 오류 검출 부호 검사를 수행한다. 상기 오류 검출 부호 검사 과정에서는 상기 제어기(808)에 의해 제공되는 제 1 사용자의 월시 공간 지시 정보(807) 5 비트와 자신의 사용자 식별자(MAC ID)(809) 6 비트가 함께 이용된다. 상기 제어기(808)의 상세한 제어 동작은 하기 도 10에서 설명될 것이다.

상기 오류 검출 부호 검사기(813)의 검사 결과에 따라 판단기(814)는 판단 동작을 수행한다. 즉, 상기 판단기(814)는 CRC 'good'이면 제 2 패킷 데이터 제어 채널을 통해 자신의 패킷 데이터 제어 정보가 전송되었다고 판단하고 2 비트 SPID, 2비트 ARQ ID, 3 비트 Payload size, 5 비트의 제 1 사용자의 월시 공간 지시 정보, 5 비트의 제 2 사용자의 월시 공간 지시 정보 등의 제어 정보를 얻어낸다. 이와 같은 방법으로 여러 명의 사용자 제어 정보가 함께 전송되는 경우에도 이를 수신할 수 있도록 수신기를 구성할 수 있을 것이다.

도 9a 및 도 9b는 본 발명의 바람직한 실시예에 따른 제1 패킷 데이터 제어 채널 수신기의 구성 및 그 동작 과정의 블록 구성을 보여주는 도면들로서, 특히 제1 패킷 데이터 제어 채널에 대한 오류 검출 부호(예: CRC) 검사를 위한 장치 및 그 과정을 구체적으로 보여주는 도면들이다.

상기 도 9a를 참조하면, 참조 부호 901은 일반적으로 사용되는 오류 검출 부호 검사 장치의 구조를 보여 주고 있다. 참조 부호 902로서 도시된 20 비트는 도 8에 도시된 제 1 패킷 데이터 제어 채널의 길쌈 복호기(803)의 출력 시퀀스를 나타내고 있다. 참조 부호 903으로서 도시된 12비트는 제 1 패킷 데이터 제어 채널의 오류 검출 부호 검사 장치에 대한 입력 시퀀스이다. 참조부호 904는 상기 오류 검출 부호 검사기의 스위치들(910, 911, 912)에 대한 스위칭 동작을 설명하기 위한 참조 부호이다. 상기 스위치들(910, 911, 912)은 상술한 도 5a, 도 5b 및 도 6에 도시된 스위치들과 동일한 구조를 가진다. 상기 스위치들(910, 911, 912)의 동작은 하기와 같다. 오류 검출 부호 검사 장치의 입력 비트의 수, 즉 12 비트가 입력될 때까지는 스위치들(910, 911, 912)이 위로 향해 있고, 그 다음 8 비트가 입력되는 동안에 아래로 향해 있다. 참조 부호 905는 상기 오류 검출 부호 검사 장치의 출력 비트들을 나타내고 있다. 이는 상기 오류 검출 부호 검사 장치의 입력 비트 12 비트와 8 비트의 오류 검출 부호로 이루어져 있다. 참조 부호들 906, 907은 상기 오류 검출 부호 검사 장치의 출력 비트들 중 오류 검출 부호에 해당하는 8비트가 자신의 사용자 식별자(MAC ID)(809)와 배타적 논리합(Exclusive OR) 연산되어 새로운 오류 검출 비트가 생성되는 과정을 보여 주고 있다. 본 발명에서는 사용자 식별자(MAC ID)가 6 비트인 경우를 예를 들고 있는 데, CRC 8비트와 배타적 논리합(Exclusive OR) 연산될 때 비트 수를 동일하게 하기 위하여 사용자 식별자(MAC ID) 6 비트의 앞부분 또는 뒷부분에 두 비트를 '00'으로 채워 주도록 한다. 예를 들어 사용자 식별자(MAC ID)가 '010110'인 경우 CRC 8비트와 배타적 논리합(Exclusive OR) 연산되는 비트는 '00010110' 또는 '01011000'이 된다. 참조 부호 908은 상기 과정들에 의해 새로이 생성된 오류 검출 부호 8비트(907)를 상기 제 1 패킷 데이터 제어 채널의 길쌈 복호기(803)의 출력 시퀀스(902)의 CRC와 비교하는 과정을 나타낸다. 두 시퀀스가 동일하면 CRC 'good'으로 판단되고 만일 다르다면 CRC 'fail'로 판단된다.

도 9b는 도 9a에 도시된 구성과 거의 유사하다. 다만, CRC를 검출하는 905 과정에서 차이가 있다. 상기 도 9b의 905과정에서는 도 8에 도시된 CRC 검사기(804)의 출력중 8비트 CRC와 블록 부호화된 자신의 MAC ID 8비트를 배타적 논리합 연산기(909)에 의해 배타적 논리합 연산하고 새로운 CRC를 생성한다. 이러한 실시예는 도 10에 도시된 제2 패킷 데이터 제어 채널 수신기에도 동일하게 적용될 수 있다는 사실에 유의하여야 한다.

상기 도 9b에 도시된 본 발명의 실시예에 따르면, 단말기에서 제어정보를 수신하는 동작은 다음과 같은 단계들로 수행된다.

(단계 1) 단말기는 기지국으로부터 제어정보와 사용자 식별자 정보를 수신한다. 이때 상기 기지국은 송신되는 패킷 데이터에 대한 제어정보에 오류검출 부호(또는 비트)를 부가시켜 단말기로 송신하고, 상기 오류검출 비트가 부가된 제어정보와 함께 상기 송신되는 패킷 데이터가 수신될 단말기를 나타내는 (n,k)(여기서, n은 오류검출 비트의 수이고, k는 사용자 식별자 정보의 비트 수) 블록 부호화된 사용자 식별자 정보를 송신한다.

(단계 2) 오류검출 비트(예: CRC) 검사기(804)는 상기 오류검출 비트가 부가된 제어정보를 수신하고 상기 수신 제어정보에 부가된 오류검출 비트를 검출한다.

(단계 3) 배타적 논리합기(909)는 상기 검출된 오류검출 비트와 상기 (n,k) 블록 부호화된 식별자 정보를 배타적 논리합 연산하고 새로운 오류검출 비트를 생성한다.

(단계 4) 판단기(805)는 상기 검출된 오류검출 비트와 상기 생성된 오류검출 비트를 비교하고 동일한 경우 상기 제어정보를 해당하는 단말기의 제어정보로서 수신한다.

도 10은 본 발명의 실시예에 따른 제2 패킷 데이터 제어 채널의 수신기에 대한 구성 및 그 동작 과정의 블록 구성로서, 특히 제 2 패킷 데이터 제어 채널에 대한 오류 검출 부호 검사를 위한 장치 및 그 과정을 상세하게 보여주는 도면이다.

상기 도 10을 참조하면, 참조 부호 1001은 일반적으로 사용되는 오류 검출 부호 검사 장치의 구조를 보여 주고 있다. 참조 부호 1002의 20 비트는 제 2 패킷 데이터 제어 채널의 길쌈 복호기(812)의 출력 시퀀스를 나타내고 있다. 참조 부호 1003의 17 비트는 제 2 패킷 데이터 제어 채널의 오류 검출 부호 검사기(813)에 대한 입력 시퀀스를 나타내고 있다. 상기 제 2 패킷 데이터 제어 채널의 오류 검출 부호 검사기(813)에 대한 입력 시퀀스(1003)의 17비트는 상기 제 2 패킷 데이터 제어 채널에 대한 길쌈 복호기(812)의 출력 중 앞 부분 12 비트(제 1 사용자의 제어 정보 7비트와 제 2 사용자 패킷 데이터 채널에 사용된 월시 부호를 지시하는 월시 공간 지시 정보 5 비트)와 함께 제 1 패킷 데이터 제어 채널의 길쌈 복호기(803)로부터 얻어낸 제 1 사용자 패킷 데이터 채널에 사용된 월시 부호를 지시하는 월시 공간 지시 정보 5비트로 구성되어 있다. 참조 부호 1004는 상기 오류 검출 부호 검사 장치의 스위치들(1010, 1011, 1012)에 대한 스위칭 동작을 설명하기 위한 참조 부호이다. 상기 스위치들(1010, 1011, 1012)은 상술한 도 5a, 도 5b, 도 6 및 도 9와 동일한 구성을 가지며, 그에 따른 동작은 하기와 같다. 상기 스위치들(1010, 1011, 1012)은 오류 검출 부호 검사 장치의 입력 비트인 17 비트가 입력될 때까지는 위로 향해 있고, 그 다음 8 비트가 입력되는 동안에 상기 스위치들(1010, 1011, 1012)은 아래로 향해 있다. 참조 부호 1005는 상기 오류 검출 부호 검사 장치의 출력 비트들을 나타낸다. 이는 상기 오류 검출 부호 검사 장치의 입력 비트 17 비트와 8 비트의 오류 검출 부호로 이루어져 있다. 참조 부호들 1006, 1007은 상기 오류 검출 부호 검사 장치의 출력 비트들 중 오류 검출 부호에 해당하는 8비트를 다시 자신의 사용자 식별자(MAC ID)(809)와 배타적 논리합(Exclusive OR)연산되어 새로운 오류 검출 비트가 생성되는 과정을 보여 주고 있다. 본 발명에서는 사용자 식별자(MAC ID)가 6 비트인 경우를 예를 들고 있는 데, CRC 8비트와 배타적 논리합(Exclusive OR) 연산될 때 비트 수를 동일하게 하기 위하여 사용자 식별자(MAC ID) 6 비트의 앞부분 또는 뒷부분에 두 비트를 '00'으로 채워 주도록 한다. 예를 들어 사용자 식별자(MAC ID)가 '010110'인 경우 CRC 8비트와 배타적 논리합(Exclusive OR) 연산되는 비트는 '00010110' 또는 '01011000'이 된다. 참조 부호 1008은 상기 과정들에 의해 새로이 생성된 오류 검출 부호 8비트(1007)를 상기 참조 부호 1002의 CRC와 비교하는 과정을 나타낸다. 두 시퀀스가 동일하면 CRC 'good'으로 판단되고 만일 다르다면 CRC 'fail'로 판단된다.

한편 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 예를 들면 본 발명의 상세한 설명에서는 2 개의 CDM 이 가능한 경우를 설명했지만, 그 이상의 CDM 이 사용되면 그에 따라 동일한 방법으로 확장할 수 있다. 또한 본 발명의 바람직한 실시 예의 설명에서는 오류 검출 부호로 8 비트가 사용된 경우를 보여 주고 있으나, 이는 10,12,14,16 비트 등으로 확장될 수 있음은 자명한 사실이다. 또한, 도 5b 및 도 9b에 도시된 실시예는 도 5a 및 도 9a에 도시된 바와 같은 제1 패킷 데이터 제어 채널 송수신기 뿐만 아니라 도 6 및 도 10에 도시된 바와 같은 제2 패킷 데이터 제어 채널 송수신기에도 동일하게 적용될 수 있을 것이다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.

상술한 바와 같이 본 발명은 패킷 데이터의 전송을 위한 이동 통신시스템에서 본 발명에서 제안하고 있는 패킷 데이터 제어 채널을 사용함으로써 TDM/CDM 형태의 패킷 데이터 전송을 수행할 수 있는 이점이 있다. 특히, 본 발명에서 제안하고 있는 오류 검출 부호 발생 장치 및 검사 장치를 사용함으로써 제 2 사용자는 제 1 패킷 데이터 제어 채널로 전송되는 정보를 이용할 수 있는 이점이 있다. 또한, 기지국이 사용자 식별자를 할당하는 과정에서 상기 오류 검출 부호와 동일한 길이를 갖도록 제로를 추가(zero padding)하거나 블록 부호화하여 사용자 식별자를 할당함으로써, 자신의 사용자 식별자가 전송되지 않은 단말들에 대하여 자신의 사용자 식별자가 전송된 것으로 잘못 판단할 확률을 줄일 수 있다.

도 1은 종래 기술에 따른 패킷 데이터 제어 채널 송신기의 구성을 도시하는 도면,

도 2는 종래 기술에 따른 패킷 데이터 제어 채널 수신기의 구성을 도시하는 도면,

도 3은 본 발명의 바람직한 실시 예에 따른 패킷 데이터 제어 채널 송신 동작의 처리 흐름도,

도 4는 본 발명의 바람직한 실시 예에 따른 패킷 데이터 제어 채널에 대한 송신기의 블록 구성도,

도 5a 및 도 5b는 본 발명의 바람직한 실시 예에 따른 제 1 패킷 데이터 제어 채널 송신기에서 오류검출비트 부가부의 구성 및 그 동작 과정의 블록 구성도,

도 6은 본 발명의 바람직한 실시 예에 따른 제 2 패킷 데이터 제어 채널 송신기에서 오류검출비트 부가부의 구성 및 그 동작 과정의 블록 구성도,

도 7은 본 발명의 바람직한 실시 예에 따른 패킷 데이터 제어 채널 수신 동작의 처리 흐름도,

도 8은 본 발명의 바람직한 실시 예에 따른 패킷 데이터 제어 채널에 대한 수신기의 블록 구성도,

도 9a 및 도 9b는 본 발명의 바람직한 실시 예에 따른 제 1 패킷 데이터 제어 채널 수신기에서 오류검출비트 부가부의 구성 및 그 동작 과정의 블록 구성도,

도 10은 본 발명의 바람직한 실시 예에 따른 제 2 패킷 데이터 제어 채널 수신기에서 오류검출비트 부가부의 구성 및 그 동작 과정의 블록 구성도.

Claims

단말기와, 상기 단말기로 데이터를 송신하고, 또한 상기 단말기로 단말기의 식별자 정보와 상기 데이터의 전송을 제어하기 위한 정보를 송신하는 기지국을 포함하는 통신시스템에서, 상기 기지국에 의해 상기 제어 정보를 송신하기 위한 방법에 있어서,

상기 제어 정보에 부가하기 위한 오류 검출 비트를 생성하는 과정과,

상기 오류 검출 비트와 상기 식별자 정보를 배타적 논리합하여 새로운 오류 검출 비트를 생성하는 과정과,

상기 제어 정보에 상기 새로운 오류 검출 비트를 부가하여 송신하는 과정을 포함함을 특징으로 하는 상기 방법.
제1항에 있어서, 상기 오류 검출 비트와 상기 식별자 정보의 비트 수가 일치되지 않을 경우 상기 식별자 정보에 제로 비트들을 추가하는 과정을 더 포함함을 특징으로 하는 상기 방법.
제1항에 있어서, 상기 오류 검출 비트와 상기 식별자 정보의 비트 수가 일치되지 않을 경우 상기 식별자 정보를 블록 부호화하는 과정을 더 포함함을 특징으로 하는 상기 방법.
제1항에 있어서, 상기 제어 정보에는 상기 데이터의 송신에 사용된 왈시 부호를 지시하는 정보가 포함됨을 특징으로 하는 상기 방법.
적어도 2개 이상의 단말기들과, 상기 단말기들로 데이터를 송신하고, 또한 상기 단말기들로 단말기의 식별자 정보와 상기 데이터의 전송을 제어하기 위한 정보를 송신하는 기지국을 포함하고, 상기 단말기들중 제1 단말기는 상기 기지국으로부터의 데이터를 수신할 시 제1 제어 정보를 수신하고, 상기 단말기들중 제2 단말기는 상기 기지국으로부터의 데이터를 수신할 시 상기 제1 제어 정보와 상기 제2 제어 정보를 수신하는 통신시스템에서, 상기 기지국에 의해 상기 제2 단말기로 제어 정보를 송신하기 위한 방법에 있어서,

상기 제1 제어 정보 및 상기 제2 제어 정보를 입력하고 상기 입력 제어 정보에 오류 검출 비트가 부가된 출력 제어 정보를 생성하는 과정과,

상기 오류 검출 비트와 상기 제2 단말기의 식별자 정보를 배타적 논리합하여 새로운 오류 검출 비트를 생성하는 과정과,

상기 출력 제어 정보중 상기 제2 제어 정보와 상기 새로운 오류 검출 비트로 구성되는 제어 정보를 상기 제2 단말기로 송신하는 과정을 포함함을 특징으로 하는 상기 방법.
제5항에 있어서, 상기 오류 검출 비트와 상기 식별자 정보의 비트 수가 일치되지 않을 경우 상기 식별자 정보에 제로 비트들을 추가하는 과정을 더 포함함을 특징으로 하는 상기 방법.
제5항에 있어서, 상기 오류 검출 비트와 상기 식별자 정보의 비트 수가 일치되지 않을 경우 상기 식별자 정보를 블록 부호화하는 과정을 더 포함함을 특징으로 하는 상기 방법.
제5항에 있어서, 상기 제1 제어 정보 및 상기 제2 제어 정보에는 상기 제1 단말기 및 상기 제2 단말기 각각으로의 데이터 송신에 사용된 왈시 부호를 지시하는 정보가 포함됨을 특징으로 하는 상기 방법.
단말기와, 상기 단말기로 데이터를 송신하고, 또한 상기 단말기로 상기 데이터의 전송을 제어하기 위한 정보를 송신하는 기지국을 포함하는 통신시스템에서, 상기 기지국으로부터 오류 검출 비트가 부가된 제어 정보를 상기 단말기가 수신하기 위한 방법에 있어서,

상기 오류 검출 비트가 부가된 제어 정보를 수신하는 과정과,

상기 수신 제어 정보에 포함된 수신 오류검출 비트와 수신 식별자 정보를 배타적 논리합하여 새로운 오류 검출 비트를 생성하는 과정과,

상기 수신 오류 검출 비트와 상기 새로운 오류 검출 비트를 비교하고 동일한 경우 상기 수신 제어 정보가 자신의 제어 정보인 것으로 판단하는 과정을 포함함을 특징으로 하는 상기 방법.
제9항에 있어서, 상기 오류 검출 비트와 상기 식별자 정보의 비트 수가 일치되지 않을 경우 상기 식별자 정보에 제로 비트들을 추가하는 과정을 더 포함함을 특징으로 하는 상기 방법.
제9항에 있어서, 상기 오류 검출 비트와 상기 식별자 정보의 비트 수가 일치되지 않을 경우 상기 식별자 정보를 블록 부호화하는 과정을 더 포함함을 특징으로 하는 상기 방법.
제9항에 있어서, 상기 제어 정보에는 상기 데이터의 송신에 사용된 왈시 부호를 지시하는 정보가 포함됨을 특징으로 하는 상기 방법.
단말기와, 상기 단말기로 데이터를 송신하고, 또한 상기 단말기로 단말기의 식별자 정보와 상기 데이터의 전송을 제어하기 위한 정보를 송신하는 기지국을 포함하는 통신시스템에서, 상기 기지국에 의해 상기 제어 정보를 송신하기 위한 장치에 있어서,

상기 제어 정보에 부가하기 위한 오류 검출 비트를 생성하는 오류 검출 비트 발생기와,

상기 오류 검출 비트와 상기 식별자 정보를 배타적 논리합하여 새로운 오류 검출 비트를 생성하는 배타적 논리합 연산기와,

상기 제어 정보에 상기 새로운 오류 검출 비트를 부가하여 송신하는 송신기를 포함함을 특징으로 하는 상기 장치.
제13항에 있어서, 상기 오류 검출 비트와 상기 식별자 정보의 비트 수가 일치되지 않을 경우 이들을 일치시키기 위하여 상기 식별자 정보에 제로 비트들을 추가하는 비트 추가기를 더 포함함을 특징으로 하는 상기 장치.
제13항에 있어서, 상기 오류 검출 비트와 상기 식별자 정보의 비트 수가 일치되지 않을 경우 이들을 일치시키기 위하여 상기 식별자 정보를 블록 부호화하는 블록 부호기를 더 포함함을 특징으로 하는 상기 장치.
제13항에 있어서, 상기 제어 정보에는 상기 데이터의 송신에 사용된 왈시 부호를 지시하는 정보가 포함됨을 특징으로 하는 상기 장치.
단말기와, 상기 단말기로 데이터를 송신하고, 또한 상기 단말기로 상기 데이터의 전송을 제어하기 위한 정보를 송신하는 기지국을 포함하는 통신시스템에서, 상기 기지국으로부터 오류 검출 비트가 부가된 제어 정보를 상기 단말기가 수신하기 위한 장치에 있어서,

상기 오류 검출 비트가 부가된 제어 정보를 수신하는 수신기와,

상기 수신 제어 정보에 포함된 수신 오류검출 비트와 수신 식별자 정보를 배타적 논리합하여 새로운 오류 검출 비트를 생성하는 배타적 논리합 연산기와,

상기 수신 오류 검출 비트와 상기 새로운 오류 검출 비트를 비교하고 동일한 경우 상기 수신 제어 정보가 자신의 제어 정보인 것으로 판단하는 판단기를 포함함을 특징으로 하는 상기 장치.
제17항에 있어서, 상기 오류 검출 비트와 상기 식별자 정보의 비트 수가 일치되지 않을 경우 이들을 일치시키기 위하여 상기 식별자 정보에 제로 비트들을 추가하는 비트 추가기를 더 포함함을 특징으로 하는 상기 장치.
제17항에 있어서, 상기 오류 검출 비트와 상기 식별자 정보의 비트 수가 일치되지 않을 경우 이들을 일치시키기 위하여 상기 식별자 정보를 블록 부호화하는 블록 부호기를 더 포함함을 특징으로 하는 상기 장치.
제17항에 있어서, 상기 제어 정보에는 상기 데이터의 송신에 사용된 왈시 부호를 지시하는 정보가 포함됨을 특징으로 하는 상기 장치.