CN103765497B - 用于mems显示装置的锁存电路 - Google Patents

用于mems显示装置的锁存电路 Download PDF

Info

Publication number
CN103765497B
CN103765497B CN201280025686.9A CN201280025686A CN103765497B CN 103765497 B CN103765497 B CN 103765497B CN 201280025686 A CN201280025686 A CN 201280025686A CN 103765497 B CN103765497 B CN 103765497B
Authority
CN
China
Prior art keywords
voltage
lead
out terminal
transistor
voltage level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201280025686.9A
Other languages
English (en)
Other versions
CN103765497A (zh
Inventor
宫泽敏夫
宫本光秀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nujira Ltd
Original Assignee
Pixtronix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pixtronix Inc filed Critical Pixtronix Inc
Publication of CN103765497A publication Critical patent/CN103765497A/zh
Application granted granted Critical
Publication of CN103765497B publication Critical patent/CN103765497B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3433—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using light modulating elements actuated by an electric field and being other than liquid crystal devices and electrochromic devices
    • G09G3/3466—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using light modulating elements actuated by an electric field and being other than liquid crystal devices and electrochromic devices based on interferometric effect
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0857—Static memory circuit, e.g. flip-flop

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Mechanical Light Control Or Optical Switches (AREA)

Abstract

所描述的锁存电路可使用单一导电类型的晶体管形成。所述晶体管可为n型晶体管或p型晶体管。所述锁存电路包含至少一个预充电晶体管及至少一个输出端子放电晶体管。还描述用于操作所述锁存电路的时序方案。还描述包含这些锁存电路的像素电路及显示装置。所述显示装置由所述锁存电路的布置形成。

Description

用于MEMS显示装置的锁存电路
相关申请案的交叉参考
本专利申请案主张2011年6月1日提出申请的标题为“用于MEMS显示装置的锁存电路(Latching Circuits for MEMS Display Devices)”的第61/492201号美国临时专利申请案及2012年5月30日提出申请的标题为“用于MEMS显示装置的锁存电路(LatchingCircuits for MEMS Display Devices)”的第13/483975号美国非临时申请案的优先权。先前申请案的揭示内容被视为本专利申请案的一部分且以引用的方式并入本专利申请案中。
技术领域
本发明涉及锁存电路的领域。明确地说，本发明涉及包含锁存电路的像素电路及显示装置。
背景技术
显示装置使用光调制元件的二维布置来显示图像及视频内容。二维阵列的每一像素处的光的选择性调制产生内容的每一帧的图像。
一些显示装置通过机械方法而致动光调制器(例如快门)以便显示图像或视频内容。通过电方法而致动快门的显示装置可促成较快的快门移动，且因此在显示期间提供较快的像素刷新速率。
发明内容
本发明的系统、方法及装置各自具有几个创新方面，所述几个创新方面中没有任一者能单独决定本文中所揭示的所要属性。
本发明中所描述的标的物的一项创新方面可实施为一种设备，所述设备具有：多个MEMS装置，其布置成阵列；及控制矩阵，其包括耦合到所述多个MEMS装置以将数据传递到所述MEMS装置且将电压驱动到所述MEMS装置的仅n型或仅p型晶体管。针对每一MEMS装置，所述控制矩阵包含经配置以维持第一输出端子与第二输出端子上的电压电平的差的锁存器。所述锁存器包含：耦合到所述第一输出端子的第一预充电晶体管及第一输出端子放电晶体管；耦合到所述第二输出端子的第二预充电晶体管及第二输出端子放电晶体管；及像素放电晶体管，其耦合到所述第一输出端子放电晶体管及所述第二输出端子放电晶体管。所述锁存器经配置使得基于所述第二输出端子的施加到所述第一输出端子放电晶体管的栅极的电压电平而控制所述第一输出端子放电晶体管的状态。在一些实施方案中，所述第一预充电晶体管可是二极管接法晶体管。在一些实施方案中，所述设备是显示设备且所述MEMS装置包含基于所述第一输出端子及所述第二输出端子上的所述电压电平而致动的快门。在一些实施方案中，所述设备还包含第一锁存控制线，所述第一锁存控制线通过所述第一预充电晶体管耦合到所述第一输出端子且经配置以施加第一驱动器电压并基于所述第一驱动器电压的施加而将所述第一输出端子从第一电压电平预充电到不同于所述第一电压电平的第二电压电平。所述设备可经配置以中断所述第一驱动器电压，使得所述第一输出端子返回到所述第一电压电平，或基于保持于保持电容器中的电压而将所述第一输出端子维持在所述第二电压电平。
在一些实施方案中，所述保持电容器的一端连接到所述第一锁存控制线，且第一驱动器时钟电压充当所述保持电容器的偏置电压。在一些实施方案中，第二锁存控制线通过所述第二预充电晶体管耦合到所述第二输出端子且经配置以施加第二驱动器电压并基于所述第二驱动器电压的施加而将所述第二输出端子从所述第一电压电平预充电到所述第二电压电平。在一些此类实施方案中，所述设备经配置以在比所述第一驱动器电压被中断晚的时间处中断所述第二驱动器电压，使得所述电压保持于所述保持电容器中。在一些实施方案中，所述设备经配置以同时起始所述第一驱动器电压及第二驱动器时钟电压。在一些实施方案中，所述像素放电晶体管经由所述第一输出端子放电晶体管及所述第二输出端子放电晶体管而控制所述第一输出端子及所述第二输出端子的放电。在一些实施方案中，所述第一预充电晶体管、所述第一输出端子放电晶体管、所述第二预充电晶体管及所述第二输出端子放电晶体管中的每一者被配置为与共同栅极耦合的两个晶体管。
本发明中所描述的标的物的另一创新方面可实施为一种设备，所述设备具有：多个MEMS装置，其布置成阵列；及控制矩阵，其包含耦合到所述多个MEMS装置以传递数据及驱动电压到所述MEMS装置的仅n型或仅p型晶体管。针对每一MEMS装置，所述控制矩阵包含锁存器，所述锁存器经配置以维持第一输出端子与第二输出端子上的电压电平的差且包含：耦合到所述第一输出端子的第一预充电晶体管及第一输出端子放电晶体管；及第二输出端子放电晶体管，其耦合到所述第一输出端子放电晶体管。所述锁存器进一步经配置使得所述第二输出端子放电晶体管的输出选择性地控制所述第一输出端子放电晶体管以选择性地将存储于所述第一输出端子上的电压放电，借此控制所述第一输出端子的电压电平。在一些实施方案中，所述第一预充电晶体管可是二极管接法晶体管。
在一些实施方案中，所述设备是显示设备且所述MEMS装置包含基于所述第一输出端子及所述第二输出端子上的所述电压电平而致动的快门。在一些实施方案中，所述设备进一步包含：第一锁存控制线，其通过所述第一预充电晶体管耦合到所述第一输出端子且经配置以施加第一驱动器电压；及第二锁存控制线，其耦合到所述第二输出端子放电晶体管且经配置以施加第二驱动器电压以切换所述第二输出端子放电晶体管。在一些这些实施方案中，所述设备经配置以在比所述第一驱动器电压被中断晚的时间处中断所述第二驱动器电压，使得所述第二输出端子放电晶体管控制所述第一输出端子放电晶体管的所述放电，借此控制所述第一输出端子的电压电平。在一些实施方案中，所述设备经配置以维持所述第一输出端子的所述电压电平直到施加后续所述第一驱动器电压为止。在一些实施方案中，所述设备经配置以同时起始所述第一驱动器电压及第二驱动器时钟电压。在一些实施方案中，所述第一预充电晶体管、所述第一输出端子放电晶体管及所述第二输出端子放电晶体管中的每一者被配置为与共同栅极耦合的两个晶体管。
本发明中所描述的标的物的另一创新方面可实施为一种设备，所述设备具有：多个MEMS装置，其布置成阵列；及控制矩阵，其包含耦合到所述多个MEMS装置以将数据传递到所述MEMS装置及将电压驱动到所述MEMS装置的仅n型或仅p型晶体管。针对每一MEMS装置，所述控制矩阵包含经配置以维持第一输出端子与第二输出端子上的电压电平的差的锁存器。所述锁存器包含耦合到所述第一输出端子的第一预充电晶体管及第一输出端子放电晶体管；及第一锁存控制线，其通过所述第一预充电晶体管耦合到所述第一输出端子。所述第一输出端子放电晶体管耦合到所述第一锁存控制线的电极。所述设备可经配置以将第一驱动器电压施加到所述第一锁存控制线，所述第一驱动器电压在所述第一输出端子上的电压从第一电压电平改变到第二电压电平的时间处，从具有在所述第一电压电平与所述第二电压电平中间的量值的中间电压电平改变到所述第二电压电平、从所述第二电压电平改变到所述第一电压电平及从所述第一电压电平改变到所述中间电压电平。在一些实施方案中，所述锁存器经配置使得施加所述第一驱动器电压将所述第一输出端子的电压电平从所述第一电压电平改变到所述第二电压电平。在一些实施方案中，所述第一预充电晶体管可是二极管接法晶体管。在一些实施方案中，所述设备是显示设备且所述MEMS装置包含基于所述第一输出端子及所述第二输出端子上的所述电压电平而致动的快门。
下文的附图及说明中陈述本说明书中所描述的标的物的一个或一个以上实施方案的细节。尽管本发明内容中所提供的实例是主要就基于MEMS的显示器而描述的，但本文中所提供的概念可适用于其它类型的显示器(例如LCD、OLED、电泳及场发射显示器)以及其它非显示器MEMS装置(例如MEMS麦克风、传感器及光学开关)。依据说明、图示及权利要求书，其它特征、方面及优点将变得显而易见。注意，以下各图的相对尺寸可能未按比例绘制。
附图说明
图1展示实例锁存电路。
图2展示图1的锁存电路的操作的实例时序图。
图3展示可用于显示器中的实例像素电路。
图4展示实例显示器的示意图。
图5展示实例锁存电路。
图6展示图5的锁存电路的操作的实例时序图。
图7展示实例锁存电路。
图8展示另一实例锁存电路。
图9展示另一实例锁存电路。
图10展示另一实例锁存电路。
图11展示另一实例锁存电路。
图12展示图11的锁存电路的操作的实例时序图。
图13展示实例像素电路。
图14展示另一实例锁存电路。
图15展示另一实例锁存电路。
图16展示图15的锁存电路的操作的实例时序图。
图17展示另一实例锁存电路。
图18展示形成有p型MOS晶体管的另一实例锁存电路结构。
图19展示图18的锁存电路的操作的实例时序图。
具体实施方式
一些显示设备利用锁存电路来控制由所述显示设备采用以产生图像的光调制器(例如机械快门)的致动。这些锁存电路通常在此项技术中使用互补金属氧化物半导体(CMOS)制作技术而制作为CMOS电路且包含N-MOS型晶体管及P-MOS型晶体管两者。
用于制作锁存电路的CMOS制造过程可是复杂的。举例来说，当使用基于多晶硅的晶体管而制作锁存电路时，所述过程可需要高达六个且甚至多达十个或十个以上光处理。
本文中的设备及方法提供锁存电路、像素电路及基于由单一导电类型的晶体管(即，仅n型晶体管或仅p型晶体管)制作的锁存电路的显示器。因此，可减小用于制作锁存电路的制造过程的复杂性。描述可促成以比现有锁存器相对短的间隔而锁存信息的时序方案。
在一些实施方案中，显示器中的光调制器的状态通过选择性地将可吸引光调制器的两个输出端子中的一者放电而设定。每一端子的放电由输出端子放电晶体管控制。在一些实施方案中，锁存电路包含单独像素级放电晶体管，所述单独像素级放电晶体管防止输出端子电荷经由任一输出端子放电晶体管放电直到期望此放电为止。此晶体管还帮助隔离存储指示像素的所要状态的电压的保持电容器。如此做防止电荷泄漏且改良可靠性。
本发明中所描述的标的物的特定实施方案可经实施以实现以下可能优点中的一者或一者以上。基于单一导电类型的晶体管而制作锁存器可使制作过程减少两个或两个以上光处理步骤，此可减少制造过程的复杂性。本文中所揭示的电路还可产生增加的切换速度。数据存储保持电容器的隔离还可减少电荷泄漏且增加切换可靠性。此产生经改良的图像质量及一致性。
图1展示实例锁存电路。锁存电路由双导电类型的晶体管形成。图1的锁存电路通常由n型MOS晶体管(NMT93及NMT94)与p型MOS晶体管(PMT95及PMT96)的经耦合布置形成。晶体管的经耦合布置连接于供应均匀电压VDD的电力线(LVDD)与供应接地电压GND的电力线(LGND)之间。
图1的锁存电路可由多晶硅形成。
图2展示图1的锁存电路的操作的实例时序图。所述时序图绘示在操作期间可施加到图1的锁存电路的电压(包含扫描电压及驱动器时钟电压)的时间顺序。图2还展示图1的锁存电路中的节点N91、N92、N93及N94处的电压的时间变化。电压VDD及GND是均匀的。
当处于低电平电压VL(在本文中还称作L电平电压)的数据电压施加于数据线(LD)上时，图1的锁存电路的操作如下。
如图2中所展示，在时间t1处，扫描线(LG)上的扫描电压从L电平电压VL改变到高电平电压VH(在本文中称作H电平电压)。n型MOS晶体管NMT91接通，且数据线(LD)上的L电平电压(VL)捕获于保持电容器(CD)中。因此，节点N91处于L电平电压VL。
在时间t2处，锁存控制线(LAC)上的驱动器时钟电压从L电平电压(VL)改变到H电平电压(VH2)。因此，n型MOS晶体管NMT92接通且节点N94处于L电平电压(VL)。
此致使p型MOS晶体管PMT95及n型MOS晶体管NMT94接通且p型MOS晶体管PMT96及n型MOS晶体管NMT93关断。此时，节点N92(即，第二输出端子(OUT2))处于接地电压GND，且节点N93(即，第一输出端子(OUT1))处于电压VDD。因此，第一输出端子(OUT1)处于H电平电压且第二输出端子(OUT2)处于L电平电压。
当处于H电平电压VDH的数据电压施加于数据线(LD)上时，图1的锁存电路的操作如下。
如图2中所展示，在时间t3处，扫描线(LG)上的扫描电压从L电平电压VL改变到H电平电压VH。n型MOS晶体管NMT91接通且数据线(LD)上的数据电压(VDH)存储于保持电容器(CD)中。因此，节点N91处于H电平电压VH3。
此时，n型MOS晶体管NMT93及p型MOS晶体管PMT96接通，且p型MOS晶体管PMT95及n型MOS晶体管NMT94关断。节点N92(即，第二输出端子(OUT2))获取电压VDD。节点N93(即，第一输出端子(OUT1))获取接地电压GND。因此，第一输出端子(OUT1)获取L电平电压及第二输出端子(OUT2)获取H电平电压。
图3展示可用于显示器中的实例像素电路。像素电路可使用图1的锁存电路及可移动快门(S)形成。锁存电路用于致动显示器的每一可移动快门。锁存电路通过电致动(即，控制可移动快门(S)的位置)促成通过显示器的图像的显示。可移动快门(S)的致动是基于锁存电路的两个输出端子(即，锁存电路的第一输出端子(OUT1)及第二输出端子(OUT2))处的电压差。可移动快门(S)可称作机械快门。在实例中，显示器是微机电系统(MEMS)显示器。
在实例实施方案中，锁存电路用于致动可移动快门(S)，使得所述快门沿基于输出端子的电压所施加的静电力的方向迅速移动。当节点N92(第二输出端子，OUT2)处于接地电平电压GND时，节点N93(第一输出端子，OUT1)处于电压VDD。因此，可移动快门(S)朝向节点N93(第一输出端子，OUT1)迅速移动。当节点N92(第二输出端子，OUT2)处于电压VDD时，节点N93(第一输出端子，OUT1)处于电压GND。可移动快门(S)朝向节点N92(第二输出端子，OUT2)迅速移动。
可通过打开及关闭可移动快门(S)来控制显示器的像素的发光状态及不发光状态。举例来说，显示器可是背光显示器。当可移动快门(S)朝向节点N92(第二输出端子，OUT2)移动时，背光显示器的光线可被发射(借此致使像素处于发光状态)。当可移动快门(S)朝向节点N93(第一输出端子，OUT1)移动时，背光显示器的光线被阻挡(致使像素处于不发光状态)。
可移动快门(S)的致动通过控制来自选择像素的光线的输出(类似于通过液晶显示器单元中的液晶层的输出光线的控制)而促进图像显示。如图3中所展示，LSS是可移动快门(S)的控制线，且指示施加到可移动快门(S)的控制信号。可移动快门(S)的控制信号可是指定均匀电压。控制信号还可是(例如)液晶显示器单元的反向驱动中的脉冲电压。
图4展示实例显示器的示意图。多个像素(PX)定位成二维阵列，其中所述阵列的每一像素成分(PX)包含可移动快门及经配置以致动所述可移动快门的像素电路。所述显示器的所述像素电路可由本文中所描述的锁存电路中的任一者形成。
在图4中，行是扫描线(LG)的集合且连接到垂直驱动电路(XDR)。列是数据线(LD)的集合且连接到水平驱动电路(YDR)。
电力线(LVDD及LGND)、锁存控制线(LAC)及快门控制线(LSS)为所有像素所共用，且连接到水平驱动电路。
在于写入周期内将数据线(LD)上的数据电压写入到给定行中的给定像素之后，在显示周期期间显示图像，且在可移动快门设定周期期间(即，从图2中的时间点t2直到可移动快门沿给定方向完全移动为止)朝向锁存电路的输出端子中的一者移动可移动快门。
下文结合图5到19描述由仅n型MOS晶体管或p型MOS晶体管形成的锁存电路的实例。锁存电路可用于形成像素电路，所述像素电路可布置在阵列中以提供显示器。
图5展示实例锁存电路。更明确地说，图5展示由单一类型的晶体管形成的锁存电路的实例。在此实例中，晶体管为n型MOS晶体管(本文中使用符号NMT*来指代)。为简明起见，n型MOS晶体管在本文中简称为晶体管。在实例中，使用多晶硅半导体层形成晶体管(NMT*)。
如图5中所展示，锁存电路包含保持电容器(CD)、数据线(LD)、扫描线(LG)、用以供应偏置电压(Bias)的偏置线(LB)、用以供应第一驱动器时钟电压的第一锁存控制线LAC1及用以供应第二驱动器时钟电压的第二锁存控制线LAC2。在实例中，偏置电压可以是固定均匀电压。
图6展示图5的锁存电路的操作的实例时序图。举例来说，图6展示扫描电压驱动器时钟电压(及)以及图5的锁存电路的节点N1、N2、N3及N4处的电压的时间变化。
H电平电压或L电平电压可施加作为数据线(LD)上的数据电压。所述L电平电压及H电平电压可分别对应于“0”或“1”的数据。
当处于L电平电压VL的数据电压施加于数据线(LD)上时，图5的实例锁存电路的操作如下。
在时间t1处，扫描电压从L电平电压VL改变到H电平电压VH1。扫描线(LG)耦合到输入晶体管(NMT1)的栅极。因此，H电平电压VH1接通输入晶体管(NMT1)并将数据线(LD)上的数据电压VL递送到节点N1。电压VH1可表达为：VH1≥VDH+Vth，其中Vth为n型MOS晶体管(NMT*)的阈值电压且VDH是数据线(LD)上的H电平电压。出于简化的目的，将所有n型MOS晶体管视为具有相同阈值电压Vth。
在时间t2处，第一驱动器时钟电压供应于第一锁存控制线(LAC1)上且第二驱动器时钟电压供应于第二锁存控制线(LAC2)上。在图6的实例中，同时供应第一驱动器时钟电压及第二驱动器时钟电压此外，在图6的实例中，第一驱动器时钟电压及第二驱动器时钟电压两者均是H电平电压VH2。晶体管NMT4及NMT6中的每一者可是将节点N3及N4分别耦合到锁存控制线LAC1及LAC2的二极管接法晶体管。因此，节点N3及N4两者经由晶体管NMT4及NMT6获取电压VH3。即，晶体管NMT4及NMT6充当相应节点N3及N4的预充电晶体管。电压VH3可表达为：VH3=VH2-Vth，其中VH2是第一驱动器时钟电压及第二驱动器时钟电压的电平。
晶体管NMT2在时间t2处关断。由于节点N4处于H电平电压VH3，因此晶体管NMT3接通。在晶体管NMT3递送来自节点N3的电压之后，节点N2获取H电平电压VH4。电压VH4可表达为：VH4=VH3-Vth。
在时间t3处，第一驱动器时钟电压改变到L电平电压VL。电流无法从节点N3流动到第一锁存控制线(LAC1)，这是因为所述电流与二极管接法晶体管(NMT4)的方向相反。此外，晶体管NMT2关断。因此，节点N2及N3的电压不改变。
在时间t4处，第二驱动器时钟电压改变到L电平电压VL。连接到晶体管NMT5的栅极的节点N2获取H电平电压VH4(VH4>Vth)。因此，晶体管NMT5接通且节点N4获取L电平电压VL。
此时，由于节点N4的电压获取L电平电压VL，因此晶体管NMT3关断。锁存电路的第一输出端子(OUT1)具有节点N3的H电平电压VH3且第二输出端子(OUT2)具有节点N4的L电平电压VL。
晶体管NMT3及NMT5分别充当第一输出端子(OUT1)及第二输出端子(OUT2)的输出端子放电晶体管。晶体管NMT2充当像素放电晶体管且可用于控制两个输出端子经由放电晶体管NMT3及NMT5的放电。
在时间t5处，数据线(LD)上的数据电压从L电平电压VL改变到H电平电压VDH。然而，在时间t5处的扫描电压是L电平电压且因此晶体管NMT1关断。由于数据电压未从数据线(LD)导入，因此节点N1、N2、N3及N4中不发生进一步电压变化。
下文描述在处于H电平电压VDH的数据电压施加于数据线(LD)上时的图5的实例锁存电路的操作。
在时间t21处，扫描线(LG)上的扫描电压改变到H电平电压VH1。输入晶体管NMT1接通且节点N1的电压获取数据电压VDH(VDH>Vth)。因此，晶体管NMT2接通且节点N2的电压改变到L电平电压VL。
由于节点(N2)耦合到晶体管NMT5的栅极，因此晶体管NMT5关断。节点N4保持处于L电平电压或获取电压VL-ΔV1。电压ΔV1是当节点N4从H电平电压VH4改变到L电平电压VL时从晶体管NMT5的耦合电容导入到节点N4的电压变化。
由于晶体管NMT3关断，因此节点N4保持处于L电平电压VL(或VL-ΔV1)，且节点N3维持在H电平电压VH3。
第一输出端子(OUT1)(节点N3)与第二输出端子(OUT2)(节点N4)之间的电压差在时间(t21)处基本上是VH3-VL(即，电压偏移ΔV1基于图5的锁存电路的输出端子之间的电压差而对快门的致动几乎无影响)。
在时间t22处，第一驱动器时钟电压及第二驱动器时钟电压两者均改变到H电平电压VH2，节点N3及N4的电压获取电压VH3(类似于时间t2处的电压)。由于节点N1的电压是H电平电压且晶体管NMT2接通，因此节点N2的电压改变到H电平电压VH4。
在时间t23处，第一驱动器时钟电压获取L电平电压VL。晶体管(NMT2)接通。由于节点(N4)处于H电平电压VH3，因此晶体管(NMT3)接通。节点N2及N3获取L电平电压VL。
在时间t24处，第二驱动器时钟电压获取L电平电压VL。由于节点(N2)的电压是L电平电压VL，因此晶体管(NMT5)关断。电流无法从节点(N4)流动到第二锁存控制线(LAC2)，这是因为所述电流与二极管接法晶体管(NMT6)的方向相反。因此，节点(N4)的电压不从H电平电压VH3改变。
此时，第一输出端子(OUT1)处于节点(N3)的L电平电压VL，且第二输出端子(OUT2)处于节点(N4)的H电平电压VH3。
在时间t25处，数据线(LD)上的电压从H电平电压VDH改变到L电平电压VL。然而，扫描电压处于L电平电压VL，因此输入晶体管(NMT1)不接通。因此，数据电压不从数据线(LD)导入，且节点(N1、N2、N3及N4)的电压中不发生改变。
如以上所描述，图5的实例锁存电路在其如结合图6所描述的驱动的情形下可操作为锁存器。即，图5的锁存电路可用于使用仅单一导电类型的晶体管(此处，n型MOS晶体管)来提供锁存功能。此外，使用图6中所展示的时序方案，可能以比使用双导电类型的晶体管形成的锁存电路相对短的时间周期来锁存信息。
图7展示实例锁存电路。更明确地说，锁存电路由图5的锁存电路形成，且还包含经配置以连接到快门(S)的可移动快门控制线(LSS)。图7的像素电路可用于致动移动快门(S)。图7的像素电路阵列可用于形成显示器。所述显示器可通过使用对应锁存电路的输出之间的电压差来电致动与每一像素相关联的可移动快门(S)而显示图像。
包含本文中所描述的锁存电路的显示器可用于使用场序制方法来显示彩色图像。场序制显示方法是基于观看者对由三个子像素所发射的光的感知。在此实例中，本文中所描述的每一像素电路可用于形成子像素。每一子像素对应于基色(红色(R)、绿色(G)及蓝色(B))。在实例中，所述子像素可显示二次色。这些子像素中的每一者充当不同色彩及强度的光的源。特定基色的整个场(但其中强度随图像平面而变化)可依序显示给观看者。如果迅速连续显示图像的不同基色成分，那么观看者的大脑将所述基色成分合并成单个图像，借此形成具有预期色彩组成的单个整体彩色图像。在实施例中，可将1/60Hz的帧划分成显示R、G及B色彩(或二次色)的子帧。每一像素的强度将是基于子像素处于发光状态中的时间长度。
图5的实例锁存电路与使用双导电类型的晶体管的CMOS电路的不同之处在于图5的实例在输出端子上动态保持H电平电压及L电平电压。动态保持的电荷可泄漏于MOS晶体管的电流中，甚到在关断状态中(例如，在其保持达长时间周期的情形下)也是如此。所述情况可导致由电压变化所致的可移动快门(S)的不稳定致动。由于图7的像素电路可经配置以将可移动快门显示器周期性复位，因此可控制电压及保持周期。
图7的像素电路在显示器中的实例使用如下。在于写入周期(图6中的TA)内将数据电压供应到数据线(LD)以用于任何行中的任何像素之后，在可移动快门复位周期期间(图6中的TB)朝向节点(N3)或节点(N4)移动可移动快门(S)。在显示周期期间(图6中的TC)显示图像。在实例中，可移动快门(S)的复位可能花费比图6中所展示的时间长的时间。举例来说，复位周期在持续时间上可比周期TB长。即，显示周期的切换时间可不同于图6中的t4与t5之间的时间间隔。
图8展示另一实例锁存电路。其是基于图5的电路。
图8的锁存电路由用使用共同栅极连接而耦合的两个(2)晶体管替代图5的五个(5)n型MOS晶体管(即，NMT2、NMT3、NMT4、NMT5及NMT6)中的每一者形成。举例来说，图5的晶体管(NMT2)用与共同栅极连接(且因此接收相同栅极电压)的晶体管(NMT21)及晶体管(NMT22)替代。图5的晶体管NMT3、NMT4、NMT5及NMT6各自可类似地用与共同栅极连接耦合的双晶体管替代，如图8中所展示。
在双栅极晶体管结构的情况下，图8的锁存电路可处置较高电压且可具有对源极到漏极泄漏的较高有效抵抗性。
图8的实例不展示晶体管NMT1的双晶体管替代。图8的实例中所使用的单个晶体管NMT1可足以将H电平电压(VDH)递送到节点(N1)。然而，在另一实例实施方案中，输入晶体管NMT1可用双晶体管替代。
图8的实例中的锁存电路展示图5的所有晶体管NMT2、NMT3、NMT4、NMT5及NMT6均可用双晶体管替代。然而，在另一实例中，晶体管NMT2、NMT3、NMT4、NMT5及NMT6中的仅一者用双晶体管替代。在另一实例中，晶体管NMT2、NMT3、NMT4、NMT5及NMT6中的两者或两者以上可用双晶体管替代。
图9展示另一实例锁存电路。
在此实例中，消除在图5及8中供应偏置电压(Bias)的偏置线(LB)。替代地，保持电容器(CD)连接到第一锁存控制线(如图9所展示)。
由于节点(N1)上的电压现在是基于第一驱动器时钟电压的改变(例如，从L电平电压VL到H电平电压VH2)，因此所述电压根据以下公式从电压VL增加到电压VDH2或从电压VDH增加到电压VDH3：
VDH2=VL+(VH2-VL)×CD/(CD+CS) (1)
VDH3=VDH+(VH2-VL)×CD/(CD+CS) (2)
此处，CS表示在节点(N1)处保持电容器(CD)上的电容的增加。如上文结合图5所描述，当第一驱动器时钟电压获取H电平电压时及此外当第一驱动器时钟电压减少到L电平电压时，晶体管(NMT2)起主要作用。即，第一驱动器时钟电压的电压可在约时间t3及时间t23(图6中所展示)或稍后处变得低于节点(N1)的H电平电压VDH。
由第一驱动器时钟电压从L电平电压VL改变到H电平电压VH2所致的节点(N1)处的电压变化对锁存电路的操作几乎无影响。即，图9的实例的锁存电路展现与本文中所描述的任何其它锁存电路类似的锁存行为。消除偏置线(LB)可简化电路的布线布局，且借此可减小制作过程的复杂性。
图10展示另一实例锁存电路。其是基于图9的实例。
在此实例中，图9的五个(5)n型MOS晶体管(即，晶体管NMT2、NMT3、NMT4、NMT5及NMT6)中的每一者用使用共同栅极连接而耦合的两个(2)晶体管替代。举例来说，晶体管(NMT2)用共享共同栅极(且因此接收相同栅极电压)的晶体管(NMT21)及晶体管(NMT22)替代。图9的晶体管NMT3、NMT4、NMT5及NMT6各自可类似地用与共同栅极连接的双晶体管替代，如图10中所展示。
在双栅极晶体管结构的情况下，图10的锁存电路可处置较高电压且具有对源极到漏极泄漏的较高有效抵抗性。
图10的实例不展示晶体管NMT1的双晶体管替代。图8的实例中所使用的单个晶体管NMT1可足以将H电平电压(VDH)递送到节点(N1)。然而，在另一实例实施方案中，输入晶体管NMT1可用双晶体管替代。
图10的实例中的锁存电路展示图5的所有晶体管NMT2、NMT3、NMT4、NMT5及NMT6均可用双晶体管替代。然而，在另一实例中，晶体管NMT2、NMT3、NMT4、NMT5及NMT6中的仅一者用双晶体管替代。在另一实例中，晶体管NMT2、NMT3、NMT4、NMT5及NMT6中的两者或两者以上用双晶体管替代。
图11展示另一实例锁存电路。先前实例是基于具有两个(2)反向输出(第一输出(OUT1)及第二输出(OUT2))的差分锁存电路。图11的实例是基于输出端子的不同配置。
图12展示图11的锁存电路的操作的实例时序图。图12的实例时序图展示扫描电压第一驱动器时钟电压第二驱动器时钟电压及图11的节点N11、N12及N13处的电压的时间变化。
当处于L电平电压VL的数据电压施加于数据线(LD)上时，图11的实例锁存电路的操作如下。
在时间t1处，扫描线(LG)上的扫描电压从L电平电压VL改变到H电平电压VH1，输入晶体管NMT11接通且节点(N11)的电压获取数据线(LD)上的数据电压VL。
如果节点(N11)先前处于H电平VDH，那么节点(N12)中的电压因晶体管(NMT12)的栅极电容而从VL减少到VL2(如图12中所展示)。节点(N12)的从VL到VL2的电压差ΔV2可使用以下公式表达：
ΔV2=(VDH-VL)×Cg/(Cg+CS11) (3)
此处，Cg是晶体管(NMT12)的栅极电容，且CS11是超过栅极电容Cg的节点(N11)的电容。
在节点(N13)处存在类似变化。然而，节点(N13)中的电压降可较少。由于节点(N13)具有连接到第一输出端子(OUT1)的负载能力，因此可消除二极管接法晶体管的寄生电容。
在时间t2处，第一锁存控制线(LAC11)上的第一驱动器时钟电压及第二锁存控制线(LAC12)上的第二驱动器时钟电压从L电平电压VL改变到H电平电压VH2。
如图12的实例中所展示，在第一驱动器时钟电压在时间(t16)处开始从H电平电压下降之前，第二驱动器时钟电压增加到H电平电压。另外，虽然图12展示第一驱动器时钟电压及第二驱动器时钟电压大致同时从L电平电压VL改变到H电平电压VH2，但其不是必需的。其中第二驱动器时钟电压在第一驱动器时钟电压达到H电平电压之后达到H电平电压的任何时序结构是可适用的。借助此时序方案，避免了因从节点(N12)到第一锁存控制线(LAC11)的反向电流可发生的漏极雪崩。
在时间t2处，节点(N11)的电压基于保持电容器(CD)上的电荷而升高到H电平电压VDH2。此处，VDH2可类似于以上公式(1)而表示。
节点(N13)获取电压VH3(VH3=VH2-Vth)，其中第一驱动器时钟电压的H电平电压VH2减去晶体管(NMT14)的阈值电压Vth的值。
节点(N12)获取电压VH3，其中第一驱动器时钟电压的H电平电压VH2减去仅晶体管(NMT14)的阈值Vth，这是因为晶体管(NMT13)接通。
在时间t3处，第一驱动器时钟电压从H电平电压VH2改变到L电平电压VL。节点(N11)的电压获取L电平电压VL且晶体管(NMT12)关断。
随后，节点(N13)的电压维持在H电平电压VH3。由于晶体管(NMT13)接通，因此节点(N12)获取L电平电压VL。
在时间t4处，第二驱动器时钟电压从H电平电压VH2改变到L电平电压VL。节点(N12)维持在电压VL，这是因为晶体管(NMT1)关断。从时间t4起，第一输出端子(OUT1)保持处于H电平电压VH3。
下文描述在处于H电平VDH的数据电压施加于数据线(LD)上时的图11的实例锁存电路的操作。
在时间t21处，扫描线(LG)上的扫描电压从L电平电压VL改变到H电平电压VH1。输入晶体管(NMT11)接通且节点(N11)的电压获取数据电压VDH。
基于从节点(N13)的电荷的注入(这是因为晶体管(NM12)接通)，节点(N12)的电压变成VH42(其为电压VDH减去晶体管(NMT11)的阈值电压Vth)。节点(N13)的电压也减小基于此发射的量。然而，由于节点(N13)的高电容，因此图12中不展示上述情况。
在时间t22处，第一驱动器时钟电压及第二驱动器时钟电压同时从L电平电压VL改变到H电平电压VH2。如先前所提及，第一驱动器时钟电压及第二驱动器时钟电压不必同时升高。然而，针对可适用时序方案，第二驱动器时钟电压在第一驱动器时钟电压达到H电平电压之后达到H电平电压。此可消除因从节点(N12)到第一锁存控制线(LAC11)的反向电流可发生的漏极雪崩。
此时，基于保持电容器(CD)上的电荷，节点(N11)的电压改变到H电平VDH3。电压VDH3可使用以上公式(2)来确定。
节点(N13)获取电压VH3(VH3=CH2-Vth)，所述电压VH3为第一驱动器时钟电压的H电平电压VH2减去晶体管(NMT14)的阈值电压Vth。
节点(N12)还获取H电平电压VH3，所述H电平电压VH3为第一驱动器时钟电压的H电平电压VH2减去晶体管(NMT13)的阈值电压Vth(这是因为晶体管(NMT13)接通)。
在时间t23处，第一驱动器时钟电压从H电平电压VH2改变到L电平电压VL。晶体管(NMT13)接通。施加到节点(N11)且在晶体管(NMT12)的栅极电极处的电压从VDH3改变到VDH，其中晶体管(NMT12)保持接通。因此，节点(N13)经由晶体管(NMT12)及晶体管(NMT13)与第一锁存控制线(LAC11)连接且获取L电平电压VL。由于晶体管(NMT13)接通，因此节点(N12)还获取电压VL。
在时间t24处，第二驱动器时钟电压从H电平电压VH2增加到L电平电压VL。晶体管(NMT13)关断且节点(N12及N13)维持在电压VL。
从时间t24起，第一输出端子(OUT1)保持处于L电平电压VL。
通过交换晶体管(NMT12)及晶体管(NMT13)的位置，锁存能力同样可行。
图11的锁存电路可用于形成显示器的像素电路以通过引入受由第三锁存线(LAC13)供应的第三驱动器时钟电压直接控制的第二输出端子(OUT2)而致动可移动快门(如图11中所展示)。
在时间t14处，第三锁存控制线(LAC13)上的第三驱动器时钟电压从H电平电压VH4改变到L电平电压VL。在时间t18处，第三驱动器时钟电压从L电平电压VL改变到H电平电压VH4。类似地，在时间t34处，第三驱动器时钟电压从H电平电压VH4改变到L电平电压VL，且在时间t38处，从L电平电压VL改变到H电平电压VH4。
当第一输出端子(OUT1)在时间t14与时间t18之间获取H电平电压VH3时，可移动快门(S)朝向第一输出端子(OUT1)移动。在时间t18处，可移动快门(S)的位置保持不改变，即使第二输出端子(OUT2)获取H电平电压VH4。
可移动快门(S)在时间t34与时间t38之间并不移动，同时第一输出端子(OUT1)处于L电平电压VL。在时间t34处，可移动快门(S)在第二输出端子(OUT2)获取H电平电压VH4时朝向第二输出端子(OUT2)移动。
图13展示实例像素电路。图13的像素电路是基于图11的锁存电路且可用于致动可移动快门(S)。
在图11的实例中，且如下文结合图14、15及16所描述，可消除偏置线，且替代地，保持电容器(CD)可连接到第一锁存控制线(LAC1)。
图14展示另一实例锁存电路。
在此实例中，三个(3)n型MOS晶体管NMT12、NMT13及NMT14中的每一者用使用共同栅极连接而耦合的两个(2)晶体管替代。举例来说，图11的晶体管(NMT12)可用与共同栅极连接(且因此接收相同栅极电压)的晶体管(NMT121)及晶体管(NMT122)替代。晶体管NMT13或晶体管NMT14或者晶体管NMT13及晶体管NMT14两者可类似地用与共同栅极连接的双晶体管替代，如图14中所展示。
在双栅极晶体管结构的情况下，图14的锁存电路可处置较高电压且具有对源极到漏极泄漏的较高有效抵抗性。
图14的实例不包含晶体管NMT11的双晶体管替代。图14的实例中所使用的单个晶体管NMT11可足以将H电平电压(VDH)递送到节点(N11)。在另一实例中，输入晶体管NMT11可用双晶体管替代。
图15展示另一实例锁存电路。
在此实例中，从锁存电路消除晶体管(NMT13)及第二锁存控制线晶体管(NMT12)的第一电极连接到第一锁存控制线(LAC11)。
图16展示图15的锁存电路的操作的实例时序图。图16的实例时序图展示扫描电压第一驱动器时钟电压第三驱动器时钟电压及节点(N11及N13)处的电压的时间变化。
在此时序方案中，锁存控制线(LAC1)供应维持在中间电平VH10(惟在时间t14与t18之间的时间间隔及时间t34与时间t38之间的时间间隔期间除外)的电压。在这些时间间隔期间，锁存控制线(LAC1)的电压在H电平电压VH2与L电平电压VL之间变化。
即，如图16中所展示，第一驱动器时钟电压从中间电平电压VH10改变到H电平电压VH2，从H电平电压VH2改变到L电平电压VL以及从L电平电压VL改变到中间电平电压VH10。
在此实例中，节点(N13)处的电压从H电平电压VDH(数据电压)改变到H电平电压VDH2(其在量值上高于VDH-Vth)。
因此，当数据电压施加于数据线(LD)上时，锁存条件不改变，这是因为晶体管(NMTI2)甚到在节点(N11)的电压为H电平电压VDH时仍关断。
下文基于图16描述图15中所展示的锁存电路的操作。
首先，处于L电平电压VL的数据电压施加于数据线(LD)上。
在时间t1处，扫描线(LG)上的扫描电压从L电平电压VL改变到H电平电压VH1。输入晶体管(NMT11)接通且节点(N11)的电压获取数据电压VL。
在时间t2处，第一驱动器时钟电压从中间电平电压VH10改变到H电平电压VH2。因此，节点(N11)的电压还基于保持电容器(CD)而增加，且经设定为H电平电压VDH2。电压VDH2如先前所描述而计算。
节点(N13)获取H电平电压VH3，所述H电平电压VH3为第一驱动器时钟电压的H电平电压VH2减去晶体管(NMTI4)的阈值电压。
在时间t3处，第一驱动器时钟电压从H电平电压VH2改变到L电平电压VL。节点(NH11)的电压还获取L电平电压VL且晶体管(NMT12)关断。因此，节点(N13)维持H电平电压VH3。
在时间t4处，第一驱动器时钟电压从L电平电压VL改变到中间电平电压VH10。
类似于图11到14的实例，第一输出端子(OUT1)处的输出是用于数据线(LD)上所供应的处于L电平电压VL的数据电压的H电平电压VH3。
当处于H电平电压VDH的数据电压施加于数据线(LD)上时，图15的实例锁存电路的操作如下。
在时间t21处，扫描线(LG)上的扫描电压从L电平电压VL改变到H电平电压VH1。输入晶体管(NMT11)接通且节点(N11)的电压经设定为H电平数据电压VDH。
中间电平电压VH10高于(VDH-Vth)，因此晶体管(NMT12)保持关断。
在时间t22处，第一驱动器时钟电压从中间电平电压VH10改变到H电平电压VH2。节点(N11)的电压基于保持电容器(CD)而增加且经设定为H电平电压VDH3。因此，晶体管(NMT12)接通。H电平电压VDH3如先前所描述而计算。
节点(N13)获取H电平电压VH3，所述H电平电压VH3可计算为第一驱动器时钟电压的H电平电压VH2减去晶体管(NMT14)的阈值电压。
在时间t23处，第一驱动器时钟电压从H电平电压VH2改变到L电平电压VL。节点(N11)的电压从电压H电平电压VH3减少到H电平电压VDH。由于第一驱动器时钟电压具有L电平电压VL，因此晶体管(NMT12)保持接通。因此，节点(N13)经设定为L电平电压VL。
在时间t24处，第一锁存控制线(LAC11)上的第一驱动器时钟电压从L电平电压VL改变到中间电平电压VH10，且晶体管(NMT12)接通。
中间电平电压VH10大于(VL+Vth)。因此，在时间t24处，节点(N13)的电压经由晶体管(NMT14)增加且达到(VH10-Vth)。如果第二输出端子(OUT2)的电压VH4在所述时间改变到H电平电压，那么电压可以使得第一输出端子(OUT1)的电压(VH10-Vth)为L电平电压的方式而设定。举例来说，如果此实例的锁存电路用于显示器中以致动可移动快门，那么中间电平电压VH10可经设定，使得用于致动可移动快门(S)的阈值电压高于(VH10-Vth)。
从时间t24起，第一输出端子(OUT1)具有电压电平(VH10-Vth)。
图17展示另一实例锁存电路。
图17的锁存电路由用使用共同栅极连接而耦合的两个(2)晶体管替代图15的两个(2)n型MOS晶体管(即，NMT12及NMT14)中的每一者形成。举例来说，图15的晶体管(NMT12)用与共同栅极连接(且因此接收相同栅极电压)的晶体管(NMT121)及晶体管(NMT122)替代。图15的晶体管NMT14可类似地用与共同栅极连接的双晶体管替代，如图17中所展示。
在双栅极晶体管结构的情况下，图17的锁存电路可处置较高电压且具有对源极到漏极泄漏的较高有效抵抗性。
尽管图17中展示单个输入晶体管(NMT11)，但其可用双栅极晶体管结构替代。
虽然图5到17的实例锁存电路是基于n型MOS晶体管的使用而展示，但仅p型MOS晶体管也可用于形成锁存电路。
图18展示形成有p型MOS晶体管的实例锁存电路。图19展示图18的锁存电路的操作的实例时序图。图19的实例时序图展示扫描电压每一驱动器时钟电压(及)以及图18的每一节点(N1、N2、N3及N4)的电压的时间变化。
此实施方案中的锁存电路构造有p型MOS晶体管。因此，晶体管(PMT2)可不关断，即使节点(N1)的电压低于来自第一驱动器时钟电压的H电平电压。因此，数据线(LD)上的H电平电压(VDH)应大于第一驱动器时钟电压的H电平电压(VH2)。举例来说，VDH可经设定等于VH2。
数据线(LD)上的L电平电压应低于此实施方案的p型MOS晶体管的阈值电压Vth。因此，数据线(LD)上的L电平电压、图19中所展示的偏置电压及VL(即，第一驱动器时钟电压的L电平电压)可不必相等。结合图18及19的实例，数据线(LD)上的L电平电压由符号VDL表示。扫描线(LG)上的扫描电压的H电平电压(VH1)应高于第一驱动器时钟电压的H电平电压(VH2)。举例来说，VH1可等于VH2。
在此实例实施方案中，扫描线(LG)上的扫描电压的L电平电压VL3可经设定为小于数据线(LD)上的L电平电压VDL减去阈值电压Vth。因此，数据线(LD)上的L电平、图19中所展示的偏置电压及VL(第一驱动器时钟电压的L电平电压)不必相等。数据线(LD)上的L电平电压可大于VL。在此实例实施方案中，电压可具有以下关：VL≤VL3≤VDL-Vth。
当处于H电平电压VDH的数据电压施加于数据线(LD)上时，图18的实例锁存电路的操作如下。
在时间t1处，扫描线(LG)上的扫描电压从H电平电压VH1改变到L电平电压VL3。输入晶体管(PMT1)接通且节点(N1)经设定为数据电压VDH。
在时间t2处，第一锁存控制线(LAC1)上的第一驱动器时钟电压及第二锁存控制线(LAC2)上的第二驱动器时钟电压经设定为L电平电压VL。节点(N3及N4)分别经由晶体管(PMT4及PMT6)获取L电平电压VL1。晶体管(PMT4及PMT6)中的每一者充当用于对应输出端子的预充电晶体管。此外，晶体管(PMT4及PMT6)中的每一者可是二极管接法晶体管。此处，VL1=VL+Vth。
此时，晶体管(PMT2)关断。晶体管(PMT3)接通，这是因为节点(N4)获取L电平电压VL1。因此，节点(N2)获取L电平电压VL2。此处，VL2=VL1+Vth。
在时间t3处，第一驱动器时钟电压经设定为H电平电压VH2。晶体管(PMT3)保持接通且晶体管(PMT2)保持关断。由于晶体管(PMT4)是二极管接法晶体管，因此电流不从第一锁存控制线(LAC1)流动到节点(N3)。因此，L电平电压VL1维持于节点(N3)上。
在时间t4处，第二驱动器时钟电压经设定为H电平电压VH2。当节点(N2)的电压是L电平VL2时，晶体管(PMT5)接通。当晶体管(PMT6)是二极管接法晶体管时，电流不从第二锁存控制线(LAC2)流动到节点(N4)。因此，H电平电压VH2维持于节点(N4)上。因此，晶体管(PMT3)关断。因此，节点(N3)经设定处于L电平电压VL1(第一输出端子(OUT1))且节点(N4)经设定处于H电平电压VH2(第二输出端子(OUT2))。
当处于L电平电压VDL的数据电压施加于数据线(LD)上时，图18的实例锁存电路的操作如下。
在时间t21处，扫描线(LG)上的扫描电压改变到L电平电压VL3。输入晶体管(PMT1)接通且节点(N1)经设定为电压VDL。此处，VDL<Vth，晶体管(PMT2)接通且节点(N2)的电压改变到H电平电压VH2。
因此，晶体管(PMT5)关断。节点(N4)的电压保持H电平电压VH2，或变成VH2+ΔV3。电压ΔV3是在节点(N4)从L电平电压VL2改变到H电平电压VH2时从晶体管(PMT5)的耦合电容导入到节点(N4)的电压变化。
由于节点(N4)处于H电平电压VH2(或VH2+ΔV3)，因此晶体管(PMT3)关断且节点(N3)维持在L电平电压VL1。
在时间t22处，第一驱动器时钟电压及第二驱动器时钟电压大致同时经设定为L电平电压VL。与在时间t2处类似，节点(N3及N4)的电压经设定为L电平电压VL1；节点(N2)的电压经设定为L电平电压VL2。
在时间t23处，第一驱动器时钟电压经设定为H电平电压VH2。在所述时间，由于节点(N1)的电压不改变到L电平电压VDL，因此晶体管(PMT2)保持接通。此外，由于节点(N4)的电压不改变到L电平电压VL1，因此晶体管(PMT3)也保持接通。因此，节点(N2及N3)经设定为H电平电压VH2。
在时间t24处，第二驱动器时钟电压经设定为H电平电压VH2。在所述时间，节点(N2)的电压保持处于H电平电压VH2。因此，晶体管(PMT5)保持关断。由于晶体管(PMT6)是二极管接法晶体管，因此电流不从第二锁存控制线(LAC2)流动到节点(N4)。因此，节点(N4)保持处于L电平电压VL1。
因此，第一输出端子(OUT1)经设定处于(节点(N3)的)H电平电压VH2且第二输出端子(OUT2)经设定处于(节点(N4)的)L电平电压VL1。
在实例中，像素电路可基于图18的锁存电路而形成且可移动快门控制线(LSS)经配置以连接到快门(S)。此像素电路可用于致动可移动快门(S)。这些像素电路的布置(例如，二维阵列)可用于形成显示器。所述显示器可通过使用图18的锁存电路的输出之间的电压差来电致动与每一像素相关联的可移动快门(S)而显示图像。
术语定义
NMT*n型MOS晶体管
PMT*p型MOS晶体管
CD保持电容器
LD数据线
LG扫描线
LB偏置线
LAC*锁存控制线
LDVV、LGND 电力线
LSS 可移动快门控制线
S 可移动快门
N*节点
XDR 垂直驱动电路
YDR 水平驱动电路
本发明描述用于致动显示器的可移动快门的各种像素电路的锁存电路。然而，本文中所描述的锁存电路可适用于可应用于显示器而非用于致动可移动快门的像素电路中的任何类似操作。另外，可在不背离本发明的范围的情况下对本文中所描述的系统、设备及方法做出各种改变。

Claims (19)

1.一种设备，其包括：
多个MEMS装置，其布置在阵列中；及
控制矩阵，其包括耦合到所述多个MEMS装置以将数据传递到所述MEMS装置及将电压驱动到所述MEMS装置的仅n型或仅p型晶体管，
其中针对每一MEMS装置，所述控制矩阵包括：
锁存器，其经配置以维持第一输出端子与第二输出端子上的电压电平的差，所述锁存器包括：
耦合到所述第一输出端子的第一预充电晶体管及第一输出端子放电晶体管；
耦合到所述第二输出端子的第二预充电晶体管及第二输出端子放电晶体管；及
像素放电晶体管，其耦合到所述第一输出端子放电晶体管及所述第二输出端子放电晶体管；
其中所述锁存器经配置成使得基于所述第二输出端子的施加到所述第一输出端子放电晶体管的栅极的电压电平而控制所述第一输出端子放电晶体管的状态。
2.根据权利要求1所述的设备，其中所述第一预充电晶体管包括二极管接法晶体管。
3.根据权利要求1所述的设备，其中所述设备是显示设备且所述MEMS装置包括快门，且其中所述快门是基于所述第一输出端子及所述第二输出端子上的所述电压电平而被致动。
4.根据权利要求1所述的设备，其进一步包括第一锁存控制线，所述第一锁存控制线通过所述第一预充电晶体管而耦合到所述第一输出端子且经配置以施加第一驱动器电压；
其中所述第一预充电晶体管经配置以基于所述第一驱动器电压的施加而将所述第 一输出端子从第一电压电平预充电到不同于所述第一电压电平的第二电压电平；且
其中所述设备经配置以中断所述第一驱动器电压，使得所述第一输出端子返回到所述第一电压电平，或基于保持于保持电容器中的电压而将所述第一输出端子维持在所述第二电压电平，其中所述保持电容器的一端连接到所述第一锁存控制线且所述保持电容器的另一端连接到所述像素放电晶体管，且其中所述第一驱动器电压充当所述保持电容器的偏置电压。
5.根据权利要求4所述的设备，其进一步包括第二锁存控制线，所述第二锁存控制线通过所述第二预充电晶体管而耦合到所述第二输出端子且经配置以施加第二驱动器电压；
其中所述第二预充电晶体管经配置以基于所述第二驱动器电压的施加而将所述第二输出端子从所述第一电压电平预充电到所述第二电压电平；且；
其中所述设备经配置以在比所述第一驱动器电压被中断晚的时间处中断所述第二驱动器电压，使得所述保持电容器中的所述电压被保持。
6.根据权利要求5所述的设备，其中所述设备经配置以同时起始所述第一驱动器电压及第二驱动器电压。
7.根据权利要求1所述的设备，其中所述像素放电晶体管经由所述第一输出端子放电晶体管及所述第二输出端子放电晶体管而控制所述第一输出端子及所述第二输出端子的放电。
8.根据权利要求1所述的设备，其中所述第一预充电晶体管、所述第一输出端子放电晶体管、所述第二预充电晶体管及所述第二输出端子放电晶体管中的每一者被配置为与共同栅极耦合的两个晶体管。
9.一种设备，其包括：
多个MEMS装置，其布置在阵列中；及
控制矩阵，其包括耦合到所述多个MEMS装置以将数据传递到所述MEMS装置及将电压驱动到所述MEMS装置的仅n型或仅p型晶体管，
其中针对每一MEMS装置，所述控制矩阵包括：
锁存器，其经配置以维持第一输出端子与第二输出端子上的电压电平的差，所述锁存器包括：
耦合到所述第一输出端子的第一预充电晶体管及第一输出端子放电晶体管；及
第二输出端子放电晶体管，其耦合到所述第一输出端子放电晶体管；
其中所述锁存器经配置成使得所述第二输出端子放电晶体管的输出控制所述第一输出端子放电晶体管，以将存储于所述第一输出端子上的电压放电，借此控制所述第一输出端子的电压电平。
10.根据权利要求9所述的设备，其中所述第一预充电晶体管包括二极管接法晶体管。
11.根据权利要求9所述的设备，其中所述设备是显示设备且所述MEMS装置包括快门，且其中所述快门是基于所述第一输出端子及所述第二输出端子上的所述电压电平而被致动。
12.根据权利要求9所述的设备，其进一步包括：
第一锁存控制线，其通过所述第一预充电晶体管而耦合到所述第一输出端子且经配置以施加第一驱动器电压；及
第二锁存控制线，其耦合到所述第二输出端子放电晶体管且经配置以施加第二驱动器电压以开关所述第二输出端子放电晶体管；
其中所述设备经配置以在比所述第一驱动器电压被中断晚的时间处中断所述第二驱动器电压，使得所述第二输出端子放电晶体管控制所述第一输出端子放电晶体管的所述放电，借此控制所述第一输出端子的电压电平。
13.根据权利要求12所述的设备，其中所述设备经配置以维持所述第一输出端子的所述电压电平直到施加后续的所述第一驱动器电压为止。
14.根据权利要求12所述的设备，其中所述设备经配置以同时起始所述第一驱动器电压及第二驱动器电压。
15.根据权利要求12所述的设备，其中所述第一预充电晶体管、所述第一输出端子放电晶体管及所述第二输出端子放电晶体管中的每一者被配置为与共同栅极耦合的两个晶体管。
16.一种设备，其包括：
多个MEMS装置，其布置在阵列中；及
控制矩阵，其包括耦合到所述多个MEMS装置以将数据传递到所述MEMS装置及将电压驱动到所述MEMS装置的仅n型或仅p型晶体管，
其中针对每一MEMS装置，所述控制矩阵包括：
锁存器，其经配置以维持第一输出端子与第二输出端子上的电压电平的差，所述锁存器包括：
耦合到所述第一输出端子的第一预充电晶体管及第一输出端子放电晶体管；及
第一锁存控制线，其通过所述第一预充电晶体管而耦合到所述第一输出端子；
其中所述第一输出端子放电晶体管耦合到所述第一锁存控制线的电极；且
其中所述设备经配置以在所述第一输出端子上的电压从第二低电压电平改变到第二高电压电平的时间处将第一驱动器电压施加到所述第一锁存控制线，所述第一驱动器电压从中间电压电平改变到第一高电压电平，从所述第一高电压电平改变到第一低电压电平，并从所述第一低电压电平改变到所述中间电压电平，其中所述中间电压电平具有在所述第一低电压电平与所述第一高电压电平中间的量值，其中所述第二低电压电平和所述中间电压电平具有一差值，且所述第二高电压电平和所述第一高电压电平具有相同的差值。
17.根据权利要求16所述的设备，其中所述锁存器经配置成使得施加所述第一驱动器电压将所述第一输出端子的电压电平从所述第二低电压电平改变到所述第二高电压电平。
18.根据权利要求16所述的设备，其中所述第一预充电晶体管包括二极管接法晶体管。
19.根据权利要求16所述的设备，其中所述设备是显示设备且所述MEMS装置包括快门，且其中所述快门是基于所述第一输出端子及所述第二输出端子上的所述电压电平而被致动。
CN201280025686.9A 2011-06-01 2012-05-31 用于mems显示装置的锁存电路 Expired - Fee Related CN103765497B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201161492201P 2011-06-01 2011-06-01
US61/492,201 2011-06-01
US13/483,975 2012-05-30
US13/483,975 US8902205B2 (en) 2011-06-01 2012-05-30 Latching circuits for MEMS display devices
PCT/US2012/040236 WO2012166939A1 (en) 2011-06-01 2012-05-31 Latching circuits for mems display devices

Publications (2)

Publication Number Publication Date
CN103765497A CN103765497A (zh) 2014-04-30
CN103765497B true CN103765497B (zh) 2016-12-07

Family

ID=46298671

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280025686.9A Expired - Fee Related CN103765497B (zh) 2011-06-01 2012-05-31 用于mems显示装置的锁存电路

Country Status (7)

Country Link
US (1) US8902205B2 (zh)
EP (1) EP2715712A1 (zh)
JP (1) JP5851594B2 (zh)
KR (1) KR101529547B1 (zh)
CN (1) CN103765497B (zh)
TW (1) TWI467421B (zh)
WO (1) WO2012166939A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013088510A (ja) * 2011-10-14 2013-05-13 Japan Display East Co Ltd 表示装置およびその駆動方法
JP5856799B2 (ja) * 2011-10-17 2016-02-10 ピクストロニクス，インコーポレイテッド ラッチ回路および表示装置
JP2013134275A (ja) * 2011-12-26 2013-07-08 Japan Display East Co Ltd 表示装置およびその駆動方法
JP2014186116A (ja) * 2013-03-22 2014-10-02 Pixtronix Inc 表示装置
JP6456598B2 (ja) 2013-04-19 2019-01-23 株式会社半導体エネルギー研究所 表示装置
US20150325180A1 (en) * 2013-12-18 2015-11-12 Pixtronix, Inc. Fast Symmetric Drive Pixel Circuits And Methods
US9322869B2 (en) 2014-01-03 2016-04-26 Pixtronix, Inc. Display apparatus including dummy display element for TFT testing
WO2015103311A1 (en) * 2014-01-06 2015-07-09 Pixtronix, Inc. Display aperture pixel circuit architecture including planarization layer
US10071904B2 (en) 2014-09-25 2018-09-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display module, and electronic device
US9698170B2 (en) 2014-10-07 2017-07-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display module, and electronic device
US10068927B2 (en) 2014-10-23 2018-09-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display module, and electronic device
CN105185306A (zh) * 2015-09-18 2015-12-23 京东方科技集团股份有限公司 像素电路及其驱动方法、显示基板及显示装置
WO2018020331A1 (en) 2016-07-29 2018-02-01 Semiconductor Energy Laboratory Co., Ltd. Display device, input/output device, and semiconductor device
CN108630141B (zh) * 2017-03-17 2019-11-22 京东方科技集团股份有限公司 像素电路、显示面板及其驱动方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5798746A (en) 1993-12-27 1998-08-25 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP3160142B2 (ja) * 1993-12-27 2001-04-23 株式会社半導体エネルギー研究所 液晶表示装置
US8339339B2 (en) 2000-12-26 2012-12-25 Semiconductor Energy Laboratory Co., Ltd. Light emitting device, method of driving the same, and electronic device
TW533389B (en) * 2001-08-13 2003-05-21 Samsung Electronics Co Ltd Shift register and liquid crystal display using the same
TWI248056B (en) * 2001-10-19 2006-01-21 Sony Corp Level converter circuits, display device and portable terminal device
US9158106B2 (en) * 2005-02-23 2015-10-13 Pixtronix, Inc. Display methods and apparatus
US8482496B2 (en) * 2006-01-06 2013-07-09 Pixtronix, Inc. Circuits for controlling MEMS display apparatus on a transparent substrate
JP2009229522A (ja) * 2008-03-19 2009-10-08 Seiko Epson Corp アクティブマトリクス基板の画素データ読み出し方法、アクティブマトリクス基板の検査方法及び検査装置、アクティブマトリクス基板、電気泳動表示装置
KR101588850B1 (ko) * 2008-12-03 2016-01-27 삼성디스플레이 주식회사 표시장치
KR101752640B1 (ko) * 2009-03-27 2017-06-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치

Also Published As

Publication number Publication date
WO2012166939A1 (en) 2012-12-06
CN103765497A (zh) 2014-04-30
KR20140027428A (ko) 2014-03-06
US20120306842A1 (en) 2012-12-06
US8902205B2 (en) 2014-12-02
TW201303361A (zh) 2013-01-16
TWI467421B (zh) 2015-01-01
KR101529547B1 (ko) 2015-06-17
JP5851594B2 (ja) 2016-02-03
JP2014522509A (ja) 2014-09-04
EP2715712A1 (en) 2014-04-09

Similar Documents

Publication Publication Date Title
CN103765497B (zh) 用于mems显示装置的锁存电路
CN103797400B (zh) Mems显示像素控制电路及方法
TWI421849B (zh) 液晶顯示裝置
JP5834321B2 (ja) 表示装置およびその駆動方法
US8823690B2 (en) Stereoscopic display device
TW201145243A (en) Display driving circuit
CN110706653A (zh) 驱动电路、显示面板、驱动方法及显示装置
KR101383865B1 (ko) 래치회로 및 래치회로를 이용한 표시장치
KR102069321B1 (ko) 스테이지 및 이를 이용한 유기전계발광 표시장치
KR101489744B1 (ko) 래치 회로 및 표시장치
CN103971643A (zh) 一种有机发光二极管像素电路及显示装置
CN104332136A (zh) 有机发光二极管像素电路
US10685619B2 (en) Display apparatus and related driving method utilizing common voltage modulation
CN118522336A (zh) 移位寄存器及其驱动方法、栅极驱动电路、显示装置
CN102298914A (zh) 液晶显示装置、其驱动方法以及电子设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20170113

Address after: American California

Patentee after: NUJIRA LTD.

Address before: American California

Patentee before: Pixtronix, Inc.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20161207

Termination date: 20190531

CF01 Termination of patent right due to non-payment of annual fee