JP2009229522A - アクティブマトリクス基板の画素データ読み出し方法、アクティブマトリクス基板の検査方法及び検査装置、アクティブマトリクス基板、電気泳動表示装置 - Google Patents
アクティブマトリクス基板の画素データ読み出し方法、アクティブマトリクス基板の検査方法及び検査装置、アクティブマトリクス基板、電気泳動表示装置 Download PDFInfo
- Publication number
- JP2009229522A JP2009229522A JP2008071505A JP2008071505A JP2009229522A JP 2009229522 A JP2009229522 A JP 2009229522A JP 2008071505 A JP2008071505 A JP 2008071505A JP 2008071505 A JP2008071505 A JP 2008071505A JP 2009229522 A JP2009229522 A JP 2009229522A
- Authority
- JP
- Japan
- Prior art keywords
- data
- pixel
- active matrix
- matrix substrate
- line driving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
【解決手段】本発明の画素データ読み出し方法は、画素40Aのラッチ回路70aの電源(Vdd、Vss)を正負両電源に切り替える電源切替ステップと、読み出し対象となる画素40Aに接続されたデータ線68aにグランド電位を入力する基準電位入力ステップと、ラッチ回路70aの出力をデータ線68aを介して取得するデータ読み出しステップと、を有する。
【選択図】図9
Description
なお、画素40の各構成要素の詳細については、後段の実施の形態で図2を参照して説明している。
SRAM回路400では、データを保持したメモリセル401の端子A、Bのいずれかは必ずローレベルであるため、ワード線404をハイレベル(H)にしたときに、ハイレベルにプリチャージされた2本のビット線405、406のいずれかからメモリセル401に電流が流れ込む。これにより生じたビット線405、406同士の電位差をセンスアンプで増幅してデータを復元することによって読み出していた。
そうすると、上記(2)の過程において、グランド電位のデータ線68の寄生容量をラッチ回路70の帰還インバータ70fが充電するため、帰還インバータ70fの出力電位が一時的に低下する。このとき、帰還インバータ70fの電流駆動能力によっては、出力電位がラッチ回路70の閾値電圧を下回ってしまうために、ラッチ回路70のデータが反転して破壊されてしまう。
また本発明は、上記の読み出し方法を利用したアクティブマトリクス基板の検査方法及び検査装置を提供することを目的の他の一つとする。
このような方法を採用することで、データ読み出しに際してデータ線の寄生容量がラッチ回路の保持電位により充電されるときに、正電位とグランド電位との間、又は負電位とグランド電位との間で寄生容量が充電されるようになる。そのため、寄生容量の充電によってラッチ回路の保持電位が変動したとしても、電位の極性が反転することはなく、画素データが保持される。したがって本発明では、ラッチ回路内の画素データを破壊することなく読み出すことができる。
また、出力される画素データは、階調値に応じて電位の極性が逆になるので、容易かつ高精度に検出することができる。
このような方法とすれば、全データ線に基準電位を一括して入力しておき、その後画素を順次選択して読み出すので、効率よく画素データを読み出すことができる。
このような方法とすることで、電源の切替による画素回路の誤動作やデータ損傷を回避することができる。
このような方法とすることで、正電源と正負両電源との電位レベルの差異によってラッチ回路のインバータにラッチアップが発生するのを防止することができ、回路の破損を確実に防止することができる。
この検査方法によれば、ラッチ回路に書き込んだ画素データを、破壊することなく確実に読み出すことができる。したがって、アクティブマトリクス基板の全画素における書き込みエラーの発生位置や発生頻度を正確に検出することができる。
この検査方法によれば、アクティブマトリクス基板の全画素を効率よく短時間に検査することができる。
このような方法とすることで、電源の切替による画素回路の誤動作やデータ損傷を回避することができる。
このような方法とすることで、正電源と正負両電源との電位レベルの差異によってラッチ回路のインバータにラッチアップが発生するのを防止することができ、回路の破損を確実に防止することができる。
この検査装置によれば、本発明に係る検査方法を容易に実施することができる。すなわち、ラッチ回路に書き込んだ画素データを破壊することなく確実に読み出すことができるので、アクティブマトリクス基板の全画素における書き込みエラーの発生位置や発生頻度を正確に検出することができる。
かかる構成のアクティブマトリクス基板によれば、外部電源端子と外部データ出力端子とを利用して本発明に係る検査方法による画素回路の検査が可能である。したがって、電気泳動表示装置に組み込まなくても画素回路を検査することができるので、製造性に優れたアクティブマトリクス基板となる。
この構成によれば、簡便な検査方法によって全画素の書き込みエラーを検出することができる電気泳動表示装置が提供される。
なお、本実施形態は、本発明の一態様を示すものであり、この発明を限定するものではなく、本発明の技術的思想の範囲内で任意に変更可能である。また、以下の図面においては、各構成をわかりやすくするために、実際の構造と各構造における縮尺や数等を異ならせている。
まず、本発明に係るデータ読み出し方法が適用されるアクティブマトリクス基板及び電気泳動表示装置について説明する。
電気泳動表示装置100は、複数の画素40がマトリクス状に配列された表示部5を備えている。表示部5の周辺には、走査線駆動回路61、データ線駆動回路62、コントローラ(制御部)63、及び共通電源変調回路64が配置されている。走査線駆動回路61、データ線駆動回路62、及び共通電源変調回路64は、それぞれコントローラ63と接続されている。コントローラ63は、上位装置から供給される画像データや同期信号に基づき、これらを総合的に制御する。
なお、本実施形態では、画素データ「0」を規定する場合にはローレベル(L)の画像信号を画素40に供給し、画素データ「1」を規定する場合はハイレベル(H)の画像信号を画素40に供給するものとする。
画素40には、選択トランジスタ41と、ラッチ回路(画素メモリ)70と、電気泳動素子32と、画素電極35と、共通電極37とが設けられている。これらの素子を取り囲むように、走査線66、データ線68、低電位電源線49、及び高電位電源線50が配置されている。画素40は、ラッチ回路70により画像信号を電位として保持するSRAM(Static Random Access Memory)方式の構成である。
なお、端子群38の具体的構成は一例であり、図示された端子以外の外部接続端子が設けられていてもよく、入出力される信号ごとに割り振られた端子数も適宜変更することができる。
本実施形態において、端子群38を構成する外部接続端子の一部は、走査線駆動回路61やデータ線駆動回路62と直接接続されていてもよい。例えば、外部データ入力端子Din及び外部データ出力端子Doutは、データ線駆動回路62に直接接続することができる。
分散媒21は、白色粒子27と黒色粒子26とをマイクロカプセル20内に分散させる液体である。分散媒21としては、水、アルコール系溶媒(メタノール、エタノール、イソプロパノール、ブタノール、オクタノール、メチルセルソルブなど)、エステル類(酢酸エチル、酢酸ブチルなど)、ケトン類(アセトン、メチルエチルケトン、メチルイソブチルケトンなど)、脂肪族炭化水素(ぺンタン、ヘキサン、オクタンなど)、脂環式炭化水素(シクロへキサン、メチルシクロへキサンなど)、芳香族炭化水素(ベンゼン、トルエン、長鎖アルキル基を有するベンゼン類(キシレン、ヘキシルベンゼン、ヘブチルベンゼン、オクチルベンゼン、ノニルベンゼン、デシルベンゼン、ウンデシルベンゼン、ドデシルベンゼン、トリデシルベンゼン、テトラデシルベンゼンなど))、ハロゲン化炭化水素(塩化メチレン、クロロホルム、四塩化炭素、1,2−ジクロロエタンなど)、カルボン酸塩などを例示することができ、その他の油類であってもよい。これらの物質は単独又は混合物として用いることができ、さらに界面活性剤などを配合してもよい。
これらの顔料には、必要に応じ、電解質、界面活性剤、金属石鹸、樹脂、ゴム、油、ワニス、コンパウンドなどの粒子からなる荷電制御剤、チタン系カップリング剤、アルミニウム系カップリング剤、シラン系カップリング剤等の分散剤、潤滑剤、安定化剤などを添加することができる。
また、黒色粒子26及び白色粒子27に代えて、例えば赤色、緑色、青色などの顔料を用いてもよい。かかる構成によれば、表示部5に赤色、緑色、青色などを表示することができる。
電気泳動表示装置100では、図2に示した選択トランジスタ41を介してラッチ回路70のデータ入力端子N1に画像信号を入力することでラッチ回路70に画像信号を電位として記憶させる。これにより、ラッチ回路70のデータ出力端子N2から画素電極35に画像信号に対応する電位が入力される。そして、共通電極37に所定の電位を入力すると、図5に示すように、画素電極35と共通電極37との電位差に基づいて画素40が黒又は白表示される。
図5(b)に示す黒表示を行う場合には、共通電極37が相対的に低電位、画素電極35が相対的に高電位に保持される。これにより、正に帯電した黒色粒子26が共通電極37に引き寄せられる一方、負に帯電した白色粒子27が画素電極35に引き寄せられる。その結果、共通電極37側からこの画素を見ると黒色(B)が認識される。
次に、上記構成の電気泳動表示装置100を構成するアクティブマトリクス基板30に形成されたラッチ回路70からデータを読み出す方法について図6から図9を参照して説明する。
図6及び図7は、本実施形態のデータ読み出し方法を示すフローチャートである。図8は、図6及び図7に対応するタイミングチャートである。図9は、本実施形態のデータ読み出し方法におけるアクティブマトリクス基板30の動作説明に用いる図である。
なお、図8及び図9において、各符号の「A」「B」「a」「b」の添字は、説明の対象とした2つの画素40(40A、40B)と、それらに属する構成要素を明確に区別するために付したものであって他意はない。
トランスミッションゲート162aは、P−MOSトランジスタ162paと、N−MOSトランジスタ162naとを有する。これらのトランジスタ162pa、162naのソース端子はデータ線駆動回路62内に引き込まれたデータ供給配線62sに接続されており、ドレイン端子はデータ線68aに接続され、ゲート端子はシフトレジスタ62aに接続されている。
トランスミッションゲート162aは、シフトレジスタ62aから入力される選択信号sel及び反転選択信号xselに基づいてデータ供給配線62sとデータ線68aとの電気的接続をスイッチングする。
図6及び図7に示すように、本実施形態のデータ読み出し方法では、画素40にデータを書き込むステップST0と、データ読み出しのために電源や配線の電位を調整するステップST1と、ラッチ回路70から画素データを読み出すステップST2とを順次実行する。
なお、図8では、本実施形態の各ステップにおけるスイッチ操作により故意に配線をハイインピーダンス状態とする場合にのみ「Hi−Z」と表示する。したがって、データ書き込み終了後にハイインピーダンス状態を含む任意の電位状態を採りうるデータ線68a、68b、外部データ入力端子Din及び外部データ出力端子Doutの電位は、不定であるとして点線で表示している。
ステップST1は、図6に示すように、外部データ入力端子Din(データ供給配線62s)をハイインピーダンス化するステップST10と、アクティブマトリクス基板30の電源系を正電源から正負両電源に切り替えるステップST11(電源切替ステップ)と、全てのデータ線68にグランド電位(GND)を入力するステップST12(基準電位入力ステップ)と、外部データ入力端子Din(データ供給配線62s)を再びハイインピーダンス化するステップST14と、を含む。
この電位状態の切替は、外部データ入力端子Dinに接続された外部回路により行うことができる。また、外部データ入力端子Dinとデータ供給配線62sとの間にインターフェース回路65が介在している場合には、インターフェース回路65によりデータ供給配線62sをハイインピーダンス化してもよい。
図8に示すように、画素データ「0」を保持している画素40Aにおけるラッチ回路70aのデータ入力端子N1aの電位は、ローレベル電位VL1(0V)からローレベル電位VL2(−2.5V)に変化する。また、画素データ「1」を保持している画素40Bにおけるラッチ回路70bのデータ入力端子N1bの電位は、ハイレベル電位VH1(5V)からハイレベル電位VH2(2.5V)に変化する。
なお、電源系の切り替えにより電位レベルが変動しても、ラッチ回路70a、70bの各トランジスタにおけるゲート−ソース間電圧(Vgs)は保持されるので、各トランジスタの状態が変化することはなく、ラッチ回路70a、70bが保持している画素データは保存される。
本実施形態の場合、走査線駆動回路61及びデータ線駆動回路62の電源電位が、例えば0V(VL1)/5V(VH1)の正電源から、−2.5V(VL2)/2.5V(VH2)の正負両電源に切り替えられる。これは、ラッチ回路70のみを正負両電源動作とすると、駆動回路のハイレベル電位VH1(5V)がラッチ回路70のハイレベル電位VH2(2.5V)よりも高くなるため、C−MOS(インバータ70t、70f)にラッチアップ等が発生する危険があるからである。換言すると、ラッチ回路と駆動回路とのロジックレベルを合わせるためである。
なお、ステップST11Bにおける電源系の切り替えに際しても、データ供給配線62sはハイインピーダンス状態に維持されているので、データ線68に誤って電位が入力されてしまうことはない。
ステップST12では、外部データ入力端子Dinにグランド電位を入力するステップST12Aと、データ線駆動回路62を駆動して全てのデータ線68に対してグランド電位を入力するステップST12Bとが実行される。
次に、ステップST12Bでは、データ線駆動回路62のシフトレジスタ62aを駆動することで、データ線スイッチ回路62bのトランスミッションゲート(162a、162b)を順次動作させ、全てのデータ線68に対してデータ供給配線62sのグランド電位を入力する。これにより、データ線68a、68bの電位がグランド電位(基準電位;0V)に設定される。
ステップST2は、図7に示すように、走査線66を選択するステップST20と、選択された走査線66に属するデータ線68を選択するステップST21と、選択された走査線66及びデータ線68に接続された画素40のラッチ回路70から画素データを読み出すステップST22と、データ供給配線62sにグランド電位を入力するステップST23と、データ線68の走査終了を判断するステップST24と、走査線66の走査終了を判断するステップST25とを含む。
続くステップST21では、データ線駆動回路62によりデータ線68bが選択され、データ線68bとデータ供給配線62s(外部データ入力端子Din)とが電気的に接続される。これにより、ラッチ回路70bのデータ入力端子N1bの電位(ハイレベル電位VH2(2.5V))がデータ線68bに出力される。そして、ステップST22において、外部データ出力端子Doutに出力されている電位Vout(H)(増幅されたハイレベル電位VH2)が、出力データとして検出される。その後、ステップST23において、再びデータ供給配線62sにグランド電位が入力される。
一方、ステップST24においてデータ線68の走査が終了している判定されたならば、ステップST25に移行し、全ての走査線66の走査が終了しているか否かが判定される。ステップST25において、選択すべき次段の走査線66が存在している場合には、ステップST21からST25が繰り返し実行される。このようにして、表示部5の全ての画素40のラッチ回路70から、順次画素データを読み出すことができる。そして、全ての走査線66の走査が終了したならば、ラッチ回路70からのデータ読み出し動作が終了する(エンド)。
図8には、理想的な電位状態を示しているが、実際にデータ読み出しを行うと、図7に示すステップST20において、走査線66に選択信号を入力してラッチ回路70とデータ線68とを電気的に接続したときに、ラッチ回路70のインバータがデータ線68の寄生容量を充電しようとする。そのため、図8に示す走査線66の電位Gがハイレベルの期間において、データ入力端子N1aの電位(ローレベル電位VL2)は上昇し、データ入力端子N1bの電位(ハイレベル電位VH2)は低下する。
また、外部データ出力端子Doutに出力される電位Vout(H)、Vout(L)は、互いに異なる極性の電位となるため、容易かつ高精度に検出することができる。
また本実施形態では、アクティブマトリクス基板30の電源を外部電源端子PSを介して外部装置から供給する構成としたが、アクティブマトリクス基板30上に、正電源と正負両電源の双方を出力可能な電圧生成回路を備えた構成としてもよい。
次に、先に記載の画素データ読み出し方法を用いたアクティブマトリクス基板の検査方法について説明する。
図10は、アクティブマトリクス基板30の回路検査に用いられる検査装置の概略構成を示す図である。図10に示す検査装置300は、基体300Aと、コントローラ301と、データ書き込み部302と、データ読み出し部303とを備えている。
外部接続端子81、82は、図3(b)に示した外部電源端子PSに対応する端子である。外部接続端子83は外部データ入力端子Dinに対応する端子である。外部接続端子84、85はドライバ制御信号端子Xdrに対応する端子である。外部接続端子86、87は、ドライバ制御信号端子Ydrに対応する端子である。外部接続端子88は、外部データ出力端子Doutに対応する端子である。
その後、図6及び図7に示した一連のデータ読み出し動作を実行することで、アクティブマトリクス基板30の検査を行うことができる。以下、検査方法の具体例について詳細に説明する。
このデータ書き込み動作では、検査装置300のデータ書き込み部302が使用される。したがって、アクティブマトリクス基板30の外部電源端子PSに接続される検査装置の外部接続端子81、82には、スイッチ回路304、305を介してデータ書き込み部302の正電源回路302aが接続されている。
そして、データ書き込み部302から出力される電源電圧、制御信号、及び検査用データが、プローブ321を介してアクティブマトリクス基板30の外部電源端子PS、ドライバ制御信号端子Xdr、Ydr、外部データ入力端子Dinにそれぞれ入力される。
本実施形態では、ST1を構成するステップST10〜13は、検査装置300からアクティブマトリクス基板30に入力される電源電圧や制御信号に基づいて実行される。
続くステップST13では、データ読み出し部303によって外部接続端子83がハイインピーダンス化され、これにより外部データ入力端子Dinがハイインピーダンス化される。
図7に示すステップST2では、データ読み出し部303から出力される制御信号に基づいて走査線駆動回路61及びデータ線駆動回路62が駆動され、表示部5の画素40が順次選択される。そして、画素40の選択期間において、ラッチ回路70からデータ線68を介して外部データ出力端子Doutに出力される電位が、プローブ部320(外部接続端子88)を介してデータ読み出し部303に画素データとして検出される。かかるステップST2におけるアクティブマトリクス基板30の具体的動作は、画素データ読み出し方法において説明した動作と同様である。
したがって、本実施形態によれば、集積度の高いラッチ回路(SRAM)内蔵画素を搭載したアクティブマトリクス基板に対して、パネル実装前の状態で、全画素の書き込みエラー等を検出できる検査系を構成することができる。
上記実施形態では、ラッチ回路70のデータ出力端子N2に画素電極35が直接接続されている構成の画素40を備えた電気泳動表示装置について説明したが、本発明に係る電気泳動表示装置(アクティブマトリクス基板)の画素構造としては、図12に示す画素140も採用することができる。
なお、図12において、先の実施形態で参照した各図と共通の構成要素には同一の符号を付し、それらの詳細な説明は省略する。
第1のトランスミッションゲートTG1は、P−MOSトランジスタ181とN−MOSトランジスタ182とを有している。P−MOSトランジスタ181及びN−MOSトランジスタ182のソース端子は第1の制御線91に接続され、ドレイン端子は画素電極35に接続されている。P−MOSトランジスタ181のゲート端子はラッチ回路70のデータ入力端子N1(選択トランジスタ41のドレイン端子)に接続され、N−MOSトランジスタ182のゲート端子はラッチ回路70のデータ出力端子N2に接続されている。
例えば、第1及び第2の制御線91、92に入力するハイレベル電位VHとローレベル電位VLを入れ替え、共通電極37にハイレベル電位VHとローレベル電位VLとを所定周期で繰り返す矩形状のパルスを入力することで、表示部5の表示画像を反転させて表示することができる。
また、第1及び第2の制御線91、92を操作することにより表示部5の消去動作を行うこともできる。すなわち、第1及び第2の制御線91、92の双方にハイレベル電位VHを入力し、共通電極37にローレベル電位VLを入力すれば、表示部5を全面黒表示により消去することができる。あるいは、第1及び第2の制御線91、92の双方にローレベル電位VLを入力し、共通電極37にハイレベル電位VHを入力すれば、表示部5を全面白表示により消去することができる。
Claims (11)
- 一対の基板間に電気泳動粒子を含む電気泳動素子を挟持し、複数の画素からなる表示部を有する電気泳動表示装置において、前記画素ごとに、画素電極と、選択トランジスタと、前記画素電極と前記画素スイッチング素子との間に接続されたラッチ回路とが設けられ、走査線を介して前記画素に接続された走査線駆動回路と、データ線を介して前記画素に接続されたデータ線駆動回路とを備えたアクティブマトリクス基板から画素データを読み出す方法であって、
前記ラッチ回路に書き込まれた前記画素データを読み出すステップが、前記ラッチ回路の電源を正負両電源に切り替える電源切替ステップと、読み出し対象となる前記画素に接続された前記データ線にグランド電位を入力する基準電位入力ステップと、前記走査線駆動回路及び前記データ線駆動回路により前記画素を選択し、選択された前記画素の前記ラッチ回路の出力を前記データ線を介して取得するデータ読み出しステップと、を含むことを特徴とするアクティブマトリクス基板の画素データ読み出し方法。 - 前記基準電位入力ステップにおいて、前記データ線駆動回路に接続された複数の前記データ線にグランド電位を入力し、
前記データ読み出しステップにおいて、前記走査線駆動回路及び前記データ線駆動回路により前記画素を順次選択し、選択された前記画素の前記ラッチ回路の出力を取得することを特徴とする請求項1に記載のアクティブマトリクス基板の画素データ読み出し方法。 - 前記電源切替ステップに先立って、前記データ線駆動回路から前記ラッチ回路に到る配線の少なくとも一部をハイインピーダンス状態とするステップを有することを特徴とする請求項1又は2に記載のアクティブマトリクス基板の画素データ読み出し方法。
- 前記電源切替ステップが、前記ラッチ回路の電源を正負両電源に切り替えるステップとともに、前記走査線駆動回路及び前記データ線駆動回路の電源を正負両電源に切り替えるステップを含むことを特徴とする請求項1から3のいずれか1項に記載のアクティブマトリクス基板の画素データ読み出し方法。
- 一対の基板間に電気泳動粒子を含む電気泳動素子を挟持し、複数の画素からなる表示部を有する電気泳動表示装置に適用でき、前記画素ごとに、画素電極と、選択トランジスタと、前記画素電極と前記画素スイッチング素子との間に接続されたラッチ回路とが設けられ、走査線を介して前記画素に接続された走査線駆動回路と、データ線を介して前記画素に接続されたデータ線駆動回路とを備えたアクティブマトリクス基板の検査方法であって、
前記走査線駆動回路及び前記データ線駆動回路を駆動して前記表示部の前記画素に画素データを書き込むデータ書き込みステップと、前記画素のラッチ回路から前記画素データを読み出すステップとを有し、
前記画素データを読み出すステップが、前記ラッチ回路の電源を正負両電源に切り替える電源切替ステップと、読み出し対象となる前記画素に接続された前記データ線にグランド電位を入力する基準電位入力ステップと、前記走査線駆動回路及び前記データ線駆動回路により前記画素を選択し、選択された前記画素の前記ラッチ回路の出力を前記データ線を介して取得するデータ読み出しステップと、を有することを特徴とするアクティブマトリクス基板の検査方法。 - 前記基準電位入力ステップにおいて、前記データ線駆動回路に接続された複数の前記データ線にグランド電位を入力し、
前記データ読み出しステップにおいて、前記走査線駆動回路及び前記データ線駆動回路により前記画素を順次選択し、選択された前記画素の前記ラッチ回路の出力を取得することを特徴とする請求項5に記載のアクティブマトリクス基板の検査方法。 - 前記電源切替ステップに先立って、前記データ線駆動回路から前記ラッチ回路に到る配線の少なくとも一部をハイインピーダンス状態とするステップを有することを特徴とする請求項5又は6に記載のアクティブマトリクス基板の検査方法。
- 前記電源切替ステップが、前記ラッチ回路の電源を正負両電源に切り替えるステップとともに、前記走査線駆動回路及び前記データ線駆動回路の電源を正負両電源に切り替えるステップを含むことを特徴とする請求項5から7のいずれか1項に記載のアクティブマトリクス基板の検査方法。
- 一対の基板間に電気泳動粒子を含む電気泳動素子を挟持し、複数の画素からなる表示部を有する電気泳動表示装置に適用でき、前記画素ごとに、画素電極と、選択トランジスタと、前記画素電極と前記画素スイッチング素子との間に接続されたラッチ回路とが設けられ、走査線を介して前記画素に接続された走査線駆動回路と、データ線を介して前記画素に接続されたデータ線駆動回路と、外部接続端子としての外部電源端子と外部データ入力端子と外部データ出力端子と、を備えたアクティブマトリクス基板の検査装置であって、
前記外部データ入力端子に対して検査用データを入力するデータ書き込み部と、前記外部データ出力端子を介して前記検査用データを読み出すデータ読み出し部とを備えており、
前記データ書き込み部が、前記電源端子に対して正電源を供給する正電源回路を有する一方、前記データ読み出し部が、前記電源端子に正負両電源を供給する正負両電源回路を有することを特徴とするアクティブマトリクス基板の検査装置。 - 一対の基板間に電気泳動粒子を含む電気泳動素子を挟持し、複数の画素からなる表示部を有する電気泳動表示装置に適用できるアクティブマトリクス基板であって、
前記画素ごとに、画素電極と、選択トランジスタと、前記画素電極と前記画素スイッチング素子との間に接続されたラッチ回路とが設けられており、
走査線を介して前記画素に接続された走査線駆動回路と、データ線を介して前記画素に接続されたデータ線駆動回路と、外部接続端子としての外部電源端子と外部データ入力端子と外部データ出力端子と、を備えていることを特徴とするアクティブマトリクス基板。 - 請求項10に記載のアクティブマトリクス基板と、前記アクティブマトリクス基板に対向配置された対向基板との間に、電気泳動粒子を含む電気泳動素子を挟持してなることを特徴とする電気泳動表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008071505A JP2009229522A (ja) | 2008-03-19 | 2008-03-19 | アクティブマトリクス基板の画素データ読み出し方法、アクティブマトリクス基板の検査方法及び検査装置、アクティブマトリクス基板、電気泳動表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008071505A JP2009229522A (ja) | 2008-03-19 | 2008-03-19 | アクティブマトリクス基板の画素データ読み出し方法、アクティブマトリクス基板の検査方法及び検査装置、アクティブマトリクス基板、電気泳動表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009229522A true JP2009229522A (ja) | 2009-10-08 |
Family
ID=41245044
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008071505A Withdrawn JP2009229522A (ja) | 2008-03-19 | 2008-03-19 | アクティブマトリクス基板の画素データ読み出し方法、アクティブマトリクス基板の検査方法及び検査装置、アクティブマトリクス基板、電気泳動表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009229522A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014030338A1 (ja) * | 2012-08-22 | 2014-02-27 | 凸版印刷株式会社 | 電気泳動表示基板及びその検査方法並びに電気泳動表示装置 |
JP2014522509A (ja) * | 2011-06-01 | 2014-09-04 | ピクストロニクス,インコーポレイテッド | Mems表示デバイス用のラッチ回路 |
WO2020082233A1 (en) * | 2018-10-23 | 2020-04-30 | Boe Technology Group Co., Ltd. | Pixel driving circuit, method, and display apparatus |
CN111292702A (zh) * | 2020-03-31 | 2020-06-16 | 京东方科技集团股份有限公司 | 一种驱动电路及其驱动方法、显示装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002221547A (ja) * | 2001-01-26 | 2002-08-09 | Sony Corp | アクティブマトリクス表示用駆動基板の検査方法 |
JP2003084314A (ja) * | 2001-09-07 | 2003-03-19 | Semiconductor Energy Lab Co Ltd | 表示装置およびそれを用いた電子機器 |
-
2008
- 2008-03-19 JP JP2008071505A patent/JP2009229522A/ja not_active Withdrawn
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002221547A (ja) * | 2001-01-26 | 2002-08-09 | Sony Corp | アクティブマトリクス表示用駆動基板の検査方法 |
JP2003084314A (ja) * | 2001-09-07 | 2003-03-19 | Semiconductor Energy Lab Co Ltd | 表示装置およびそれを用いた電子機器 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014522509A (ja) * | 2011-06-01 | 2014-09-04 | ピクストロニクス,インコーポレイテッド | Mems表示デバイス用のラッチ回路 |
WO2014030338A1 (ja) * | 2012-08-22 | 2014-02-27 | 凸版印刷株式会社 | 電気泳動表示基板及びその検査方法並びに電気泳動表示装置 |
JP5500329B1 (ja) * | 2012-08-22 | 2014-05-21 | 凸版印刷株式会社 | 電気泳動表示基板及びその検査方法並びに電気泳動表示装置 |
JP2014112263A (ja) * | 2012-08-22 | 2014-06-19 | Toppan Printing Co Ltd | 電気泳動表示基板、電気泳動表示装置、及び電子ペーパー、並びに電気泳動表示装置の製造方法及び電子ペーパーの製造方法 |
US9874798B2 (en) | 2012-08-22 | 2018-01-23 | Toppan Printing Co., Ltd. | Electrophoretic display substrate, method of inspecting same, and electrophoretic display device |
WO2020082233A1 (en) * | 2018-10-23 | 2020-04-30 | Boe Technology Group Co., Ltd. | Pixel driving circuit, method, and display apparatus |
CN111292702A (zh) * | 2020-03-31 | 2020-06-16 | 京东方科技集团股份有限公司 | 一种驱动电路及其驱动方法、显示装置 |
CN111292702B (zh) * | 2020-03-31 | 2022-04-15 | 京东方科技集团股份有限公司 | 一种驱动电路及其驱动方法、显示装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5169251B2 (ja) | 電気泳動表示装置の駆動方法、電気泳動表示装置、電子機器 | |
JP5320757B2 (ja) | 電気泳動表示装置の駆動方法、電気泳動表示装置及び電子機器 | |
JP5287157B2 (ja) | 電気泳動表示装置の駆動方法、電気泳動表示装置、及び電子機器 | |
US8310440B2 (en) | Method of driving electrophoretic display device, electrophoretic display device, and electronic apparatus | |
JP5262217B2 (ja) | 電圧選択回路、電気泳動表示装置、及び電子機器 | |
JP2009229832A (ja) | 電気泳動表示装置の駆動方法、電気泳動表示装置、及び電子機器 | |
JP2009175409A (ja) | 電気泳動表示装置の駆動方法、電気泳動表示装置、及び電子機器 | |
KR20090051706A (ko) | 전기 영동 표시 장치, 전기 영동 표시 장치의 구동 방법, 및 전자 기기 | |
JP5338613B2 (ja) | 電気泳動表示装置 | |
JP2011150010A (ja) | 電気光学装置、電気光学装置の駆動方法、電子機器 | |
JP5304183B2 (ja) | 電気泳動表示装置の駆動方法、電気泳動表示装置、及び電子機器 | |
JP2009229522A (ja) | アクティブマトリクス基板の画素データ読み出し方法、アクティブマトリクス基板の検査方法及び検査装置、アクティブマトリクス基板、電気泳動表示装置 | |
JP5568975B2 (ja) | 電気泳動表示装置、電気泳動表示装置の駆動方法、電子機器 | |
JP5375007B2 (ja) | マトリクス装置の駆動回路、マトリクス装置、画像表示装置、電気泳動表示装置、及び電子機器 | |
JP5304324B2 (ja) | 電気泳動表示装置の駆動方法、電気泳動表示装置、及び電子機器 | |
JP2011150009A (ja) | 電気光学装置、電気光学装置の駆動方法、電子機器 | |
JP2009145859A (ja) | 電気泳動表示装置、電気泳動表示装置の駆動方法、及び電子機器 | |
JP2009169365A (ja) | 電気泳動表示装置及びその駆動方法並びに電子機器 | |
JP5262539B2 (ja) | 電気泳動表示装置及び電子機器 | |
JP2009288685A (ja) | 電気泳動表示装置の駆動方法、電気泳動表示装置、及び電子機器 | |
JP5459617B2 (ja) | 電気泳動表示装置の駆動方法、電気泳動表示装置、及び電子機器 | |
JP2010145479A (ja) | マトリクス装置の駆動回路、マトリクス装置、画像表示装置、電気泳動表示装置、及び電子機器 | |
JP2009181008A (ja) | 電気泳動表示装置の駆動方法、電気泳動表示装置、及び電子機器 | |
JP5488219B2 (ja) | 電気泳動表示装置の駆動方法、電気泳動表示装置、電子機器 | |
JP2009198689A (ja) | 電気泳動表示装置とその駆動方法、及び電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110318 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20110322 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20120125 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120711 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120724 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20120913 |