JP5488219B2 - 電気泳動表示装置の駆動方法、電気泳動表示装置、電子機器 - Google Patents

Description

本発明は、電気泳動表示装置の駆動方法、電気泳動表示装置、電子機器に関するものである。

アクティブマトリクス型の電気泳動表示装置として、画素内にスイッチング用トランジスタとラッチ回路（ＳＲＡＭ；Static Random Access Memory）とを備えたものが知られている（特許文献１参照）。特許文献１記載の表示装置は、マイクロカプセルが配列された電気泳動素子を備えた第２基板に対して、電気泳動素子を挟持するように画素電極が形成された第１基板を接着した構成を採用していた。

特開２００３−８４３１４号公報

ところで、電気泳動表示装置は静止画の表示が主な用途であり、表示部の一部に動きを持たせた表示は不得手であった。特にＳＲＡＭ方式の画素回路は部分的な画像書き換えに不向きであり、画像の一部を高速で書き換える動作は実現されていなかった。

本発明は、上記従来技術の問題点に鑑み成されたものであって、高速な部分駆動によって動きのある表示を実現できる電気泳動表示装置の駆動方法、及び電気泳動表示装置を提供することを目的の一つとする。

本発明の電気泳動表示装置の駆動方法は、一対の基板間に電気泳動粒子を含む電気泳動素子を挟持してなり、複数の画素と前記画素に接続された第１の制御線及び第２の制御線とを有する表示部を備えており、前記画素ごとに、画素電極と、複数の前記画素電極と対向する対向電極と、画素スイッチング素子と、前記画素電極と前記画素スイッチング素子との間に接続されたラッチ回路と、前記ラッチ回路の出力に基づいて前記画素電極と前記第１及び第２の制御線との接続をスイッチングするスイッチ回路とを有する電気泳動表示装置の駆動方法であって、前記表示部に保持された画像信号を更新することなく前記表示部の画像成分を明滅表示させるに際して、前記対向電極に第１の電位と第２の電位とを繰り返す１周期以上の長さの第１の矩形波を入力し、前記第１の制御線には前記第１の矩形波と逆相で前記第１の電位と前記第２の電位とを繰り返す１周期以上の長さの第２の矩形波を入力し、前記第２の制御線には前記第１の矩形波と同相で前記第１の電位と前記第２の電位とを繰り返す１周期以上の長さの第３の矩形波を入力することを特徴とする。

この駆動方法によれば、第１及び第２の制御線と共通電極の電位制御のみより、任意の背景画像上で任意の画像成分を明滅表示させることができ、表現力豊かな動きのある表示を実現することができる。

本発明の電気泳動表示装置の駆動方法は、一対の基板間に電気泳動粒子を含む電気泳動素子を挟持してなり、複数の画素と前記画素に接続された第１の制御線及び第２の制御線とを有する表示部を備えており、前記画素ごとに、画素電極と、複数の前記画素電極と対向する対向電極と、画素スイッチング素子と、前記画素電極と前記画素スイッチング素子との間に接続されたラッチ回路と、前記ラッチ回路の出力に基づいて前記画素電極と前記第１及び第２の制御線との接続をスイッチングするスイッチ回路とを有する電気泳動表示装置の駆動方法であって、前記表示部の画像成分の表示階調を徐々に変化させるに際して、前記対向電極と前記第２の制御線とに第１の電位を入力する一方、前記第１の制御線に前記第１の電位と異なる第２の電位を入力する書込期間と、前記対向電極と前記第１の制御線と前記第２の制御線とを同電位とするディスチャージ期間と、を少なくとも１回ずつ以上繰り返し、前記ディスチャージ期間は前記書込期間よりも長いことを特徴とする。

この駆動方法によれば、第１及び第２の制御線と共通電極の電位制御のみより、任意の背景画像上で任意の画像成分をフェード表示させることができ、表現力豊かな動きのある表示を実現することができる。

本発明の電気泳動表示装置の駆動方法は、一対の基板間に電気泳動粒子を含む電気泳動素子を挟持してなり、複数の画素と前記画素に接続された第１の制御線及び第２の制御線とを有する表示部を備えており、前記画素ごとに、画素電極と、複数の前記画素電極と対向する対向電極と、画素スイッチング素子と、前記画素電極と前記画素スイッチング素子との間に接続されたラッチ回路と、前記ラッチ回路の出力に基づいて前記画素電極と前記第１及び第２の制御線との接続をスイッチングするスイッチ回路とを有する電気泳動表示装置の駆動方法であって、前記表示部の画像成分を明滅表示させるに際して、前記対向電極に第１の電位と第２の電位とを繰り返す１周期以上の長さの第１の矩形波を入力し、前記第１の制御線には、前記対向電極が前記第１の電位である期間内に前記第２の電位である期間と前記第１の電位である期間とを有し、前記対向電極が前記第２の電位である期間には少なくとも前記第１の電位である期間を有する１周期以上の長さの第２の矩形波を入力し、前記第２の制御線には前記第１の矩形波と同相で前記第１の電位と前記第２の電位とを繰り返す１周期以上の長さの第３の矩形波を入力することを特徴とする。

この駆動方法によれば、第１及び第２の制御線と共通電極の電位制御のみより、任意の背景画像上で任意の画像成分を明滅表示させることができるとともに、明滅動作時にフェード表示を組み合わせた表現力豊かな表示を実現することができる。

前記画像成分に対応する第１の階調の画素データと、前記画像成分以外の画像成分に対応する第２の階調の画素データとを有する画像データを、前記表示部の前記画素に入力する方法としてもよい。
この駆動方法によれば、明滅表示やフェード表示を行う画像成分の領域と、それ以外の表示を変化させない領域とを規定する画像データを容易に作製することができる。

本発明の電気泳動表示装置は、一対の基板間に電気泳動粒子を含む電気泳動素子を挟持してなり、複数の画素と前記画素に接続された第１の制御線及び第２の制御線とを有する表示部を備えており、前記画素ごとに、画素電極と、複数の前記画素電極と対向する対向電極と、画素スイッチング素子と、前記画素電極と前記画素スイッチング素子との間に接続されたラッチ回路と、前記ラッチ回路の出力に基づいて前記画素電極と前記第１及び第２の制御線との接続をスイッチングするスイッチ回路とを有し、前記表示部を駆動制御する制御部を有する電気泳動表示装置であって、前記制御部は、前記表示部に保持された画像信号を更新することなく前記表示部の画像成分を明滅表示させるに際して、前記対向電極に第１の電位と第２の電位とを繰り返す１周期以上の長さの第１の矩形波を入力し、前記第１の制御線には前記第１の矩形波と逆相で前記第１の電位と前記第２の電位とを繰り返す１周期以上の長さの第２の矩形波を入力し、前記第２の制御線には前記第１の矩形波と同相で前記第１の電位と前記第２の電位とを繰り返す１周期以上の長さの第３の矩形波を入力することを特徴とする。

この構成によれば、第１及び第２の制御線と共通電極の電位制御のみより、任意の背景画像上で任意の画像成分を明滅表示させることができ、表現力豊かな動きのある表示が可能な電気泳動表示装置とすることができる。

本発明の電気泳動表示装置は、一対の基板間に電気泳動粒子を含む電気泳動素子を挟持してなり、複数の画素と前記画素に接続された第１の制御線及び第２の制御線とを有する表示部を備えており、前記画素ごとに、画素電極と、複数の前記画素電極と対向する対向電極と、画素スイッチング素子と、前記画素電極と前記画素スイッチング素子との間に接続されたラッチ回路と、前記ラッチ回路の出力に基づいて前記画素電極と前記第１及び第２の制御線との接続をスイッチングするスイッチ回路とを有し、前記表示部を駆動制御する制御部を有する電気泳動表示装置であって、前記制御部は、前記表示部の画像成分の表示階調を徐々に変化させるに際して、前記対向電極と前記第２の制御線とに第１の電位を入力する一方、前記第１の制御線に前記第１の電位と異なる第２の電位を入力する書込期間と、前記対向電極と前記第１の制御線と前記第２の制御線とを同電位とするディスチャージ期間と、を少なくとも１回ずつ以上繰り返し、前記ディスチャージ期間は前記書込期間よりも長いことを特徴とする。

この構成によれば、第１及び第２の制御線と共通電極の電位制御のみより、任意の背景画像上で任意の画像成分をフェード表示させることができ、表現力豊かな動きのある表示が可能な電気泳動表示装置とすることができる。

本発明の電気泳動表示装置は、一対の基板間に電気泳動粒子を含む電気泳動素子を挟持してなり、複数の画素と前記画素に接続された第１の制御線及び第２の制御線とを有する表示部を備えており、前記画素ごとに、画素電極と、複数の前記画素電極と対向する対向電極と、画素スイッチング素子と、前記画素電極と前記画素スイッチング素子との間に接続されたラッチ回路と、前記ラッチ回路の出力に基づいて前記画素電極と前記第１及び第２の制御線との接続をスイッチングするスイッチ回路とを有し、前記表示部を駆動制御する制御部を有する電気泳動表示装置であって、前記制御部は、前記表示部の画像成分を明滅表示させるに際して、前記対向電極に第１の電位と第２の電位とを繰り返す１周期以上の長さの第１の矩形波を入力し、前記第１の制御線には、前記対向電極が前記第１の電位である期間内に前記第２の電位である期間と前記第１の電位である期間とを有し、前記対向電極が前記第２の電位である期間には前記第１の電位である１周期以上の長さの第２の矩形波を入力し、前記第２の制御線には前記第１の矩形波と同相で前記第１の電位と前記第２の電位とを繰り返す１周期以上の長さの第３の矩形波を入力することを特徴とする。

この構成によれば、第１及び第２の制御線と共通電極の電位制御のみより、任意の背景画像上で任意の画像成分を明滅表示させることができるとともに、明滅動作時にフェード表示を組み合わせた表現力豊かな表示が可能な電気泳動表示装置とすることができる。

前記制御部は、前記画像成分に対応する第１の階調の画素データと、前記画像成分以外の画像成分に対応する第２の階調の画素データとを有する画像データを、前記表示部の前記画素に入力することとしてもよい。この構成によれば、明滅表示やフェード表示を行う画像成分の領域と、それ以外の表示を変化させない領域とを規定する画像データを容易に作製することができる。

本発明の電子機器は、先に記載の電気泳動表示装置を備えたことを特徴とする。この構成によれば、豊かな表現が可能な表示手段を有する電子機器を提供することができる。

第１実施形態に係る電気泳動表示装置の概略構成図。 画素回路を示す図。 電気泳動表示装置及びマイクロカプセルの断面図。 電気泳動素子の動作説明図。 コントローラー（制御部）の詳細を示すブロック図。 第１実施形態の駆動方法を示すフローチャート。 図６に対応するタイミングチャート。 画像データと表示部の状態遷移を示す説明図。 第１の実施形態の駆動方法の作用説明図。 第１実施形態の電気泳動表示装置の動作例を示す図。 第２の実施形態の駆動方法を示すフローチャート。 図１０に対応するタイミングチャート。 第２の実施形態の駆動方法の作用説明図。 第２の実施形態の駆動方法の作用説明図。 電子機器の具体例を示す斜視図。

以下、図面を用いて本発明の実施の形態について説明する。
なお、本発明の範囲は、以下の実施の形態に限定されるものではなく、本発明の技術的思想の範囲内で任意に変更可能である。また、以下の図面においては、各構成をわかりやすくするために、実際の構造と各構造における縮尺や数等を異ならせる場合がある。

（第１の実施形態）
図１は、第１実施形態に係る電気泳動表示装置の概略構成図である。
電気泳動表示装置１００は、複数の画素４０がマトリクス状に配列された表示部５を備えている。表示部５の周辺には、走査線駆動回路６１、データ線駆動回路６２、コントローラー（制御部）６３、及び共通電源変調回路６４が配置されている。走査線駆動回路６１、データ線駆動回路６２、及び共通電源変調回路６４は、それぞれコントローラー６３と接続されている。コントローラー６３は、上位装置から供給される画像データや同期信号に基づき、これらを総合的に制御する。

表示部５には走査線駆動回路６１から延びる複数の走査線６６と、データ線駆動回路６２から延びる複数のデータ線６８とが形成されており、これらの交差位置に対応して画素４０が設けられている。

走査線駆動回路６１は、ｍ本の走査線６６（Ｙ１、Ｙ２、…、Ｙｍ）を介して各々の画素４０に接続されており、コントローラー６３の制御のもと、１行目からｍ行目までの走査線６６を順次選択し、画素４０に設けられた選択トランジスタ４１（図２参照）のオンタイミングを規定する選択信号を、選択した走査線６６を介して供給する。

データ線駆動回路６２は、ｎ本のデータ線６８（Ｘ１、Ｘ２、…、Ｘｎ）を介して各々の画素４０に接続されており、コントローラー６３の制御のもと、画素４０の各々に対応する１ビットの画素データを規定する画像信号を画素４０に供給する。
なお、本実施形態では、画素データ「０」を規定する場合にはローレベル（Ｌ）の画像信号を画素４０に供給し、画素データ「１」を規定する場合はハイレベル（Ｈ）の画像信号を画素４０に供給するものとする。

表示部５にはまた、共通電源変調回路６４から延びる低電位電源線４９、高電位電源線５０、及び共通電極配線５５が設けられており、それぞれの配線は画素４０と接続されている。共通電源変調回路６４は、コントローラー６３の制御のもと、上記の配線の各々に供給すべき各種信号を生成する一方、これら各配線の電気的な接続及び切断（ハイインピーダンス（Ｈｉ−Ｚ）化）を行う。

図２は、画素４０の回路構成図である。
画素４０には、ＴＦＴ（Thin Film Transistor）からなる選択トランジスタ４１（画素スイッチング素子）と、ラッチ回路（メモリ回路）７０と、スイッチ回路８０と、電気泳動素子３２と、画素電極３５と、共通電極３７とが設けられている。画素４０には、走査線６６と、データ線６８と、低電位電源線４９と、高電位電源線５０と、第１の制御線９１と、第２の制御線９２と、が接続されている。画素４０は、ラッチ回路７０により画像信号を電位として保持するＳＲＡＭ（Static Random Access Memory）方式の構成である。

選択トランジスタ４１は、Ｎ−ＭＯＳトランジスタ（Negative Metal Oxide Semiconductor Transistor）からなる画素スイッチング素子である。選択トランジスタ４１のゲートは走査線６６に接続され、ソースはデータ線６８に接続され、ドレインはラッチ回路７０のデータ入力端子Ｎ１に接続されている。

ラッチ回路７０は、転送インバータ７０ｔと帰還インバータ７０ｆとを備えている。転送インバータ７０ｔ及び帰還インバータ７０ｆはいずれもＣ−ＭＯＳインバータである。転送インバータ７０ｔと帰還インバータ７０ｆとは、互いの入力端子に他方の出力端子が接続されたループ構造を成しており、それぞれのインバータには、高電位電源端子ＰＨを介して接続された高電位電源線５０と、低電位電源端子ＰＬを介して接続された低電位電源線４９とから電源電圧が供給される。

転送インバータ７０ｔは、それぞれのドレインをデータ出力端子Ｎ２に接続されたＰ−ＭＯＳトランジスタ７１（Positive Metal Oxide Semiconductor Transistor）とＮ−ＭＯＳトランジスタ７２とを有している。Ｐ−ＭＯＳトランジスタ７１のソースは高電位電源端子ＰＨに接続され、Ｎ−ＭＯＳトランジスタ７２のソースは低電位電源端子ＰＬに接続されている。Ｐ−ＭＯＳトランジスタ７１及びＮ−ＭＯＳトランジスタ７２のゲート（転送インバータ７０ｔの入力端子）は、データ入力端子Ｎ１（帰還インバータ７０ｆの出力端子）と接続されている。

帰還インバータ７０ｆは、それぞれのドレインをデータ入力端子Ｎ１に接続されたＰ−ＭＯＳトランジスタ７３とＮ−ＭＯＳトランジスタ７４とを有している。Ｐ−ＭＯＳトランジスタ７３及びＮ−ＭＯＳトランジスタ７４のゲート（帰還インバータ７０ｆの入力端子）は、データ出力端子Ｎ２（転送インバータ７０ｔの出力端子）と接続されている。

スイッチ回路８０は、第１のトランスミッションゲートＴＧ１と、第２のトランスミッションゲートＴＧ２とを備えて構成されている。
第１のトランスミッションゲートＴＧ１は、Ｐ−ＭＯＳトランジスタ８１とＮ−ＭＯＳトランジスタ８２とからなる。Ｐ−ＭＯＳトランジスタ８１及びＮ−ＭＯＳトランジスタ８２のソースは第１の制御線９１に接続され、Ｐ−ＭＯＳトランジスタ８１及びＮ−ＭＯＳトランジスタ８２のドレインは画素電極３５に接続されている。また、Ｐ−ＭＯＳトランジスタ８１のゲートは、ラッチ回路７０のデータ入力端子Ｎ１に接続され、Ｎ−ＭＯＳトランジスタ８２のゲートは、ラッチ回路７０のデータ出力端子Ｎ２に接続されている。

第２のトランスミッションゲートＴＧ２は、Ｐ−ＭＯＳトランジスタ８３とＮ−ＭＯＳトランジスタ８４とからなる。Ｐ−ＭＯＳトランジスタ８３及びＮ−ＭＯＳトランジスタ８４のソースは第２の制御線９２に接続され、Ｐ−ＭＯＳトランジスタ８３及びＮ−ＭＯＳトランジスタ８４のドレインは、画素電極３５に接続されている。また、Ｐ−ＭＯＳトランジスタ８３のゲートは、ラッチ回路７０のデータ出力端子Ｎ２に接続され、Ｎ−ＭＯＳトランジスタ８４のゲートは、ラッチ回路７０のデータ入力端子Ｎ１に接続されている。また、画素電極３５と共通電極３７との間に電気泳動素子３２が挟持されている。

以上の構成を備えた画素４０において、ラッチ回路７０にローレベル（Ｌ）の画像信号（画素データ「０」）が記憶され、データ出力端子Ｎ２からハイレベル（Ｈ）の信号が出力された場合、第１のトランスミッションゲートＴＧ１がオン状態となり、第１の制御線９１を介して供給される電位Ｓ１が画素電極３５に入力される。
一方、ラッチ回路７０にハイレベル（Ｈ）の画像信号（画素データ「１」）が記憶され、データ出力端子Ｎ２からローレベル（Ｌ）の信号が出力された場合、第２のトランスミッションゲートＴＧ２がオン状態となり、第２の制御線９２を介して供給される電位Ｓ２が画素電極３５に入力される。
そして、画素電極３５に入力された電位Ｓ１、Ｓ２と、共通電極配線５５（図１）を介して共通電極３７に入力された電位Ｖcomとの電位差に基づいて電気泳動素子３２が駆動されることで、画素４０が入力された画像信号に応じた階調となる。

次に、図３（ａ）は、表示部５における電気泳動表示装置１００の部分断面図である。
電気泳動表示装置１００は、素子基板（第１基板）３０と対向基板（第２基板）３１との間に、複数のマイクロカプセル２０を配列してなる電気泳動素子３２を挟持した構成を備えている。

表示部５において、素子基板３０の電気泳動素子３２側には、図１や図２に示した走査線６６、データ線６８、選択トランジスタ４１、ラッチ回路７０などが形成された回路層３４が設けられており、回路層３４上に複数の画素電極３５が配列形成されている。
素子基板３０は、ガラスやプラスチック等からなる基板であり、画像表示面とは反対側に配置されるため透明なものでなくてもよい。画素電極３５は、Ｃｕ（銅）箔上にニッケルメッキと金メッキとをこの順番で積層したものや、Ａｌ（アルミニウム）、ＩＴＯ（インジウム・スズ酸化物）などにより形成された電気泳動素子３２に電圧を印加する電極である。

一方、対向基板３１の電気泳動素子３２側には複数の画素電極３５と対向する平面形状の共通電極３７が形成されており、共通電極３７上に電気泳動素子３２が設けられている。
対向基板３１はガラスやプラスチック等からなる基板であり、画像表示側に配置されるため透明基板とされる。共通電極３７は、画素電極３５とともに電気泳動素子３２に電圧を印加する電極であり、ＭｇＡｇ（マグネシウム銀）、ＩＴＯ（インジウム・スズ酸化物）、ＩＺＯ（インジウム・亜鉛酸化物）などから形成された透明電極である。
そして、電気泳動素子３２と画素電極３５とが、接着剤層３３を介して接着されることで、素子基板３０と対向基板３１とが接合されている。

なお、電気泳動素子３２は、あらかじめ対向基板３１側に形成され、接着剤層３３までを含めた電気泳動シートとして取り扱われるのが一般的である。製造工程において、電気泳動シートは接着剤層３３の表面に保護用の離型シートが貼り付けられた状態で取り扱われる。そして、別途製造された素子基板３０（画素電極３５や各種回路などが形成されている）に対して、離型シートを剥がした当該電気泳動シートを貼り付けることによって、表示部５を形成する。このため、接着剤層３３は画素電極３５側のみに存在することになる。

図３（ｂ）は、マイクロカプセル２０の模式断面図である。マイクロカプセル２０は、例えば５０μｍ程度の粒径を有しており、内部に分散媒２１と、複数の白色粒子（電気泳動粒子）２７と、複数の黒色粒子（電気泳動粒子）２６とを封入した球状体である。マイクロカプセル２０は、図３（ａ）に示すように共通電極３７と画素電極３５とに挟持され、１つの画素４０内に１つ又は複数のマイクロカプセル２０が配置される。

マイクロカプセル２０の外殻部（壁膜）は、ポリメタクリル酸メチル、ポリメタクリル酸エチルなどのアクリル樹脂、ユリア樹脂、アラビアゴムなどの透光性を持つ高分子樹脂などを用いて形成される。
分散媒２１は、白色粒子２７と黒色粒子２６とをマイクロカプセル２０内に分散させる液体である。分散媒２１としては、水、アルコール系溶媒（メタノール、エタノール、イソプロパノール、ブタノール、オクタノール、メチルセルソルブなど）、エステル類（酢酸エチル、酢酸ブチルなど）、ケトン類（アセトン、メチルエチルケトン、メチルイソブチルケトンなど）、脂肪族炭化水素（ぺンタン、ヘキサン、オクタンなど）、脂環式炭化水素（シクロへキサン、メチルシクロへキサンなど）、芳香族炭化水素（ベンゼン、トルエン、長鎖アルキル基を有するベンゼン類（キシレン、ヘキシルベンゼン、ヘブチルベンゼン、オクチルベンゼン、ノニルベンゼン、デシルベンゼン、ウンデシルベンゼン、ドデシルベンゼン、トリデシルベンゼン、テトラデシルベンゼンなど））、ハロゲン化炭化水素（塩化メチレン、クロロホルム、四塩化炭素、１，２−ジクロロエタンなど）、カルボン酸塩などを例示することができ、その他の油類であってもよい。これらの物質は単独又は混合物として用いることができ、さらに界面活性剤などを配合してもよい。

白色粒子２７は、例えば、二酸化チタン、亜鉛華、三酸化アンチモン等の白色顔料からなる粒子（高分子あるいはコロイド）であり、例えば負に帯電されて用いられる。黒色粒子２６は、例えば、アニリンブラック、カーボンブラック等の黒色顔料からなる粒子（高分子あるいはコロイド）であり、例えば正に帯電されて用いられる。
これらの顔料には、必要に応じ、電解質、界面活性剤、金属石鹸、樹脂、ゴム、油、ワニス、コンパウンドなどの粒子からなる荷電制御剤、チタン系カップリング剤、アルミニウム系カップリング剤、シラン系カップリング剤等の分散剤、潤滑剤、安定化剤などを添加することができる。
また、黒色粒子２６及び白色粒子２７に代えて、例えば赤色、緑色、青色などの顔料を用いてもよい。かかる構成によれば、表示部５に赤色、緑色、青色などを表示することができる。

図４は、電気泳動素子の動作説明図である。図４（ａ）は、画素４０を白表示する場合、図４（ｂ）は、画素４０を黒表示する場合をそれぞれ示している。
図４（ａ）に示す白表示の場合には、共通電極３７が相対的に高電位、画素電極３５が相対的に低電位に保持される。これにより、負に帯電した白色粒子２７が共通電極３７に引き寄せられる一方、正に帯電した黒色粒子２６が画素電極３５に引き寄せられる。その結果、表示面側となる共通電極３７側からこの画素を見ると、白色（Ｗ）が認識される。
図４（ｂ）に示す黒表示の場合、共通電極３７が相対的に低電位、画素電極３５が相対的に高電位に保持される。これにより、正に帯電した黒色粒子２６が共通電極３７に引き寄せられる一方、負に帯電した白色粒子２７が画素電極３５に引き寄せられる。その結果、共通電極３７側からこの画素を見ると黒色（Ｂ）が認識される。

図５は、電気泳動表示装置１００に備えられたコントローラー６３の詳細を示すブロック図である。
コントローラー６３は、ＣＰＵ（Central Processing Unit）としての制御回路１６１と、メモリ１６２（記憶部）と、データバッファ１６４と、フレームメモリ１６５と、画像信号生成回路１６６と、を備えている。コントローラー６３は、表示部５に接続された駆動回路６９（走査線駆動回路６１、データ線駆動回路６２、共通電源変調回路６４）と接続されている。

制御回路１６１は、クロック信号ＣＬＫ、水平同期信号Ｈsync、垂直同期信号Ｖsync等の制御信号（タイミングパルス）や、各回路の動作を規定する制御信号を生成し、制御回路１６１の周辺に配置された各回路にこれらの制御信号を供給する。制御回路１６１は、メモリ１６２、データバッファ１６４、画像信号生成回路１６６、及び駆動回路６９に接続されている。

メモリ１６２は、制御回路１６１から読み書き可能に構成された記憶部である。メモリ１６２は、制御回路１６１において実行されるプログラムや、各回路の動作制御に必要な設定値（モード設定値やボリューム値）等を記憶しており、例えば、動作モードごとの駆動シーケンスの設定値をＬＵＴ（Look Up Table）として記憶している。

データバッファ１６４は、コントローラー６３における上位装置とのインタフェース部であり、上位装置から入力される画像データＤを保持するとともに、制御回路１６１に対して画像データＤを送信する。

フレームメモリ１６５は、表示部５の画素４０の配列に対応するメモリ空間を有する読み書き自在のメモリである。画像信号生成回路１６６は、制御回路１６１から供給される画像データＤを、制御信号に従って表示部５の画素配列に対応させて展開することで画像信号に変換し、フレームメモリ１６５に書き込む。フレームメモリ１６５に書き込まれた画像信号は、画像信号生成回路１６６を介して駆動回路６９（データ線駆動回路６２）に送信される。
データ線駆動回路６２は、画像信号生成回路１６６を介して供給される制御信号に基づいてフレームメモリ１６５から送信される画像信号を一ライン分ずつラッチする。そして、走査線駆動回路６１による走査線６６の順次選択動作に同期して、ラッチした画像信号をデータ線６８に供給する。

［駆動方法］
次に、図６から図８を参照して本実施形態の電気泳動表示装置の駆動方法について説明する。
図６は、電気泳動表示装置１００の駆動方法を示すフローチャートである。図７は、図６のフローチャートに対応するタイミングチャートである。図８は、本実施形態の駆動方法における画像データと表示部の状態遷移を示す説明図である。

図６には、表示部５に文字「Ａ」を表示させる場合（図８参照）のフローが示されている。図７には、共通電極３７の電位Ｖcom、第１の制御線９１の電位Ｓ１、及び第２の制御線９２の電位Ｓ２が示されている。

図６に示すように、本実施形態に係る駆動方法は、第１の画像表示ステップＳ１０１と、第２の画像表示ステップＳ１０２とを含む。
図８（ａ）には、第１の画像表示ステップＳ１０１及び第２の画像表示ステップＳ１０２のそれぞれの実行前後に対応する表示部５の表示状態が示されている。図８（ｂ）には、第１の画像表示ステップＳ１０１において表示部５に転送される画像データＤ１と、第２の画像表示ステップＳ１０２において転送される画像データＤ２とが示されている。

第１の画像表示ステップＳ１０１は、背景画像信号転送ステップＳＴ１１と、背景画像表示ステップＳＴ１２とを含む。
なお、本実施形態では、第１の画像表示ステップＳ１０１において「背景画像」を表示させることとしているが、この「背景画像」は第２の画像表示ステップＳ１０２において固定表示させる画像であり、任意の画像をこの「背景画像」とすることができる。また、第２の画像表示ステップＳ１０２において固定表示させる画像を変更しない場合には、第１の画像表示ステップＳ１０１は不要である。

まず、背景画像信号転送ステップＳＴ１１以前の表示部５では、各回路は電源オフ状態であり、画素４０に接続された各配線はいずれもハイインピーダンス状態である。そして、背景画像信号転送ステップＳＴ１１に移行すると、走査線駆動回路６１やデータ線駆動回路６２、共通電源変調回路６４に電力が供給され、各回路に接続された配線が電位供給可能な状態となる。また、画素４０のラッチ回路７０にも高電位電源線５０及び低電位電源線４９を介して電力が供給され、画像信号を記憶可能な状態となる。

なお、本実施形態では、データ線６８におけるローレベル（Ｌ）の電位と、低電位電源線４９のローレベル電位が、いずれもグランド電位ＧＮＤ（０Ｖ）であるとして説明する。また、図７に示す電位ＶＨは、ステップＳＴ１２、ＳＴ２２において高電位電源線５０の電位Ｖｄｄとして供給される画像表示用のハイレベル電位ＶＨ（例えば１５Ｖ）である。ラッチ回路７０への画像信号入力を行うステップＳＴ１１、ＳＴ２１では、高電位電源線５０の電位Ｖｄｄとして画像信号入力用のハイレベル電位（例えば５Ｖ）が供給される。

電気泳動表示装置１００の各回路が電源オン状態とされたならば、次に、各々の画素４０のラッチ回路７０に画像信号が入力される。すなわち、走査線６６に選択信号であるハイレベル（Ｈ；例えば７Ｖ）のパルスが入力され、かかる走査線６６に接続された選択トランジスタ４１がオン状態とされてデータ線６８とラッチ回路７０とが接続される。これにより、データ線６８を介して供給される画像信号がラッチ回路７０のデータ入力端子Ｎ１に入力される。

第１の画像表示ステップＳ１０１において画素４０に転送される画像信号は、図８（ｂ）に示す画像データＤ１（白地の背景に黒の文字「Ａ」が記された画像）に対応する画像信号（正画像信号）である。図８において、白色の領域は画素データ「０」（ローレベルの画像信号に対応）が配置された領域であり、黒色の領域は画素データ「１」（ハイレベルの画像信号に対応）が配置された領域である。

図２に示す画素４０において、選択トランジスタ４１を介してデータ線６８からラッチ回路７０にハイレベル（例えば５Ｖ）の画像信号が入力されると、データ入力端子Ｎ１の電位は画像信号入力用のハイレベル電位（例えば５Ｖ）、データ出力端子Ｎ２の電位はローレベル電位（グランド電位）となる。その結果、この画素４０では、第２のトランスミッションゲートＴＧ２がオン状態となり、第２の制御線９２と画素電極３５とが電気的に接続される。

一方、選択トランジスタ４１を介してデータ線６８からラッチ回路７０にローレベル（グランド電位）の画像信号が入力されると、データ入力端子Ｎ１はローレベル電位（グランド電位）、データ出力端子Ｎ２の電位は画像信号入力用のハイレベル電位（例えば５Ｖ）となる。その結果、この画素４０では、第１のトランスミッションゲートＴＧ１がオン状態となり、第１の制御線９１と画素電極３５とが電気的に接続される。

このようにして表示部５の画素４０に画像データＤ１に基づく背景画像信号が入力されたならば、背景画像信号転送ステップＳＴ１１を終了し、背景画像表示ステップＳＴ１２に移行する。

背景画像表示ステップＳＴ１２では、まず、共通電源変調回路６４において、高電位電源線５０の電位Ｖｄｄが、画像信号入力用のハイレベル電位から画像表示用のハイレベル電位ＶＨ（例えば１５Ｖ）に引き上げられる。低電位電源線４９の電位Ｖｓｓはローレベル電位（グランド電位）である。
そして、共通電源変調回路６４から共通電極３７及び第１の制御線９１、第２の制御線９２に所定の電位波形が入力される。具体的には、共通電極３７にハイレベル電位ＶＨと、グランド電位ＧＮＤとを所定周期で繰り返す矩形波（例えばパルス幅２０ｍｓ）が入力される。また、第１の制御線９１にハイレベル電位ＶＨが入力され、第２の制御線９２にはグランド電位ＧＮＤが入力される。

上記の電位入力により、ラッチ回路７０にローレベルの画像信号（画素データ「０」）を保持している画素４０では、第１のトランスミッションゲートＴＧ１を介して画素電極３５に第１の制御線９１の電位Ｓ１（ハイレベル電位ＶＨ）が入力される。これにより、この画素４０では、共通電極３７がグランド電位ＧＮＤである期間に電気泳動素子３２に電圧が印加され、画素４０が黒表示動作する（図４（ｂ））。なお、この画素４０では、共通電極３７がハイレベル電位ＶＨである期間には電気泳動素子３２は駆動されない。

一方、ラッチ回路７０にハイレベルの画像信号（画素データ「１」）を保持している画素４０では、第２のトランスミッションゲートＴＧ２を介して画素電極３５に第２の制御線９２の電位Ｓ２（グランド電位ＧＮＤ）が入力される。これにより、この画素４０では、共通電極３７がハイレベル電位ＶＨである期間に電気泳動素子３２に電圧が印加され、画素４０が白表示動作する（図４（ａ））。なお、この画素４０では、共通電極３７がグランド電位ＧＮＤである期間には電気泳動素子３２は駆動されない。
以上の背景画像表示ステップＳＴ１２により、図８（ａ）に示した背景画像（白地に文字「Ａ」が描かれた画像）を表示部５に表示させることができる。

表示部５に背景画像が表示されたならば、第２の画像表示ステップＳ１０２に移行する。
第２の画像表示ステップＳ１０２では、図６に示すように、明滅用画像信号転送ステップＳＴ２１と、明滅表示ステップＳＴ２２とが順次実行される。

まず、明滅用画像信号転送ステップＳＴ２１では、図７に示すように、共通電極３７、第１の制御線９１、及び第２の制御線９２がいずれもハイインピーダンス状態とされる。これにより、すべての画素４０の画素電極３５と共通電極３７とがハイインピーダンス状態となり、電気泳動素子３２には電圧が印加されない状態となる。一方、高電位電源線５０の電位Ｖｄｄは、画像信号入力用のハイレベル電位（例えば５Ｖ）とされ、ラッチ回路７０は電源オン状態のまま保持される。

上記のように各電極の電位が設定された後、図８（ｂ）右側に示す画像データＤ２（白地の背景に文字「ｂｃｄｅｆｇ」が描かれた画像）に基づく反転画像信号が表示部５の画素４０に転送される。画像信号の転送動作は、第１の画像表示ステップＳ１０１における背景画像信号転送ステップＳＴ１１と同様である。この明滅用画像信号転送ステップＳＴ２１により、画素４０のラッチ回路７０に明滅表示させる画像成分を含んだ画像信号が入力される。

本実施形態の場合、画像データＤ２に含まれる明滅させる画像成分は、文字「ｂｃｄｅｆｇ」の部分であり、画素データ「０」（第１の制御線９１を選択するローレベルの画像信号）により構成される。画像データＤ２のその他の部分は、第２の画像表示ステップＳ１０２では表示を変更させない領域に対応し、画素データ「１」（第２の制御線９２を選択するハイレベルの画像信号）により構成される。

上記の明滅用画像信号の入力が終了したならば、明滅表示ステップＳＴ２２に移行する。
明滅表示ステップＳＴ２２では、図７に示すように、共通電源変調回路６４から共通電極３７及び第１の制御線９１、第２の制御線９２に所定の電位波形が入力される。具体的には、共通電極３７に、ハイレベル電位ＶＨ（第１の電位）と、グランド電位ＧＮＤ（第２の電位）とを所定周期で繰り返す第１の矩形波Ｗ１が入力される。また、第１の制御線９１には、第１の矩形波Ｗ１とは逆相でハイレベル電位ＶＨとグランド電位ＧＮＤとを繰り返す第２の矩形波Ｗ２が入力される。第２の制御線９２には、第１の矩形波Ｗ１と同相でハイレベル電位ＶＨとグランド電位ＧＮＤとを繰り返す第３の矩形波Ｗ３が入力される。

上記の電位入力により、図８に示すように、表示部５上において文字「ｂｃｄｅｆｇ」を明滅させることができる。
より詳しくは、図７に示す明滅表示ステップＳＴ２２のうち、共通電極３７がハイレベル電位ＶＨである第１の期間ＳＴ２２ａでは、第１の制御線９１はグランド電位ＧＮＤ、第２の制御線９２はハイレベル電位ＶＨとなる。したがって、図９（ａ）に示すように、ラッチ回路７０に第１の制御線９１を選択する画像信号（画素データ「０」）を保持している画素４０の画素電極３５Ａはグランド電位ＧＮＤ、ラッチ回路７０に第２の制御線９２を選択する画像信号（画素データ「１」）を保持している画素４０の画素電極３５Ｂはハイレベル電位ＶＨとなる。
そうすると、第１の期間ＳＴ２２ａでは、画素電極３５Ａと共通電極３７との間にのみ電界が形成され、画素電極３５Ａが属する画素４０のみが白表示動作することになる。図８（ｂ）に示したように、文字「ｂｃｄｅｆｇ」の部分は画素データ「０」により構成されているから、第１の期間ＳＴ２２ａでは、文字「ｂｃｄｅｆｇ」の部分が白表示される。一方、それ以外の部分では、共通電極３７と画素電極３５Ｂとの間に電界が形成されないので、電気泳動素子３２は駆動されず、表示は変化しない。

一方、共通電極３７がグランド電位ＧＮＤとなる第２の期間ＳＴ２２ｂでは、第１の制御線９１はハイレベル電位ＶＨ、第２の制御線９２はグランド電位ＧＮＤとなるので、図９（ｂ）に示すように、画素電極３５Ａがハイレベル電位ＶＨ、画素電極３５Ｂがグランド電位ＧＮＤとなる。したがって、第２の期間ＳＴ２２ｂでは、文字「ｂｃｄｅｆｇ」の部分が黒表示され、それ以外の部分の表示は変化しない。

以上から、明滅表示ステップＳＴ２２では、文字「ｂｃｄｅｆｇ」の部分が白表示される第１の期間ＳＴ２２ａと、黒表示される第２の期間ＳＴ２２ｂとが交互に繰り返されることとなり、文字「ｂｃｄｅｆｇ」が明滅する表示を得ることができる。また、文字「ｂｃｄｅｆｇ」以外の部分の表示は変化せず、背景画像のまま固定される。したがって本実施形態によれば、任意の背景画像上で任意の画像成分を明滅表示させることが可能である。

第１の矩形波Ｗ１、第２の矩形波Ｗ２、及び第３の矩形波Ｗ３のパルス幅は、例えば２００ｍｓであり、パルス幅を増減させることで、明滅間隔（白表示と黒表示が入れ替わる時間）を制御することができる。

また本実施形態では、第１の期間ＳＴ２２ａの長さ（第１の矩形波Ｗ１のパルス幅）と、第２の期間ＳＴ２２ｂの長さ（第２の矩形波Ｗ２のパルス幅）とを同一の長さとしているが、これらの期間ＳＴ２２ａ、ＳＴ２２ｂの長さを異ならせてもよい。例えば、第１の矩形波Ｗ１を相対的に長くすれば、文字「ｂｃｄｅｆｇ」が白表示されている期間が相対的に長く、黒表示されている期間が相対的に短くなる。

また本実施形態では、明滅表示ステップＳＴ２２の全期間にわたって、第１の期間ＳＴ２２ａ及び第２の期間ＳＴ２２ｂの長さを一定としているが、明滅表示ステップＳＴ２２の期間内に、これらの期間ＳＴ２２ａ、ＳＴ２２ｂの長さを変化させてもよい。このような駆動方法とすれば、明滅の間隔を経時的に異ならせることができるので、明滅表示における表現のバリエーションを増やすことができ、表現力豊かな表示を得ることができる。

本実施形態の駆動方法は、例えば、図１０に示すように、表示部５に道路地図を表示させ、この道路地図上に、ＧＰＳ（Global Positioning System）アンテナや無線通信デバイスを利用して取得したユーザーの現在位置を示すカーソルＣＳＲを表示させるような場合に好適に用いることができる。この場合に、カーソルＣＳＲを上述した駆動方法を用いて明滅表示させることで、モノクロ表示の電気泳動表示装置においてもカーソルＣＳＲの位置をユーザーが容易に認識することが可能になる。

（第２の実施形態）
次に、本発明の第２の実施形態について説明する。なお、以下の説明で参照する図面では、第１実施形態に係る電気泳動表示装置と共通の構成要素には同一の符号を付すこととし、それらの詳細な説明も省略する。

図１１は、第２の実施形態に係る電気泳動表示装置の駆動方法を示すフローチャートである。図１２は、図１１に対応するタイミングチャートである。図１３及び図１４は第２実施形態の駆動方法の作用説明図である。

図１１に示すように、本実施形態の駆動方法は、フェード画像信号転送ステップＳＴ３１とフェード表示ステップＳＴ３２とからなる画像表示ステップＳ１０３を有する。画像表示ステップＳ１０３は、本実施形態のように単独で実行してもよいし、第１実施形態に係る第１の画像表示ステップＳ１０１と組み合わせて、背景表示の後にフェード表示を実行するようにしてもよい。

まず、フェード画像信号転送ステップＳＴ３１では、第１実施形態の明滅用画像信号転送ステップＳＴ２１と同様に、例えば図８（ｂ）に示した画像データＤ２に対応する画像信号が表示部５の画素４０に転送され、各々の画素４０のラッチ回路７０に画像信号が保持される。その後、フェード表示ステップＳＴ３２に移行する。

本実施形態の場合、フェード表示ステップＳＴ３２は表示色に応じた２種類のバリエーションがあり、図１２（ａ）は、画像成分を徐々に黒色に変化させるフェード表示を行う場合のフェード表示ステップＳＴ３２（ＢＫ）に対応するタイミングチャートであり、図１２（ｂ）は、画像成分を徐々に白色に変化させるフェード表示を行う場合のフェード表示ステップＳＴ３２（ＷＨ）に対応するタイミングチャートである。

まず、図１２（ａ）に示すフェード表示ステップＳＴ３２（ＢＫ）について説明する。
フェード表示ステップＳＴ３２（ＢＫ）では、書込期間ＳＴ３２ａと、ディスチャージ期間ＳＴ３２ｂとが交互に複数回（図示では３回）繰り返される。

書込期間ＳＴ３２ａでは、共通電源変調回路６４により、共通電極３７及び第２の制御線９２にグランド電位ＧＮＤが入力され、第１の制御線９１にハイレベル電位ＶＨが入力される。そうすると、図１３（ａ）に示すように、ラッチ回路７０に第１の制御線９１を選択する画像信号（画素データ「０」）を保持している画素４０の画素電極３５Ａがハイレベル電位ＶＨとなり、ラッチ回路７０に第２の制御線９２を選択する画像信号（画素データ「１」）を保持している画素４０の画素電極３５Ｂはグランド電位ＧＮＤとなる。
これにより、画素電極３５Ａと共通電極３７との間にのみ電界が形成され、画素電極３５Ａが属する画素４０（図８（ｂ）に示した文字「ｂｃｄｅｆｇ」の部分）のみが黒表示動作し、それ以外の画素４０の表示は変化しない。書込期間ＳＴ３２ａの長さは、例えば１０〜２０ｍｓ程度である。

次に、ディスチャージ期間ＳＴ３２ｂでは、共通電極３７、第１の制御線９１、第２の制御線９２には、いずれもグランド電位ＧＮＤが入力される。したがって、図１３（ｂ）に示すように、画素電極３５Ａ、３５Ｂ、共通電極３７がいずれもグランド電位ＧＮＤとなるので、ディスチャージ期間ＳＴ３２ｂでは電気泳動素子３２に電界が作用せず、表示はほとんど変化しない。ディスチャージ期間ＳＴ３２ｂの長さは、例えば１００〜３００ｍｓである。

このような書込期間ＳＴ３２ａとディスチャージ期間ＳＴ３２ｂとを交互に繰り返すことで、書込期間ＳＴ３２ａの黒表示動作が間欠的に実行される。これにより、例えば図８（ｂ）に示した画像データＤ２を用いた場合には、文字「ｂｃｄｅｆｇ」を徐々に黒色に変化させながら表示部５に表示させることが可能である。

次に、図１２（ｂ）に示すフェード表示ステップＳＴ３２（ＷＨ）について説明する。
フェード表示ステップＳＴ３２（ＷＨ）では、書込期間ＳＴ３２ｃと、ディスチャージ期間ＳＴ３２ｄとが交互に複数回（図示では３回）繰り返される。

書込期間ＳＴ３２ｃでは、共通電極３７及び第２の制御線９２にハイレベル電位ＶＨが入力され、第１の制御線９１にグランド電位ＧＮＤが入力される。これにより、図１４（ａ）に示すように、ラッチ回路７０に第１の制御線９１を選択する画像信号（画素データ「０」）を保持している画素４０の画素電極３５Ａがグランド電位ＧＮＤとなり、ラッチ回路７０に第２の制御線９２を選択する画像信号（画素データ「１」）を保持している画素４０の画素電極３５Ｂはハイレベル電位ＶＨとなる。これにより、画素電極３５Ａと共通電極３７との間にのみ電界が形成され、画素電極３５Ａが属する画素４０（図８（ｂ）に示した文字「ｂｃｄｅｆｇ」の部分）のみが白表示動作し、それ以外の画素４０の表示は変化しない。書込期間ＳＴ３２ｃの長さは、例えば１０〜２０ｍｓ程度である。

次に、ディスチャージ期間ＳＴ３２ｄでは、共通電極３７、第１の制御線９１、第２の制御線９２には、いずれもハイレベル電位ＶＨが入力される。したがって、図１４（ｂ）に示すように、画素電極３５Ａ、３５Ｂ、共通電極３７がいずれもハイレベル電位ＶＨとなるので、ディスチャージ期間ＳＴ３２ｄでは表示はほとんど変化しない。ディスチャージ期間ＳＴ３２ｄの長さは、例えば１００〜３００ｍｓである。

このような書込期間ＳＴ３２ｃとディスチャージ期間ＳＴ３２ｄとを交互に繰り返すことで、書込期間ＳＴ３２ｃの白表示動作が間欠的に実行される。これにより、例えば図８（ｂ）に示した画像データＤ２を用いた場合には、文字「ｂｃｄｅｆｇ」を徐々に白色に変化させながら表示部５に表示させることが可能である。

以上の第２実施形態に係る駆動方法によれば、任意の画像成分の表示濃度を所望の速度で自在に変化させることができる。これにより、上記画像成分を徐々に浮かび上がらせたり、消失させたりするなどの豊かな表現が可能となる。

本実施形態において、表示濃度の変化速度は、書込期間ＳＴ３２ａ、ＳＴ３２ｃの長さ（画素電極３５に入力するパルスのパルス幅）、及びディスチャージ期間ＳＴ３２ｂ、ＳＴ３２ｄの長さにより制御することができる。
なお本実施形態では、ディスチャージ期間ＳＴ３２ｂ、ＳＴ３２ｄにおいて、画素電極３５と共通電極３７とを同電位としているので、ディスチャージ期間ＳＴ３２ｂ、ＳＴ３２ｄにおける表示の変化を確実に停止させることができる。これにより、電気泳動素子３２の書込期間における挙動とディスチャージ期間における挙動が明確に規定されるので、書込期間やディスチャージ期間の長さを変えたときの表示濃度の制御が正確かつ容易に行えるという利点も得られる。

また本実施形態では、フェード表示ステップＳＴ３２におけるディスチャージ期間ＳＴ３２ｂ、ＳＴ３２ｄの長さを一定としたが、フェード表示ステップＳＴ３２内で期間の長さを変化させることもできる。例えば、フェード表示ステップＳＴ３２の開始時は表示濃度をゆっくりと変化させ、時間の経過とともに速く変化させるようにすることができる。

さらに、第２実施形態の駆動方法を、第１実施形態の駆動方法の一部に適用することもできる。すなわち、第１実施形態に係る駆動方法の明滅表示ステップＳＴ２２のうち、第１の期間ＳＴ２２ａに第２実施形態に係るフェード表示ステップＳＴ３２（ＷＨ）の動作を適用し、第２の期間ＳＴ２２ｂに、第２実施形態に係るフェード表示ステップＳＴ３２（ＢＫ）の動作を適用することができる。第１の期間ＳＴ２２ａ及び第２の期間ＳＴ２２ｂのいずれか一方にのみフェード表示ステップＳＴ３２の動作を適用してもよく、両方に適用してもよい。

第１の期間ＳＴ２２ａにフェード表示ステップＳＴ３２（ＷＨ）の動作を適用することで、明滅対象の画像成分（図８の文字「ｂｃｄｅｆｇ」）を黒表示からゆっくりと白表示に変化させることができる。同様に、第２の期間ＳＴ２２ｂにフェード表示ステップＳＴ３２（ＢＫ）の動作を適用することで、明滅対象の画像成分を白表示からゆっくりと黒表示に変化させることができる。

このように第１実施形態の駆動方法に第２実施形態のフェード表示を組み合わせることで、第１実施形態の駆動方法による明滅表示のバリエーションをさらに増やすことができ、より豊かな表現が可能となる。

（電子機器）
図１５は、上記実施形態の電気泳動表示装置を適用した電子機器の具体例を示す斜視図である。
図１５（ａ）は、電子機器の一例である電子ブックを示す斜視図である。この電子ブック１０００は、ブック形状のフレーム１００１と、このフレーム１００１に対して回動自在に設けられた（開閉可能な）カバー１００２と、操作部１００３と、上記実施形態の電気泳動表示装置によって構成された表示部１００４と、を備えている。
図１５（ｂ）は、電子機器の一例である腕時計を示す斜視図である。この腕時計１１００は、上記実施形態の電気泳動表示装置によって構成された表示部１１０１を備えている。
図１５（ｃ）は、電子機器の一例である電子ペーパーを示す斜視図である。この電子ペーパー１２００は、紙と同様の質感および柔軟性を有するリライタブルシートで構成される本体部１２０１と、上記実施形態の電気泳動表示装置によって構成された表示部１２０２を備えている。

以上の電子ブック１０００、腕時計１１００及び電子ペーパー１２００は、先の実施形態に係る電気泳動表示装置を採用したことで、映像表現に優れる表示手段を備えた電子機器となる。
なお、上記電子機器は、本発明に係る電子機器を例示するものであって、本発明の技術範囲を限定するものではない。例えば、携帯電話、携帯用オーディオ機器などの電子機器の表示部にも、本発明に係る電気泳動表示装置は好適に用いることができる。また本発明の電気泳動表示装置を適用可能な電子機器の範囲はこれに限定されず、帯電粒子の移動に伴う視覚上の色調の変化を利用した装置を広く含むものである。

１００ 電気泳動表示装置、５ 表示部、３２ 電気泳動素子、３５，３５Ａ，３５Ｂ 画素電極、３７ 共通電極、４０ 画素、４１ 選択トランジスタ（画素スイッチング素子）、６３ コントローラー（制御部）、７０ ラッチ回路、８０ スイッチ回路、９１ 第１の制御線、９２ 第２の制御線、Ｓ１０１ 第１の画像表示ステップ、Ｓ１０２ 第２の画像表示ステップ、Ｓ１０３ 画像表示ステップ、ＳＴ１１ 背景画像信号転送ステップ、ＳＴ１２ 背景画像表示ステップ、ＳＴ２１ 明滅用画像信号転送ステップ、ＳＴ２２ 明滅表示ステップ、ＳＴ３１ フェード画像信号転送ステップ、ＳＴ３２ フェード表示ステップ、ＳＴ３２ａ，ＳＴ３２ｃ 書込期間、ＳＴ３２ｂ，ＳＴ３２ｄ ディスチャージ期間、Ｗ１ 第１の矩形波、Ｗ２ 第２の矩形波、Ｗ３ 第３の矩形波

Claims (9)

1. 一対の基板間に電気泳動粒子を含む電気泳動素子を挟持してなり、複数の画素と前記画素に接続された第１の制御線及び第２の制御線とを有する表示部を備えており、前記画素ごとに、画素電極と、複数の前記画素電極と対向する対向電極と、画素スイッチング素子と、前記画素電極と前記画素スイッチング素子との間に接続されたラッチ回路と、前記ラッチ回路の出力に基づいて前記画素電極と前記第１及び第２の制御線との接続をスイッチングするスイッチ回路とを有する電気泳動表示装置の駆動方法であって、
   前記表示部に保持された画像信号を更新することなく前記表示部の画像成分を明滅表示させるに際して、
   前記対向電極に第１の電位と第２の電位とを繰り返す１周期以上の長さの第１の矩形波を入力し、
   前記第１の制御線には前記第１の矩形波と逆相で前記第１の電位と前記第２の電位とを繰り返す１周期以上の長さの第２の矩形波を入力し、
   前記第２の制御線には前記第１の矩形波と同相で前記第１の電位と前記第２の電位とを繰り返す１周期以上の長さの第３の矩形波を入力する
   ことを特徴とする電気泳動表示装置の駆動方法。
2. 一対の基板間に電気泳動粒子を含む電気泳動素子を挟持してなり、複数の画素と前記画素に接続された第１の制御線及び第２の制御線とを有する表示部を備えており、前記画素ごとに、画素電極と、複数の前記画素電極と対向する対向電極と、画素スイッチング素子と、前記画素電極と前記画素スイッチング素子との間に接続されたラッチ回路と、前記ラッチ回路の出力に基づいて前記画素電極と前記第１及び第２の制御線との接続をスイッチングするスイッチ回路とを有する電気泳動表示装置の駆動方法であって、
   前記表示部の画像成分の表示階調を徐々に変化させるに際して、
   前記対向電極と前記第２の制御線とに第１の電位を入力する一方、前記第１の制御線に前記第１の電位と異なる第２の電位を入力する書込期間と、
   前記対向電極と前記第１の制御線と前記第２の制御線とを同電位とするディスチャージ期間と、
   を少なくとも１回ずつ以上繰り返し、
   前記ディスチャージ期間は前記書込期間よりも長いことを特徴とする電気泳動表示装置の駆動方法。
3. 一対の基板間に電気泳動粒子を含む電気泳動素子を挟持してなり、複数の画素と前記画素に接続された第１の制御線及び第２の制御線とを有する表示部を備えており、前記画素ごとに、画素電極と、複数の前記画素電極と対向する対向電極と、画素スイッチング素子と、前記画素電極と前記画素スイッチング素子との間に接続されたラッチ回路と、前記ラッチ回路の出力に基づいて前記画素電極と前記第１及び第２の制御線との接続をスイッチングするスイッチ回路とを有する電気泳動表示装置の駆動方法であって、
   前記表示部の画像成分を明滅表示させるに際して、
   前記対向電極に第１の電位と第２の電位とを繰り返す１周期以上の長さの第１の矩形波を入力し、
   前記第１の制御線には、前記対向電極が前記第１の電位である期間内に前記第２の電位である期間と前記第１の電位である期間とを有し、前記対向電極が前記第２の電位である期間には少なくとも前記第１の電位である期間を有する１周期以上の長さの第２の矩形波を入力し、
   前記第２の制御線には前記第１の矩形波と同相で前記第１の電位と前記第２の電位とを繰り返す１周期以上の長さの第３の矩形波を入力する
   ことを特徴とする電気泳動表示装置の駆動方法。
4. 前記画像成分に対応する第１の階調の画素データと、前記画像成分以外の画像成分に対応する第２の階調の画素データとを有する画像データを、前記表示部の前記画素に入力することを特徴とする請求項１から３のいずれか１項に記載の電気泳動表示装置の駆動方法。
5. 一対の基板間に電気泳動粒子を含む電気泳動素子を挟持してなり、複数の画素と前記画素に接続された第１の制御線及び第２の制御線とを有する表示部を備えており、前記画素ごとに、画素電極と、複数の前記画素電極と対向する対向電極と、画素スイッチング素子と、前記画素電極と前記画素スイッチング素子との間に接続されたラッチ回路と、前記ラッチ回路の出力に基づいて前記画素電極と前記第１及び第２の制御線との接続をスイッチングするスイッチ回路とを有し、前記表示部を駆動制御する制御部を有する電気泳動表示装置であって、
   前記制御部は、前記表示部に保持された画像信号を更新することなく前記表示部の画像成分を明滅表示させるに際して、
   前記対向電極に第１の電位と第２の電位とを繰り返す１周期以上の長さの第１の矩形波を入力し、
   前記第１の制御線には前記第１の矩形波と逆相で前記第１の電位と前記第２の電位とを繰り返す１周期以上の長さの第２の矩形波を入力し、
   前記第２の制御線には前記第１の矩形波と同相で前記第１の電位と前記第２の電位とを繰り返す１周期以上の長さの第３の矩形波を入力する
   ことを特徴とする電気泳動表示装置。
6. 一対の基板間に電気泳動粒子を含む電気泳動素子を挟持してなり、複数の画素と前記画素に接続された第１の制御線及び第２の制御線とを有する表示部を備えており、前記画素ごとに、画素電極と、複数の前記画素電極と対向する対向電極と、画素スイッチング素子と、前記画素電極と前記画素スイッチング素子との間に接続されたラッチ回路と、前記ラッチ回路の出力に基づいて前記画素電極と前記第１及び第２の制御線との接続をスイッチングするスイッチ回路とを有し、前記表示部を駆動制御する制御部を有する電気泳動表示装置であって、
   前記制御部は、前記表示部の画像成分の表示階調を徐々に変化させるに際して、
   前記対向電極と前記第２の制御線とに第１の電位を入力する一方、前記第１の制御線に前記第１の電位と異なる第２の電位を入力する書込期間と、
   前記対向電極と前記第１の制御線と前記第２の制御線とを同電位とするディスチャージ期間と、
   を少なくとも１回ずつ以上繰り返し、
   前記ディスチャージ期間は前記書込期間よりも長いことを特徴とする電気泳動表示装置。
7. 一対の基板間に電気泳動粒子を含む電気泳動素子を挟持してなり、複数の画素と前記画素に接続された第１の制御線及び第２の制御線とを有する表示部を備えており、前記画素ごとに、画素電極と、複数の前記画素電極と対向する対向電極と、画素スイッチング素子と、前記画素電極と前記画素スイッチング素子との間に接続されたラッチ回路と、前記ラッチ回路の出力に基づいて前記画素電極と前記第１及び第２の制御線との接続をスイッチングするスイッチ回路とを有し、前記表示部を駆動制御する制御部を有する電気泳動表示装置であって、
   前記制御部は、前記表示部の画像成分を明滅表示させるに際して、
   前記対向電極に第１の電位と第２の電位とを繰り返す１周期以上の長さの第１の矩形波を入力し、
   前記第１の制御線には、前記対向電極が前記第１の電位である期間内に前記第２の電位である期間と前記第１の電位である期間とを有し、前記対向電極が前記第２の電位である期間には前記第１の電位である１周期以上の長さの第２の矩形波を入力し、
   前記第２の制御線には前記第１の矩形波と同相で前記第１の電位と前記第２の電位とを繰り返す１周期以上の長さの第３の矩形波を入力する
   ことを特徴とする電気泳動表示装置。
8. 前記制御部は、前記画像成分に対応する第１の階調の画素データと、前記画像成分以外の画像成分に対応する第２の階調の画素データとを有する画像データを、前記表示部の前記画素に入力することを特徴とする請求項５から７のいずれか１項に記載の電気泳動表示装置。
9. 請求項５から８のいずれか１項に記載の電気泳動表示装置を備えたことを特徴とする電子機器。

Images