JP5834321B2 - 表示装置およびその駆動方法 - Google Patents

Description

本発明は、表示装置およびその駆動方法に関し、特に電流駆動型の発光素子を用いた表示装置およびその駆動方法に関する。

従来、立体映像を表示させるために各種の方式が検討されている。その一例として、立体映像を視認するための視差に対応した一方の眼用の画像情報および他方の眼用の画像情報を表示装置に交互に表示し、電子シャッター付きメガネのシャッターを切り替えることにより立体映像を生成する方式がある（例えば、特許文献１参照）。

特許文献１に記載の方式では、立体映像の一画面（１フレーム）の映像信号を、一方の眼用の画像情報が設定された第１フレームと他方の眼用の画像情報が設定された第２フレームとに分離する。そして、表示部に次の書き換え信号が入力されるまで前の画像の輝度が保持されるホールド型の表示方法により、第１フレームの画像情報と第２フレームの画像情報とが交互に表示部に表示される。視聴者は、第１フレームおよび第２フレームに同期して左右のシャッターの開閉を行う電子シャッター付きメガネを介して一画面分の立体映像を認識できる。

また、第１フレームの映像信号の表示期間と第２フレームの映像信号の表示期間との間に黒表示期間を設けることで、視聴者が第１フレームの映像と第２フレームの映像とを混同して認識しないように構成されている。

ここで、図１８は、特許文献１に記載の表示装置における画像表示の走査タイミングの一例を示す図である。図１８の（ａ）では走査タイミングを示しており、図１８の（ｂ）ではシャッター付き眼鏡の右眼用シャッターのタイミングを示している。また、図１８の（ｃ）ではシャッター付き眼鏡の左眼用シャッターのタイミングを示す図である。

特許文献１に記載の画像表示装置では、図１８の（ｂ）および（ｃ）に示すように、時刻ｔ_８１にシャッター付き眼鏡のシャッター切り替えが開始され、図１８の（ａ）に示すように、時刻ｔ_８１から時刻ｔ_８３にかけて全表示ラインに対する表示データの書き込み走査が行われる。また、時刻ｔ_８３に、全表示ラインが同時に発光を開始する。時刻ｔ_８４には、全表示ラインの発光が停止し、シャッター切り替えと表示データの書き込み走査が開始される。

このような信号制御により、特許文献１に記載の画像表示装置は、最後に書き込み走査が完了する表示ライン（第１０８０ライン）の書き込み走査完了のタイミング（例えば、時刻ｔ_８３および時刻ｔ_８６）に、全ての表示ラインで同時に発光を開始することができる。

国際公開２０１０−０８２４７９号公報

しかしながら、特許文献１に記載の画像表示装置では、次のような課題がある。

特許文献１に記載の画像表示装置は、立体映像表示時に、走査線駆動回路への書き込み速度を２倍（２倍速）とした上で、一括点灯を行う駆動方法である。そして、この駆動方法では、２倍の書き込み速度に対応する高速動作対応のシフトレジスタが必要である。しかし、このような高速動作に対応するシフトレジスタを実現するのが難しく、コストがかかる。さらに、画素書き込みを実現するのが困難であるという課題もある。

本発明は上述の問題に鑑みてなされたものであり、書き込み速度が１倍のままでも従来と同等の発光期間を確保し３Ｄ映像表示を可能とする表示装置およびその駆動方法を提供することを目的とする。

上記目的を達成するために、本発明の表示装置は、行列状に配置された複数の発光画素を備える表示装置の駆動方法であって、前記複数の発光画素はそれぞれ、発光する発光期間と発光しない非発光期間とを有し、前記複数の発光画素の行のうち２つの行毎の発光画素に、２つの行毎の順で同時に黒信号電圧を印加することで、前記２つの行毎の発光画素の非発光期間を同時に開始するとともに、前記２つの行毎の発光画素の一方には、当該一方に対応するデータ信号電圧を書き込み、前記２つの行毎の発光画素の他方に、当該他方に対応するデータ信号電圧を書き込むとともに、前記２つの行毎の発光画素にそれぞれ書き込まれたデータ信号電圧に基づき、前記２つの行毎の発光画素を同時に発光させることで、前記２つの行毎の発光画素の発光期間を同時に開始する。

本発明によれば、書き込み速度が１倍のままでも従来と同等の発光期間を確保し３Ｄ映像表示を可能とする表示装置およびその駆動方法を実現することができる。

図１は、本発明の実施の形態１に係る表示装置の機能ブロック図の一例である。 図２は、本発明の実施の形態１に係る表示装置の有する発光画素の回路構成を示す図である。 図３は、図２に示す画素回路の２Ｄ駆動時の動作概要を説明するためのタイミングチャートである。 図４は、図２に示す画素回路６０を用いた表示装置の２Ｄ駆動時の動作の一例を説明するためのタイミングチャートである。 図５は、図４に示す２Ｄ駆動時の発光パターンの一例を示す図である。 図６は、本発明の実施の形態１に係る表示装置の３Ｄ駆動時の動作の一例を説明するためのタイミングチャートである。 図７は、本発明の実施の形態１に係る表示装置の３Ｄ駆動時の発光パターンの一例を示す図である。 図８は、本発明の実施の形態１に係る走査線駆動回路を構成するゲートドライバの一例を示す図である。 図９は、本発明の実施の形態１の変形例に係る表示装置の３Ｄ駆動時の発光パターンの例を示す図である。 図１０は、本発明の実施の形態２に係る表示装置の３Ｄ駆動時の動作の一例を示すタイミングチャートである。 図１１は、本発明の実施の形態２に係る表示装置の３Ｄ駆動時の発光パターンの一例を示す図である。 図１２は、本発明の実施の形態２に係る走査線駆動回路を構成するゲートドライバと、その３Ｄ駆動波形の一例を示す図である。 図１３は、本発明の実施の形態２に係る走査線駆動回路を構成するゲートドライバと、その２Ｄ駆動波形の一例を示す図である。 図１４は、本発明の実施の形態３に係る表示装置の３Ｄ駆動時の発光パターンの一例を示す図である。 図１５は、本発明の実施の形態３に係る走査線駆動回路を構成するゲートドライバのパルス伝播方向を説明するための図である。 図１６は、本発明の実施の形態３に係る表示装置の３Ｄ駆動時の発光パターンの別の一例を示す図である。 図１７は、本発明の表示装置を内蔵した薄型フラットＴＶの外観図である。 図１８は、特許文献１に記載の表示装置における画像表示の走査タイミングの一例を示す図である。

本発明に係る表示装置の駆動方法の一態様は、行列状に配置された複数の発光画素を備える表示装置の駆動方法であって、前記複数の発光画素はそれぞれ、発光する発光期間と発光しない非発光期間とを有し、前記複数の発光画素の行のうち２つの行毎の発光画素に、２つの行毎の順で同時に黒信号電圧を印加することで、前記２つの行毎の発光画素の非発光期間を同時に開始するとともに、前記２つの行毎の発光画素の一方には、当該一方に対応するデータ信号電圧を書き込み、前記２つの行毎の発光画素の他方に、当該他方に対応するデータ信号電圧を書き込むとともに、前記２つの行毎の発光画素にそれぞれ書き込まれたデータ信号電圧に基づき、前記２つの行毎の発光画素を同時に発光させることで、前記２つの行毎の発光画素の発光期間を同時に開始する。

また、前記複数の発光画素はそれぞれ、発光期間と非発光期間とで１フレーム期間を構成し、前記複数の発光画素すべての１フレーム期間における発光期間を実施することで、立体視画像を構成する右眼用の画像および左眼用の画像の一方を表示し、当該１フレーム期間に続く次の１フレーム期間における発光期間を実施することで、前記右眼用の画像および左眼用の画像の他方を表示することにより、前記右眼用の画像および前記左眼用の画像を順次目視可能とする眼鏡を介してユーザに立体映像を視認させるとしてもよい。

ここで、前記２つの行毎の発光画素のうちの一方は、前記複数の発光画素の行の奇数行および偶数行の一方に属し、前記２つの行毎の発光画素のうちの他方は、前記複数の発光画素の行の奇数行および偶数行の他方に属するとしてもよい。

また、前記２つの行毎の発光画素のうちの一方は、前記複数の発光画素の上半分領域および下半分領域のうちの一方に属し、前記２つの行毎の発光画素のうちの他方は、前記複数の発光画素の上半分領域および下半分領域の他方に属するとしてもよい。

また、本発明に係る表示装置の一態様は、行列状に配置され、それぞれ発光する発光期間と発光しない非発光期間とを有する複数の発光画素と、前記複数の発光画素の行のうち２つ行毎の発光画素に、２つの行毎の順で同時に黒信号電圧を印加することで、前記２つの行毎の発光画素の非発光期間を同時に開始するとともに、前記２つの行毎の発光画素の一方には当該一方に対応するデータ信号電圧を書き込み、前記２つの行毎の発光画素の他方には当該他方に対応するデータ信号電圧を書き込むとともに、前記２つの行毎の発光画素にそれぞれ書き込まれたデータ信号電圧に基づき、前記２つの行毎の発光画素を同時に発光させることで、前記２つの行毎の発光画素の発光期間を同時に開始する制御部とを備える。

ここで、前記複数の発光画素の各々は、少なくとも、発光素子と、電圧を保持するための蓄積容量と、前記黒信号電圧を供給する第１電源線と前記蓄積容量の第１電極との導通および非導通を切り換える第１スイッチと、データ信号電圧を供給するための信号線と前記蓄積容量の第２電極との導通および非導通を切り換える第２スイッチと、前記蓄積容量の第２電極と前記駆動トランジスタのソース電極との導通および非導通を切り換える第３スイッチと、ゲート電極が前記蓄積容量の第１電極と導通しており、前記蓄積容量の第２電極に保持されたデータ信号電圧がソース電極と導通した場合に、当該データ信号電圧に応じた電流を前記発光素子に流すことにより前記発光素子を発光させる駆動トランジスタとを備え、前記第１スイッチと前記第２スイッチとの導通および非導通は、同期して切り換えられるとしてもよい。

（実施の形態１）
以下、本発明に係る表示装置およびその駆動方法について、実施の形態に基づいて説明するが、本発明は、請求の範囲の記載に基づいて特定される。よって、以下の実施の形態における構成要素のうち、請求項に記載されていない構成要素は、本発明の課題を達成するのに必ずしも必要ではないが、より好ましい形態を構成するものとして説明される。なお、各図は、模式図であり、必ずしも厳密に図示したものではない。

本実施の形態において、本発明に係る表示装置は、画像表示の切り替えと同期して左右の眼の視界を交互に遮蔽するシャッター付き眼鏡と共に使用される立体視画像表示装置に適用した例である。以下、本発明に係る表示装置は、有機ＥＬ（Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ）素子を発光素子として用いる場合の例について説明する。

図１は、本発明の実施の形態１に係る表示装置の機能ブロック図の一例である。

図１に示す表示装置１は、表示パネル制御回路２と、走査線駆動回路３と、データ線駆動回路５と、表示パネル６と、シャッター制御回路７と、シャッター付き眼鏡８とを備える。

表示パネル６は、例えば有機ＥＬパネルである。また、表示パネル６は、互いに平行に配置されたＮ（例えばＮ＝１０８０）本の走査線と、Ｎ本のマージ線と、これらの走査線、マージ線に対して直交して配置されたＭ本のソース信号線を有する（図示せず）。さらに、表示パネル６は、ソース信号線と走査線との各交点に、薄膜トランジスタおよびＥＬ素子から構成される画素回路（図示せず）を有する。以下、同一の走査線に対応して配置された画素回路を、適宜、「表示ライン」という。すなわち、表示パネル６は、Ｍ個のＥＬ素子を有する表示ラインをＮ本並べた構成となっている。

表示パネル制御回路２は、本発明の制御部に相当する。表示パネル制御回路２は、行列状に配置され、それぞれ発光する発光期間と発光しない非発光期間とを有する複数の発光画素（画素回路）の行のうち２つ行毎の発光画素（画素回路）に、２つの行毎の順で同時に黒信号電圧を印加することにより、２つの行毎の発光画素（画素回路）の非発光期間を同時に開始する。それとともに（非発光期間の開始時に）、２つの行毎の発光画素（画素回路）の一方には当該一方に対応するデータ信号電圧を書き込む。表示パネル制御回路２は、黒信号電圧を印加後、２つの行毎の発光画素（画素回路）の他方には当該他方に対応するデータ信号電圧を書き込み、当該対応するデータ信号電圧の書き込みの終了後に非発光期間を終了させる。そして、表示パネル制御回路２は、非発光期間の終了とともに、２つの行毎の発光画素（画素回路）にそれぞれ書き込まれたデータ信号電圧に基づき、２つの行毎の発光画素（画素回路）を同時に発光させる。それにより、表示パネル制御回路２は、２つの行毎の発光画素（画素回路）の発光期間を同時に開始する。

具体的には、表示パネル制御回路２は、表示データ信号Ｓ１に基づいてデータ線駆動回路５を制御するための制御信号Ｓ２を生成し、生成した制御信号Ｓ２をデータ線駆動回路５へ出力する。また、表示パネル制御回路２は、入力される同期信号に基づいて走査線駆動回路３を制御するための制御信号Ｓ３を生成する。そして、表示パネル制御回路２は、生成した制御信号Ｓ３を走査線駆動回路３へ出力する。

ここで、表示データ信号Ｓ１は、映像信号、垂直同期信号、および水平同期信号を含む表示データを示す信号である。映像信号は、フレームごとに左眼用画像の階調情報である各画素値および右眼用画像の階調情報である各画素値を指定する信号である。垂直同期信号は、画面に対する垂直方向の処理のタイミングについて同期を取るための信号であり、ここでは、フレームごとの左眼用画像および右眼用画像のそれぞれの処理タイミングの基準となる信号である。水平同期信号は、画面に対する水平方向の処理のタイミングについて同期を取るための信号であり、ここでは、表示ラインごとの処理タイミングの基準となる信号である。

また、制御信号Ｓ２は、映像信号および水平同期信号を含む。制御信号Ｓ３は、垂直同期信号および水平同期信号をそれぞれ含む。

データ線駆動回路５は、表示パネル制御回路２で生成された制御信号Ｓ２に基づいて、表示パネル６のソース信号線を駆動する。より具体的には、データ線駆動回路５は、映像信号および水平同期信号に基づいて、各画素回路にソース信号を出力する。

走査線駆動回路３は、表示パネル制御回路２で生成された制御信号Ｓ３に基づいて、表示パネル６の走査線を駆動する。より具体的には、走査線駆動回路３は、垂直同期信号および水平同期信号に基づいて、各画素回路に走査信号、マージ信号を、少なくとも表示ライン単位で出力する。

シャッター制御回路７は、表示データ信号Ｓ１に基づいて、シャッター付き眼鏡８に対してシャッター切り替えを指示するためのシャッター制御信号Ｓ４を生成する。そして、シャッター制御回路７は、例えば赤外線通信により、生成したシャッター制御信号Ｓ４をシャッター付き眼鏡８へ送信する。換言すると、シャッター制御回路７は、左右の目の視界を交互に遮蔽することが可能な眼鏡の、遮蔽状態の切り替えタイミングを制御する遮蔽タイミング制御手段である。

シャッター付き眼鏡８は、例えば、液晶シャッターを両眼のレンズ部分に配置した眼鏡である。すなわち、シャッター付き眼鏡８は、シャッター制御信号Ｓ４に応じて左右のレンズの遮蔽状態を切り替えることにより、表示パネル６が表示する映像を、左右の目に対して交互に入力させる。

以上のように、表示装置１は構成される。

なお、表示装置１は、例えば、図示しないが、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）、制御プログラムを格納したＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）などの記憶媒体、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）などの作業用メモリ、および通信回路を有するとしてもよい。例えば、表示データ信号Ｓ１は、例えば、ＣＰＵが制御プログラムを実行することにより生成される。

図２は、本発明の実施の形態１に係る表示装置の有する発光画素の回路構成を示す図である。

図２に示す画素回路６０は、表示パネル６が有する一画素であり、データ線６８を介して供給されたデータ信号電圧（データ信号）により発光する機能を有する。

画素回路６０は、本発明の発光画素に相当し、行列状に配置されている。画素回路６０は、駆動トランジスタ６１と、スイッチ６２ａと、スイッチ６２ｂと、スイッチ６２ｃと、蓄積容量６３と、ＥＬ素子６４とを備えている。また、画素回路６０には、データ信号電圧を供給するためのデータ線６８と、駆動トランジスタ６１のドレイン電極の電位を決定するための高電圧側電源線であるＥＬアノード電源線６６と、ＥＬ素子６４の第２電極に接続された低電圧側電源線であるＥＬカソード電源線６７と、走査線６９ａと、マージ線６９ｂと、蓄積容量６３の第１電極の電圧値を規定する基準電圧（黒信号電圧）を供給する基準電圧電源線６５とが接続されている。

ＥＬ素子６４は、本発明の発光素子に相当し、行列状に配置され、それぞれ発光する発光期間と発光しない非発光期間とを有する。ＥＬ素子６４は、駆動トランジスタ６１の駆動電流により発光する。ＥＬ素子６４は、例えば有機ＥＬ素子である。ＥＬ素子６４は、カソード（第２電極）が、ＥＬカソード電源線６７に接続され、アノード（第１電極）が、駆動トランジスタ６１のソース（ソース電極）に接続されている。ここで、ＥＬカソード電源線６７に供給されている電圧はＶｓであり、例えば０（ｖ）である。

駆動トランジスタ６１は、ＥＬ素子６４への電流の供給を制御する電圧駆動の駆動素子であり、ＥＬ素子６４に電流を流すことでＥＬ素子６４を発光させる。具体的には、駆動トランジスタ６１は、ゲート電極が蓄積容量６３の第１電極と導通しており、蓄積容量６３の第２電極に保持されたデータ信号電圧がソース電極と導通した場合に、当該データ信号電圧に応じた電流をＥＬ素子６４に流すことによりＥＬ素子６４を発光させる。駆動トランジスタ６１は、ゲート（ゲート電極）が、スイッチ６２ｃおよびスイッチ６２ｂを介してデータ線６８に接続され、ソース（ソース電極）がＥＬ素子６４のアノード（第１電極）に接続され、ドレイン（ドレイン電極）が、ＥＬアノード電源線６６に接続されている。ここで、ＥＬアノード電源線６６に供給されている電圧はＶｄｄであり、例えば２０Ｖである。これにより、駆動トランジスタ６１は、ゲート電極に供給されたデータ信号電圧（データ信号）を、そのデータ信号電圧（データ信号）に対応した信号電流に変換し、変換された信号電流をＥＬ素子６４に供給する。

蓄積容量６３は、駆動トランジスタ６１の流す電流量を決める電圧を保持する。具体的には、蓄積容量６３の第２電極（節点Ｂ側の電極）は、駆動トランジスタ６１のソース（ＥＬカソード電源線６７側）とＥＬ素子６４のアノード（第１電極）との間に、スイッチ６２ｃを介して接続されている。蓄積容量６３の第１電極（節点Ａ側の電極）は、駆動トランジスタ６１のゲートに接続されている。また、蓄積容量６３の第１電極は、基準電圧電源線６５とスイッチ６２ａを介して接続されている。

蓄積容量６３は、例えば、スイッチ６２ａがオフ状態となった後も、印加された基準電圧（黒信号電圧）を維持し、継続して駆動トランジスタ６１のゲートにその基準電圧（黒信号電圧）を供給する。また、蓄積容量６３は、スイッチ６２ｂがオン状態になった場合に、第２電極にデータ信号電圧が印加され、スイッチ６２ｂがオフ状態になった後、そのデータ信号電圧を第２電極に保持する。そして、蓄積容量６３は、スイッチ６２ｃがオン状態になった場合に、第２電極に保持しているデータ信号電圧を駆動トランジスタ６１のソースに印加する。それにより、駆動トランジスタ６１にＥＬ素子６４へ駆動電流を供給させる。なお、蓄積容量６３は、データ信号電圧を、そのデータ信号電圧に静電容量を積算した電荷で保持する。

スイッチ６２ａは、本発明における第１スイッチに相当し、基準電圧（黒信号電圧）を供給する基準電圧電源線６５（第１電源線）と蓄積容量６３の第１電極との導通および非導通を切り換える。具体的には、スイッチ６２ａは、ドレインおよびソースの一方の端子が基準電圧電源線６５に接続され、ドレインおよびソースの他方の端子が蓄積容量６３の第１電極に接続され、ゲートが走査線６９ａに接続されているスイッチングトランジスタである。換言すると、スイッチ６２ａは、蓄積容量６３の第１電極（駆動トランジスタ６１のゲート）に対して黒信号電圧（基準電圧）を与える機能を有する。

スイッチ６２ｂは、本発明における第２スイッチに相当し、データ信号電圧を供給するための信号線と蓄積容量６３の第２電極との導通および非導通を切り換える。具体的には、スイッチ６２ｂは、ドレインおよびソースの一方の端子がデータ線６８に接続され、ドレインおよびソースの他方の端子が蓄積容量６３の第２電極に接続され、ゲートが走査線６９ａに接続されているスイッチングトランジスタである。換言すると、スイッチ６２ｂは、データ線６８を介して供給された映像信号電圧（映像信号）に応じたデータ信号電圧（データ信号）を蓄積容量６３の第２電極に書き込むための機能を有する。このように、スイッチ６２ａとスイッチ６２ｂのゲートは共に走査線６９ａに接続されている。

スイッチ６２ｃは、本発明における第３スイッチに相当し、蓄積容量６３の第２電極と駆動トランジスタ６１のソースとの導通および非導通を切り換える。具体的には、スイッチ６２ｃは、ドレインおよびソースの一方の端子が駆動トランジスタ６１のソースに接続され、ドレインおよびソースの他方の端子が蓄積容量６３の第２電極に接続され、ゲートがマージ線６９ｂに接続されているトランジスタである。換言すると、スイッチ６２ｃは、蓄積容量６３の第２電極にデータ信号電圧を書き込む書き込み期間において蓄積容量６３の第２電極と駆動トランジスタ６１とを切り離す機能を有する。

以上のように画素回路６０は構成されている。

なお、画素回路６０を構成するスイッチ６２ａ〜スイッチ６２ｃはｎ型ＴＦＴとして、以下では説明を行うが、それに限られない。スイッチ６２ａ〜スイッチ６２ｃは、ｐ型ＴＦＴであってもよい。その場合、走査線６９ａに入力されるゲート信号の極性を反転させるだけで同様に実施が可能である。

また、基準電圧電源線６５、ＥＬアノード電源線６６およびＥＬカソード電源線６７の電圧は次のように設定されている。

（ＥＬアノード電源線６６の電圧）−（ＥＬカソード電源線６７の電圧）＞（ＥＬ素子６４の最大階調表示時に必要な電圧）＋（駆動トランジスタ６１が飽和領域で動作するために必要なドレイン・ソース間電圧）

また、（基準電圧電源線６５の電圧）−（ＥＬカソード電源線６７の電圧）＜（駆動トランジスタ６１の閾値電圧）＋（ＥＬ素子６４の閾値電圧）

次に、図２に示す画素回路の動作の概要（２Ｄ動作時）について説明する。図３は、図２に示す画素回路の２Ｄ駆動時の動作概要を説明するためのタイミングチャートである。

表示パネル制御回路２は、複数の画素回路６０のそれぞれにおいて、１フレーム期間内に、映像信号に対応したデータ信号電圧（データ信号）を蓄積容量６３に書き込む動作、および、蓄積容量６３に書き込まれた電圧に基づきＥＬ素子６４を発光させる動作を行う。ここで、映像信号に対応したデータ信号電圧を蓄積容量６３に書き込む期間を書き込み期間Ｔ１とする。また、蓄積容量６３に書き込まれた電圧に基づきＥＬ素子６４を発光させる期間を点灯期間Ｔ３（発光期間）とする。また、書き込み期間（Ｔ１）後、点灯期間（Ｔ３）までの間を非点灯期間Ｔ２とする。

（書込み期間Ｔ１）
書き込み期間Ｔ１において、データ線駆動回路５は、例えば表示階調に対応する階調電圧などのデータ信号電圧（例えばＤ１）を、データ線６８を介して画素回路６０に書き込む。このとき、走査線駆動回路３は、走査線６９ａに印加する走査信号をハイレベルにすることで、スイッチ６２ａおよびスイッチ６２ｂを導通状態にする。これにより蓄積容量６３の両端において、節点Ａには基準電圧電源線６５により基準電圧が印加され、節点Ｂにはデータ線６８から入力されるデータ信号電圧Ｄ１が印加される。

また、走査線駆動回路３は、書き込み期間Ｔ１において、マージ線６９ｂに印加するマージ信号をローレベルにすることで、スイッチ６２ｃを非導通状態にしている。これは、データ線６８を介して節点Ｂにデータ信号電圧Ｄ１を書き込みやすくすることと、ＥＬ素子６４にデータ線６８を介して供給されるデータ信号電圧Ｄ１による電流が流れないようにするためである。

（非点灯期間Ｔ２）
走査線駆動回路３は、非点灯期間Ｔ２を必要に応じて挿入する。例えば、走査線駆動回路３は、黒挿入期間として機能する非点灯期間Ｔ２が必要でない場合には、非点灯期間Ｔ２を挿入しなくてもよい。

非点灯期間Ｔ２において、走査線駆動回路３は、走査線６９ａに印加する走査信号をローレベルにする。それにより走査線駆動回路３は、スイッチ６２ａおよびスイッチ６２ｂを非導通状態にする。また、走査線駆動回路３は、非点灯期間Ｔ２においても、マージ線６９ｂに印加するマージ信号をローレベルに維持する。つまり、走査線駆動回路３は、非点灯期間Ｔ２において、スイッチ６２ｃを非導通状態に維持する。

換言すると、書込み期間Ｔ１が終了後、節点Ａには基準電圧（黒信号電圧）が印加されている。そして、走査線駆動回路３によりスイッチ６２ａおよびスイッチ６２ｂが非導通状態となり、節点Ａの基準電圧（黒信号電圧）は保持されたままとなる。

そのため、駆動トランジスタ６１のソースゲート間電圧は基準電圧電源線６５の基準電圧（黒信号電圧）とＥＬカソード電源１７の電圧との電位差よりもＥＬ素子６４に印加される電圧の分低くなる。つまり、駆動トランジスタ６１のソースゲート間電圧は、少なくとも駆動トランジスタ６１の閾値電圧以下の電圧しか印加されない。

したがって、駆動トランジスタ６１にはドレイン電流が流れず、ＥＬ素子６４にも電流が流れない。このようにして、表示パネル制御回路２は、画素回路６０を非点灯期間Ｔ２として動作させる。

なお、この非点灯期間Ｔ２として動作するためには、スイッチ６２ａにより節点Ａの電圧が基準電圧電源線６５の基準電圧となっていればよい。すなわち、節点Ｂの電圧は何であってもよい。

（点灯期間Ｔ３）
点灯期間Ｔ３において、走査線駆動回路３は、走査線６９ａに印加する走査信号はローレベルに維持する。すなわち、走査線駆動回路３は、スイッチ６２ａおよびスイッチ６２ｂを非導通状態のままで維持する。一方、走査線駆動回路３は、点灯期間Ｔ３において、マージ線６９ｂに印加するマージ信号をハイレベルにする。それにより、走査線駆動回路３は、スイッチ６２ｃを導通状態にする。

換言すると、点灯期間Ｔ３において、走査線駆動回路３は、マージ線６９ｂのマージ信号をハイレベルにすることでスイッチ６２ｃを導通状態にする。それにより、節点Ｂのデータ信号電圧（Ｄ１）が駆動トランジスタ６１のソースに印加され、駆動トランジスタ６１のソースゲート間電圧は蓄積容量６３に印加された電圧となる。つまり、蓄積容量６３の電圧に応じて駆動トランジスタ６１にドレイン電流が流れる。ドレイン電流はＥＬ素子６４に入力され、ＥＬ素子６４が発光する。このとき、駆動トランジスタ６１のソース電位、節点Ｂ、節点Ａの電圧は、ＥＬ素子６４の電流−電圧特性に基づき上昇する。

このようにして、駆動トランジスタ６１は、書込み期間Ｔ１に書き込まれたデータ信号電圧（Ｄ１）に基づいてドレイン電流をＥＬ素子６４に供給し、ＥＬ素子６４を発光させる。換言すると、ＥＬ素子６４に必要な電圧は、ブートストラップ動作により節点Ａ、節点Ｂの変化により確保される。

以上のようにして、表示パネル制御回路２は、画素回路６０に対して、上述した書込み期間Ｔ１、非点灯期間Ｔ２および点灯期間Ｔ３を実施することで、画素回路６０に階調表示をさせることができる。

なお、上記では、説明を簡便にするため１画素の動作について説明を行った。次に、表示画面全体（表示パネル６全体）における画素回路６０の動作について説明する。

まず、図２に示す画素回路６０を用いて、従来の方法で２Ｄ駆動させた場合の動作の詳細について説明する。

図４は、図２に示す画素回路６０を用いた表示装置の２Ｄ駆動時の動作の一例を説明するためのタイミングチャートである。図５は、図４に示す２Ｄ駆動時の発光パターンの一例を示す図である。

図４において、横軸は時間を表している。また横軸方向には、表示パネル６を構成するｎ行の画素回路６０のうち対応する行の画素回路６０に対する走査線６９ａ（走査線６９ａ［１］〜走査線６９ａ［ｎ］）、マージ線６９ｂ（マージ線６９ｂ［１］〜マージ線６９ｂ［ｎ］）に発生する電圧の波形図が示されている。また、図４には、データ線６８を介して、表示パネル６に印加されるデータ信号電圧（Ｄ１〜）が示されている。一方、図５において、横軸は時間を表している。また、縦軸には、表示行すなわち表示パネル６を構成するｎ行の画素回路６０のうち対応する行の画素回路６０が示されている。図５では、２Ｄ駆動の時に１フレーム期間走査した際の発光パターンが示されている。なお、図５に示す非発光とは、対応する行の画素回路６０が非発光であることを示しており、上記の書き込み期間Ｔ１と非点灯期間Ｔ２とを加えた期間に相当する。また、図５に示す発光とは、対応する行の画素回路６０が発光していることを示しており、上記の点灯期間Ｔ３（発光期間）に相当する。

図４に示すように、表示パネル制御回路２は、表示パネル６を構成するｎ行の画素回路６０に対して線順次走査を行う。

具体的には、１フレーム期間内にける時刻ｔ_０〜時刻ｔ_１において、表示パネル制御回路２は、１行目の画素回路６０に対して書込み期間Ｔ１を実施する。次に、時刻ｔ_２〜時刻ｔ_４において、表示パネル制御回路２は、１行目の画素回路６０に対して非点灯期間Ｔ２を実施する。最後に、時刻ｔ_４〜時刻ｔ_１５において、表示パネル制御回路２は、１行目の画素回路６０に対して点灯期間Ｔ３を実施する。

また、１フレーム期間内にける時刻ｔ_２〜時刻ｔ_３において、表示パネル制御回路２は、２行目の画素回路６０に対して書込み期間Ｔ１を実施する。次に、時刻ｔ_２〜時刻ｔ_５において、表示パネル制御回路２は、２行目の画素回路６０に対して非点灯期間Ｔ２を実施する。最後に、時刻ｔ_５において、表示パネル制御回路２は、１行目の画素回路６０に対して点灯期間Ｔ３を開始する。

同様にして、表示パネル制御回路２は、表示パネル６を構成する３行目以降の画素回路６０に対して線順次走査を行う。なお、上述したように、対応する行の画素回路６０の書き込み期間Ｔ１において、走査信号（走査線６９ａ［ｎ］）をハイレベルにするタイミングとマージ信号（マージ線６９ｂ［ｎ］）をローレベルにするタイミングは同期している。

このようにして、表示パネル制御回路２は、表示パネル６を構成するｎ行の画素回路６０に対して線順次走査を行う。つまり、表示パネル制御回路２は、表示パネル６を構成するｎ行の画素回路６０の表示行ごとに、書込み期間Ｔ１、非点灯期間Ｔ２および点灯期間Ｔ３を実施する。それにより、図５のような発光パターンを得る。

なお、図５のような発光パターンを示す走査方法のままでは、立体表示（３Ｄ表示）を行うことはできない。３Ｄ表示を行う場合においては、左眼用表示パターンの発光と、右眼用表示パターンの発光を交互に行い、めがね等によって、交互に人間の目に視認させる必要がある。

以下、３Ｄ表示を行うための特徴的な走査方法（駆動方法）について具体的に説明する。

図６は、本発明の実施の形態１に係る表示装置の３Ｄ駆動時の動作の一例を説明するためのタイミングチャートである。図７は、本発明の実施の形態１に係る表示装置の３Ｄ駆動時の発光パターンの一例を示す図である。ここで、図６に示す縦軸および横軸は図４と同様のため説明を省略する。同様に、図７に示す縦軸および横軸は図５と同様のため説明を省略する。図６および図７では、表示パネル６（画面）を２分割し、それぞれのブロックで上の行から順に走査を実施する場合の例として、表示パネル６（画面）の上下を２分割し、それぞれのブロック（上半分の画面および下半分の画面）で上の行から順に走査を実施する場合の例を示している。

本実施の形態のおける特徴的な走査方法（駆動方法）は、図２に示す画素回路６０の構成により実現できる。すなわち、まず、走査線駆動回路３に、表示パネル６を構成するｎ行の画素回路６０（以下、表示行とも記載）のうち、対応するデータ信号電圧が入力される行の画素回路６０とともに、その行とは異なる行を同時に走査（走査信号をハイレベルに）させる。そして、表示行のうちの上記異なる行に、対応するデータ信号電圧が入力される際、走査線駆動回路３に上記異なる行を再度走査（走査信号をハイレベルに）させる。つまり、本実施の形態では、１〜ｎ／２行目の画素回路６０（上半分の表示行）に対しては、データ信号電圧が入力される行に対応させて１回のみの走査を行う。一方、ｎ／２＋１行目〜ｎ行目の画素回路６０（下半分の表示行）に対しては、１〜ｎ／２行目の画素回路６０（上半分の表示行）に走査されるとき、および、データ信号電圧が入力されるとき（データ信号電圧が入力される行に対応させて）の２回の走査を行う。

このように、表示行のうちの下半分の行において、走査線６９ａを１フレーム期間中に２回走査するようにすることにより、映像書込みを行う前に非発光５３状態を実現し、発光期間の位相をずらすことができる。

以下、図６を用いて、より具体的に説明する。

まず、１フレーム期間内にける時刻ｔ_２０〜時刻ｔ_２１において、表示パネル制御回路２は、１行目の画素回路６０に対して書込み期間Ｔ１を実施し、ｎ／２＋１行目の画素回路６０に対して書込み期間Ｔ１の一部を実施する。

すなわち、データ線駆動回路５は、例えば表示階調に対応する階調電圧などのデータ信号電圧（例えばＤ１）を、データ線６８を介して１行目の画素回路６０に書き込む。

このとき、走査線駆動回路３は、１行目の画素回路６０に対応する走査線６９ａに印加する走査信号をハイレベルにすることで、スイッチ６２ａおよびスイッチ６２ｂを導通状態にする。これにより、１行目の画素回路６０における蓄積容量６３の両端において、節点Ａ（第１電極）には基準電圧電源線６５により基準電圧（黒信号電圧）が印加され、節点Ｂ（第２電極）にはデータ線６８から入力されるデータ信号電圧（Ｄ１）が印加される。また、走査線駆動回路３は、時刻ｔ_２０において、１行目の画素回路６０に対応するマージ線６９ｂに印加するマージ信号をローレベルにすることで、１行目の画素回路６０におけるスイッチ６２ｃを非導通状態にしている。これは、１行目の画素回路６０に対応するデータ線６８を介して節点Ｂにデータ信号電圧（Ｄ１）を書き込みやすくすることと、ＥＬ素子６４にデータ線６８を介して供給されるデータ信号電圧（Ｄ１）による電流が流れないようにするためである。

ここで、１行目の画素回路６０における節点Ａに基準電圧（黒信号電圧）が印加されることは、１行目の画素回路６０における駆動トランジスタ６１のゲートに基準電圧（黒信号電圧）が印加されることである。それにより、駆動トランジスタ６１のゲートに残存する電圧をリセットすることができるとともに、ＥＬ素子６４の発光は完全停止する。つまり、１行目の画素回路６０における駆動トランジスタ６１のゲートに基準電圧（黒信号電圧）が印加されることは、ＥＬ素子を黒表示することに相当する。そのため、１行目の画素回路６０における駆動トランジスタ６１のゲートに基準電圧（黒信号電圧）が印加されることを、以下黒書き込み（または黒挿入）という。

一方、１行目の画素回路６０における節点Ｂにはデータ線６８から入力されるデータ信号電圧（Ｄ１）が印加される。したがって、図２に示す画素回路６０の構成を用いると、１行目の画素回路６０では、節点Ａ点には基準電圧（黒信号電圧）が印加されるので黒書き込みを実施できる。また同時に、節点Ｂ点には、データ信号電圧（Ｄ１）が印加されることになる。つまり、１行目の画素回路では、時刻ｔ_２０〜時刻ｔ_２１に黒書き込みおよびデータ信号電圧（Ｄ１）の書き込み（映像書き込み）を同時に行う。

また、時刻ｔ_２０〜時刻ｔ_２１において、ｎ／２＋１行目の画素回路６０に対して書込み期間Ｔ１の一部を実施する。すなわち、走査線駆動回路３は、ｎ／２＋１行目の画素回路６０に対応する走査線６９ａに印加する走査信号をハイレベルにすることで、ｎ／２＋１行目の画素回路６０におけるスイッチ６２ａおよびスイッチ６２ｂを導通状態にする。また、走査線駆動回路３は、時刻ｔ_２０において、ｎ／２＋１行目の画素回路６０に対応するマージ線６９ｂに印加するマージ信号をローレベルにすることで、ｎ／２＋１行目の画素回路６０におけるスイッチ６２ｃを非導通状態にしている。これにより、ｎ／２＋１行目の画素回路６０において、節点Ａには基準電圧電源線６５により基準電圧（黒信号電圧）が印加されるので、黒書き込みが実施される。

次に、時刻ｔ_２７〜時刻ｔ_２８において、表示パネル制御回路２は、ｎ／２＋１行目の画素回路６０に対して書込み期間Ｔ１の残りの一部を実施する。すなわち、走査線駆動回路３は、ｎ／２＋１行目の画素回路６０に対応する走査線６９ａに印加する走査信号をハイレベルにすることで、ｎ／２＋１行目の画素回路６０におけるスイッチ６２ａおよびスイッチ６２ｂを導通状態にする。なお、走査線駆動回路３は、時刻ｔ_２０以降、時刻ｔ_２７〜時刻ｔ_２８において、ｎ／２＋１行目の画素回路６０に対応するマージ線６９ｂに印加するマージ信号をローレベルに維持している。すなわち、走査線駆動回路３は、時刻ｔ_２０以降、時刻ｔ_２８までにおいて、ｎ／２＋１行目の画素回路６０におけるスイッチ６２ｃを非導通状態にしている。これにより、ｎ／２＋１行目の画素回路６０において、データ信号電圧（Ｄｎ／２＋１）の書き込み（映像書き込み）が行われる。

次に、時刻ｔ_２８〜時刻ｔ_３２において、表示パネル制御回路２は、１行目およびｎ／２＋１行目の画素回路６０に対して点灯期間Ｔ３（すなわち発光期間）を実施する。より具体的には、時刻ｔ_２８〜時刻ｔ_３２において、走査線駆動回路３は、１行目およびｎ／２＋１行目の画素回路６０における走査線６９ａに印加する走査信号はローレベルに維持する。つまり、走査線駆動回路３は、スイッチ６２ａおよびスイッチ６２ｂを非導通状態のままで維持する。一方、走査線駆動回路３は、時刻ｔ_２８〜時刻ｔ_３２において、１行目およびｎ／２＋１行目の画素回路６０におけるマージ線６９ｂに印加するマージ信号（Ｍｅｒｇｅ）をハイレベルにする。それにより、走査線駆動回路３は、１行目およびｎ／２＋１行目の画素回路６０におけるスイッチ６２ｃを導通状態にする。

このようにして、１行目の画素回路６０における節点Ｂの電圧（データ信号電圧（Ｄ１））は１行目の画素回路６０における駆動トランジスタ６１のソースに印加され、駆動トランジスタ６１に蓄積容量６３の電圧に応じてドレイン電流が流れる。ドレイン電流はＥＬ素子６４に入力され、データ信号電圧（Ｄ１）に対応した階調でＥＬ素子６４が発光する。同様に、ｎ／２＋１行目の画素回路６０における節点Ｂの電圧（データ信号電圧（Ｄｎ／２＋１））はｎ／２＋１行目の画素回路６０における駆動トランジスタ６１のソースに印加され、その駆動トランジスタ６１に蓄積容量６３の電圧に応じてドレイン電流が流れる。ドレイン電流はＥＬ素子６４に入力され、データ信号電圧（Ｄｎ／２＋１）に対応した階調でＥＬ素子６４が発光する。

また、表示パネル制御回路２は、表示パネル６を構成する２行目以降およびｎ／２＋２行目以降の画素回路６０に対しても同様に特徴的な駆動（走査および発光）行う。なお、上述したように、黒書き込みと映像書き込みを実施する行の画素回路６０と、それと同時に黒書き込みを実施する行の画素回路６０とでは、黒書き込みを開始する走査信号をハイレベルにする時刻（タイミング）だけでなく、発光を開始するマージ信号をハイレベルにする時刻（タイミング）も同期している。

また、表示パネル制御回路２は、表示パネル６を構成する２行目〜ｎ／２行目の画素回路６０（上半分の表示行）については、時刻ｔ_２３〜時刻ｔ_２４、・・・、時刻ｔ_２５〜時刻ｔ_２６において、線順次走査を行っている。同様に、表示パネル制御回路２は、表示パネル６を構成するｎ／２＋２行目〜ｎ行目の画素回路６０（下半分の表示行）については、黒書き込みを線順次に行った後、映像書き込みを線順次に行う。すなわち、時刻ｔ_２３〜時刻ｔ_２４、・・・、時刻ｔ_２５〜時刻ｔ_２６において黒書き込みを線順次に行い、時刻ｔ_２７〜時刻ｔ_２８、時刻ｔ_２９〜時刻ｔ_３０、・・・、および時刻ｔ_３１〜時刻ｔ_３２において、映像書き込みを線順次に行っている。

以上のようにして、本実施の形態のおける特徴的な走査方法（駆動方法）は行われる。それにより、図７のような発光パターンを得ることができる。

上述したように、図２に示す画素回路６０の構成を用いて、走査線６９ａに印加する走査信号をハイレベル、かつ、マージ線６９ｂに印加するマージ信号をローレベルにする期間を設けることで、マージ線６９ｂがローレベルの間、黒表示を実施することが可能である。このとき、スイッチ６２ｂのゲートがオンしているので、データ線６８から、その画素回路６０に対応しないデータ信号電圧（データ信号）が取り込まれる可能性もある。しかし、スイッチ６２ｃのゲートはオフされているので、節点Ｂに印加される電圧（データ信号電圧）によらず、節点Ａは基準電圧が印加されることになるので、ＥＬ素子６４は黒表示となる。

このように、本実施の形態における特徴的な走査方法（駆動方法）は、画素回路６０の特性すなわち節点Ｂに印加される電圧（データ信号電圧）によらず節点Ａに印加される基準電圧により黒表示できる特性を利用している。

具体的には、下半分の表示行（ｎ／２＋１行目以降）の画素回路６０では、黒書き込みと映像書き込みとを別に実施する。下半分の表示行の画素回路６０では、非発光期間の開始時に走査線６９ａを１回目走査するように駆動させ、対応するデータ信号電圧が入力されるタイミングに合わせて走査線６９ａを２回目走査するように駆動させる。

それにより、図６および図７に示すように、下半分の表示行の画素回路６０では、黒書き込み後、映像書き込みが終了し、マージ線６９ｂにハイレベルのマージ信号が印加されるまでは非発光状態を維持することができる。より具体的には、下半分の表示行の画素回路６０では、マージ線６９ｂにローレベルのマージ信号が印加された状態で走査線６９ａに印加する走査信号をハイレベルにして黒書き込みを行った後に、データ線６８を介してデータ信号電圧が印加され映像書き込みが終了する。その後マージ線６９ｂに印加するマージ信号がハイレベルになるまでは非発光状態を維持する。

一方、上半分の表示行の画素回路６０では、黒書き込みと映像書き込みとを同時に実施する。すなわち、下半分の表示行と対応する上半分の表示行の画素回路６０では、上記の非発光期間の開始時に走査線６９ａを走査するように駆動される。より具体的には、上半分の表示行の画素回路６０では、マージ線６９ｂにローレベルのマージ信号が印加された状態で走査線６９ａに印加する走査信号をハイレベルにして黒書き込みを行うとともに、データ線６８を介してデータ信号電圧が印加され映像書き込みが行われる。そして、マージ線６９ｂに印加するマージ信号がハイレベルになるまでは非発光状態を維持する。

このように、本実施の形態における特徴的な走査方法（駆動方法）は、対応する任意の２行分に対して、非発光期間の開始と同時に走査するように駆動させる。それにより、図７に示すように同一時間軸上では、上半分の表示行の画素回路６０とそれに対応する下半分の表示行の画素回路６０とでは、同時に非発光期間を開始し、同時に非発光期間を終了することができる。

次に、上述したように、同一時間軸上では、上半分の表示行の画素回路６０とそれに対応する下半分の表示行の画素回路６０とで同時に発光期間を開始させる。ここで、上半分の表示行の画素回路６０とそれに対応する下半分の表示行の画素回路６０とには、それぞれ対応する蓄積容量６３に、対応する階調を示すデータ信号電圧が記憶（保持）されていなければならない。上半分の表示行の画素回路６０には、走査線６９ａの走査時とともに、対応したデータ信号電圧が画素回路６０に書き込まれるが、下半分の表示行の画素回路６０は、対応する階調とは異なるデータ信号電圧がそれら画素回路６０に書き込まれる。しかし、上述したように、画素回路６０では、節点Ｂに印加される電圧（データ信号電圧）によらず、節点Ａは基準電圧が印加されることになるので、黒表示を維持することができる。この黒表示を維持している期間（非発光期間）中に、この下半分の表示行の画素回路６０に、図６に示すように再び走査線６９ａを走査し、対応する所望の階調を示すデータ信号電圧を書き込む（映像書き込みを行う）。

そして、その映像書き込みが終了後、上半分の表示行の画素回路６０とそれに対応する下半分の表示行の画素回路６０とにおけるマージ線６９ｂをハイレベルにする。

それにより、図７に示すように同一時間軸上では、上半分の表示行の画素回路６０とそれに対応する下半分の表示行の画素回路６０とでは、同時に発光状態を開始（発光期間を開始）する。

このように、上半分の表示行の画素回路６０と、対応する下半分の表示行の画素回路６０とは、輝度整合を取るために、発光期間の開始のタイミングをそろえている。上半分の表示行の画素回路６０では、すでに映像書き込みがされており、新たに映像書き込みを行う必要がないため、走査線６９ａの２回目の走査は行わない。マージ線６９ｂのマージ信号をハイレベルにする期間を下半分の表示行の画素回路６０と同一の割合にするように設定するだけでよい。

なお、上半分の表示行の画素回路６０とそれに対応する下半分の表示行の画素回路６０とでは、データ線６８からのデータ信号電圧の転送にあわせて、順次行ごとに書き込みから発光までの動作を行う。

以上のようにして、図７に示すような、発光状態と非発光状態を実現できる。すなわち、左眼用映像の発光期間と、右眼用映像の発光期間とにおいて、時間的な重なりがない状態を実現することができる。それにより、シャッター付き眼鏡８の左右の眼鏡の透過率を図７の下段に示すように切り替えることで３Ｄ表示を実現できる。

以上、実施の形態１によれば、書き込み速度が１倍のままでも従来と同等の発光期間を確保し３Ｄ映像表示を可能とする表示装置およびその駆動方法を実現することができる。

具体的には、実施の形態１の駆動方法は、表示パネル６（画面）を２分割し、それぞれのブロックで上の行から順に走査を実施する。

より具体的には、表示装置１は、行列状に配置された複数の発光画素を備え、複数の発光画素はそれぞれ、発光する発光期間と発光しない非発光期間とを有する。表示装置１は、複数の画素回路６０の行のうち２つ行毎の画素回路６０に、２つの行毎の順で同時に黒信号電圧を印加する。それにより、その２つの行毎の画素回路６０を発光させない非発光期間を同時に開始することができる。また、表示装置１は、黒信号電圧の印加（非発光期間の開始）と同時に、その２つの行毎の画素回路６０の一方には当該一方に対応するデータ信号電圧を書き込む。次に、表示装置１は、黒信号電圧を印加後、その２つの行毎の画素回路６０の他方に、当該他方に対応するデータ信号電圧を書き込み、当該対応するデータ信号電圧の書き込みの終了後に、非発光期間を終了する。そして、表示装置１は、上記非発光期間の終了とともに、２つの行毎の画素回路６０にそれぞれ書き込まれたデータ信号電圧に基づき、２つの行の画素回路６０を同時に発光させる。それにより前記２つの行毎の発光画素の発光期間を同時に開始する。ここで、２つの行の画素回路６０のうちの一方は、複数の画素回路６０（表示パネル４）の上半分領域および下半分領域のうちの一方に属している。２つの行の画素回路６０のうちの他方は、複数の画素回路６０（表示パネル４）の上半分領域および下半分領域の他方に属している。

なお、図７では、ゲート信号線のなまり等のない理想的な場面を示している。そのため、図７では、表示装置１は、黒信号電圧を印加後、その２つの行毎の画素回路６０の他方に、当該他方に対応するデータ信号電圧を書き込み、当該対応するデータ信号電圧の書き込みの終了とともに非発光期間を終了している。しかし、実際には、ゲート信号線のなまり等のあるため、ゲート信号線のなまり等で同時ＯＮ（非発光期間の終了と発光期間開始とが同時）となるのを防止するために走査線６９ａおよびマージ線６９ｂともにＯＦＦ期間を設ける。

また、実施の形態１の駆動方法は、表示パネル６（画面）を２分割し、それぞれのブロックで上の行から順に走査を実施するとしたが、それに限らない。それぞれのブロックで下（分割したブロック）の行から順に走査を実施するとしてもよい。

なお、本実施の形態の駆動方法で３Ｄ駆動を行う際の利点としては、走査線駆動回路３を構成するゲートドライバを２つのブロックに分割し、それぞれにスタートパルスを入力できるようにすれば、図６に示す駆動方法を実現できる点である。それにより、ゲートドライバの回路規模を大きくすることなく、実施の形態１の３Ｄ駆動方法を実施することができる。それにより、ゲートドライバを作成するコストはほぼ変わらないという効果を奏する。ここで、走査線駆動回路３を構成するゲートドライバの一例を説明する。

図８は、本発明の実施の形態１に係る走査線駆動回路を構成するゲートドライバの一例を示す図である。すなわち、表示パネル６の内部に走査線駆動回路３ａと走査線駆動回路３ｂとが構成されている。走査線駆動回路３ａは、ゲートドライバ３１とゲートドライバ３２とで構成され、走査線駆動回路３ｂは、ゲートドライバ３３とゲートドライバ３４とで構成される。

図８に示すように、表示パネル６上にゲートドライバ回路（ゲートドライバ３１〜ゲートドライバ３４）を形成した場合には、表示パネル６の額縁を広げることなく、回路を形成できる。それにより、狭額縁な表示装置を実現することが可能となるという効果を奏する。

なお、本実施の形態における特徴的な走査方法（駆動方法）は、３Ｄ駆動の場合に用いることに限られない。２Ｄ駆動の場合にも用いることができる。具体的には、図８に示すゲートドライバ回路を用いて２Ｄ駆動を行う場合、ゲートドライバ３１とゲートドライバ３２とそれぞれに対して同時にスタートパルスを入力しないで、ゲートドライバ３１のパルス伝播終了時にゲートドライバ３２にスタートパルスを入力すればよい。つまり、２Ｄ駆動を行う場合には、３Ｄ駆動を行う場合から入力信号パターンを変えるだけで共通の回路で２Ｄ表示も実現できる。

また、本実施の形態における特徴的な走査方法（駆動方法）は、３Ｄ駆動の場合に用いるとして、２Ｄ駆動時には、図４に示した駆動方法に切り替えるとしてもよい。

（変形例）
実施の形態１では、シャッター付き眼鏡８の切り替え時間（透過率の変化）はほぼ０として説明を行った。しかし、例えば、シャッター付き眼鏡８に液晶シャッターを用いた場合には１〜２ｍｓ程度、変化に時間がかかる。その場合、シャッター付き眼鏡８の切り替え時においては、両眼とも表示パネル６を視認できるタイミングがあり、クロストーク現象が発生してしまう可能性がある。

そこで、本変形例では、クロストーク現象を回避するために、図９に示すように、シャッターを切り替えるのに必要なシャッター切替期間を設け、シャッター切替期間では表示パネル６を、全表示行を非発光に駆動させる場合について説明する。

図９は、本発明の実施の形態１の変形例に係る表示装置の３Ｄ駆動時の発光パターンの例を示す図である。図９に示す縦軸および横軸は図７と同様のため説明を省略する。

本変形例では、図９に示す発光パターンのように、シャッター切り替え期間では全表示面を非発光期間に駆動させる。これは、図７に示す発光パターンにおいて、１行あたりの走査期間を１０〜２０％程度短くすることで実現できる。

このようにして、走査線６９ａおよびマージ線６９ｂの走査速度を速くすることができる。具体的には、全表示行において全表示行を発光させて（全画面点灯）、全表示行を非発光にする（全画面消灯）までに必要な時間Ｉ２が図７に示す時間Ｉ１と比して短くなっている。また、全画面消灯から全画面点灯までの時間も同様である。

時間Ｉ２の２倍の時間が１フレームの長さよりも１ｍｓ〜２ｍｓ短くなれば、図９に示すように、全表示行画面に非発光期間を設けることができる。

したがって、全表示行画面に設けた非発光期間内に、シャッター切り替え期間を含めれば、シャッター付き眼鏡８がシャッターの切り替えに時間を要する場合でもクロストークのない３Ｄ表示が可能となる。

また、マージ線６９ｂに印加されるマージ信号がローレベルの期間は、図７に比べて長くなっている。これは、全表示行を非発光にするためである。つまり、下半分の行の画素回路６０に対して、映像信号書き込みを行った後、シャッター切り替え期間が経過するまでマージ線６９ｂのマージ信号をローレベルに維持する。それにより、シャッター切り替え期間中は、全表示行を非発光にすることができる。

（実施の形態２）
実施の形態１では、表示パネル６（画面）を２分割し、それぞれのブロックで上の行から順に走査を実施する場合の例として、表示パネル６（画面）を上半分の画面および下半分の画面で２分割する場合を説明した。実施の形態２においては、表示パネル６（画面）を２分割するブロックの別の例として、表示パネル６（画面）を奇数行の画面と偶数行の画面とで２分割する場合について説明する。なお、奇数行の画面と偶数行の画面とは逆にしてもよい。以下では、表示パネル６（画面）を奇数行の画面と偶数行の画面とで２分割する場合を例に挙げて説明する。

図１０は、本発明の実施の形態２に係る表示装置の３Ｄ駆動時の動作の一例を示すタイミングチャートである。図１１は、本発明の実施の形態２に係る表示装置の３Ｄ駆動時の発光パターンの一例を示す図である。ここで、図１０に示す縦軸および横軸は図４と同様のため説明を省略する。また、図１１に示す縦軸および横軸は図５と同様のため説明を省略する。

図１０に示すように、本実施の形態における表示パネル制御回路２は、走査線６９ａにより書き込みを行う表示行の順番を隣接する２行ずつで行う。奇数行では映像書き込みと黒書き込みとを同時に実施し、偶数行では黒書き込みのみを実施する点が特徴である。

マージ線６９ｂについても、走査線６９ａの動作にあわせて、発光期間を合わせる。つまり、本実施の形態における表示パネル制御回路２は、マージ線６９ｂに印加するマージ信号を上記隣接する２行ずつ同一の波形となるように駆動する。また、データ線６８についても、走査線６９ａにあわせて、奇数行のデータ信号を転送後、偶数行のデータ信号電圧（データ信号）を転送するように、転送順を変更する。

具体的には、まず、１フレーム期間内にける時刻ｔ_４０〜時刻ｔ_４１において、表示パネル制御回路２は、１行目の画素回路６０に対して書込み期間Ｔ１を実施し、２行目の画素回路６０に対して書込み期間Ｔ１の一部を実施する。

すなわち、データ線駆動回路５は、例えば表示階調に対応する階調電圧などのデータ信号電圧（例えばＤ１）を、データ線６８を介して１行目の画素回路６０に書き込む。

このとき、走査線駆動回路３は、１行目の画素回路６０に対応する走査線６９ａに印加する走査信号をハイレベルにすることで、スイッチ６２ａおよびスイッチ６２ｂを導通状態にする。これにより、１行目の画素回路６０における蓄積容量６３の両端において、節点Ａには基準電圧電源線６５により基準電圧（黒信号電圧）が印加され、節点Ｂにはデータ線６８から入力されるデータ信号電圧（Ｄ１）が印加される。また、走査線駆動回路３は、時刻ｔ_２０において、１行目の画素回路６０に対応するマージ線６９ｂに印加するマージ信号をローレベルにすることで、１行目の画素回路６０におけるスイッチ６２ｃを非導通状態にしている。

また、時刻ｔ_４０〜時刻ｔ_４１において、２行目の画素回路６０に対して書込み期間Ｔ１の一部を実施する。すなわち、走査線駆動回路３は、２行目の画素回路６０に対応する走査線６９ａに印加する走査信号をハイレベルにすることで、２行目の画素回路６０におけるスイッチ６２ａおよびスイッチ６２ｂを導通状態にする。また、走査線駆動回路３は、時刻ｔ_４０において、２行目の画素回路６０に対応するマージ線６９ｂに印加するマージ信号をローレベルにすることで、２行目の画素回路６０におけるスイッチ６２ｃを非導通状態にしている。これにより、２行目の画素回路６０において、節点Ａには基準電圧電源線６５により基準電圧が印加され黒書き込みが実施される。

次に、時刻ｔ_４６〜時刻ｔ_４７において、表示パネル制御回路２は、２行目の画素回路６０に対して書込み期間Ｔ１の残りの一部を実施する。すなわち、走査線駆動回路３は、２行目の画素回路６０に対応する走査線６９ａに印加する走査信号をハイレベルにすることで、２行目の画素回路６０におけるスイッチ６２ａおよびスイッチ６２ｂを導通状態にする。なお、走査線駆動回路３は、時刻ｔ_４０以降、時刻ｔ_４８まで、２行目の画素回路６０に対応するマージ線６９ｂに印加するマージ信号をローレベルに維持している。すなわち、走査線駆動回路３は、時刻ｔ_４０以降〜時刻ｔ_４８において、２行目の画素回路６０におけるスイッチ６２ｃを非導通状態にしている。これにより、２行目の画素回路６０において、データ信号電圧（Ｄ２）の書き込み（映像書き込み）が行われる。

次に、時刻ｔ_４８〜時刻ｔ_５１において、表示パネル制御回路２は、１行目および２行目の画素回路６０に対して点灯期間Ｔ３（すなわち発光）を実施する。より具体的には、時刻ｔ_４８〜時刻ｔ_５１において、走査線駆動回路３は、１行目および２行目の画素回路６０における走査線６９ａに印加する走査信号はローレベルに維持する。つまり、走査線駆動回路３は、スイッチ６２ａおよびスイッチ６２ｂを非導通状態のままで維持する。一方、走査線駆動回路３は、時刻ｔ_４８〜時刻ｔ_５１において、１行目および２行目の画素回路６０におけるマージ線６９ｂに印加するマージ信号をハイレベルにする。それにより、走査線駆動回路３は、１行目および２行目の画素回路６０におけるスイッチ６２ｃを導通状態にする。

それにより、１行目の画素回路６０における節点Ｂの電圧（データ信号電圧（Ｄ１））は１行目の画素回路６０における駆動トランジスタ６１のソースに印加され、駆動トランジスタ６１に蓄積容量６３の電圧に応じてドレイン電流が流れる。ドレイン電流はＥＬ素子６４に入力され、データ信号電圧（Ｄ１）に対応した階調でＥＬ素子６４が発光する。同様に、２行目の画素回路６０における節点Ｂの電圧（データ信号電圧（Ｄ２））は２行目の画素回路６０における駆動トランジスタ６１のソースに印加され、その駆動トランジスタ６１に蓄積容量６３の電圧に応じてドレイン電流が流れる。ドレイン電流はＥＬ素子６４に入力され、データ信号電圧（Ｄ２）に対応した階調でＥＬ素子６４が発光する。

そして、表示パネル制御回路２は、表示パネル６を構成する３行目および４行目以降の画素回路６０に対しても同様に特徴的な駆動（走査および発光）行う。なお、上述したように、黒書き込みと映像書き込みを実施する行の画素回路６０と、それと同時に黒書き込みを実施する行の画素回路６０とでは、黒書き込みを開始する走査信号をハイレベルにする時刻（タイミング）だけでなく、発光を開始するマージ信号をハイレベルにする時刻（タイミング）も同期している。

なお、表示パネル６を構成する３行目および４行目の画素回路６０については、上記と同様のため、説明を省略する。時刻ｔ_４２〜時刻ｔ_４３において、３行目の画素回路６０に対して書込み期間Ｔ１を実施し、４行目の画素回路６０に対して書込み期間Ｔ１の一部（黒書き込み）を実施する。そして、４行目の画素回路６０は時刻ｔ_４８〜時刻ｔ_４９において、書込み期間Ｔ１の残部（映像書き込み）を実施する。以降も同様の動作が実施される。

以上のようにして、本実施の形態のおける特徴的な走査方法（駆動方法）を行う。それにより、図１１に示すように、右映像発光と左映像発光が同一時刻中に同時に発生しないようにできる。

ここで、図１１に示すように、１／２フレームの期間で走査（ＳＣＡＮ）が完了している。ＳＣＡＮ動作１０１では、隣接する２行ずつ少なくとも黒書き込みを行い、ＳＣＡＮ動作１０２では、例えば偶数行のみ映像書き込みを行っている。そのため、ＳＣＡＮ動作に必要な期間が、図４および図５の場合と比べると半分となるためである。

具体的には、ＳＣＡＮ動作１０１では、奇数行において上から順に黒書き込みと映像書き込みを同時に行い、黒表示状態（非発光期間）とする。そのとき、隣接する奇数行（１行上）の動作に合わせて偶数行において、上から順に黒書き込みを行い、黒表示状態（非発光期間）とする。次いで、ＳＣＡＮ動作１０２では、偶数行のみ映像書き込みを行う。

そして、ＳＣＡＮ動作１０２により、偶数行のみ映像書き込みが終了後、隣接する偶数行および奇数行を同時に発光させる。

この動作を繰り返し実施することで、右眼用表示と左眼用表示を交互に実施することができるので、シャッター付き眼鏡８の透過率制御するタイミングを合わせることで、実施の形態１と同様に３Ｄ表示を実現することができる。

なお、本実施の形態では、シャッター付き眼鏡８の切り替え時間（透過率の変化）はほぼ０として説明を行った。シャッター付き眼鏡８の切り替え時においては、両眼とも表示パネル６を視認できるタイミングがあり、クロストーク現象が発生してしまう可能性がある。その場合には、実施の形態１の変形例で説明したのと同様にシャッター切り替え期間では全表示面を非発光期間に駆動させればよい。

以上、実施の形態２によれば、書き込み速度が１倍のままでも従来と同等の発光期間を確保し３Ｄ映像表示を可能とする表示装置およびその駆動方法を実現することができる。

具体的には、表示装置１は、行列状に配置された複数の発光画素を備え、複数の発光画素はそれぞれ、発光する発光期間と発光しない非発光期間とを有する。表示装置１は、複数の画素回路６０の行のうち２つ行毎の画素回路６０に、２つの行毎の順で同時に黒信号電圧を印加する。それにより、その２つの行毎の画素回路６０を発光させない非発光期間を同時に開始することができる。また、表示装置１は、非発光期間の開始と同時に、その２つの行毎の画素回路６０の一方には当該一方に対応するデータ信号電圧を書き込む。次に、表示装置１は、黒信号電圧を印加後、その２つの行毎の画素回路６０の他方に、当該他方に対応するデータ信号電圧を書き込み、当該対応するデータ信号電圧の書き込みの終了後に、非発光期間を終了する。そして、表示装置１は、上記非発光期間の終了とともに、２つの行毎の画素回路６０にそれぞれ書き込まれたデータ信号電圧に基づき、２つの行の画素回路６０を同時に発光させる。それにより前記２つの行毎の発光画素の発光期間を同時に開始する。ここで、２つの行の画素回路６０のうちの一方は、複数の画素回路６０（表示パネル４）の奇数行および偶数行の一方に属している。２つの行の画素回路６０のうちの他方は、複数の画素回路６０（表示パネル４）の奇数行および偶数行の他方に属している。

なお、図１１では、ゲート信号線のなまり等のない理想的な場面を示している。そのため、図１１では、表示装置１は、黒信号電圧を印加後、その２つの行毎の画素回路６０の他方に、当該他方に対応するデータ信号電圧を書き込み、当該対応するデータ信号電圧の書き込みの終了ともに非発光期間を終了している。しかし、実際には、ゲート信号線のなまり等のあるため、ゲート信号線のなまり等で同時ＯＮ（非発光期間の終了と発光期間開始とが同時）となるのを防止するために走査線６９ａおよびマージ線６９ｂともにＯＦＦ期間を設ける。

なお、本実施の形態の駆動方法での特徴は、図１０に示すように、（２ｍ−１）行と（２ｍ）行（ｍは自然数かつ垂直走査行数の半分以下）で同一のパルスを用いることである。そのため、走査線駆動回路３を構成するゲートドライバは、同一のシフトレジスタ出力を用いて構成することができる。具体的には、図１０に示す駆動方法に従ってマージ線６９ｂにマージ信号を供給するために構成するシフトレジスタの数は、従来に比べて半分でよい。つまり、図１０に示す駆動方法は、回路規模の小さなゲートドライバで実現することが可能である。

また、走査線６９ａに印加される走査信号についても、同様のことが言える。図１２は、本発明の実施の形態２に係る走査線駆動回路を構成するゲートドライバと、その３Ｄ駆動波形の一例を示す図である。図１２に示すゲートドライバ３５は、複数のシフトレジスタ回路３５１と、複数のマスク回路３５２と、複数のバッファ回路３５３と、イネーブル信号線３５４とで構成されている。

ゲートドライバ３５は、例えば、図１２に示すように、１フレーム期間の前半では、マージ線６９ｂと同様に、隣接する２つの行に対して同一のパルスが出力される。一方、１フレーム期間の後半では、偶数行のみに対してパルスが出力される。

このことから、偶数行に合わせてパルスが出力されるように、シフトレジスタ回路３５１を、図１２に示すように、２行の表示行に対して１段で構成することができる。つまり、シフトレジスタ回路３５１を表示行の１行毎に対してそれぞれ構成する必要がないので、シフトレジスタ回路３５１の個数を削減することができる。ここで、奇数行に対しては、マスク回路３５２に対してイネーブル信号線３５４を用いて、１フレーム期間の前半では偶数行に合わせてパルス出力を行い、１フレームの後半では、パルス出力を行わないようにすればよい。

以上のように、本実施の形態のゲートドライバ３５は、従来のゲートドライバと比較すると、シフトレジスタ回路の段数を半分で構成することができる。それにより、図１０に示す駆動方法は、ゲートドライバ回路を小さくすることができる。

なお、マスク回路３５２は、奇数行でのみ構成すればよいと説明したが、それに限らない。例えば、データ線駆動回路５からの１つの出力を時分割することで複数のデータ線６８に書込みを行う場合（信号線選択駆動の場合）、水平走査期間の一部の期間のみ走査線６９ａにパルスを出力する場合がある。その場合には、マスク回路３５２が表示行の全行に対して必要となることもある。この場合、ゲートドライバ３５は、偶数行と奇数行とでマスク回路３５２のマスクの期間を変えるのみで対応できる。具体的には、マスク回路３５２に接続されるイネーブル信号線３５４を２本にすればよい。それにより、マスク回路３５２を増やすことなく、上記の駆動方法が実施できるだけでなく、シフトレジスタ回路３５１の段数も半分になる。つまり、イネーブル信号線３５４を１本増加するのみで対応できるので、全体としては回路規模を削減できる。

ここで、図１２で説明したように、ゲートドライバ３５のシフトレジスタ段数を半分にしても、３Ｄ駆動だけでなく、２Ｄ駆動も問題なく実施することができる。以下、これについて図１３を用いて説明する。

図１３は、本発明の実施の形態２に係る走査線駆動回路を構成するゲートドライバと、その２Ｄ駆動波形の一例を示す図である。なお、図１２と同様の要素には同一の符号を付しており、詳細な説明は省略する。図１３のゲートドライバ３５には、走査信号用のゲートドライバとその駆動波形に加えて、マージ信号用のゲートドライバとその駆動波形が示されている。マージ信号用ゲートドライバは、複数のシフトレジスタ回路３５１と複数のバッファ回路３５３とで構成されている。

２Ｄ駆動を行う場合は、マスク回路３５２を用いることにより、図１２に示すような走査信号用のゲートドライバの駆動波形にする。それにより、２Ｄ駆動でも同一回路で動作が可能である。一方、マージ信号用ゲートドライバは、図１２に示すように走査信号のパルスの入力（走査信号をハイレベルにする入力）に合わせて、マージ信号をローレベルにする。そして、２行分の書き込みが終われば、発光（点灯）してもよいので、所定の期間において非発光（黒挿入）を行った後、マージ信号をハイレベルにすることで、発光（点灯）させる。つまり、図１１の３Ｄ表示を実現するゲートドライバ３５は、入力信号パターンを変えるだけで共通の回路で２Ｄ表示も実現できる。

このように、２Ｄ表示および３Ｄ表示を行う表示装置を構成するゲートドライバは小さくできる。

（実施の形態３）
実施の形態１および実施の形態２では、表示パネル６（画面）を２分割し、それぞれのブロックで上の行から順に同一方向に走査を行う場合について説明した。実施の形態３では、走査の方向が異なる場合について説明する。

図１４は、本発明の実施の形態３に係る表示装置の３Ｄ駆動時の発光パターンの一例を示す図である。

すなわち、表示パネル制御回路２は、図１４に示すように、映像書き込みと黒書き込みを同時に実施するブロック（上半分の画面）の行と、黒書き込みを行った後に映像書き込みを実施するブロック（下半分の画像）の行とで、走査方向を反転させてもよい。

具体的には、走査線駆動回路３は、上半分の表示行に対しては、１行目からｎ／２行目の方向に走査を行い、下半分の表示行に対しては、ｎ行目からｎ／２＋１行目の方向に走査を行う。なお、データ線駆動回路５から出力されるデータ信号電圧（データ信号）もブロックの走査方向に応じて行う。

ここで、図１４に示す走査を実現するために、図１５に示すようにパルスを伝播させればよい。図１５は、本発明の実施の形態３に係る走査線駆動回路を構成するゲートドライバのパルス伝播方向を説明するための図である。ここで、パルスとは、ハイレベルの走査信号またはハイレベルのマージ信号を意味する。

具体的には、図１５に示すように、２つに分割されたゲートドライバ３１〜ゲートドライバ３４に対してそれぞれパネル端からスタートパルスを入力する。そして、パルスを中央部に伝播させ、１／２フレーム後にはパネルの下端からスタートパルスを入力するようにする。

このように、表示パネル６（画面）の上半分のブロックと下半分のブロックとで走査方向を反転させて駆動する。それにより、隣接する行で発光時間が大きくことなることがなくなる。したがって、横スクロール動画のような表示パターンにおいて、中央を境に表示パターンが上下でずれるといった問題を低減することができる効果を奏する。

なお、走査方向の反転、連続行走査を行うブロック数は２つでなくてもよい。例えば図１６に示すように、表示パネル６（画面）を４つのブロックに分割してもよい。ここで、図１６は、本発明の実施の形態３に係る表示装置の３Ｄ駆動時の発光パターンの別の一例を示す図である。

その場合には、例えば、ブロック１５５ａおよびブロック１５５ｃ、ブロック１５５ｂおよびブロック１５５ｄで、走査線、マージ線を共通に動作させればよい。

なお、この駆動方法は、小型パネルで用いられている信号線選択駆動との組み合わせても実現できる。そのほか、上下分割駆動、ダブルデータ線など、データ線へのデータ信号の書込み方法によらず、映像書き込みを行う表示行の画素回路の順番によってデータ線へのデータ転送順を並べ替え、かつ、走査線のパルス幅を調整すれば実現できる。

また、走査方向の反転、連続行走査を行うブロック数を３つにしてもよい。同様に、発光期間にする行は同時に２行として説明したが、それに限らない。もちろん２行以上同時に発光期間にするとしてもよい。

以上、実施の形態３によれば、書き込み速度が１倍のままでも従来と同等の発光期間を確保し３Ｄ映像表示を可能とする表示装置およびその駆動方法を実現することができる。

なお、本発明の表示装置およびその駆動方法の範囲は、書き込み速度が１倍のままでも従来と同等の発光期間を確保し３Ｄ映像表示を行う場合に限られない。上記の表示装置およびその駆動方法を用いて２Ｄ映像表示を行う場合も発明の範囲内に含まれる。

黒挿入期間が５０％程度以上ある場合には、本発明の表示装置およびその駆動方法を用いて２Ｄ映像表示のみを行っても効果的である。具体的には、黒挿入期間が５０％程度以上あり、かつ、２Ｄ映像表示を行う場合には、１）例えば図７からもわかるように、より動画視認性が高くなる（パネル上下行で点灯期間の差が小さくなる）効果を奏する。また、２）例えば図１２からもわかるように、インタレースとプログレッシブとの信号が両方くる表示装置の場合でもハード対応が簡単に行えるという効果を奏する。

以上、本発明の表示装置およびその駆動方法について、実施の形態に基づいて説明したが、本発明は、この実施の形態に限定されるものではない。本発明の趣旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態に施したものや、異なる実施の形態における構成要素を組み合わせて構築される形態も、本発明の範囲内に含まれる。

なお、本発明において、スイッチ６２ａ〜スイッチ６２ｃおよび駆動トランジスタを構成する薄膜トランジスタ（ＴＦＴ）はｎ型であってもｐ型であっても、両方の組み合わせであってもよい。また、薄膜トランジスタのチャネル層は、アモルファスシリコン、微結晶シリコン、ポリシリコン、酸化物半導体および有機半導体などのうちのいずれかで形成されていてもよい。

また、ＥＬ素子６４は、典型的には有機発光素子であるが、電流に応じて発光強度が変化するデバイスであればどんな電流−光変換デバイスでもよい。

本発明は、表示装置およびその駆動方法に利用でき、特に、例えば図１７に示されるようなテレビなどのＦＰＤ表示装置に利用することができる。

２ 表示パネル制御回路
３、３ａ、３ｂ 走査線駆動回路
５ データ線駆動回路
６ 表示パネル
７ シャッター制御回路
８ シャッター付き眼鏡
３１、３２、３３、３４、３５ ゲートドライバ
６０ 画素回路
６１ 駆動トランジスタ
６２ａ、６２ｂ、６２ｃ スイッチ
６３ 蓄積容量
６４ ＥＬ素子
６５ 基準電圧電源線
６６ ＥＬアノード電源線
６７ ＥＬカソード電源線
６８ データ線
６９ａ 走査線
６９ｂ マージ線
１５５ａ、１５５ｂ、１５５ｃ、１５５ｄ ブロック
３５１ シフトレジスタ回路
３５２ マスク回路
３５３ バッファ回路
３５４ イネーブル信号線

Claims (6)

1. 行列状に配置された複数の画素であってそれぞれ発光素子と前記発光素子に電流を供給する駆動トランジスタと電圧を保持するための蓄積容量とを有する複数の画素を備えるアクティブマトリクス型の表示装置の駆動方法であって、
   前記複数の画素はそれぞれ、発光する発光期間と発光しない非発光期間とを有し、
   前記非発光期間において、前記複数の画素の行のうち２つの行毎の画素それぞれに構成される前記駆動トランジスタのゲート電極に印加する電圧を保持する前記蓄積容量の第１電極であって前記駆動トランジスタのゲート電極に接続される前記蓄積容量の第１電極に、２つの行毎の順で同時に黒信号電圧を印加することで、前記２つの行毎の非発光期間が開始され、前記黒信号電圧を印加した前記２つの行毎の画素の一方には、当該一方に対応するデータ信号電圧を当該一方に構成される前記駆動トランジスタの流す電流量を決める電圧を保持する前記蓄積容量の第２電極に印加し、
   前記２つの行毎の画素の一方にデータ信号電圧を印加した後、前記非発光期間が終了する前までに、前記２つの行毎の画素の他方に、当該他方に対応するデータ信号電圧を、当該他方に構成される駆動トランジスタの流す電流量を決める電圧を保持する前記蓄積容量の第２電極に印加し、
   前記発光期間において、前記２つの行毎の画素にそれぞれ書き込まれたデータ信号電圧に応じた電流を前記２つの行毎の画素に構成される駆動トランジスタに流させて前記発光素子を発光させることにより、前記２つの行毎の画素を同時に発光させることで、前記２つの行毎の画素の発光期間を同時に開始する、
   表示装置の駆動方法。
2. 前記複数の画素はそれぞれ、発光期間と非発光期間とで１フレーム期間を構成し、
   前記複数の画素すべての１フレーム期間における発光期間を実施することで、立体視画像を構成する右眼用の画像および左眼用の画像の一方を表示し、当該１フレーム期間に続く次の１フレーム期間における発光期間を実施することで、前記右眼用の画像および左眼用の画像の他方を表示することにより、前記右眼用の画像および前記左眼用の画像を順次目視可能とする眼鏡を介してユーザに立体映像を視認させる、
   請求項１に記載の表示装置の駆動方法。
3. 前記２つの行毎の画素のうちの一方は、前記複数の画素の行の奇数行および偶数行の一方に属し、
   前記２つの行毎の画素のうちの他方は、前記複数の画素の行の奇数行および偶数行の他方に属する、
   請求項１に記載の表示装置の駆動方法。
4. 前記２つの行毎の画素のうちの一方は、前記複数の画素の上半分領域および下半分領域のうちの一方に属し、
   前記２つの行毎の画素のうちの他方は、前記複数の画素の上半分領域および下半分領域の他方に属する、
   請求項１に記載の表示装置の駆動方法。
5. アクティブマトリクス型の表示装置であって、
   行列状に配置された複数の発光画素であってそれぞれ発光素子と前記発光素子を発光させる駆動トランジスタと電圧を保持するための蓄積容量とを有し、それぞれ発光する発光期間と発光しない非発光期間とを有する複数の発光画素と、
   前記複数の発光画素の行のうち２つ行毎の発光画素それぞれに構成される前記駆動トランジスタのゲート電極に印加する電圧を保持する前記蓄積容量の第１電極であって前記駆動トランジスタのゲート電極に接続される前記蓄積容量の第１電極に、２つの行毎の順で同時に黒信号電圧を書き込むことで、前記２つの行毎の発光画素の非発光期間を同時に開始するとともに、前記２つの行毎の発光画素の一方には当該一方に対応するデータ信号電圧を当該一方に構成される前記駆動トランジスタの流す電流量を決める電圧を保持する前記蓄積容量の第２電極に書き込み、前記２つの行毎の発光画素にそれぞれ書き込まれたデータ信号電圧に応じた電流を前記２つの行毎の発光画素に構成される駆動トランジスタに流させて前記発光素子を発光させることにより、前記２つの行毎の発光画素を同時に発光させることで、前記２つの行毎の発光画素の発光期間を同時に開始する制御部とを備える、
   表示装置。
6. 前記複数の発光画素の各々は、少なくとも、
   前記発光素子、前記蓄積容量および駆動トランジスタに加え
   前記黒信号電圧を供給する第１電源線と前記蓄積容量の第１電極との導通および非導通を切り換える第１スイッチと、
   データ信号電圧を供給するための信号線と前記蓄積容量の第２電極との導通および非導通を切り換える第２スイッチと、
   前記蓄積容量の第２電極と前記駆動トランジスタのソース電極との導通および非導通を切り換える第３スイッチとを備え、
   前記駆動トランジスタは、
   ゲート電極が前記蓄積容量の第１電極と導通しており、前記蓄積容量の第２電極に保持されたデータ信号電圧がソース電極と導通した場合に、当該データ信号電圧に応じた電流を前記発光素子に流すことにより前記発光素子を発光させ、
   前記第１スイッチと前記第２スイッチとの導通および非導通は、同期して切り換えられる、
   請求項５に記載の表示装置。

Images