JP2014186116A - 表示装置 - Google Patents

Abstract

【課題】機械的シャッタの劣化を防止することができる可動シャッタ方式の画像表示装置を提供する。
【解決手段】機械的シャッタをそれぞれ有する複数の画素を有し、機械的シャッタは、シャッタ電極と、シャッタ電極に対して対に設けられた第１及び第２制御電極とを有し、シャッタ電極の位置を電気的に制御して画像を表示する表示装置。ディスチャージ期間と、表示期間とを有し、前記表示期間に、前記シャッタ電極と、前記第１制御電極と、前記第２制御電極には、ＶＬの低電圧駆動電圧、あるいは、前記ＶＬの低電圧駆動電圧よりも高電圧のＶＨの高電圧駆動電圧が供給され、前記ディスチャージ期間に、前記シャッタ電極に供給される電圧をＶｓ、前記第１制御電極に供給される電圧をＶｐ１、前記第２制御電極に供給される電圧をＶｐ２とするとき、｜Ｖｓ−Ｖｐ１|≦（ＶＨ−ＶＬ）／１０、｜Ｖｓ−Ｖｐ２|≦（ＶＨ−ＶＬ）／１０を満足する。
【選択図】図６

Description

本発明は、表示装置に係わり、特に、機械的シャッタの位置を電気的に制御して画像表示を行う画像表示装置の画素回路に適用して有効な技術に関する。

機械的シャッタ（以下、ＭＥＭＳシャッタ）の位置を電気的に制御して画像表示を行う画像表示装置（以下、可動シャッタ方式の画像表示装置）、及びその駆動方法が、例えば、下記特許文献１に開示されている。
この可動シャッタ方式の画像表示装置は、ＭＥＭＳシャッタをそれぞれ有する複数の画素と、赤（Ｒ）、緑（Ｇ）、青（Ｂ）のそれぞれを照射する光源部とを有する。
そして、このＭＥＭＳシャッタを静電気力により移動させ、ＭＥＭＳシャッタが開の時に、光源部から照射され導光板内部を伝搬した光を、導光板に形成された開口から射出させ、また、ＭＥＭＳシャッタが閉の時に、光源部から照射され導光板内部を伝搬した光が、導光板に形成された開口から射出するのを遮断して画像表示を行う。

ＵＳ ２０１１／０１６４０６７号

可動シャッタ方式の画像表示装置において、ＭＥＭＳシャッタの制御不良による寿命低下が、シャッタ電極と一対の制御電極間に生じる接着力に起因することが判明している。
図１８を用いてこれを説明する。図１８は、可動シャッタ方式の画像表示装置において、各画素に設けられたシャッタ電極２０８と、一対の制御電極の中の一方の制御電極２０９の模式図である。両電極間の周囲にはアルミナないし窒化シリコンによる絶縁膜５０が設けられている。
ここで、図１８（ａ）はシャッタ電極２０８が制御電極２０９に静電的に引き付けられている図であり、両電極間には、例えば、２５Ｖが印加される。このとき両電極間に挟まれた絶縁膜５０には所定の電界が発生し、Poole-FrankelないしFowler-Nordheim注入電流によるリーク電流が発生する。
ここでこの際にいずれの電流注入機構が主になるかは、膜質、電界、温度等によって決定される。例えば、シャッタ電極２０８にＬｏｗレベル（以下、Ｌレベル）の低電圧、制御電極２０９にＨｉｇｈレベル（以下、Ｈレベル）の高電圧が印加されていた場合には、発生するリーク電流はシャッタ電極２０８から制御電極２０９に向かう電子注入として定義されるが、ここで両電極間の絶縁膜５０には接触界面があり、この部分には多数の電子捕獲準位が存在することに留意する必要がある。
シャッタ電極２０８側の絶縁膜５０からの電子放出は絶縁膜上の微小な凸部に集中するために電子捕獲の影響は少ないが、制御電極２０９側の絶縁膜５０界面には広範囲に注入電子が分散するため、多数の電子が上記電子捕獲準位に捕獲される。この様子を示した図が図１８（ｂ）である。

更に図１８（ｃ）はこの後、両電極への電圧印加が無くなった状況を表した図である。印加電圧を無くしても、一度捕獲された電子は比較的長時間、絶縁膜５０の界面に残存する。引続きシャッタ電極２０８にＬレベルの低電圧、制御電極２０９にＨレベルの高電圧を印加して両電極を閉じようとしても、この残存電荷が正電極の電圧を低下させてしまうため、静電引力によるシャッタの制御が不安定になってしまい、ＭＥＭＳシャッタの寿命低下、或いはディスプレイ製品の寿命低下をもたらすことが想定される。
前述の問題点を解消するために、シャッタ電極２０８に交互に、ＬレベルのＧＮＤの電圧と、Ｈレベルの２５Ｖの電圧を印加して、シャッタ電極２０８を駆動するようにしている。
この駆動方法を、ポラリティ反転駆動法と称し、シャッタ電極２０８にＧＮＤの電圧を印加して駆動する状態を「ポラリティ負の状態の状態」、シャッタ電極２０８に２５Ｖの電圧を印加して駆動する状態を「ポラリティ正の状態の状態」と定義する。
しかしながら、本願の発明者は、前述のポラリティ反転駆動法で駆動しても、「ポラリティ正の状態」と「ポラリティ負の状態」での電圧のバランスが崩れ、シャッタ電極、あるいは、一対の制御電極の絶縁膜に電荷が溜まり、ＭＥＭＳシャッタが劣化し、ＭＥＭＳシャッタの寿命を低下させることが見出した。

図１７は、従来の可動シャッタ方式の画像表示装置において、アップデート期間、シャッタ移動期間、発光期間について、シャッタ電極２０８、Ｏｐｅｎ電極、Ｃｌｏｓｅ電極の電圧変化を示す図である。
なお、図１７では、一対の制御電極の一方の電極をＯｐｅｎ電極、一対の制御電極の他方の電極をＣｌｏｓｅ電極として説明する。また、図１７において、シャッタ電極はＳｈｕｔｔｅｒと、Ｏｐｅｎ電極はＯｐｅｎと、Ｃｌｏｓｅ電極はＣｌｏｓｅと図示している。
従来の可動シャッタ方式の画像表示装置において、ポラリティ正の状態のアップデート期間と、ポラリティ負の状態のアップデート期間における、シャッタ電極、Ｏｐｅｎ電極およびＣｌｏｓｅ電極の電圧、並びに、シャッタ電極２０８とＣｌｏｓｅ電極との間の電圧と、シャッタ電極２０８とＯｐｅｎ電極との間の電圧は、表示３のようになる。
なお、表３において、シャッタ電極２０８の電圧はＳｈｕｔｔｅｒ電位と、Ｏｐｅｎ電極の電圧はＯｐｅｎ電位と、Ｃｌｏｓｅ電極の電圧はＣｌｏｓｅ電位と、シャッタ電極２０８とＯｐｅｎ電極との間の電圧はＳｈｕｔｔｅｒ−Ｏｐｅｎ間電圧と、シャッタ電極２０８とＣｌｏｓｅ電極との間の電圧はＳｈｕｔｔｅｒ−Ｃｌｏｓｅ間電圧と記述している。
従来の可動シャッタ方式の画像表示装置において、ポラリティ正の状態のアップデート期間において、シャッタ電極２０８の電圧はＨレベルの２５Ｖ、Ｏｐｅｎ電極およびＣｌｏｓｅ電極の電圧はＬｏｗレベルの０Ｖとなり、シャッタ電極２０８とＣｌｏｓｅ電極との間の電圧、および、シャッタ電極２０８とＯｐｅｎ電極との間の電圧は、２５Ｖとなる。
また、ポラリティ負の状態のアップデート期間において、シャッタ電極２０８の電圧はＬｏｗレベルの０Ｖ、Ｏｐｅｎ電極およびＣｌｏｓｅ電極の電圧はＬｏｗレベルの０Ｖとなり、シャッタ電極２０８とＣｌｏｓｅ電極との間の電圧、および、シャッタ電極２０８とＯｐｅｎ電極との間の電圧は、０Ｖとなる。

このように、ポラリティ反転駆動法で駆動しても、アップデート期間において、「ポラリティ正の状態」と「ポラリティ負の状態」での電圧のバランスが崩れ、シャッタ電極、あるいは、一対の制御電極の絶縁膜に電荷が溜まり、ＭＥＭＳシャッタが劣化し、ＭＥＭＳシャッタの寿命を低下する。
本発明は、前述の知見に基づいて成されたものであり、本発明の目的は、可動シャッタ方式の画像表示装置において、ディスチャージ期間に、シャッタ電極および一対の制御電極にほぼ同一の電圧を供給して、機械的シャッタの劣化を防止することが可能となる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかにする。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記の通りである。
（１）機械的シャッタをそれぞれ有する複数の画素を有し、前記機械的シャッタは、シャッタ電極と、前記シャッタ電極に対して対に設けられた第１及び第２制御電極とを有し、前記シャッタ電極の位置を電気的に制御して画像を表示する表示装置であって、ディスチャージ期間と、前記ディスチャージ期間後の表示期間とを有し、前記ディスチャージ期間に、前記シャッタ電極に供給される電圧をＶｓ、前記第１制御電極に供給される電圧をＶｐ１、前記第２制御電極に供給される電圧をＶｐ２とするとき、Ｖｐ１＝Ｖｐ２＝Ｖｓを満足する。
（２）（１）において、前記表示期間に、前記シャッタ電極と、前記第１制御電極と、前記第２制御電極には、ＶＬの低電圧駆動電圧、あるいは、前記ＶＬの低電圧駆動電圧よりも高電圧のＶＨの高電圧駆動電圧が供給され、Ｖｓ＝（ＶＨ−ＶＬ）／２、あるいは、Ｖｓ＝ＶＨ、または、Ｖｓ＝ＶＬを満足する。

（３）機械的シャッタをそれぞれ有する複数の画素を有し、前記機械的シャッタは、シャッタ電極と、前記シャッタ電極に対して対に設けられた第１及び第２制御電極とを有し、前記シャッタ電極の位置を電気的に制御して画像を表示する表示装置であって、ディスチャージ期間と、前記ディスチャージ期間後の表示期間とを有し、前記表示期間に、前記シャッタ電極と、前記第１制御電極と、前記第２制御電極には、ＶＬの低電圧駆動電圧、あるいは、前記ＶＬの低電圧駆動電圧よりも高電圧のＶＨの高電圧駆動電圧が供給され、前記ディスチャージ期間に、前記シャッタ電極に供給される電圧をＶｓ、前記第１制御電極に供給される電圧をＶｐ１、前記第２制御電極に供給される電圧をＶｐ２とするとき、
｜Ｖｓ−Ｖｐ１|≦（ＶＨ−ＶＬ）／１０、｜Ｖｓ−Ｖｐ２|≦（ＶＨ−ＶＬ）／１０を満足する。
（４）（３）において、前記Ｖｓは、（ＶＨ＋ＶＬ）／２の電圧である。

（５）機械的シャッタをそれぞれ有する複数の画素を有し、前記機械的シャッタは、シャッタ電極と、前記シャッタ電極に対して対に設けられた第１及び第２制御電極とを有し、前記シャッタ電極の位置を電気的に制御して画像を表示する表示装置であって、ディスチャージ期間と、前記ディスチャージ期間後の表示期間とを有し、前記ディスチャージ期間に、前記シャッタ電極に供給される電圧をＶｓとするとき、前記ディスチャージ期間に、前記第１制御電極に供給される電圧の平均値、および、前記第２制御電極に供給される電圧の平均値は、前記Ｖｓの電圧と同一である。
（６）機械的シャッタをそれぞれ有する複数の画素を有し、前記機械的シャッタは、シャッタ電極と、前記シャッタ電極に対して対に設けられた第１及び第２制御電極とを有し、前記シャッタ電極の位置を電気的に制御して画像を表示する表示装置であって、ディスチャージ期間と、前記ディスチャージ期間後の表示期間とを有し、前記ディスチャージ期間に、前記シャッタ電極に供給される電圧をＶｓ、前記第１制御電極に供給される電圧をＶｐ１、前記第２制御電極に供給される電圧をＶｐ２とするとき、（Ｖｐ１＋Ｖｐ２）／２＝Ｖｓを満足する。

（７）機械的シャッタをそれぞれ有する複数の画素を有し、前記機械的シャッタは、シャッタ電極と、前記シャッタ電極に対して対に設けられた第１及び第２制御電極とを有し、前記シャッタ電極の位置を電気的に制御して画像を表示する表示装置であって、ディスチャージ期間と、前記ディスチャージ期間後の表示期間とを有し、前記ディスチャージ期間に、前記シャッタ電極に供給される電圧をＶｓ、前記第１制御電極に供給される電圧をＶｐ１、前記第２制御電極に供給される電圧をＶｐ２、プルアウト電圧をＶｐｏとするとき、｜Ｖｓ−Ｖｐ１|≦Ｖｐｏ、｜Ｖｓ−Ｖｐ２|≦Ｖｐｏを満足する。
（８）（５）ないし（７）の何れかにおいて、前記表示期間に、前記シャッタ電極と、前記第１制御電極と、前記第２制御電極には、ＶＬの低電圧駆動電圧、あるいは、前記ＶＬの低電圧駆動電圧よりも高電圧のＶＨの高電圧駆動電圧が供給され、前記Ｖｓは、（ＶＨ＋ＶＬ）／２の電圧である。

（９）（３）ないし（８）の何れかにおいて、前記各画素に画像信号電圧を入力する複数の映像線と、前記各画素に走査電圧を入力する複数の走査線と、第１電源電圧が供給される第１電源線と、第２電源電圧が供給される第２電源線と、シャッタ制御電圧が供給されるシャッタ電圧線と、アップデート電圧が供給されるアップデート電圧線とを備え、前記各画素は、前記機械的シャッタの位置を電気的に制御する画素回路を有し、前記画素回路は、電流端子の一端が前記複数の映像線の中の対応する映像線に接続され、ゲートが前記複数の走査線の中の対応する走査線に接続される入力トランジスタと、他端が前記第１電源線に接続されるとともに、一端が前記入力トランジスタの電流端子の他端に接続され、前記入力トランジスタで取り込んだ電圧を保持する保持容量と、ゲートが前記アップデート電圧線に接続され、電流端子の一端が前記入力トランジスタの電流端子の他端に接続される転送トランジスタと、前記第１電源線と前記第２電源線との間に接続され、入力端子が前記転送トランジスタの電流端子の他端に接続される第１ＣＭＯＳインバータ回路と、 前記第１電源線と前記第２電源線との間に接続され、入力端子が前記第１ＣＭＯＳインバータ回路の出力端子に接続される第２ＣＭＯＳインバータ回路と、前記第１ＣＭＯＳインバータ回路の入力端子と、前記第２ＣＭＯＳインバータ回路の出力端子との間に接続され、ゲートが前記アップデート電圧線に接続される第１トランジスタとを有し、前記第１制御電極は、前記第１ＣＭＯＳインバータ回路の出力端子に接続され、前記第２制御電極は、前記第２ＣＭＯＳインバータ回路の出力端子に接続され、前記シャッタ電極は、前記シャッタ電圧線に接続される。

（１０）機械的シャッタをそれぞれ有する複数の画素を有し、前記機械的シャッタは、シャッタ電極と、前記シャッタ電極に対して対に設けられた第１及び第２制御電極とを有し、前記シャッタ電極の位置を電気的に制御して画像を表示する表示装置であって、前記各画素は、前記機械的シャッタの位置を電気的に制御する画素回路を有し、前記画素回路は、前記第１制御電極に駆動電圧を供給する第１駆動トランジスタと、前記第２制御電極に駆動電圧を供給する第２駆動トランジスタとを有し、ディスチャージ期間と、前記ディスチャージ期間後の表示期間とを有し、前記表示期間に、前記シャッタ電極には、ＶＬの低電圧駆動電圧、あるいは、前記ＶＬの低電圧駆動電圧よりも高電圧のＶＨの高電圧駆動電圧が供給され、前記ディスチャージ期間に、前記シャッタ電極に供給される電圧をＶｓ、前記第１制御電極に供給される電圧をＶｐ１、前記第２制御電極に供給される電圧をＶｐ２、前記第１駆動トランジスタおよび前記第２駆動トランジスタの閾値電圧をＶｔｈとするとき、Ｖｓ＝ＶＨ、｜Ｖｓ−Ｖｐ１|≦Ｖｔｈ、｜Ｖｓ−Ｖｐ２|≦２Ｖｔｈを満足する。
（１１）機械的シャッタをそれぞれ有する複数の画素を有し、前記機械的シャッタは、シャッタ電極と、前記シャッタ電極に対して対に設けられた第１及び第２制御電極とを有し、前記シャッタ電極の位置を電気的に制御して画像を表示する表示装置であって、前記各画素は、前記機械的シャッタの位置を電気的に制御する画素回路を有し、前記画素回路は、前記第１制御電極に駆動電圧を供給する第１駆動トランジスタと、前記第２制御電極に駆動電圧を供給する第２駆動トランジスタとを有し、ディスチャージ期間と、前記ディスチャージ期間後の表示期間とを有し、前記表示期間に、前記シャッタ電極には、ＶＬの低電圧駆動電圧、あるいは、前記ＶＬの低電圧駆動電圧よりも高電圧のＶＨの高電圧駆動電圧が供給され、前記ディスチャージ期間に、前記シャッタ電極に供給される電圧をＶｓ、前記第１制御電極に供給される電圧をＶｐ１、前記第２制御電極に供給される電圧をＶｐ２、前記第１駆動トランジスタおよび前記第２駆動トランジスタの閾値電圧をＶｔｈとするとき、Ｖｓ＝ＶＨ−Ｖｔｈ、｜Ｖｓ−Ｖｐ１|≦Ｖｔｈ、｜Ｖｓ−Ｖｐ２|≦Ｖｔｈを満足する。

（１２）（１０）または（１１）において、前記各画素に画像信号電圧を入力する複数の映像線と、前記各画素に走査電圧を入力する複数の走査線と、共通電源電圧が供給される電源線と、容量制御電圧が供給される容量制御電圧線と、シャッタ制御電圧が供給されるシャッタ電圧線と、アップデート電圧が供給されるアップデート電圧線とを備え、前記画素回路は、電流端子の一端が前記複数の映像線の中の対応する映像線に接続され、ゲートが前記複数の走査線の中の対応する走査線に接続される入力トランジスタと、他端が前記容量制御電圧線に接続されるとともに、一端が前記入力トランジスタの電流端子の他端に接続され、前記入力トランジスタで取り込んだ電圧を保持する保持容量と、前記第１駆動トランジスタと前記電源線との間に接続される第１容量素子と、前記第２駆動トランジスタと前記電源線との間に接続される第２容量素子とを有し、前記第１駆動トランジスタは、ゲートが前記入力トランジスタの電流端子の他端に接続されるとともに、電流端子の一端が前記アップデート電圧線に接続され、電流端子の他端が前記第１容量素子の一端に接続され、前記第２駆動トランジスタは、ゲートが前記第１駆動トランジスタの電流端子の他端に接続されるとともに、電流端子の一端が前記アップデート電圧線に接続され、電流端子の他端が前記第２容量素子の一端に接続され、前記第１制御電極は、前記第１駆動トランジスタの電流端子の他端に接続され、前記第２制御電極は、前記第２駆動トランジスタの電流端子の他端に接続され、前記シャッタ電極は、前記シャッタ電圧線に接続される。

（１３）（１）ないし（１２）の何れかにおいて、前記サブフィールドは、前記表示期間に、前記シャッタ電極に対して、ＶＬの低電圧駆動電圧を印加する負極性駆動状態のフィールドと、前記表示期間に、前記シャッタ電極に対して、前記ＶＬの低電圧駆動電圧よりも高電圧のＶＨの高電圧駆動電圧を正極性駆動状態のフィールドとを有し、前記負極性駆動状態のフィールドから前記正極性駆動状態のフィールドへの切り替え、あるいは、前記正極性駆動状態のフィールドから前記負極性駆動状態のフィールドへの切り替えの時に、前記ディスチャ−ジ期間を挿入する。

本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。
本発明によれば、可動シャッタ方式の画像表示装置において、ディスチャージ期間に、シャッタ電極および一対の制御電極にほぼ同一の電圧を供給して、機械的シャッタの劣化を防止することが可能となる。

本発明の実施例１の機械的シャッタの位置を電気的に制御して画像表示を行う画像表示装置（以下、可動シャッタ方式の画像表示装置）の概略構成を示すブロック図である。 図１に示す表示パネルの概略構成を示すブロック図である。 本発明の実施例１の可動シャッタ方式の画像表示装置における画素の回路構成を示す回路図である。 本発明の実施例１の可動シャッタ方式の画像表示装置の画素部の断面構造を示す断面図である。 図３に示す画素回路の各種配線上の、信号のタイミングチャートを示す図である 本発明の実施例１の可動シャッタ方式の画像表示装置において、ディスチャージ期間Ａ、シャッタ移動期間、発光期間、ディスチャージ期間Ｂについて、シャッタ電極、Ｏｐｅｎ電極、Ｃｌｏｓｅ電極の電圧変化を示す図である。 本発明の実施例２の可動シャッタ方式の画像表示装置における画素の回路構成を示す回路図である。 図７に示す画素回路の各種配線上の、信号のタイミングチャートを示す図である。 本発明の実施例２の可動シャッタ方式の画像表示装置において、ポラリティ正の状態の時に、ディスチャージ期間、アップデート＆シャッタ移動期間、および、ＬＥＤ点灯の発光期間における各画素回路の各部の電圧変化を示す図である。 本発明の実施例２の可動シャッタ方式の画像表示装置において、ポラリティ負の状態の時に、ディスチャージ期間、アップデート＆シャッタ移動期間、および、ＬＥＤ点灯の発光期間における各画素回路の各部の電圧変化を示す図である。 本発明の実施例２の可動シャッタ方式の画像表示装置において、ディスチャージ期間、シャッタ移動期間、発光期間について、シャッタ電極、Ｏｐｅｎ電極、Ｃｌｏｓｅ電極の電圧変化を示す図である。 本発明の実施例３の可動シャッタ方式の画像表示装置において、ディスチャージ期間、シャッタ移動期間、発光期間について、シャッタ電極、Ｏｐｅｎ電極、Ｃｌｏｓｅ電極の電圧変化を示す図である。 本発明の実施例４の可動シャッタ方式の画像表示装置において、ディスチャージ期間、シャッタ移動期間、発光期間について、シャッタ電極、Ｏｐｅｎ電極、Ｃｌｏｓｅ電極の電圧変化を示す図である。 本発明の実施例５の可動シャッタ方式の画像表示装置において、ディスチャージ期間、シャッタ移動期間、発光期間について、シャッタ電極、Ｏｐｅｎ電極、Ｃｌｏｓｅ電極の電圧変化を示す図である。 本発明の実施例６の可動シャッタ方式の画像表示装置において、ディスチャージ期間、シャッタ移動期間、発光期間について、シャッタ電極、Ｏｐｅｎ電極、Ｃｌｏｓｅ電極の電圧変化を示す図である。 本発明の実施例４の可動シャッタ方式の画像表示装置において、ディスチャージ期間、シャッタ移動期間、発光期間について、シャッタ電極、Ｏｐｅｎ電極、Ｃｌｏｓｅ電極の電圧変化を示す図である。 従来の可動シャッタ方式の画像表示装置において、アップデート期間、シャッタ移動期間、発光期間について、シャッタ電極、Ｏｐｅｎ電極、Ｃｌｏｓｅ電極の電圧変化を示す図である。 可動シャッタ方式の画像表示装置において、各画素に設けられたシャッタ電極と、一対の制御電極の中の一方の制御電極の模式図である。

以下、図面を参照して本発明の実施例を詳細に説明する。
なお、実施例を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。また、以下の実施例は、本発明の特許請求の範囲の解釈を限定するためのものではない。
図１は、本発明の実施例１の機械的シャッタ（以下、ＭＥＭＳシャッタ）の位置を電気的に制御して画像表示を行う画像表示装置（以下、可動シャッタ方式の画像表示装置）の概略構成を示すブロック図である。
図１において、１は表示パネル、２はバックライト、３は表示パネル制御装置、４はバックライト制御装置、５はシステムコントローラ、６はフレームメモリ、７は表示パネル１に入力される制御信号である。
図２は、図１に示す表示パネル１の概略構成を示すブロック図である。
図２に示すように、図１に示す表示パネル１は、マトリクス状に配置された画素１１を有し、各画素には、映像線１３と、走査線１２と、各種配線１６とが入力される。また、走査線１２は走査線駆動回路１５に接続され、映像線１３と各種配線１６とは映像線駆動回路１４に入力される。

図３は、本発明の実施例１の可動シャッタ方式の画像表示装置における画素の回路構成を示す回路図である。
図３に示すように、各種配線１６は、アップデート線（Ｕｐｄ）と、シャッタ電圧線（Ｓｈｔ）と、正電圧線（Ｈｇｈ）と、負電圧線（Ｌｏｗ）とで構成される。
本実施例の画素回路において、映像線１３と信号蓄積容量（以下、保持容量という）２０７とは走査スイッチ２００で接続されており、走査スイッチ２００のゲートは走査線１２に接続されている。
正電圧線（Ｈｇｈ）と、負電圧線（Ｌｏｗ）との間には、ｐＭＯＳトランジスタ２０２とｎＭＯＳトランジスタ２０３とで構成される第１ＣＭＯＳインバータ回路と、ｐＭＯＳトランジスタ２０４とｎＭＯＳトランジスタ２０５とで構成される第２ＣＭＯＳインバータ回路とが設けられる。
保持容量２０７は、他端が負電圧線（Ｌｏｗ）に接続され、一端が、ｎＭＯＳトランジスタ２０１のソース（または、ドレイン）に接続されている。
ｎＭＯＳトランジスタ２０１のドレイン（または、ソース）は、第１ＣＭＯＳインバータ回路の入力端子（ｐＭＯＳトランジスタ２０２およびｎＭＯＳトランジスタ２０３のゲート）に接続される。
第１ＣＭＯＳインバータ回路の出力端子（ｐＭＯＳトランジスタ２０２およびｎＭＯＳトランジスタ２０３のドレイン）は、第２ＣＭＯＳインバータ回路の入力端子（ｐＭＯＳトランジスタ２０４およびｎＭＯＳトランジスタ２０５のゲート）に接続されている。
第２ＣＭＯＳインバータ回路の出力端子（ｐＭＯＳトランジスタ２０４およびｎＭＯＳトランジスタ２０５のドレイン）は、ｐＭＯＳトランジスタ２０６を介して、第１ＣＭＯＳインバータ回路の入力端子（ｐＭＯＳトランジスタ２０２およびｎＭＯＳトランジスタ２０３のゲート）に接続されている。
なお、ｎＭＯＳトランジスタ２０１のゲート、および、ｐＭＯＳトランジスタ２０６のゲートは、アップデート線（Ｕｐｄ）に接続されている。
各画素１１は、ＭＥＭＳシャッタ２１１を有し、シャッタ電極２０８はシャッタ電圧線（Ｓｈｔ）に接続されている。
また、一方の制御電極２０９は、第１ＣＭＯＳインバータ回路の出力端子に接続されており、他方の制御電極２１０は、第２ＣＭＯＳインバータ回路の出力端子に接続されている。

図４は、本発明の実施例の可動シャッタ方式の画像表示装置の画素部の断面構造を示す断面図である。
図４に示すように、ガラス基板３９上には、多結晶シリコン薄膜３１、高濃度ｎ型不純物をドープした多結晶シリコン薄膜（３０，３２）、ゲート絶縁膜３３、高融点金属からなるゲート電極３５、ソース３７、ドレイン電極３６（図３に示すｎ型ＭＯＳトランジスタ２０３のドレイン電極）とから構成される多結晶シリコン薄膜トランジスタが設けられる。
更にガラス基板３９上には、絶縁保護膜３４を挟んでソース３７、ドレイン電極３６と同じＡｌ配線層でシャッタ電圧線（Ｓｈｔ）、ドレイン電極４０（図３に示すｎ型ＭＯＳトランジスタ２０５のドレイン電極）が形成されており、これらはシリコンナイトライドと有機材料の多層膜からなる保護膜３８によって覆われている。
保護膜３８上には、シャッタ電極２０８と、制御電極（２０９，２１０）の２つの制御電極を有する機械的シャッタ２１１が設けられており、シャッタ電極２０８はシャッタ電圧線（Ｓｈｔ）に、ドレイン電極３６は制御電極２０９に、ドレイン電極４０は制御電極２１０に、それぞれコンタクトホールを介して接続されている。またこれらシャッタ電極２０８と、制御電極（２０９，２１０）は、互いに接触した際の短絡防止のために、表面には絶縁膜が形成されている。

ここで、シャッタ電極２０８は、シャッタ電極２０８に入力される電圧と、制御電極２０９と制御電極２１０に入力される電圧との相対関係による電界でその位置が制御される ため、図４には破線を用いてその可動範囲も開示している。
また、図３には記載されていないが、画素１１内に設けられたその他のトランジスタも、同様に多結晶シリコン薄膜トランジスタで構成されている。これらの多結晶シリコン薄膜トランジスタは、公知のエキシマレーザアニーリングプロセス等を用いて形成することができる。
シャッタ電極２０８に対してガラス基板３９と反対側には、Ｒ（赤）Ｇ（緑）Ｂ（青）の３色の独立ＬＥＤ光源からなる光源４２を有する導光板２２が設けられている。なお、光源４２と導光板２２はバックライトを構成する。
導光板２２の両面には反射膜（２１，２３）と、更に反射膜２３の上には黒色膜２４が設けられている。反射膜（２１，２３）はＡｇやＡｌなどの金属膜で、黒色膜２４は金属酸化膜や、ポリイミド樹脂等にカーボンブラック、チタンブラック等の顔料粒子を適切に分散させることで形成することができる。
ここで、反射膜２３及び黒色膜２４には、図４に示すように、シャッタ電極２０８に対応する位置に開口が設けられており、光源４２から射出されて導光板２２を伝播した光４１の一部が、この開口から射出されるように構成されている。したがって、シャッタ電極２０８の位置を電気的に制御して画像表示を行うことができる。また、黒色膜２４は、外光の反射を防ぐために設けられたものである。

図５は、図３に示す画素回路の各種配線１６上の、信号のタイミングチャートを示す図である。
なお、以下の説明では、Ｈｉｇｈレベル（以下、Ｈレベル）のＶＨの高電圧は２５Ｖ、Ｌｏｗレベル（以下、Ｌレベル）のＶＬの低電圧は０Ｖ、正側の中間電圧は１５Ｖ、負側の中間電圧は１０Ｖとして説明する。
シャッタ電圧線（Ｓｈｔ）は、ポラリティ正の状態の状態で２５Ｖ、ポラリティ負の状態の状態で０Ｖとなるが、図５では両方の電圧が存在することを×印で示している。
以下、図５を用いて、図３に示す画素回路の動作について説明する。
時刻（ｔ０）までに、映像線１３に書込まれた画像信号電圧は、走査線１２を順次走査することによって走査スイッチ２００を介して保持容量２０７に記憶される。
次に、全画素の保持容量２０７に対する画像信号電圧の書込み走査が終了した後に、各画素において、書込まれた画像信号電圧を元に、一対の制御電極（２０９，２１０）に対して画像信号の書込みを行う。
即ち、時刻（ｔ１）において、全画素において、シャッタ電圧線（Ｓｈｔ）上の電圧を、２５Ｖと、０Ｖとの間の、１２．５Ｖの中間の電圧とする。
同時に、正電圧線（Ｈｇｈ）上の電圧を、２５Ｖの電圧から、１５Ｖの正側の中間電圧とし、負電圧線（Ｌｏｗ）上の電圧を、０Ｖの電圧から、１０Ｖの負側の中間電圧にする。
次に、時刻（ｔ２）において、アップデート線（Ｕｐｄ）の電圧を、０Ｖから２０Ｖにする。
これにより、ｐＭＯＳトランジスタ２０６がオフとなり、第２ＣＭＯＳインバータ回路の出力端子から第１ＣＭＯＳインバータ回路の入力端子へのフィードバックループが遮断される。また、ｎＭＯＳトランジスタ２０１がオンとなる。
このとき、保持容量２０７に画像信号電圧として高電圧（ここでは、５Ｖ）が書込まれていた画素は、ｎＭＯＳトランジスタ２０３がオン状態となることにより、この画素の制御電極２０９の電圧は負電圧線（Ｌｏｗ）上の１０の電圧に書き換えられる。
また、保持容量２０７に画像信号電圧として低電圧（ここでは、０Ｖ）が書込まれていた画素は、ｐＭＯＳトランジスタ２０２がオン状態となることにより、この画素の制御電極２０９の電圧は正電圧線（Ｈｇｈ）上の１５Ｖの電圧に書き換えられる。

次に、時刻（ｔ３）において、シャッタ電圧線（Ｓｈｔ）上の電圧を２５Ｖとし、同時に、正電圧線（Ｈｇｈ）上の電圧を２５Ｖに、負電圧線（Ｌｏｗ）上の電圧を０Ｖにする。
これにより、保持容量２０７に画像信号電圧として高電圧（５Ｖ）が書込まれていた画素の制御電極２０９の電圧は負電圧線（Ｌｏｗ）上の０Ｖの電圧に書き換えられる。
また、保持容量２０７に画像信号電圧として低電圧（０Ｖ）が書込まれていた画素の制御電極２０９の電圧は正電圧線（Ｈｇｈ）上の２５Ｖの電圧に書き換えられる。
次に、時刻（ｔ４）において、アップデート線（Ｕｐｄ）の電圧を、２０Ｖから０Ｖにする。
これにより、ｎＭＯＳトランジスタ２０１がオフ、ｐＭＯＳトランジスタ２０６がオンとなり、第２ＣＭＯＳインバータ回路の出力端子から第１ＣＭＯＳインバータ回路の入力端子へのフィードバックループが形成される。
この結果により、保持容量２０７に画像信号電圧として高電圧（５Ｖ）が書込まれていた画素の制御電極２０９の電圧は負電圧線（Ｌｏｗ）上の０Ｖの電圧、制御電極２１０の電圧は正電圧線（Ｈｇｈ）上の２５Ｖの電圧となる。
また、保持容量２０７に画像信号電圧として低電圧（０Ｖ）が書込まれていた画素の制御電極２０９の電圧は正電圧線（Ｈｇｈ）上の２５Ｖの電圧、制御電極２１０の電圧は負電圧線（Ｌｏｗ）上の０Ｖの電圧となる。

図５に示す駆動方法においては、シャッタ電極２０８、一対の制御電極（２０９，２１０）は、図６のような電圧で動作する。
なお、図６のアップデート期間＆ディスチャージ期間は、図５の時刻ｔ２から時刻ｔ３の期間であり、図６のシャッタ移動期間は、図５の時刻ｔ３から時刻ｔ５の期間であり、図６のＬＥＤ点灯の発光期間は、図５の時刻ｔ５以降の期間である。
なお、図６、および後述する図１１〜図１６において、シャッタ電極はＳｈｕｔｔｅｒと、Ｏｐｅｎ電極はＯｐｅｎと、Ｃｌｏｓｅ電極はＣｌｏｓｅと図示している。
以下、制御電極２０９をＯｐｅｎ電極、制御電極２１０をＣｌｏｓｅ電極として説明する。
本実施例の可動シャッタ方式の画像表示装置は、フィールドシーケンシャル方式でカラー画像を表示するとともに、サブフィールド方式で表示されるカラー画像の階調を制御する。本実施例では、各サブフィールドは、ディスチャージ期間（ディスチャージ期間Ａ、または、ディスチャージ期間Ｂ）と、シャッタ移動期間、ＬＥＤ点灯の発光期間とで構成される。
ここで、ディスチャージ期間Ａは、ＭＥＭＳシャッタ２１１が開から、ＭＥＭＳシャッタ２１１が開または閉となるときのディスチャージ期間であり、ディスチャージ期間Ｂは、ＭＥＭＳシャッタ２１１が閉から、ＭＥＭＳシャッタ２１１が開または閉となるときのディスチャージ期間である。

図６は、本発明の実施例１の可動シャッタ方式の画像表示装置において、ディスチャージ期間Ａ、シャッタ移動期間、発光期間、ディスチャージ期間Ｂについて、シャッタ電極２０８、Ｏｐｅｎ電極、Ｃｌｏｓｅ電極の電圧変化を示す図である。
ポラリティ正の状態のディスチャージ期間Ａにおいて、シャッタ電極２０８の電圧は１２．５Ｖ、Ｏｐｅｎ電極の電圧は１０Ｖ、Ｃｌｏｓｅ電極の電圧は１５Ｖとなり、Ｏｐｅｎ電極の電圧と、Ｃｌｏｓｅ電極の電圧の平均値が、シャッタ電極２０８の電圧と同じ値となっている。したがって、シャッタ電極２０８とＯｐｅｎ電極との間の電圧は＋２．５Ｖ、シャッタ電極２０８とＣｌｏｓｅ電極との間の電圧は−２．５Ｖとなる。
同様に、ポラリティ正の状態のディスチャージ期間Ｂ、ポラリティ負の状態のディスチャージ期間Ａ、ポラリティ負の状態のディスチャージ期間Ｂについてのシャッタ電極２０８の電圧、Ｏｐｅｎ電極の電圧、Ｃｌｏｓｅ電極の電圧、および、シャッタ電極２０８とＯｐｅｎ電極との間の電圧、シャッタ電極２０８とＣｌｏｓｅ電極との間の電圧は表１のようになる。
なお、表１において、シャッタ電極２０８の電圧はＳｈｕｔｔｅｒ電位と、Ｏｐｅｎ電極の電圧はＯｐｅｎ電位と、Ｃｌｏｓｅ電極の電圧はＣｌｏｓｅ電位と、シャッタ電極２０８とＯｐｅｎ電極との間の電圧はＳｈｕｔｔｅｒ−Ｏｐｅｎ間電圧と、シャッタ電極２０８とＣｌｏｓｅ電極との間の電圧はＳｈｕｔｔｅｒ−Ｃｌｏｓｅ間電圧と記述している。

表１のような電圧関係であると、まず第１に、ディスチャージ期間における各電極間の電圧、即ち、シャッタ電極２０８とＯｐｅｎ電極との間の電圧と、シャッタ電極２０８とＣｌｏｓｅ電極との間の電圧が、＋２．５Ｖまたは−２．５Ｖであり、シャッタ移動期間や発光期間のときの電極間電圧（＋２５Ｖまたは−２５Ｖ）に比べて十分に小さい（電界が緩和する）ので絶縁膜に注入された電荷が電極側へ戻る（電荷注入量を減らす）効果が得られる。
また、第２に、シャッタ電極２０８とＯｐｅｎ電極との間の電圧と、シャッタ電極２０８とＣｌｏｓｅ電極との間の電圧の絶対値が同じであるため、絶縁膜に注入された電荷が電極側へ戻る効果の程度がＯｐｅｎ側とＣｌｏｓｅ側とで同程度となる。
また、第３に、１つのポラリティ内での各電極間電圧がディスチャージＡとディスチャージＢとで電界方向が反転しているため、ＭＥＭＳシャッタ２１１が開閉動作が繰り返される場合、電気的に対称となるため、電荷注入量が０近傍で安定する。
また、第４に、ポラリティ正の状態のディスチャージＡの各電極間電圧とポラリティ負の状態のディスチャージＡの各電極間電圧が電気的に反転しているため、ＭＥＭＳシャッタ２１１の開状態が続く場合（ＭＥＭＳシャッタ２１１の閉状態が続く場合も同じ）電気的に対称となるため、電荷注入量が０近傍で安定する。
以上説明したように、図６に示すような動作を行うことで、サブフィールド毎の電界緩和によって電荷注入量を減らすことができ、その電荷注入量は０近傍で安定させることができるため、本実施例の可動シャッタ方式の画像表示装置の信頼性を向上させることができる。

図７は、本発明の実施例２の可動シャッタ方式の画像表示装置における画素の回路構成を示す回路図である。
なお、本実施例において、可動シャッタ方式の画像表示装置の概略構成、表示パネルの概略構成、および、画素部の断面構造は、図１、図２、図４と同じである。
図７に示すように、各種配線１６は、アップデート線（Ｕｐｄ）と、シャッタ電圧線（Ｓｈｔ）と、容量制御電圧線（Ｃａｐ）と、共通電源線（Ｃｏｍ）とで構成される。
本実施例の画素回路において、映像線１３と信号蓄積容量（以下、保持容量という）３０３とは走査スイッチ３００で接続されており、走査スイッチ３００のゲートは走査線１２に接続されている。
保持容量３０３は、他端が容量制御電圧線（Ｃａｐ）に接続され、一端が、ｎＭＯＳトランジスタ３０１のゲートに接続されている。
ｎＭＯＳトランジスタ３０１のソースはアップデート線（Ｕｐｄ）に接続され、ｎＭＯＳトランジスタ３０１のドレインは、第１容量素子３０４を介して、共通電源線（Ｃｏｍ）に接続されている。
ｎＭＯＳトランジスタ３０１のドレインは、ｎＭＯＳトランジスタ３０２のゲートに接続されており、ｎＭＯＳトランジスタ３０２のソースはアップデート線（Ｕｐｄ）に接続され、ｎＭＯＳトランジスタ３０２のドレインは、第２容量素子３０５を介して、共通電源線（Ｃｏｍ）に接続されている。
ここで、共通電源線（Ｃｏｍ）には、常時Ｌレベルの電圧（ここでは、０Ｖ）が供給されている。
各画素１１は、ＭＥＭＳシャッタ３０９を有し、シャッタ電極３０６はシャッタ電圧線（Ｓｈｔ）に接続されている。
また、一方の制御電極３０７は、ｎＭＯＳトランジスタ３０１のドレインに接続されており、他方の制御電極３０８は、ｎＭＯＳトランジスタ３０２のドレインに接続されている。

図８は、図７に示す画素回路の各種配線１６上の、信号のタイミングチャートを示す図である。なお、シャッタ電圧線（Ｓｈｔ）は、ポラリティ正の状態の状態で２５Ｖ、ポラリティ負の状態の状態で０Ｖとなる。図８では両方の電圧が存在することを×印で示している。
以下、図８を用いて、図７に示す画素回路の動作について説明する。なお、以下の説明では、ＨレベルのＶＨの電圧は２５Ｖ、ＬレベルのＶＬの電圧は０Ｖとして説明する。
本実施例の可動シャッタ方式の画像表示装置は、フィールドシーケンシャル方式でカラー画像を表示するとともに、サブフィールド方式で表示されるカラー画像の階調を制御する。本実施例では、各サブフィールドは、ディスチャージ期間と、アップデート＆シャッタ移動期間、ＬＥＤ点灯の発光期間とで構成される。
時刻（ｔ０）までに、映像線１３に書込まれた画像信号電圧は、走査線１２を順次走査することによって走査スイッチ３００を介して保持容量３０３に記憶される。
次に、全画素の保持容量３０３に対する画像信号電圧の書込み走査が終了した後の時刻（ｔ１）において、シャッタ電圧線（Ｓｈｔ）上の電圧を、２５Ｖの電圧とする。同時に、容量制御電圧線（Ｃａｐ）上の電圧を、０Ｖの電圧から、２５Ｖの電圧とし、アップデート線（Ｕｐｄ）上の電圧を、５Ｖの負側の中間電圧から、２５Ｖの電圧とする。

次に、時刻ｔ２において、シャッタ電圧線（Ｓｈｔ）上の電圧を、２５Ｖの電圧から、０Ｖの電圧とする。
次に、時刻ｔ３において、容量制御電圧線（Ｃａｐ）と、アップデート線（Ｕｐｄ）上の電圧を、２５Ｖの電圧から、０Ｖの電圧とする。
以下、シャッタ電圧線（Ｓｈｔ）の電圧が２５Ｖのポラリティ正の状態においてデータ書込み期間に保持容量３０３に５Ｖが入力されていた場合（以下、場合１）、シャッタ電圧線（Ｓｈｔ）の電圧が２５Ｖのポラリティ正の状態においてデータ書込み期間に保持容量３０３に０Ｖが入力されていた場合（以下、場合２）、シャッタ電圧線（Ｓｈｔ）の電圧が０Ｖのポラリティ負の状態においてデータ書込み期間に保持容量３０３に５Ｖが入力されていた場合（以下、場合３）、シャッタ電圧線（Ｓｈｔ）の電圧が０Ｖのポラリティ負の状態においてデータ書込み期間に保持容量３０３に０Ｖが入力されていた場合（以下、場合４）について、動作を説明する。
なお、以下の説明では、制御電極３０７をＯｐｅｎ電極、制御電極３０８をＣｌｏｓｅ電極として説明する。

（１）場合１
図９は、本発明の実施例２の可動シャッタ方式の画像表示装置において、ポラリティ正の状態の時に、ディスチャージ期間、アップデート＆シャッタ移動期間、およびＬＥＤ点灯の発光期間における各画素回路の各部の電圧変化を示す図である。
なお、図９のディスチャージ期間は、図８の時刻ｔ１から時刻ｔ２の期間であり、図９のアップデート＆シャッタ移動期間は、図８の時刻ｔ３から時刻ｔ４の期間であり、図９のＬＥＤ点灯の発光期間は、図８の時刻ｔ４以降の期間である。
ポラリティ正の状態において、データ書込み期間に保持容量３０３に５Ｖが入力されていた場合（図９のデータ５Ｖ）、時刻ｔ１のタイミングで、容量制御電圧線（Ｃａｐ）上の電圧が０Ｖから、２５Ｖに変化するので、保持容量３０３を介して、ｎＭＯＳトランジスタ３０１のゲート電圧が、５Ｖから３０Ｖになる。
ここで、アップデート線（Ｕｐｄ）上の電圧は２５Ｖで、ｎＭＯＳトランジスタ３０１のソース−ゲート間電圧が５Ｖとなるので、ｎＭＯＳトランジスタ３０１はオンとなり、Ｏｐｅｎ電極３０７にアップデート線（Ｕｐｄ）上の電圧、２５Ｖが供給される。
ｎＭＯＳトランジスタ３０２は、アップデート線（Ｕｐｄ）上の電圧が２５Ｖで、ゲート電圧が２５Ｖであるので、ｎＭＯＳトランジスタ３０２のソース−ゲート間電圧が０Ｖとなり、ｎＭＯＳトランジスタ３０２はオフとなる。
しかしながら、Ｃｌｏｓｅ電極３０８の電圧によって、ｎＭＯＳトランジスタ３０２のオン・オフは変化する。

時刻ｔ１の前のＣｌｏｓｅ電極３０８の電圧は、ポラリティの状態（ポラリティ正、あるいは、ポラリティ負）と、ＭＥＭＳシャッタ３０９の開閉の状態によって決まっており、５Ｖと（２５Ｖ−Ｖｔｈ）の２つの状態が存在する。なお、Ｖｔｈは、ｎＭＯＳトランジスタ３０１と、ｎＭＯＳトランジスタ３０２の閾値電圧である。
Ｃｌｏｓｅ電極３０８の電圧が、ｎＭＯＳトランジスタ３０２のゲート電圧よりも低い（５Ｖ）場合には、Ｃｌｏｓｅ電極３０８側の電極（ドレイン）がソースとなって、ｎＭＯＳトランジスタ３０２はオンとなる。
ｎＭＯＳトランジスタ３０２がオンすると、Ｃｌｏｓｅ電極３０８の電圧は、アップデート線（Ｕｐｄ）の電圧へ向かって上昇し、ｎＭＯＳトランジスタ３０２の閾値電圧（Ｖｔｈ）を加味した、（２５Ｖ−Ｖｔｈ）の電圧に達したところで、ｎＭＯＳトランジスタ３０２はオフとなる。
Ｃｌｏｓｅ電極３０８の電圧が（２５Ｖ−Ｖｔｈ）の場合には、すでにｎＭＯＳトランジスタ３０２の閾値電圧に達しているので変化しない。
このとき、シャッタ電圧線（Ｓｈｔ）に２５Ｖが印加されているので、シャッタ電極３０６の電圧、Ｏｐｅｎ電極３０７の電圧、Ｃｌｏｓｅ電極３０８の電圧のすべてが、２５Ｖ近傍（２５Ｖ−Ｖｔｈ、あるいは、２５Ｖ）となりディスチャージ期間とすることができる。

次に、時刻ｔ３のタイミングで、アップデート線（Ｕｐｄ）上の電圧と容量制御電圧線（Ｃａｐ）上の電圧が０Ｖとなる。
ｎＭＯＳトランジスタ３０１のゲート電圧は、保持容量３０３を介して、容量制御電圧線（Ｃａｐ）に接続されているため、ｎＭＯＳトランジスタ３０１のゲート電圧は、３０Ｖから５Ｖに変化する。
よって、ｎＭＯＳトランジスタ３０１のソース−ゲート間電圧が５Ｖを維持するため、ｎＭＯＳトランジスタ３０１はオンを維持し、Ｏｐｅｎ電極３０７の電圧は、２５Ｖからアップデート線（Ｕｐｄ）上の電圧、０Ｖへ変化する。
ｎＭＯＳトランジスタ３０２については、アップデート線（Ｕｐｄ）側の電極（ソース）の電圧が０Ｖへ変化するとともに、ゲート電圧も０Ｖへ変化するため、基本的にｎＭＯＳトランジスタ３０２はオフ状態を保つ。
ただし、ゲート電圧は、ｎＭＯＳトランジスタ３０１を介して電圧が供給されるため、アップデート線（Ｕｐｄ）の電圧変化に対して遅れることになる。
遅延が大きく、ｎＭＯＳトランジスタ３０２のソース−ゲート間電圧が、Ｖｔｈの閾値電圧を超えてしまうと、ｎＭＯＳトランジスタ３０２がオンしてしまい、Ｃｌｏｓｅ電極３０８の電圧を２５Ｖ近傍で維持できなくなる。
よって、図７には図示していないが、遅延対策として、ｎＭＯＳトランジスタ３０２とアップデート線（Ｕｐｄ）との間に高抵抗を挿入しておくとよい。
以上のように、シャッタ電極３０６の電圧は２５Ｖ、Ｏｐｅｎ電極３０７の電圧は０Ｖ、Ｃｌｏｓｅ電極３０８の電圧は（２５Ｖ−Ｖｔｈ）となるため、シャッタ電極３０６は、Ｏｐｅｎ電極３０７へ移動する。

（２）場合２
ポラリティ正の状態で、データ書込み期間において、保持容量に０Ｖが入力されていた場合（図９のデータ０Ｖ）、時刻ｔ１のタイミングで、容量制御電圧線（Ｃａｐ）上の電圧が、０Ｖから２５Ｖに変化すると、保持容量３０３を介して、ｎＭＯＳトランジスタ３０１のゲート電圧が０Ｖから２５Ｖになる。
ｎＭＯＳトランジスタ３０１は、ソースが２５Ｖ、ゲート電極が２５Ｖであるので、ソースを基準とすると、ｎＭＯＳトランジスタ３０１のソース−ゲート間電圧が０Ｖとなり、ｎＭＯＳトランジスタ３０１はオフとなる。
一方、Ｏｐｅｎ電極３０７の電圧は、前の表示状態によって、０Ｖまたは（５Ｖ−Ｖｔｈ）、または、（２５Ｖ−Ｖｔｈ）となっている。
前の表示状態によって、Ｏｐｅｎ電極３０７の電圧が、０Ｖまたは（５Ｖ−Ｖｔｈ）の場合には、Ｏｐｅｎ電極３０７側の電極（ドレイン）がソースとなり、ｎＭＯＳトランジスタ３０１がオンとなるため、Ｏｐｅｎ電極３０７の電圧は、アップデート線（Ｕｐｄ）上の２５Ｖの電圧から、ｎＭＯＳトランジスタ３０１の閾値電圧（Ｖｔｈ）を加味した値（２５Ｖ−Ｖｔｈ）となる。
前の表示状態によって、Ｏｐｅｎ電極３０７の電圧が、（２５Ｖ−Ｖｔｈ）であった場合は、ｎＭＯＳトランジスタ３０１はオンせずに、Ｏｐｅｎ電極３０７の電圧は、（２５Ｖ−Ｖｔｈ）に維持される。

ｎＭＯＳトランジスタ３０２については、前の表示状態によってＣｌｏｓｅ電極３０８の電圧が、５Ｖまたは（２５Ｖ−Ｖｔｈ）となっている。
前の表示状態によってＣｌｏｓｅ電極３０８の電圧が５Ｖの場合は、Ｃｌｏｓｅ電極３０８側の電極（ドレイン）をソースとして、ｎＭＯＳトランジスタ３０２がオンし、Ｃｌｏｓｅ電極３０８の電圧は、ｎＭＯＳトランジスタ３０２のゲートの電圧（２５Ｖ−Ｖｔｈ）に対して、ｎＭＯＳトランジスタ３０２の閾値電圧を加味した値、（２５Ｖ−Ｖｔｈ−Ｖｔｈ）まで上昇する。
前の表示状態によってＣｌｏｓｅ電極３０８の電圧が（２５Ｖ−Ｖｔｈ）であった場合には、ｎＭＯＳトランジスタ３０２はオフのままとなり、Ｃｌｏｓｅ電極３０８の電圧は、（２５Ｖ−Ｖｔｈ）のままとなる。
このとき、シャッタ電圧線（Ｓｈｔ）には、２５Ｖが供給されているので、シャッタ電極３０６の電圧、Ｏｐｅｎ電極３０７の電圧、Ｃｌｏｓｅ電極３０８の電圧のすべてが、２５Ｖ近傍（２５Ｖ−Ｖｔｈ−Ｖｔｈ、または、２５Ｖ−Ｖｔｈ、または、２５Ｖ−Ｖｔｈ）となりディスチャージ期間とすることができる。

次に、時刻ｔ３のタイミングで、アップデート線（Ｕｐｄ）の電圧と、容量制御電圧線（Ｃａｐ）上の電圧が０Ｖとなる。
ｎＭＯＳトランジスタ３０１は、ゲート電圧が、保持容量３０３を介して容量制御電圧線（Ｃａｐ）に接続されているため、ｎＭＯＳトランジスタ３０１のゲート電圧は２５Ｖから０Ｖに変化する。
よって、ｎＭＯＳトランジスタ３０１のソース−ゲート間電圧は０Ｖを維持するため、ｎＭＯＳトランジスタ３０１はオフとなり、Ｏｐｅｎ電極３０７は、（２５Ｖ−Ｖｔｈ）の電圧を維持する。
ｎＭＯＳトランジスタ３０２は、ゲート電圧が（２５Ｖ−Ｖｔｈ）、ソースが０Ｖとなるため、ｎＭＯＳトランジスタ３０２はオンとなり、Ｃｌｏｓｅ電極３０８の電圧は０Ｖとなる。
以上のように、シャッタ電極３０６の電圧は２５Ｖ、Ｏｐｅｎ電極３０７の電圧は（２５Ｖ−Ｖｔｈ）、Ｃｌｏｓｅ電極３０８の電圧は０Ｖとなるため、シャッタ電極３０６は、Ｃｌｏｓｅ電極３０８側へ移動する。

図１０は、本発明の実施例２の可動シャッタ方式の画像表示装置において、ポラリティ負の状態の時に、ディスチャージ期間と、アップデート＆シャッタ移動期間、ＬＥＤ点灯の発光期間における各画素回路の各部の電圧変化を示す図である。
なお、図１０のディスチャージ期間は、図８の時刻ｔ１から時刻ｔ２の期間であり、図１０のＳｈｔセット期間は、図８の時刻ｔ２から時刻ｔ３の期間であり、図１０のアップデート＆シャッタ移動期間は、図８の時刻ｔ３から時刻ｔ４の期間であり、図１０のＬＥＤ点灯の発光期間は、図８の時刻ｔ４以降の期間である。
（３）場合３
ポラリティ正の状態の場合は、ディスチャージ期間、アップデート＆シャッタ移動期間、ＬＥＤ点灯の発光期間の何れ期間も、シャッタ電圧線（Ｓｈｔ）上の電圧は、２５Ｖであるが、ポラリティ負の状態の場合は、ディスチャージ期間には、シャッタ電圧線（Ｓｈｔ）上の電圧は、２５Ｖであるが、アップデート＆シャッタ移動期間、および、ＬＥＤ点灯の発光期間には、シャッタ電圧線（Ｓｈｔ）上の電圧が、０Ｖになる。
ポラリティ負の状態において、データ書込み期間に保持容量３０３に５Ｖが入力されていた場合（図１０のデータ５Ｖ）、時刻ｔ１のタイミングで、容量制御電圧線（Ｃａｐ）上の電圧が０Ｖから、２５Ｖの電圧に変化するので、保持容量３０３を介して、ｎＭＯＳトランジスタ３０１のゲート電圧が、５Ｖから３０Ｖになる。
ここで、アップデート線（Ｕｐｄ）上の電圧は２５Ｖで、ｎＭＯＳトランジスタ３０１のソース−ゲート間電圧が５Ｖとなるので、ｎＭＯＳトランジスタ３０１はオンとなり、Ｏｐｅｎ電極３０７にアップデート線（Ｕｐｄ）上の電圧２５Ｖが供給される。
ｎＭＯＳトランジスタ３０２は、アップデート線（Ｕｐｄ）上の電圧が２５Ｖで、ゲート電圧が２５Ｖであるので、ｎＭＯＳトランジスタ３０２のソース−ゲート間電圧が０Ｖとなり、ｎＭＯＳトランジスタ３０２はオフとなる。
しかしながら、Ｃｌｏｓｅ電極３０８の電圧によって、ｎＭＯＳトランジスタ３０２のオン・オフは変化する。

時刻ｔ１の前のＣｌｏｓｅ電極３０８の電圧は、ポラリティの状態（ポラリティ正、あるいは、ポラリティ負）と、ＭＥＭＳシャッタ３０９の開閉の状態によって決まっており、５Ｖと（２５Ｖ−Ｖｔｈ）の２つの状態が存在する。
Ｃｌｏｓｅ電極３０８の電圧が、ｎＭＯＳトランジスタ３０２のゲート電圧よりも低い５Ｖ場合には、Ｃｌｏｓｅ電極３０８側の電極（ドレイン）がソースとなって、ｎＭＯＳトランジスタ３０２はオンとなる。
ｎＭＯＳトランジスタ３０２がオンすると、Ｃｌｏｓｅ電極３０８の電圧は、アップデート線（Ｕｐｄ）の電圧へ向かって上昇し、ｎＭＯＳトランジスタ３０２の閾値電圧（Ｖｔｈ）を加味した、（２５Ｖ−Ｖｔｈ）の電圧に達したところで、ｎＭＯＳトランジスタ３０２はオフとなる。
Ｃｌｏｓｅ電極３０８の電圧が（２５Ｖ−Ｖｔｈ）の場合には、すでにｎＭＯＳトランジスタ３０２の閾値電圧に達しているので変化しない。
このとき、シャッタ電圧線（Ｓｈｔ）に２５Ｖが印加されているので、シャッタ電極３０６の電圧、Ｏｐｅｎ電極３０７の電圧、Ｃｌｏｓｅ電極３０８の電圧のすべてが、２５Ｖ近傍（２５Ｖ−Ｖｔｈ、あるいは、２５Ｖ）となりディスチャージ期間とすることができる。

次に、時刻ｔ２のタイミングで、シャッタ電圧線（Ｓｈｔ）上の電圧が、０Ｖになる。
次に、時刻ｔ３のタイミングで、アップデート線（Ｕｐｄ）上の電圧と容量制御電圧線（Ｃａｐ）上の電圧が０Ｖとなる。
ｎＭＯＳトランジスタ３０１のゲート電圧は、保持容量３０３を介して、容量制御電圧線（Ｃａｐ）に接続されているため、ｎＭＯＳトランジスタ３０１のゲート電圧は、３０Ｖから５Ｖに変化する。
よって、ｎＭＯＳトランジスタ３０１のソース−ゲート間電圧が５Ｖを維持するため、ｎＭＯＳトランジスタ３０１はオンを維持し、Ｏｐｅｎ電極３０７は、２５Ｖからアップデート線（Ｕｐｄ）上の電圧０Ｖへ変化する。
ｎＭＯＳトランジスタ３０２については、アップデート線（Ｕｐｄ）側の電極（ソース）が０Ｖへ変化するとともに、ゲート電圧も０Ｖへ変化するため、基本的にｎＭＯＳトランジスタ３０２はオフ状態を保つ。
ただし、ゲート電圧は、ｎＭＯＳトランジスタ３０１を介して電圧が供給されるため、アップデート線（Ｕｐｄ）の電圧変化に対して遅れることになる。
遅延が大きく、ｎＭＯＳトランジスタ３０２のソース−ゲート間電圧が、Ｖｔｈの閾値電圧を超えてしまうと、ｎＭＯＳトランジスタ３０２がオンしてしまい、Ｃｌｏｓｅ電極３０８の電圧を２５Ｖ近傍で維持できなくなる。
よって、前述したように、遅延対策として、ｎＭＯＳトランジスタ３０２とアップデート線（Ｕｐｄ）との間に高抵抗を挿入しておくとよい。
以上のように、シャッタ電極３０６の電圧は０Ｖ、Ｏｐｅｎ電極３０７の電圧は０Ｖ、Ｃｌｏｓｅ電極３０８の電圧は（２５Ｖ−Ｖｔｈ）となるため、シャッタ電極３０６は、Ｃｌｏｓｅ電極３０８へ移動する。

（４）場合４
ポラリティ負の状態で、データ書込み期間において、保持容量に０Ｖが入力されていた場合（図１０のデータ０Ｖ）、時刻ｔ１のタイミングで、容量制御電圧線（Ｃａｐ）上の電圧が、０Ｖから２５Ｖに変化すると、保持容量３０３を介して、ｎＭＯＳトランジスタ３０１のゲート電圧が０Ｖから２５Ｖになる。
ｎＭＯＳトランジスタ３０１は、ソースが２５Ｖ、ゲート電極が２５Ｖであるので、ソースを基準とすると、ｎＭＯＳトランジスタ３０１のソース−ゲート間電圧が０Ｖとなり、ｎＭＯＳトランジスタ３０１はオフとなる。
一方、Ｏｐｅｎ電極３０７の電圧は、前の表示状態によって、０Ｖまたは（５Ｖ−Ｖｔｈ）、または、（２５Ｖ−Ｖｔｈ）となっている。
前の表示状態によって、Ｏｐｅｎ電極３０７の電圧が、０Ｖまたは（５Ｖ−Ｖｔｈ）の場合には、Ｏｐｅｎ電極３０７側の電極（ドレイン）がソースとなり、ｎＭＯＳトランジスタ３０１がオンとなるため、Ｏｐｅｎ電極３０７の電圧は、アップデート線（Ｕｐｄ）上の２５Ｖの電圧から、ｎＭＯＳトランジスタ３０１の閾値電圧（Ｖｔｈ）を加味した値（２５Ｖ−Ｖｔｈ）となる。
前の表示状態によって、Ｏｐｅｎ電極３０７の電圧が、（２５Ｖ−Ｖｔｈ）であった場合は、ｎＭＯＳトランジスタ３０１はオンせずに、Ｏｐｅｎ電極３０７の電圧は、（２５Ｖ−Ｖｔｈ）に維持される。

ｎＭＯＳトランジスタ３０２については、前の表示状態によってＣｌｏｓｅ電極３０８の電圧が、５Ｖまたは（２５Ｖ−Ｖｔｈ）となっている。
前の表示状態によってＣｌｏｓｅ電極３０８の電圧が５Ｖの場合は、Ｃｌｏｓｅ電極３０８側の電極（ドレイン）をソースとして、ｎＭＯＳトランジスタ３０２がオンし、Ｃｌｏｓｅ電極３０８の電圧は、ｎＭＯＳトランジスタ３０２のゲートの電圧（２５Ｖ−Ｖｔｈ）に対して、ｎＭＯＳトランジスタ３０２の閾値電圧（Ｖｔｈ）を加味した値、（２５Ｖ−Ｖｔｈ−Ｖｔｈ）まで上昇する。
前の表示状態によってＣｌｏｓｅ電極３０８の電圧が（２５Ｖ−Ｖｔｈ）であった場合には、ｎＭＯＳトランジスタ３０２はオフのままとなり、Ｃｌｏｓｅ電極３０８の電圧は、（２５Ｖ−Ｖｔｈ）のままとなる。
このとき、シャッタ電圧線（Ｓｈｔ）には、２５Ｖが供給されているので、シャッタ電極３０６の電圧、Ｏｐｅｎ電極３０７の電圧、Ｃｌｏｓｅ電極３０８の電圧のすべてが、２５Ｖ近傍（２５Ｖ−Ｖｔｈ−Ｖｔｈ、または、２５Ｖ−Ｖｔｈ、または、２５Ｖ−Ｖｔｈ）となりディスチャージ期間とすることができる。

次に、時刻ｔ２のタイミングで、シャッタ電圧線（Ｓｈｔ）上の電圧が、０Ｖになる。
次に、時刻ｔ３のタイミングで、アップデート線（Ｕｐｄ）の電圧と、容量制御電圧線（Ｃａｐ）上の電圧が０Ｖとなる。
ｎＭＯＳトランジスタ３０１は、ゲート電圧が、保持容量３０３を介して容量制御電圧線（Ｃａｐ）に接続されているため、ｎＭＯＳトランジスタ３０１のゲート電圧は２５Ｖから０Ｖに変化する。
よって、ｎＭＯＳトランジスタ３０１のソース−ゲート間電圧は０Ｖを維持するため、ｎＭＯＳトランジスタ３０１はオフとなり、Ｏｐｅｎ電極３０７は、（２５Ｖ−Ｖｔｈ）の電圧を維持する。
ｎＭＯＳトランジスタ３０２は、ゲート電圧が（２５Ｖ−Ｖｔｈ）、ソースが０Ｖとなるため、ｎＭＯＳトランジスタ３０２はオンとなり、Ｃｌｏｓｅ電極３０８の電圧は０Ｖとなる。
以上のように、シャッタ電極３０６の電圧は０Ｖ、Ｏｐｅｎ電極３０７の電圧は（２５Ｖ−Ｖｔｈ）、Ｃｌｏｓｅ電極３０８の電圧は０Ｖとなるため、シャッタ電極３０６は、Ｏｐｅｎ電極３０７側へ移動する。

なお、（２５Ｖ−Ｖｔｈ）の電圧と、（２５Ｖ−Ｖｔｈ−Ｖｔｈ）の電圧は、フローティング電圧であるので、シャッタ電極３０６が移動して、シャッタ電極３０６と引き付ける側の電極の間の容量が増えると、引き付ける側の電極の電圧が下がってしまい、十分にシャッタ電極３０６を引き込めなくなる。
このため、Ｏｐｅｎ電極３０７と、Ｃｌｏｓｅ電極３０８のそれぞれに第１容量素子３０４と第２容量素子３０５が付加されている。この第１容量素子３０４と第２容量素子３０５は、シャッタ電極３０６と引き付ける側の電極との間で形成される容量よりも十分に大きくする必要がある。
画素面積は限られているため足りない場合が想定され、その場合には、共通電源線（Ｃｏｍ）上の電圧に振幅を与えることで補助することができる。

図９、図１０に示す駆動方法によれば、シャッタ電極３０６、一対の制御電極（３０７，３０８）は、図１１に示すような電圧で動作する。
図１１に示すように、サブフィールド毎にディスチャージ期間が設けられるので、寿命が向上する。なお、ディスチャージ期間のシャッタ電圧線（Ｓｈｔ）の電圧を、（２５Ｖ−Ｖｔｈ）または、（２５Ｖ−Ｖｔｈ）とすれば、シャッタ電極３０６とＯｐｅｎ電極３０７との間の電圧、および、シャッタ電極３０６とＣｌｏｓｅ電極３０８との間の電圧の偏りが小さくなるので、さらに寿命が向上する。
なお、図１１は、本発明の実施例２の可動シャッタ方式の画像表示装置において、ディスチャージ期間、シャッタ移動期間、発光期間について、シャッタ電極３０６、Ｏｐｅｎ電極３０７、Ｃｌｏｓｅ電極３０８の電圧変化を示す図である。
本発明の実施例２の可動シャッタ方式の画像表示装置において、ポラリティ正の状態のディスチャージ期間、ポラリティ正の状態のディスチャージ期間Ｂ、ポラリティ負の状態のディスチャージ期間Ａ、ポラリティ負の状態のディスチャージ期間Ｂについてのシャッタ電極３０６の電圧、Ｏｐｅｎ電極３０７の電圧、Ｃｌｏｓｅ電極３０８の電圧、および、シャッタ電極２０８とＯｐｅｎ電極３０７との間の電圧、シャッタ電極２０８とＣｌｏｓｅ電極３０８との間の電圧は表２のようになる。
なお、表２において、シャッタ電極３０６の電圧はＳｈｕｔｔｅｒ電位と、Ｏｐｅｎ電極３０７の電圧はＯｐｅｎ電位と、Ｃｌｏｓｅ電極３０８の電圧はＣｌｏｓｅ電位と、シャッタ電極２０８とＯｐｅｎ電極３０７との間の電圧はＳｈｕｔｔｅｒ−Ｏｐｅｎ間電圧と、シャッタ電極２０８とＣｌｏｓｅ電極３０８との間の電圧はＳｈｕｔｔｅｒ−Ｃｌｏｓｅ間電圧と記述している。

図１２は、本発明の実施例３の可動シャッタ方式の画像表示装置において、ディスチャージ期間、シャッタ移動期間、発光期間について、シャッタ電極、Ｏｐｅｎ電極、Ｃｌｏｓｅ電極の電圧変化を示す図である。
ＭＥＭＳシャッタ（図３の２１１、図７の３０９）において、シャッタ電極、Ｏｐｅｎ電極、Ｃｌｏｓｅ電極の３電極とも同じ電圧が最も電界が弱く、この状態が電気的に最も均一である。
理想的には、ＭＥＭＳシャッタ（図３の２１１、図７の３０９）の駆動として、ディスチャージ期間に、シャッタ電極、Ｏｐｅｎ電極、Ｃｌｏｓｅ電極の３電極の電極をＨレベル（２５Ｖ）とＬレベル（０Ｖ）の中間の電圧（１２．５Ｖ）に揃えるとよく、図１２に示す本実施例の方法は、ディスチャージ期間に、シャッタ電極、Ｏｐｅｎ電極、Ｃｌｏｓｅ電極の３電極の電圧を、１２．５Ｖにしたものである。
本実施例において、ディスチャージ期間に、シャッタ電極、Ｏｐｅｎ電極、Ｃｌｏｓｅ電極の３電極の電圧を、１２．５Ｖにするための画素回路としては、図３、あるいは、図７に示す画素回路において、ディスチャージ期間にのみオンとなるスイッチ素子を介して、シャッタ電極、Ｏｐｅｎ電極、Ｃｌｏｓｅ電極の３電極に、１２．５Ｖの電圧を供給すればよい。

図１３は、本発明の実施例４の可動シャッタ方式の画像表示装置において、ディスチャージ期間、シャッタ移動期間、発光期間について、シャッタ電極、Ｏｐｅｎ電極、Ｃｌｏｓｅ電極の電圧変化を示す図である。
本実施例では、図１３に示すように、ディスチャージ期間に、Ｏｐｅｎ電極の電圧と、Ｃｌｏｓｅ電極の電圧を、シャッタ電極の電圧に一致させたものである。
図１３では、ポラリティ正の状態の時に、Ｏｐｅｎ電極の電圧と、Ｃｌｏｓｅ電極の電圧を、シャッタ電極の２５Ｖの電圧に一致させ、ポラリティ負の状態の時に、Ｏｐｅｎ電極の電圧と、Ｃｌｏｓｅ電極の電圧を、シャッタ電極の０Ｖの電圧に一致させている。
本実施例においても、ディスチャージ期間に、Ｏｐｅｎ電極の電圧と、Ｃｌｏｓｅ電極の電圧を、シャッタ電極の電圧に一致させるための画素回路としては、図３、あるいは、図７に示す画素回路において、ディスチャージ期間にのみオンとなるスイッチ素子を介して、ディスチャージ期間に、Ｏｐｅｎ電極と、Ｃｌｏｓｅ電極に、シャッタ電極の電圧を供給すればよい。

図１４は、本発明の実施例５の可動シャッタ方式の画像表示装置において、ディスチャージ期間、シャッタ移動期間、発光期間について、シャッタ電極、Ｏｐｅｎ電極、Ｃｌｏｓｅ電極の電圧変化を示す図である。
実施例１、実施例２のように画素回路の構成によっては、ディスチャージ期間のＯｐｅｎ電極の電圧と、Ｃｌｏｓｅ電極の電圧を任意の値にできない場合がある。その場合には、シャッタ電極２０８の電圧を、Ｏｐｅｎ電極の電圧と、Ｃｌｏｓｅ電極の電圧の平均値とするとよい。
本実施例は、ポラリティ正の状態、ポラリティ負の状態のそれぞれで、ディスチャージ期間におけるＯｐｅｎ電極の電圧と、Ｃｌｏｓｅ電極の電圧の平均値が、ディスチャージ期間のシャッタ電極の電圧となるようにした場合である。
図１４に示すように、本実施例では、ポラリティ正の状態において、ディスチャージ期間におけるＯｐｅｎ電極の電圧が、Ｍｉｄ１の電圧と、Ｍｉｄ３の電圧であり、ディスチャージ期間におけるＣｌｏｓｅ電極の電圧が、Ｍｉｄ２の電圧と、Ｍｉｄ４の電圧であった場合、ディスチャージ期間のシャッタ電極の電圧（Ｍｉｄ０）を、下記（１）式の電圧とするものである。
同様に、ポラリティ負の状態において、ディスチャージ期間におけるＯｐｅｎ電極の電圧が、Ｍｉｄ６の電圧と、Ｍｉｄ８の電圧であり、ディスチャージ期間におけるＣｌｏｓｅ電極の電圧が、Ｍｉｄ７の電圧と、Ｍｉｄ９の電圧であった場合、ディスチャージ期間のシャッタ電極の電圧（Ｍｉｄ５）を、下記（２）とするものである。
Ｍｉｄ０＝（Ｍｉｄ１＋Ｍｉｄ２＋Ｍｉｄ３＋Ｍｉｄ４）／４ ・・・ （１）
Ｍｉｄ５＝（Ｍｉｄ６＋Ｍｉｄ７＋Ｍｉｄ８＋Ｍｉｄ９）／４ ・・・ （２）
ここで、Ｍｉｄ０とＭｉｄ５の電圧は１２．５Ｖ（＝２５／２）にしてもよい。なお、前述の（１）式、（２）式において、Ｍｉｄ１とＭｉｄ４とＭｉｄ７とＭｉｄ８の電圧を１０Ｖ、Ｍｉｄ２とＭｉｄ３とＭｉｄ６とＭｉｄ９の電圧を１５Ｖ、Ｍｉｄ０とＭｉｄ５の電圧を１２．５Ｖにした場合は、前述の実施例１となる。

図１５は、本発明の実施例６の可動シャッタ方式の画像表示装置において、ディスチャージ期間、シャッタ移動期間、発光期間について、シャッタ電極、Ｏｐｅｎ電極、Ｃｌｏｓｅ電極の電圧変化を示す図である。
本実施例は、ディスチャージ期間におけるシャッタ電極とＯｐｅｎ電極との間の電圧、シャッタ電極とＣｌｏｓｅ電極との間の電圧を、プルアウト電圧（Ｖｐｏ）よりも低くした場合である。
即ち、図１５に図示するように、ポラリティ正の状態において、ディスチャージ期間におけるＯｐｅｎ電極の電圧が、Ｍｉｄ１の電圧と、Ｍｉｄ３の電圧であり、ディスチャージ期間におけるＣｌｏｓｅ電極の電圧が、Ｍｉｄ２の電圧と、Ｍｉｄ４の電圧であり、ディスチャージ期間のシャッタ電極の電圧がＭｉｄ０（例えば、１２．５Ｖ）であった場合、下記（３）式を満足するようにするものである。
｜Ｍｉｄ１−Ｍｉｄ０|≦Ｖｐｏ
｜Ｍｉｄ２−Ｍｉｄ０|≦Ｖｐｏ
｜Ｍｉｄ３−Ｍｉｄ０|≦Ｖｐｏ
｜Ｍｉｄ４−Ｍｉｄ０|≦Ｖｐｏ ・・・・・・・・・ （３）
同様に、図１５に図示するように、ポラリティ負の状態において、ディスチャージ期間におけるＯｐｅｎ電極の電圧が、Ｍｉｄ６の電圧と、Ｍｉｄ８の電圧であり、ディスチャージ期間におけるＣｌｏｓｅ電極の電圧が、Ｍｉｄ７の電圧と、Ｍｉｄ９の電圧であり、ディスチャージ期間のシャッタ電極の電圧がＭｉｄ５（例えば、１２．５Ｖ）であった場合、下記（４）式を満足するようにするものである。
｜Ｍｉｄ６−Ｍｉｄ５|≦Ｖｐｏ
｜Ｍｉｄ７−Ｍｉｄ５|≦Ｖｐｏ
｜Ｍｉｄ８−Ｍｉｄ５|≦Ｖｐｏ
｜Ｍｉｄ９−Ｍｉｄ５|≦Ｖｐｏ ・・・・・・・・・ （４）
ここで、プルアウト電圧（Ｖｐｏ）は、シャッタ電極を、一方の電極に引き付けた状態から電界を弱めていった場合に、シャッタ電極が、引き付ける電極から離れる瞬間の電圧である。
シャッタ電極を、一方の電極に引き付けた状態から電界を弱めていった場合に、シャッタ電極が、引き付ける電極から離れる瞬間に電界の急激な緩和が生じるので、最低でもこの電圧よりも低ければディスチャージの効果が得られる。

図１６は、本発明の実施例７の可動シャッタ方式の画像表示装置において、ディスチャージ期間、シャッタ移動期間、発光期間について、シャッタ電極、Ｏｐｅｎ電極、Ｃｌｏｓｅ電極の電圧変化を示す図である。
本実施例では、ポラリティ正の状態からポラリティ負の状態、あるいは、ポラリティ負の状態からポラリティ正の状態へのポラリティ反転の際に、サブフィールドの間にディスチャージ期間を挿入したものである。
同じ電界を加え続けると電界が弱まる方向に絶縁膜に電荷が注入される。また、そのときに注入された電荷はポラリティを反転した際に電界を強める方向となる。よって、絶縁膜にもっとも大きな電界がかかるのはポラリティ反転の瞬間である。ディスチャージの状態でポラリティを反転すれば、前述のもっとも大きな電界を回避することができる。
以上、本発明者によってなされた発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。

１ 表示パネル
２ バックライト
３ 表示パネル制御装置
４ バックライト制御装置
５ システムコントローラ
６ フレームメモリ
１１ 画素
１２ 走査線
１３ 映像線
１４ 映像線駆動回路
１５ 走査線駆動回路
１６ 配線
２１，２３ 反射膜
２２ 導光板
２４ 黒色膜
３０，３２ 高濃度ｎ型不純物をドープした多結晶シリコン薄膜
３１ 多結晶シリコン薄膜
３３ ゲート絶縁膜
３４ 絶縁保護膜
３５ ゲート電極
３６，４０ ドレイン電極
３７ ソース
３８ 保護膜
３９ ガラス基板
５０ 絶縁膜
２００，３００ 走査スイッチ
２０２，２０４，２０６ ｐＭＯＳトランジスタ
２０１，２０３，２０５，３０１，３０２ ｎＭＯＳトランジスタ
２０７，３０３ 信号蓄積容量
２０９，２１０，３０７，３０８ 制御電極
２０８，３０６ シャッタ電極
２１１，３０９ ＭＥＭＳシャッタ
Ｈｇｈ 正電圧線
Ｌｏｗ 負電圧線
Ｕｐｄ アップデート線
Ｓｈｔ シャッタ電圧線
Ｃａｐ 容量制御電圧線
Ｃｏｍ 共通電源線

Claims (15)

1. 機械的シャッタをそれぞれ有する複数の画素を有し、
   前記機械的シャッタは、シャッタ電極と、前記シャッタ電極に対して対に設けられた第１及び第２制御電極とを有し、
   前記シャッタ電極の位置を電気的に制御して画像を表示する表示装置であって、
   ディスチャージ期間と、前記ディスチャージ期間後の表示期間とを有し、
   前記ディスチャージ期間に、前記シャッタ電極に供給される電圧をＶｓ、前記第１制御電極に供給される電圧をＶｐ１、前記第２制御電極に供給される電圧をＶｐ２とするとき、
   Ｖｐ１＝Ｖｐ２＝Ｖｓを満足することを特徴とする表示装置。
2. 前記表示期間に、前記シャッタ電極と、前記第１制御電極と、前記第２制御電極には、ＶＬの低電圧駆動電圧、あるいは、前記ＶＬの低電圧駆動電圧よりも高電圧のＶＨの高電圧駆動電圧が供給され、
   Ｖｓ＝（ＶＨ−ＶＬ）／２を満足することを特徴とする請求項１に記載の表示装置。
3. 前記表示期間に、前記シャッタ電極と、前記第１制御電極と、前記第２制御電極には、ＶＬの低電圧駆動電圧、あるいは、前記ＶＬの低電圧駆動電圧よりも高電圧のＶＨの高電圧駆動電圧が供給され、
   Ｖｓ＝ＶＨを満足することを特徴とする請求項１に記載の表示装置。
4. 前記表示期間に、前記シャッタ電極と、前記第１制御電極と、前記第２制御電極には、ＶＬの低電圧駆動電圧、あるいは、前記ＶＬの低電圧駆動電圧よりも高電圧のＶＨの高電圧駆動電圧が供給され、
   Ｖｓ＝ＶＬを満足することを特徴とする請求項１に記載の表示装置。
5. 機械的シャッタをそれぞれ有する複数の画素を有し、
   前記機械的シャッタは、シャッタ電極と、前記シャッタ電極に対して対に設けられた第１及び第２制御電極とを有し、
   前記シャッタ電極の位置を電気的に制御して画像を表示する表示装置であって、
   ディスチャージ期間と、前記ディスチャージ期間後の表示期間とを有し、
   前記表示期間に、前記シャッタ電極と、前記第１制御電極と、前記第２制御電極には、ＶＬの低電圧駆動電圧、あるいは、前記ＶＬの低電圧駆動電圧よりも高電圧のＶＨの高電圧駆動電圧が供給され、
   前記ディスチャージ期間に、前記シャッタ電極に供給される電圧をＶｓ、前記第１制御電極に供給される電圧をＶｐ１、前記第２制御電極に供給される電圧をＶｐ２とするとき、
   ｜Ｖｓ−Ｖｐ１|≦（ＶＨ−ＶＬ）／１０、
   ｜Ｖｓ−Ｖｐ２|≦（ＶＨ−ＶＬ）／１０を満足することを特徴とする表示装置。
6. 前記Ｖｓは、（ＶＨ＋ＶＬ）／２の電圧であることを特徴とする請求項５に記載の表示装置。
7. 機械的シャッタをそれぞれ有する複数の画素を有し、
   前記機械的シャッタは、シャッタ電極と、前記シャッタ電極に対して対に設けられた第１及び第２制御電極とを有し、
   前記シャッタ電極の位置を電気的に制御して画像を表示する表示装置であって、
   ディスチャージ期間と、前記ディスチャージ期間後の表示期間とを有し、
   前記ディスチャージ期間に、前記シャッタ電極に供給される電圧をＶｓとするとき、
   前記ディスチャージ期間に、前記第１制御電極に供給される電圧の平均値、および、前記第２制御電極に供給される電圧の平均値は、前記Ｖｓの電圧と同一であることを特徴とする表示装置。
8. 機械的シャッタをそれぞれ有する複数の画素を有し、
   前記機械的シャッタは、シャッタ電極と、前記シャッタ電極に対して対に設けられた第１及び第２制御電極とを有し、
   前記シャッタ電極の位置を電気的に制御して画像を表示する表示装置であって、
   ディスチャージ期間と、前記ディスチャージ期間後の表示期間とを有し、
   前記ディスチャージ期間に、前記シャッタ電極に供給される電圧をＶｓ、前記第１制御電極に供給される電圧をＶｐ１、前記第２制御電極に供給される電圧をＶｐ２とするとき、
   （Ｖｐ１＋Ｖｐ２）／２＝Ｖｓを満足することを特徴とする表示装置。
9. 機械的シャッタをそれぞれ有する複数の画素を有し、
   前記機械的シャッタは、シャッタ電極と、前記シャッタ電極に対して対に設けられた第１及び第２制御電極とを有し、
   前記シャッタ電極の位置を電気的に制御して画像を表示する表示装置であって、
   ディスチャージ期間と、前記ディスチャージ期間後の表示期間とを有し、
   前記ディスチャージ期間に、前記シャッタ電極に供給される電圧をＶｓ、前記第１制御電極に供給される電圧をＶｐ１、前記第２制御電極に供給される電圧をＶｐ２、プルアウト電圧をＶｐｏとするとき、
   ｜Ｖｓ−Ｖｐ１|≦Ｖｐｏ、
   ｜Ｖｓ−Ｖｐ２|≦Ｖｐｏを満足することを特徴とする表示装置。
10. 前記表示期間に、前記シャッタ電極と、前記第１制御電極と、前記第２制御電極には、ＶＬの低電圧駆動電圧、あるいは、前記ＶＬの低電圧駆動電圧よりも高電圧のＶＨの高電圧駆動電圧が供給され、
    前記Ｖｓは、（ＶＨ＋ＶＬ）／２の電圧であることを特徴とする請求項７ないし請求項９のいずれか１項に記載の表示装置。
11. 前記各画素に画像信号電圧を入力する複数の映像線と、
    前記各画素に走査電圧を入力する複数の走査線と、
    第１電源電圧が供給される第１電源線と、
    第２電源電圧が供給される第２電源線と、
    シャッタ制御電圧が供給されるシャッタ電圧線と、
    アップデート電圧が供給されるアップデート電圧線とを備え、
    前記各画素は、前記機械的シャッタの位置を電気的に制御する画素回路を有し、
    前記画素回路は、電流端子の一端が前記複数の映像線の中の対応する映像線に接続され、ゲートが前記複数の走査線の中の対応する走査線に接続される入力トランジスタと、
    他端が前記第１電源線に接続されるとともに、一端が前記入力トランジスタの電流端子の他端に接続され、前記入力トランジスタで取り込んだ電圧を保持する保持容量と、
    ゲートが前記アップデート電圧線に接続され、電流端子の一端が前記入力トランジスタの電流端子の他端に接続される転送トランジスタと、
    前記第１電源線と前記第２電源線との間に接続され、入力端子が前記転送トランジスタの電流端子の他端に接続される第１ＣＭＯＳインバータ回路と、
    前記第１電源線と前記第２電源線との間に接続され、入力端子が前記第１ＣＭＯＳインバータ回路の出力端子に接続される第２ＣＭＯＳインバータ回路と、
    前記第１ＣＭＯＳインバータ回路の入力端子と、前記第２ＣＭＯＳインバータ回路の出力端子との間に接続され、ゲートが前記アップデート電圧線に接続される第１トランジスタとを有し、
    前記第１制御電極は、前記第１ＣＭＯＳインバータ回路の出力端子に接続され、
    前記第２制御電極は、前記第２ＣＭＯＳインバータ回路の出力端子に接続され、
    前記シャッタ電極は、前記シャッタ電圧線に接続されることを特徴とする請求項５ないし請求項１０のいずれか１項に記載の表示装置。
12. 機械的シャッタをそれぞれ有する複数の画素を有し、
    前記機械的シャッタは、シャッタ電極と、前記シャッタ電極に対して対に設けられた第１及び第２制御電極とを有し、
    前記シャッタ電極の位置を電気的に制御して画像を表示する表示装置であって、
    前記各画素は、前記機械的シャッタの位置を電気的に制御する画素回路を有し、
    前記画素回路は、前記第１制御電極に駆動電圧を供給する第１駆動トランジスタと、
    前記第２制御電極に駆動電圧を供給する第２駆動トランジスタとを有し、
    ディスチャージ期間と、前記ディスチャージ期間後の表示期間とを有し、
    前記表示期間に、前記シャッタ電極には、ＶＬの低電圧駆動電圧、あるいは、前記ＶＬの低電圧駆動電圧よりも高電圧のＶＨの高電圧駆動電圧が供給され、
    前記ディスチャージ期間に、前記シャッタ電極に供給される電圧をＶｓ、前記第１制御電極に供給される電圧をＶｐ１、前記第２制御電極に供給される電圧をＶｐ２、前記第１駆動トランジスタおよび前記第２駆動トランジスタの閾値電圧をＶｔｈとするとき、
    Ｖｓ＝ＶＨ、
    ｜Ｖｓ−Ｖｐ１|≦Ｖｔｈ、
    ｜Ｖｓ−Ｖｐ２|≦２Ｖｔｈを満足することを特徴とする表示装置。
13. 機械的シャッタをそれぞれ有する複数の画素を有し、
    前記機械的シャッタは、シャッタ電極と、前記シャッタ電極に対して対に設けられた第１及び第２制御電極とを有し、
    前記シャッタ電極の位置を電気的に制御して画像を表示する表示装置であって、
    前記各画素は、前記機械的シャッタの位置を電気的に制御する画素回路を有し、
    前記画素回路は、前記第１制御電極に駆動電圧を供給する第１駆動トランジスタと、
    前記第２制御電極に駆動電圧を供給する第２駆動トランジスタとを有し、
    ディスチャージ期間と、前記ディスチャージ期間後の表示期間とを有し、
    前記表示期間に、前記シャッタ電極には、ＶＬの低電圧駆動電圧、あるいは、前記ＶＬの低電圧駆動電圧よりも高電圧のＶＨの高電圧駆動電圧が供給され、
    前記ディスチャージ期間に、前記シャッタ電極に供給される電圧をＶｓ、前記第１制御電極に供給される電圧をＶｐ１、前記第２制御電極に供給される電圧をＶｐ２、前記第１駆動トランジスタおよび前記第２駆動トランジスタの閾値電圧をＶｔｈとするとき、
    Ｖｓ＝ＶＨ−Ｖｔｈ
    ｜Ｖｓ−Ｖｐ１|≦Ｖｔｈ、
    ｜Ｖｓ−Ｖｐ２|≦Ｖｔｈを満足することを特徴とする表示装置。
14. 前記各画素に画像信号電圧を入力する複数の映像線と、
    前記各画素に走査電圧を入力する複数の走査線と、
    共通電源電圧が供給される電源線と、
    容量制御電圧が供給される容量制御電圧線と、
    シャッタ制御電圧が供給されるシャッタ電圧線と、
    アップデート電圧が供給されるアップデート電圧線とを備え、
    前記画素回路は、電流端子の一端が前記複数の映像線の中の対応する映像線に接続され、ゲートが前記複数の走査線の中の対応する走査線に接続される入力トランジスタと、
    他端が前記容量制御電圧線に接続されるとともに、一端が前記入力トランジスタの電流端子の他端に接続され、前記入力トランジスタで取り込んだ電圧を保持する保持容量と、
    前記第１駆動トランジスタと前記電源線との間に接続される第１容量素子と、
    前記第２駆動トランジスタと前記電源線との間に接続される第２容量素子とを有し、
    前記第１駆動トランジスタは、ゲートが前記入力トランジスタの電流端子の他端に接続されるとともに、電流端子の一端が前記アップデート電圧線に接続され、電流端子の他端が前記第１容量素子の一端に接続され、
    前記第２駆動トランジスタは、ゲートが前記第１駆動トランジスタの電流端子の他端に接続されるとともに、電流端子の一端が前記アップデート電圧線に接続され、電流端子の他端が前記第２容量素子の一端に接続され、
    前記第１制御電極は、前記第１駆動トランジスタの電流端子の他端に接続され、
    前記第２制御電極は、前記第２駆動トランジスタの電流端子の他端に接続され、
    前記シャッタ電極は、前記シャッタ電圧線に接続されることを特徴とする請求項１２または請求項１３に記載の表示装置。
15. 前記サブフィールドは、前記表示期間に、前記シャッタ電極に対して、ＶＬの低電圧駆動電圧を印加する負極性駆動状態のフィールドと、
    前記表示期間に、前記シャッタ電極に対して、前記ＶＬの低電圧駆動電圧よりも高電圧のＶＨの高電圧駆動電圧を正極性駆動状態のフィールドとを有し、
    前記負極性駆動状態のフィールドから前記正極性駆動状態のフィールドへの切り替え、あるいは、前記正極性駆動状態のフィールドから前記負極性駆動状態のフィールドへの切り替えの時に、前記ディスチャ−ジ期間を挿入することを特徴とする請求項１ないし請求項１４のいずれか１項に記載の表示装置。

Images