TWI536737B - 微機電系統顯示像素控制電路及方法 - Google Patents

微機電系統顯示像素控制電路及方法 Download PDF

Info

Publication number
TWI536737B
TWI536737B TW101119675A TW101119675A TWI536737B TW I536737 B TWI536737 B TW I536737B TW 101119675 A TW101119675 A TW 101119675A TW 101119675 A TW101119675 A TW 101119675A TW I536737 B TWI536737 B TW I536737B
Authority
TW
Taiwan
Prior art keywords
switch
inverter
coupled
transistors
latch
Prior art date
Application number
TW101119675A
Other languages
English (en)
Other versions
TW201305994A (zh
Inventor
宮本光秀
松本克巳
倉永卓英
Original Assignee
皮克斯特隆尼斯有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 皮克斯特隆尼斯有限公司 filed Critical 皮克斯特隆尼斯有限公司
Publication of TW201305994A publication Critical patent/TW201305994A/zh
Application granted granted Critical
Publication of TWI536737B publication Critical patent/TWI536737B/zh

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B26/00—Optical devices or arrangements for the control of light using movable or deformable optical elements
    • G02B26/08—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light
    • G02B26/0816—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements
    • G02B26/0833—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements the reflecting element being a micromechanical device, e.g. a MEMS mirror, DMD
    • G02B26/0841—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements the reflecting element being a micromechanical device, e.g. a MEMS mirror, DMD the reflecting element being moved or deformed by electrostatic means
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3433—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using light modulating elements actuated by an electric field and being other than liquid crystal devices and electrochromic devices
    • G09G3/346—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using light modulating elements actuated by an electric field and being other than liquid crystal devices and electrochromic devices based on modulation of the reflection angle, e.g. micromirrors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C23/00—Digital stores characterised by movement of mechanical parts to effect storage, e.g. using balls; Storage elements therefor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037—Bistable circuits
    • H03K3/0375—Bistable circuits provided with means for increasing reliability; for protection; for ensuring a predetermined initial state when the supply voltage has been applied; for storing the actual state when the supply voltage fails
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0417—Special arrangements specific to the use of low carrier mobility technology
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0857—Static memory circuit, e.g. flip-flop
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Mechanical Light Control Or Optical Switches (AREA)
  • Control Of El Displays (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

微機電系統顯示像素控制電路及方法
本發明係關於閂鎖電路之領域。特定而言，本發明係關於包含閂鎖電路之像素電路及顯示裝置。
本發明申請案主張於2011年6月1日提出申請之標題為「MEMS Display Pixel Control Circuits and Methods」之美國臨時專利申請案第61/492,205號之優先權。將先前申請案之揭示內容視為本發明申請案之一部分且以引用方式併入本發明申請案中。
顯示裝置使用光調變元件之二維配置來顯示影像及視訊內容。該顯示裝置可用於藉由電控制一可移動快門之位置而顯示影像。二維陣列之每一像素處之光之選擇性調變(透過該可移動快門(S)之致動)產生該視訊內容之每一圖框之影像。
藉由電方法調變該可移動快門之一顯示裝置可促成較快之快門移動，且因此在顯示期間提供較快之像素再新速率。
類似於一液晶顯示板，一像素電路可經配置於該顯示器之一掃描線與一資料線之每一交叉點處，其中每一交叉點對應於該顯示器中之一像素。每一像素電路包含一閂鎖電路。該等閂鎖電路之輸出電壓係用於致動與每一像素相關聯之一快門。
本發明提供新穎閂鎖電路及包含該等閂鎖電路之像素電 路及顯示裝置。
本發明之系統、方法及裝置各自具有數項創新態樣，任一單個態樣皆不能單獨決定本文中所揭示之所期望屬性。
本發明中所闡述之標的物之一項創新態樣可實施於一設備中，該設備具有：複數個MEMS裝置，其配置成一陣列；及一控制電路，其耦合至該複數個MEMS裝置以傳遞資料及驅動電壓至該等MEMS裝置。針對每一MEMS裝置，該控制電路包含經組態以致動該MEMS裝置之一快門之一閂鎖器。該閂鎖器包含第一及第二交叉耦合反相器，該等第一及第二交叉耦合反相器中之每一者包含至少兩個電晶體。該閂鎖器亦包含將該第一反相器之該至少兩個電晶體之閘極耦合至該第二反相器之該至少兩個電晶體之汲極之一反相器耦合互連件。該閂鎖器亦包含定位於經組態以控制在該第一反相器與該第二反相器之間的一電壓之一通過之該反相器耦合互連件上之一第一切換器。在某些實施方案中，該閂鎖器係耦合至一第一致動器及一第二致動器且經組態以維持該等第一及第二致動器上之電壓差。在某些此等實施中，該等第一及第二致動器基於該電壓差而致動該快門。
在某些實施方案中，該第一切換器包含一n型電晶體。在某些實施方案中，該第一切換器包含一p型電晶體。在某些實施方案中，該設備亦包含一第二切換器，該第二切換器係耦合至該反相器耦合互連件且耦合至該第一反相器 之該至少兩個電晶體之該閘極且經組態以傳達該資料至該第一反相器之該至少兩個電晶體之該閘極。在某些實施方案中，該第一切換器在該第二切換器傳遞該資料至該第一反相器之該至少兩個電晶體之該閘極之一時間處經切換至一關斷狀態。在某些實施方案中，該第一切換器在該第二切換器傳遞該資料至該第一反相器之該至少兩個電晶體之該閘極之時間後經切換至一接通狀態。在某些實施方案中，該第二切換器包含一電晶體且該第二切換器之一汲極係耦合至該反相器耦合互連件且耦合至該第一反相器之該至少兩個電晶體之該閘極。在某些實施方案中，該第一切換器及該第二切換器各自包含一電晶體且該設備進一步包含一閂鎖控制線，且該閂鎖控制線係耦合至該第一切換器及該第二切換器之一各別閘極。在某些實施方案中，該第一切換器之該電晶體具有與該第二切換器之該電晶體不同之一導電類型。在某些實施方案中，該第一切換器及該第二切換器各自包含一電晶體且該設備進一步包含耦合至該第一切換器之一閂鎖控制線及耦合至該第二切換器之一資料傳送控制線。在某些此等實施方案中，來自該閂鎖控制線之一閂鎖控制信號致使該第一切換器在該第二切換器基於來自該資料傳送控制線之一資料傳送控制信號而傳遞該資料至該第一反相器之該至少兩個電晶體之該閘極之一時間處切換至一關斷狀態。在某些實施方案中，該第一切換器之一閘極係耦合至該閂鎖控制線。在某些實施方案中，該第二切換器之一閘極係耦合至該資料傳送控制線。在某 些實施方案中，該設備係一顯示設備且該MEMS裝置包括一快門。在某些此等實施方案中，該閂鎖器係耦合至一第一致動器及一第二致動器且經組態以維持該等第一及第二致動器上之電壓差且該等第一及第二致動器基於該電壓差而致動該快門。
本發明中所闡述之標的物之另一創新態樣可實施於一設備中，該設備包含：複數個MEMS裝置，其配置成一陣列；及一控制電路，其耦合至該複數個MEMS裝置以傳遞資料及驅動電壓至該等MEMS裝置。針對每一MEMS裝置，該控制電路包含經組態以致動該MEMS裝置之一快門之一閂鎖器。該閂鎖器包含兩個交叉耦合反相器，該兩個交叉耦合反相器中之每一者包含至少兩個電晶體。該閂鎖器亦包含定位於將第一反相器之至少兩個電晶體之一共同閘極耦合至第二反相器之至少兩個電晶體之一共同汲極之一反相器耦合互連件上之一第一切換器。該閂鎖器亦包含：第二切換器，其係耦合至該反相器耦合互連件且耦合至該第一反相器之該至少兩個電晶體之該閘極；及一第三切換器，其係耦合至一電力供應線、耦合至該第二切換器及耦合至該第一反相器之該至少兩個電晶體之該閘極。
在某些實施方案中，該第二切換器經組態以傳遞該資料至該第一反相器之該至少兩個電晶體之該閘極。在某些實施方案中，該第二切換器包含一電晶體且該第三切換器係耦合至該第二切換器之一汲極。在某些實施方案中，該閂鎖器進一步包含一第四切換器，該第四切換器係連接於該 第一反相器之至少兩個電晶體之該共同閘極與第二反相器之該至少兩個電晶體之一共同汲極之間。在某些實施方案中，該閂鎖器進一步包含將該第三切換器耦合至該第一反相器之該至少兩個電晶體之該閘極之一電容器且該閂鎖器經組態以使得該第一切換器係在(i)該第三切換器及該第四切換器經切換至一關斷狀態且隨後切換至一接通狀態之一時間處及(ii)在該第二切換器透過該電容器傳遞該資料至該第一反相器之該至少兩個電晶體之該閘極之一隨後時間處係處於一關斷狀態中。在某些實施方案中，該閂鎖器係耦合至一第一致動器及一第二致動器且經組態以維持該等第一及第二致動器上之電壓差，且該等第一及第二致動器基於該電壓差而致動該快門。
下文之隨附圖式及實施方式中闡明本說明書中所闡述之標的物之一或多項實施方案之細節。儘管本發明內容中提供之實例係主要在基於MEMS之顯示器方面闡述，但本文中所提供之概念可適用於其他類型之顯示器(諸如LCD、OLED、電泳及場發射顯示器)以及其他非顯示器MEMS裝置(諸如MEMS麥克風、感測器及光學切換器)。其他特徵、態樣、及優點將自實施方式、圖示及申請專利範圍變得顯而易見。注意，以下圖之相對尺寸可不按比例繪示。
一閂鎖電路可由兩個交叉耦合反相器形成，其中之每一者包含兩個電晶體：一p型金屬氧化物半導體(p-MOS)電晶體及一n型MOS電晶體(n-MOS)。在某些實施方案中，p- MOS電晶體控管一光調變器致動器之充電，且因此被稱為一充電電晶體。n-MOS電晶體控管該致動器之放電，且因此被稱為一放電電晶體。
兩個反相器係藉由兩個反相器耦合互連件耦合。一反相器耦合互連件將該等反相器中之一者之兩個電晶體之閘極耦合至另一反相器之兩個電晶體之汲極。穿過反相器耦合互連件中之至少一者之電流係由一切換器控管。
閂鎖電路亦包含用於儲存一資料電壓之一保持電容器及將該保持電容器耦合至兩個交叉耦合反相器之一切換器。
若一放電電晶體具有過多的一洩漏電流或若一放電電晶體並非足夠迅速地關閉，則缺少控管穿過其反相器耦合互連件中之至少一者之電流之一切換器之類似閂鎖電路可潛在地閂鎖至一不正確狀態中。舉例而言，在某些實施方案中，保持電容器可係耦合至一第一反相器之電晶體之閘極，且透過反相器耦合互連件耦合至第二反相器之放電電晶體之汲極。若彼放電電晶體具有過高的一臨限電壓或保持打開過久(因而導致電流洩漏)，則在儲存於保持電容器上之電荷已有機會適當地影響第一反相器之狀態之前，可透過第二反相器之放電電晶體汲取其。在反相器耦合互連件上引入一切換器可將保持電容器(且因此儲存於其上之資料電壓)與潛在放電有效隔離直至第一反相器之狀態經設定為止。
本發明提供具有至少一個切換式反相器耦合互連件之閂鎖電路，以及包含此等閂鎖電路之像素電路及顯示裝置。 反相器耦合互連件上之切換器經組態以控制該第一反相器與該第二反相器之間的一電流之一通過。藉由在初始資料電壓自保持電容器轉移至反相器之時間處使切換器關斷，可中斷該等反相器之間的洩漏電流。因此，可防止閂鎖器之故障且改良可靠性。
本發明中所闡述之標的物之特定實施方案可經實施以實現以下潛在優點中之一或多者。閂鎖電路提供資料至像素電路中之快速、可靠閂鎖。更特定而言，提供一反相器耦合互連件上之一切換器有效隔離儲存於一保持電容器上之一資料電壓直至其已適當地設定一第一反相器之狀態且防止由具有不可接受位準之電流洩漏之放電電晶體所致之故障。
圖1展示一實例性閂鎖電路。更特定而言，圖1展示可用於致動一顯示器之一可移動快門(S)之一像素電路之一電路圖。在操作中，使用該像素電路(藉由控制該電路之輸出(OUT1及OUT2))來顯示一影像。該像素電路之輸出(OUT1及OUT2)係用於電控制可移動快門(S)之位置。
可移動快門(S)沿著圖1之像素電路之輸出(OUT1及OUT2)之間的電場之方向以高速度移動。因此，當一可移動快門(S)係處於一接地電壓(GND)時，例如，當節點(N2)具有一電壓GND，且節點(N3)具有一電壓Vdd時，該可移動快門(S)朝向節點(N3)移動。當節點(N2)具有一電壓Vdd且節點(N3)具有一電壓GND時，該可移動快門(S)以高速朝向節點(N2)移動。
可移動快門之移動改變顯示器之一像素之發光狀態。舉例而言，當可移動快門(S)朝向節點(N2)移動時，像素透射由顯示器之背光發射之光，且該像素係處於一發光狀態中。當可移動快門(S)朝向節點(N3)移動時，像素不透射由背光發射之光，且該像素係處於一非發光狀態中。
圖2展示圖1之閂鎖電路之操作之一實例性時序圖。相對於圖2在下文中闡述圖1之像素電路之操作。
如圖2中所展示，在一顯示器中，一圖框週期可經分成一寫入/照明週期(TW)及一快門移動週期(TS)。在圖2中，BL指示背光輸出且TB指示背光照明週期。
在寫入/照明週期(TW)中，掃描電壓(gn，其中n=1、2、3)係依序施加於掃描線(LG)上。若一掃描線(LG)上之掃描電壓自一低位準(下文中稱一L位準)電壓改變至一高位準(下文中稱一H位準)電壓，則一輸入電晶體(SW1)接通。該輸入電晶體係一n-MOS電晶體。資料線(LD)上之電壓係儲存於保持電容器(C1)上。
在快門移動(TS)之週期中背光(BL)關斷，且電力供應線(LVdd)上之電壓變成電壓GND。在此狀態中，由於資料傳送控制線(LT)之資料傳送控制信號(T)具有一H位準電壓，因此一切換電晶體(n-MOS電晶體；SW2)接通且保持電容器(C1)上之電壓輸入於p-MOS充電電晶體(PM1)及n-MOS放電電晶體(NM1)之閘極中。
隨後，在資料傳送控制線(LT)上之資料傳送控制信號(T)改變至一L位準電壓之後，電力供應線(LVdd)上之電壓自 一電壓GND改變至一電壓Vdata。在此狀態中，判定節點(N2)及節點(N3)之電壓。
此時，電力供應線(LVdd)上之電壓變成電壓Vdd且節點(N2)及節點(N3)之電壓增加。
當保持電容器(C1)上之電壓係一L位準電壓時，p-MOS充電電晶體(PM1)及n-MOS放電電晶體(NM2)接通。p-MOS充電電晶體(PM2)及n-MOS放電電晶體(NM1)關斷。節點(N2)(輸出端子(OUT2))係處於一L位準電壓GND且節點(N3)(輸出端子(OUT1))係處於一H位準電壓Vdd。
當保持電容器(C1)上之電壓係一H位準電壓時，p-MOS充電電晶體(PM2)及n-MOS放電電晶體(NM1)接通且p-MOS充電電晶體(PM1)及n-MOS放電電晶體(NM2)關斷。因此，節點(N2)(輸出端子(OUT2))獲得H位準電壓Vdd，且節點(N3)(輸出端子(OUT1))獲得L位準電壓GND。在一實例中，H位準電壓Vdd可係25 V且電壓Vdata可係5 V。在圖1中，LGND係電力供應線且提供接地電壓(GND)且LSS係可移動快門控制線。
圖3展示一顯示板100之一實例性方塊圖。顯示區域100具有一顯示區域101。圖3展示顯示板100、一掃描線驅動電路104及一資料線驅動電路102。顯示資料及顯示控制信號係透過一撓性印刷電路103自一外部源傳輸至顯示板100。
多條掃描線(g1、g2、g3、...)提供來自掃描線驅動電路104之選定掃描信號。配置於顯示區域101中之多條資料線 (d1、d2、d3、...)供應來自一資料線驅動電路之資料電壓。
類似於一液晶顯示板，一像素電路經配置於存在掃描線(g1、g2、g3、...)與資料線(d1、d2、d3、...)之一交叉點之位置處。
在一實例中，掃描線驅動電路104及資料線驅動電路102可經組態於製作於安裝於一基板上之一半導體晶片上之一電路中。在另一實例中，掃描線驅動電路104及資料線驅動電路102可經組態於其中一半導體層係形成於一多晶基板上之具有n-MOS電晶體及p-MOS電晶體之一電路中。
圖4展示一實例性顯示裝置。如圖4中所展示，多個開口201係形成於一第一基板200之顯示區域101中。每一開口之打開及關閉係由一可移動快門202控制。
在圖4之實例中，在可移動快門202覆蓋開口201之情形下，一像素被認為係處於一關閉狀態中。當對應於可移動快門202之開口201係打開時，透射來自背光之光且對應像素係處於一發光狀態中。在對應於可移動快門202之開口201被覆蓋之情形下，不透射來自背光之光且對應像素係處於一非發光狀態中。該顯示器藉由使一像素在發光狀態與非發光狀態之間循環而產生一影像。
圖5展示一顯示裝置之一實例性剖面圖。圖6展示一顯示裝置之另一實例性剖面圖。
在圖5及圖6中，顯示器包含一第一基板111及一第二基板113。一光截取膜112係形成於第一基板111上，惟對應 於開口201之一區域除外。如圖5中所展示，一背光(BL)係定位於第一基板111之一側上。薄膜電晶體(TFT)電路114係定位於第二基板113上。在一實例中，本文中所闡述之像素電路可形成為TFT電路114。
一可移動快門118係安置於TFT電路114上面。可透過可移動快門118之接觸部分117施加本文中所闡述之電壓中之一或多者。
在圖5中，第一電極116係設定於TFT電路114上。透過第一電極116之接觸部分115施加來自像素電路(下文中更詳細地闡述)之一輸出電壓。
在圖5中，藉由在可移動快門118與第一電極116之間施加一電場而使可移動快門118朝向一第一電極116移動。
在圖6之實例中，第一電極116及一第二電極122係設定於TFT電路114上。透過第一電極116之接觸部分115提供來自像素電路之兩個輸出端子中之一者之一輸出電壓。透過第二電極122之接觸部分121提供來自像素電路之另一輸出端子之另一輸出電壓。在圖6中，當一電場施加於可移動快門118與第一電極116之間時使可移動快門118朝向第一電極116移動。類似地，藉由在可移動快門118與第二電極122之間施加一電場而使可移動快門118朝向第二電極122移動。
在圖5及圖6中，一間隔件119維持第一基板111與第二基板113之間的距離，且一接觸部分120經配置於間隔件119與TFT電路114之間。在圖5及圖6中，僅展示一單個像素。 然而，應理解，本文中之顯示器包含一陣列之多個像素。
圖7展示一可移動快門118之一實例。可如結合圖6所闡述致動可移動快門118。圖8展示圖7中所展示之可移動快門之一實例性平面圖。
圖7及圖8展示可移動快門之一光屏蔽部分211、一開口部分212、一第一彈簧213、一第二彈簧214及一錨部分215。
在一實例中，錨部分215可用於一雙重目的：作為用於將可移動快門118附接至第二基板113之一構件，及作為自TFT電路114之一電力饋送點。
可移動快門之光屏蔽部分211及開口部分212係以使得其被抬高於基板上面之一方式安置於第一彈簧213上面。
可移動快門之光屏蔽部分211及開口部分212係藉助藉由在第一彈簧213與第二彈簧214之間施加一電場而使第一彈簧213抵靠第二彈簧214移動來致動。
在圖7及圖8中所展示之可移動快門中，藉由以可移動快門118之光屏蔽部分211覆蓋形成於第一基板111上之開口201將像素改變至一非發光狀態。
圖3中所展示之實例性像素電路可由n-MOS電晶體及p-MOS電晶體形成。在一實例中，該等電晶體係形成於由一多晶材料(諸如多晶矽)形成之一半導體層中。
n-MOS電晶體及p-MOS電晶體之臨限電壓(Vth)可波動，例如，在半導體層係由一多晶材料形成之情形下。舉例而言，使用多晶材料所製作之一n-MOS電晶體或一p-MOS電 晶體之臨限電壓(Vth)可波動大約±1 V。作為此臨限電壓之一結果，資料閂鎖器可開始發生故障。若資料閂鎖器發生故障，則顯示器不可以所期望之方式顯示影像。
舉例而言，當p-MOS充電電晶體(PM2)之臨限電壓(Vth)係高的時，或當n-MOS放電電晶體(NM2)之臨限電壓(Vth)係低的時，p-MOS充電電晶體(PM2)及n-MOS放電電晶體(NM2)之一洩漏電流可增加。當切換電晶體(n-MOS電晶體；SW2)接通時，儲存於保持電容器(C1)中之資料電壓可透過p-MOS充電電晶體(PM2)或n-MOS放電電晶體(NM2)損失。該結果係資料閂鎖器之一故障。
本文中所闡述之設備及方法提供經組態以使得可防止一像素電路中之一資料閂鎖器之潛在故障之像素電路。
圖9展示包含一可移動快門之一實例性像素電路。
圖9之實例包含經組態以致動一顯示裝置之一快門之一閂鎖器。該顯示裝置可係一MEMS裝置。
圖9之像素電路包含一閂鎖器。該閂鎖器包含兩個交叉耦合反相器，該兩個交叉耦合反相器中之每一者包含兩個電晶體。一反相器耦合互連件將該等反相器中之一者之兩個電晶體之閘極耦合至另一反相器之兩個電晶體之汲極。 一切換器係定位於該反相器耦合互連件上。該切換器經組態以控制該第一反相器與該第二反相器之間的一電流之一通過。因此，可在圖9中所展示之像素電路中防止一洩漏電流。
參考圖9，第一反相器係由一p-MOS充電電晶體(PM1)及 一n-MOS放電電晶體(NM1)形成。第二反相器係由一p-MOS充電電晶體(PM2)及一n-MOS放電電晶體(NM2)形成。像素電路包含位於p-MOS充電電晶體(PM1)及n-MOS放電電晶體(NM1)(亦即，第一反相器)之閘極與p-MOS充電電晶體(PM2)及n-MOS放電電晶體(NM2)(亦即，第二反相器)之汲極之間的一切換器(SW3)。像素電路包含將該等反相器中之一者之兩個電晶體之閘極耦合至另一反相器之兩個電晶體之汲極之兩個反相器耦合互連件。切換器(SW3)係定位於該等反相器耦合互連件中之一者上。
在操作中，藉由在資料電壓轉移之時間處使用一閂鎖器控制信號(RS)使切換器(SW3)關斷，可中斷一洩漏電流。亦即，閂鎖電路經組態以在切換電晶體(n-MOS電晶體；SW2)接通時基於資料傳送控制信號(T)而防止儲存於保持電容器(C1)中之資料電壓透過p-MOS充電電晶體(PM2)及n-MOS放電電晶體(NM2)之一損失。因此，防止資料閂鎖器之故障。
圖10展示包含一可移動快門之另一實例性像素電路。在圖10之像素電路中，圖9中所展示之切換器(SW3)經組態為一n-MOS電晶體(NM3)。圖11展示圖9及圖10中所展示之像素電路之操作之一實例性時序圖。
如圖11中所展示，一單個圖框週期經分成一寫入/照明週期(TW)及一快門移動週期(TS)。在圖11中，BL指示一顯示器之背光之輸出且TB指示該背光之發光週期。
在寫入/照明週期(TW)期間之圖10之像素電路之操作係 類似於圖1中所展示之像素電路之操作。
在快門移動週期(TS)中，由於背光(BL)關斷且閂鎖器控制線(LRS)之閂鎖器控制信號(RS)係處於一L位準電壓，因此n-MOS電晶體(NM3)關斷。
電力供應線(LVdd)上之電壓係電壓Vdata。在此狀態中，由於資料傳送控制線(LT)之資料傳送控制信號(T)係處於一H位準電壓，因此切換器(n-MOS電晶體；SW2)接通且將保持電容器(C1)上之電壓施加至p-MOS充電電晶體(PM1)及n-MOS放電電晶體(NM1)之閘極。
閂鎖器控制線(LRS)之閂鎖器控制信號(RS)係處於一H位準電壓且n-MOS電晶體(NM3)接通。資料傳送控制線(LT)之資料傳送控制信號(T)獲得L位準電壓且切換器(n-MOS電晶體；SW2)關斷。在此狀態中，判定節點(N2)及節點(N3)之電壓。電壓Vdata係所儲存資料電壓之H位準電壓。
電力供應線(LVdd)上之電壓獲得電壓Vdd且節點(N2)及節點(N3)之電壓增加。
如上文所闡述，可藉由在資料電壓轉移之時間處使用閂鎖器控制信號(RS)來使n-MOS電晶體(NM3)關斷而防止資料閂鎖器之故障。此外，與圖1之像素電路相比，可減少電力供應線(LVdd)之電壓之波動。
圖12展示由一像素電路陣列形成之一實例性顯示器。
圖12中所展示之顯示器可由圖8中所展示之複數個像素電路形成。該等像素電路(由PIX指示)經配置成一個二維陣列。掃描線(LG)係耦合至每一列且耦合至一掃描線驅動 電路104。
資料線係耦合至每一行且耦合至一資料線驅動電路102。電力供應線(LVdd及LGND)、閂鎖器控制線(LRS)、資料傳送控制線(LT)及可移動快門控制線(LSS)係共同耦合至每一像素且連接至資料線驅動電路102。
在圖2之實例中，資料在寫入/照明週期(TW)期間被寫入於每一列單元中之每一像素(PIX)中，可移動快門(S)在快門移動(TS)之週期中朝向第一電極116或朝向第二電極122移動，且在寫入/照明週期(TW)期間顯示一影像。
圖13展示一像素電路之一實例性電路圖。在圖13之像素電路中，圖9中所展示之切換器(SW3)經組態為一p-MOS電晶體(PM3)。圖14展示圖13中所展示之像素電路之使用之一實例性時序圖。
對圖13中所展示之像素電路之一闡述係結合對圖14之闡述一起進行。如圖14中所展示，一圖框週期經分成一寫入/照明週期(TW)及一快門移動週期(TS)。符號BL指示背光之輸出且TB係背光之照明週期。
在寫入/照明週期(TW)期間之圖13之像素電路之操作係與結合圖1所展示之像素電路之操作相同。
背光(BL)在快門移動週期(TS)期間關斷且電力供應線(LVdd)上之電壓係電壓Vdata。H位準電壓Vdata係所儲存資料電壓之電壓。
由於資料傳送控制線(LT)之資料傳送控制信號(T)係處於一H位準電壓，因此p-MOS電晶體(PM3)關斷。切換器(n- MOS電晶體；SW2)接通。將保持電容器(C1)上之電壓施加至p-MOS充電電晶體(PM1)及n-MOS放電電晶體(NM1)之閘極。在此狀態中，判定節點(N2)及節點(N3)之電壓。
電力供應線(LVdd)上之電壓獲得電壓Vdd，且節點(N2)及節點(N3)之電壓增加。
在此實例中，可藉由在資料電壓轉移之時間處使用資料傳送控制信號(T)來使p-MOS電晶體(PM3)關斷而防止資料閂鎖器之故障。
在圖13之實例中，可將閂鎖器控制線(LRS)省略(與圖10之實例相比)。
圖13之實例性像素電路可經配置成一個二維陣列以提供一顯示器。舉例而言，參考圖12，圖13之像素電路可用於形成像素(PIX)。掃描線(LG)係耦合至每一列且耦合至掃描線驅動電路104。
資料線(LD)經連接至每一行及資料線驅動電路102。電力供應線(LVdd、LGND)、資料傳送控制線(LT)及可移動快門控制線(LSS)經共同連接至每一像素且至資料線驅動電路102。
在使用圖13之像素電路之一配置所形成之一實例性顯示器中，資料在寫入/照明週期(TW)期間被寫入至每一列中之每一像素(PIX)。一可移動快門(S)在快門移動週期(TS)中朝向一第一電極116或朝向一第二電極122移動，且在以下寫入/照明週期(TW)中顯示對應於所儲存資料之一影像。
圖15展示一像素電路之又一實例性電路圖。
圖15之實例性像素電路在數個方面上不同於圖9中所展示之實例性像素電路。第一，一電容器(C2)係連接於切換器(n-MOS電晶體；SW2)之汲極與p-MOS充電電晶體(PM1)及n-MOS放電電晶體(NM1)之閘極之間。第二，切換器(n-MOS電晶體；SW2)之汲極係透過由一升壓控制信號(CS)控制之一切換器(S4)連接至電力供應線(LV1)。第三，由升壓控制信號(CS)控制之一切換器(SW5)係連接於p-MOS充電電晶體(PM1)及n-MOS放電電晶體(NM1)之閘極與p-MOS充電電晶體(PM1)及n-MOS放電電晶體(NM1)之汲極之間。
經施加至電力供應線(LV1)之電壓(V1)經設定處於L位準資料電壓與H位準資料電壓之間的一電壓位準。若考量此實例性像素電路中之饋通，則電壓(V1)應稍微低於L位準資料電壓與H位準資料電壓之間的中點。
此實例中之像素電路具有組態有p-MOS充電電晶體(PM1)及n-MOS放電電晶體(NM1)之反相器中之一比較器之添加功能。該比較器用於判定存儲於一電容器C2上之p-MOS充電電晶體(PM1)及n-MOS放電電晶體(NM1)之臨限電壓。
圖16展示圖15之像素電路之操作之一實例性時序圖。在圖15中，切換器(SW4及SW5)經組態為n-MOS電晶體。如圖16中所展示，圖框週期經分成一寫入/照明週期(TW)及一快門移動週期(TS)。在圖16中，BL指示背光之輸出且TB指示背光之照明週期。
在如圖16中所展示之寫入/照明週期期間之圖15之像素電路之操作係類似於圖1中所展示之像素電路之操作。
由於背光(BL)在快門移動週期(TS)中關斷，且閂鎖器控制線(LRS)之閂鎖器控制信號(RS)係處於一L位準電壓，因此切換器(n-MOS電晶體；SW3)關斷。
升壓控制線(LSC)之升壓控制信號(CS)係處於一H位準電壓，且因此切換器(n-MOS電晶體；SW4)接通。電壓V1係儲存於電容器(C2)之一個端子上。
類似地，若升壓控制線(LSC)之升壓控制信號(CS)係處於一H位準電壓，則切換器(n-MOS電晶體；SW5)接通。組態有一p-MOS充電電晶體(PM1)及一n-MOS放電電晶體(NM1)之反相器之輸入輸出間隔縮短。電容器(C2)之另一端子之電壓係處於組態有p-MOS充電電晶體(PM1)及n-MOS放電電晶體(NM1)之反相器之臨限電壓。
在此狀態中，升壓控制線(LSC)之升壓控制信號(CS)獲得一L位準電壓。若切換器(n-MOS電晶體；SW5)關斷，則在電容器(C2)上維持電壓V1與組態有p-MOS充電電晶體(PM1)及n-MOS放電電晶體(NM1)之反相器之臨限電壓之間的一電壓差。
隨後，由於資料傳送控制線(LT)之資料傳送控制信號(T)係處於一H位準電壓，因此切換器(n-MOS電晶體；SW2)接通。透過保持電容器(C1)將保持電容器(C1)上之電壓施加至p-MOS充電電晶體(PM1)及n-MOS放電電晶體(NM1)之閘極。
藉由升壓判定節點(N2)及節點(N3)之電壓。
可藉由在資料電壓轉移之時間處由閂鎖器控制信號(RS)切換切換器(n型MOS電晶體；SW3)而防止資料閂鎖器之故障。在此實例中，電力供應線(LVdd)之電壓係保持恆定且該操作可經簡化。
可使用呈一個二維陣列之圖15之實例之像素電路之一配置來形成一實例性顯示器，其中每一像素電路對應於一像素(PIX)。此處，掃描線(LG)係耦合至每一列及掃描線驅動電路104。
資料線(LD)係耦合至每一行及資料線驅動電路102。電力供應線(LVdd、GND及LV1)、資料傳送控制線(LT)、閂鎖器控制線(LRS)、升壓控制線(LCS)及可移動快門控制線(LSS)係共同耦合至每一像素及資料線驅動電路102。
在基於圖15之實例性像素電路之一顯示器中，資料在寫入/照明週期(TW)期間被寫入至每一列中之每一像素(PIX)，且可移動快門(S)在快門移動週期(TS)期間朝向一第一電極116或朝向一第二電極122移動。在隨後之寫入/照明週期(TW)期間顯示對應於所寫入資料之一影像。
雖然本揭示內容已基於內文之範例而說明，但此揭示內容並不受限於該等範例。在不違背本揭示內容下，可針對內文之範例作各種改變。
100‧‧‧顯示板
101‧‧‧顯示區域
102‧‧‧資料線驅動電路
103‧‧‧撓性印刷電路
104‧‧‧掃描線驅動電路
111、200‧‧‧第一基板
112‧‧‧光截取膜
113‧‧‧第二基板
114‧‧‧薄膜電晶體電路形成部分
115、117、120、121‧‧‧接觸部分
116、122‧‧‧電極
118、202、S‧‧‧可移動快門
119‧‧‧密封材料
201‧‧‧開口
211‧‧‧可移動快門之光屏蔽部分
212‧‧‧可移動快門之開口部分
213‧‧‧第一彈簧
214‧‧‧第二彈簧
215‧‧‧錨部分
C1‧‧‧保持電容器
C2‧‧‧電容
GND、LVdd、LVI‧‧‧電力供應線
LD‧‧‧資料線
LG‧‧‧掃描線
LRS‧‧‧閂鎖器控制線
LSC‧‧‧升壓控制線
LSS‧‧‧可移動快門控制線
LT‧‧‧資料傳送控制線
PIX‧‧‧像素
PM‧‧‧p型金屬氧化物半導體電晶體
NM‧‧‧n型金屬氧化物半導體電晶體
SW1‧‧‧輸入電晶體
SW2~SW5‧‧‧切換器
圖1展示一實例性閂鎖電路。
圖2展示圖1之閂鎖電路之操作之一實例性時序圖。
圖3展示一顯示板之一實例性方塊圖。
圖4展示一實例性顯示裝置。
圖5展示一顯示裝置之一實例性剖面圖。
圖6展示一顯示裝置之另一實例性剖面圖。
圖7展示一實例性可移動快門之一視圖。
圖8展示圖7中所展示之可移動快門之一實例性平面圖。
圖9展示包含一可移動快門之一實例性像素電路。
圖10展示包含一可移動快門之另一實例性像素電路。
圖11展示圖9或圖10之像素電路之操作之一實例性時序圖。
圖12展示由一像素電路陣列形成之一實例性顯示器。
圖13展示一像素電路之一實例性電路圖。
圖14展示圖13之像素電路之使用之一實例性時序圖。
圖15展示一像素電路之又一實例性電路圖。
圖16展示圖15之像素電路之操作之一實例性時序圖。
C1‧‧‧保持電容器
LD‧‧‧資料線
LG‧‧‧掃描線
LGND‧‧‧電力供應線
LRS‧‧‧閂鎖器控制線
LSS‧‧‧可移動快門控制線
LT‧‧‧資料傳送控制線
LVdd‧‧‧電力供應線
N2(OUT2)‧‧‧節點/輸出/輸出端子
N3(OUT1)‧‧‧節點/輸出/輸出端子
NM1‧‧‧n型金屬氧化物半導體放電電晶體
NM2‧‧‧n型金屬氧化物半導體放電電晶體
NM3‧‧‧n型金屬氧化物半導體電晶體
PM1‧‧‧p型金屬氧化物半導體充電電晶體
PM2‧‧‧p型金屬氧化物半導體充電電晶體
S‧‧‧可移動快門
SW1‧‧‧輸入電晶體
SW2‧‧‧切換電晶體/

Claims (18)

  1. 一種MEMS顯示設備，其包括：複數個MEMS裝置，其配置成一陣列；及一控制電路，其耦合至該複數個MEMS裝置以傳遞資料及驅動電壓至該等MEMS裝置，針對每一MEMS裝置，該控制電路包含：一耦接至一第一致動器及一第二致動器之閂鎖器，其包含：第一及第二交叉耦合之反相器，每一者包含至少兩個電晶體；及一反相器耦合互連件，其將該第一反相器之該至少兩個電晶體之閘極耦合至該第二反相器之該至少兩個電晶體之汲極；及一第一切換器，其定位於該反相器耦合互連件上，經組態以根據施加至一閂鎖器控制線之一閂鎖器控制信號來控制該第一反相器與該第二反相器之間的一電流之一通過；其中該閂鎖器經組態以維持該等第一及第二致動器上之一電壓差，且其中該等第一及第二致動器基於該電壓差而致動該MEMS裝置之一快門。
  2. 如請求項1之設備，其中該第一切換器包含一n型電晶體。
  3. 如請求項1之設備，其中該第一切換器包含一p型電晶體。
  4. 如請求項1之設備，其進一步包含：一第二切換器，其係耦合至該反相器耦合互連件且耦合至該第一反相器之該至少兩個電晶體之該閘極且經組態以傳遞該資料至該第一反相器之該至少兩個電晶體之該閘極。
  5. 如請求項4之設備，其中，在操作中，該第一切換器在該第二切換器傳遞該資料至該第一反相器之該至少兩個電晶體之該閘極之一時間處經切換至一關斷狀態。
  6. 如請求項4之設備，其中，在操作中，該第一切換器在該第二切換器傳遞該資料至該第一反相器之該至少兩個電晶體之該閘極之時間後經切換至一接通狀態。
  7. 如請求項4之設備，其中該第二切換器包含一電晶體，且其中該第二切換器之一汲極係耦合至該反相器耦合互連件且耦合至該第一反相器之該至少兩個電晶體之該閘極。
  8. 如請求項4之設備，其中該第一切換器及該第二切換器各自包含一電晶體，其中該設備進一步包含一閂鎖控制線，且其中該閂鎖控制線係耦合至該第一切換器及該第二切換器之一各別閘極。
  9. 如請求項8之設備，其中該第一切換器之該電晶體具有與該第二切換器之該電晶體不同之一導電類型。
  10. 如請求項4之設備，其中該第一切換器及該第二切換器各自包含一電晶體，其中該設備進一步包含：一閂鎖控制線，其耦合至該第一切換器；及 一資料傳送控制線，其耦合至該第二切換器；且其中來自該閂鎖控制線之一閂鎖器控制信號致使該第一切換器在該第二切換器基於來自該資料傳送控制線之一資料傳送控制信號而傳遞該資料至該第一反相器之該至少兩個電晶體之該閘極之一時間處切換至一關斷狀態。
  11. 如請求項8之設備，其中該第一切換器之一閘極係耦合至該閂鎖控制線。
  12. 如請求項8之設備，其中該第二切換器之一閘極係耦合至該資料傳送控制線。
  13. 如請求項1之設備，其中該設備係一顯示設備且該MEMS裝置包括一快門，其中該閂鎖器係耦合至一第一致動器及一第二致動器且經組態以維持該等第一及第二致動器上之電壓差，且其中該等第一及第二致動器基於該電壓差而致動該快門。
  14. 一種MEMS顯示設備，其包括：複數個MEMS裝置，其配置成一陣列；及一控制電路，其耦合至該複數個MEMS裝置以傳遞資料及驅動電壓至該等MEMS裝置，針對每一MEMS裝置，該控制電路包含：一耦接至一第一致動器及一第二致動器之閂鎖器，其包含：兩個交叉耦合之反相器，該兩個交叉耦合之反相器之一第一反相器及一第二反相器中之每一者包含至少 兩個電晶體；及一第一切換器；其中一反相器耦合互連件將該第一反相器之該至少兩個電晶體之一共同閘極耦合至該第二反相器之該至少兩個電晶體之一共同汲極；且其中該第一切換器係定位於該反相器耦合互連件上；一第二切換器，其係耦合至該反相器耦合互連件且耦合至該第一反相器之該至少兩個電晶體之該閘極；及一第三切換器，其係耦合至一電力供應線、耦合至該第二切換器及耦合至該第一反相器之該至少兩個電晶體之該閘極；其中該閂鎖器經組態以維持該等第一及第二致動器上之一電壓差，且其中該等第一及第二致動器基於該電壓差而致動該MEMS裝置之一快門。
  15. 如請求項14之設備，其中該第二切換器經組態以傳遞該資料至該第一反相器之該至少兩個電晶體之該閘極。
  16. 如請求項14之設備，其中該第二切換器包含一電晶體，且其中該第三切換器係耦合至該第二切換器之一汲極。
  17. 如請求項14之設備，其中該閂鎖器進一步包含一第四切換器，該第四切換器係連接於該第一反相器之該至少兩個電晶體之該共同閘極與該第一反相器之該至少兩個電晶體之一共同汲極之間。
  18. 如請求項17之設備，其中該閂鎖器進一步包含將該第三切換器耦合至該第一反相器之該至少兩個電晶體之該閘極之一電容器，且其中該閂鎖器經組態以使得該第一切換器在(i)該第三切換器及該第四切換器經切換至一關斷狀態且隨後切換至一接通狀態之一時間處及(ii)在該第二切換器透過該電容器傳遞該資料至該第一反相器之該至少兩個電晶體之該閘極之一隨後時間處係處於一關斷狀態中。
TW101119675A 2011-06-01 2012-05-31 微機電系統顯示像素控制電路及方法 TWI536737B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201161492205P 2011-06-01 2011-06-01
US13/484,034 US9235047B2 (en) 2011-06-01 2012-05-30 MEMS display pixel control circuits and methods

Publications (2)

Publication Number Publication Date
TW201305994A TW201305994A (zh) 2013-02-01
TWI536737B true TWI536737B (zh) 2016-06-01

Family

ID=46275990

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101119675A TWI536737B (zh) 2011-06-01 2012-05-31 微機電系統顯示像素控制電路及方法

Country Status (7)

Country Link
US (1) US9235047B2 (zh)
EP (1) EP2715940A2 (zh)
JP (1) JP5972360B2 (zh)
KR (1) KR101647426B1 (zh)
CN (1) CN103797400B (zh)
TW (1) TWI536737B (zh)
WO (1) WO2012166941A2 (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013088510A (ja) * 2011-10-14 2013-05-13 Japan Display East Co Ltd 表示装置およびその駆動方法
JP5856799B2 (ja) * 2011-10-17 2016-02-10 ピクストロニクス，インコーポレイテッド ラッチ回路および表示装置
JP2013134275A (ja) * 2011-12-26 2013-07-08 Japan Display East Co Ltd 表示装置およびその駆動方法
JP2014178513A (ja) * 2013-03-15 2014-09-25 Pixtronix Inc 表示装置
JP2014186116A (ja) * 2013-03-22 2014-10-02 Pixtronix Inc 表示装置
US9135867B2 (en) 2013-04-01 2015-09-15 Pixtronix, Inc. Display element pixel circuit with voltage equalization
JP6456598B2 (ja) 2013-04-19 2019-01-23 株式会社半導体エネルギー研究所 表示装置
JP6234750B2 (ja) * 2013-09-12 2017-11-22 株式会社豊田中央研究所 静電容量型アクチュエータアレイの駆動回路
JP6535441B2 (ja) * 2014-08-06 2019-06-26 セイコーエプソン株式会社 電気光学装置、電子機器、及び電気光学装置の駆動方法
US10071904B2 (en) 2014-09-25 2018-09-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display module, and electronic device
US9698170B2 (en) 2014-10-07 2017-07-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display module, and electronic device
US10068927B2 (en) * 2014-10-23 2018-09-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display module, and electronic device
JP6586102B2 (ja) * 2014-10-29 2019-10-02 株式会社半導体エネルギー研究所 表示装置、または電子機器
US20160163278A1 (en) * 2014-12-08 2016-06-09 Pixtronix, Inc. Signal adjustment circuit
DE102015222719B4 (de) 2015-11-18 2019-03-28 E.G.O. Elektro-Gerätebau GmbH Kochfeld mit Anzeigeeinrichtung
CN105867699B (zh) * 2016-06-20 2019-02-19 上海天马微电子有限公司 显示面板及触控压力检测方法
WO2018020331A1 (en) 2016-07-29 2018-02-01 Semiconductor Energy Laboratory Co., Ltd. Display device, input/output device, and semiconductor device
KR102670056B1 (ko) * 2016-11-18 2024-05-30 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
EP3396453A1 (de) 2017-04-28 2018-10-31 E.G.O. ELEKTRO-GERÄTEBAU GmbH Kochfeld, verfahren zur positionserfassung eines kochgefässes auf einem solchen kochfeld und verfahren zur projektion von licht
CN109272962B (zh) * 2018-11-16 2021-04-27 京东方科技集团股份有限公司 像素内存储单元、像素内数据存储方法以及像素阵列
CN115047632B (zh) * 2022-07-07 2024-05-24 Oppo广东移动通信有限公司 光学系统、近眼显示设备及近眼显示设备消除鬼像的方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58133024A (ja) 1982-02-03 1983-08-08 Nec Corp バツフア回路
JP2560698B2 (ja) 1986-09-30 1996-12-04 日本電気株式会社 ラツチ回路
JP2001068558A (ja) 1999-08-30 2001-03-16 Hitachi Ltd 半導体集積回路装置
EP1174758A4 (en) 1999-12-03 2007-07-18 Mitsubishi Electric Corp LIQUID CRYSTAL DISPLAY
JP4801289B2 (ja) 2000-07-11 2011-10-26 株式会社半導体エネルギー研究所 マイクロミラーデバイス、プロジェクター、プリンター、及び複写機
US6781742B2 (en) 2000-07-11 2004-08-24 Semiconductor Energy Laboratory Co., Ltd. Digital micromirror device and method of driving digital micromirror device
US6775048B1 (en) 2000-10-31 2004-08-10 Microsoft Corporation Microelectrical mechanical structure (MEMS) optical modulator and optical display system
US7091742B2 (en) 2002-12-19 2006-08-15 Tellabs Operations, Inc. Fast ring-out digital storage circuit
US7129925B2 (en) 2003-04-24 2006-10-31 Hewlett-Packard Development Company, L.P. Dynamic self-refresh display memory
US7292235B2 (en) * 2003-06-03 2007-11-06 Nec Electronics Corporation Controller driver and display apparatus using the same
US7161728B2 (en) * 2003-12-09 2007-01-09 Idc, Llc Area array modulation and lead reduction in interferometric modulators
JP4639104B2 (ja) 2004-03-24 2011-02-23 富士フイルム株式会社 光変調素子アレイの駆動方法及び光変調素子アレイ並びに画像形成装置
US7304782B2 (en) 2004-03-24 2007-12-04 Fujifilm Corporation Driving method of spatial light modulator array, spatial light modulator array, and image forming apparatus
US7843410B2 (en) * 2004-09-27 2010-11-30 Qualcomm Mems Technologies, Inc. Method and device for electrically programmable display
US7345805B2 (en) 2004-09-27 2008-03-18 Idc, Llc Interferometric modulator array with integrated MEMS electrical switches
US7248090B2 (en) 2005-01-10 2007-07-24 Qualcomm, Incorporated Multi-threshold MOS circuits
US9082353B2 (en) * 2010-01-05 2015-07-14 Pixtronix, Inc. Circuits for controlling display apparatus
US8482496B2 (en) 2006-01-06 2013-07-09 Pixtronix, Inc. Circuits for controlling MEMS display apparatus on a transparent substrate
ES2409064T3 (es) * 2005-02-23 2013-06-24 Pixtronix, Inc. Procedimientos y aparato de visualización
US8310442B2 (en) 2005-02-23 2012-11-13 Pixtronix, Inc. Circuits for controlling display apparatus
US9158106B2 (en) 2005-02-23 2015-10-13 Pixtronix, Inc. Display methods and apparatus
CN101310206B (zh) * 2005-11-16 2012-10-10 高通Mems科技公司 具有设定和锁存电极的mems开关
US8526096B2 (en) 2006-02-23 2013-09-03 Pixtronix, Inc. Mechanical light modulators with stressed beams
JP2008219491A (ja) 2007-03-05 2008-09-18 Nec Electronics Corp マスタスレーブ型フリップフロップ回路およびラッチ回路
US7501862B2 (en) 2007-06-22 2009-03-10 Himax Technologies Limited Comparator with low offset voltage
CN103399399A (zh) 2008-02-12 2013-11-20 皮克斯特隆尼斯有限公司 带有应力梁的机械式光调制器
US8692582B1 (en) 2012-01-06 2014-04-08 Altera Corporation Latched comparator circuitry
US9135867B2 (en) 2013-04-01 2015-09-15 Pixtronix, Inc. Display element pixel circuit with voltage equalization

Also Published As

Publication number Publication date
WO2012166941A2 (en) 2012-12-06
WO2012166941A3 (en) 2013-02-21
US9235047B2 (en) 2016-01-12
KR101647426B1 (ko) 2016-08-10
EP2715940A2 (en) 2014-04-09
KR20140030278A (ko) 2014-03-11
TW201305994A (zh) 2013-02-01
CN103797400A (zh) 2014-05-14
CN103797400B (zh) 2016-02-03
JP2014523659A (ja) 2014-09-11
US20120306562A1 (en) 2012-12-06
JP5972360B2 (ja) 2016-08-17

Similar Documents

Publication Publication Date Title
TWI536737B (zh) 微機電系統顯示像素控制電路及方法
US9030403B2 (en) Pixel circuits and methods for displaying an image on a display device
US9858880B2 (en) GOA circuit based on oxide semiconductor thin film transistor
US8902205B2 (en) Latching circuits for MEMS display devices
TWI450251B (zh) 圖像顯示裝置
GB2546044A (en) GOA circuit based on oxide semiconductor thin film transistor
WO2011004646A1 (ja) 表示装置
CN101202004B (zh) 电子电路、电子装置、其驱动方法和电光装置
JP5759629B2 (ja) ディスプレイ装置を制御するための回路
US10283063B2 (en) Display device and shift register circuit
US20150356930A1 (en) Pixel circuit and display device equipped therewith
US9235999B2 (en) Pixel circuits and methods for displaying an image on a display device
US20160005361A1 (en) Display device
WO2014116837A2 (en) Mems pixel state adjustment upon display power down
JP2013015765A (ja) アレイ基板及び液晶表示装置
JP2017198905A (ja) 表示装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees