TWI450251B - 圖像顯示裝置 - Google Patents

圖像顯示裝置 Download PDF

Info

Publication number
TWI450251B
TWI450251B TW101115861A TW101115861A TWI450251B TW I450251 B TWI450251 B TW I450251B TW 101115861 A TW101115861 A TW 101115861A TW 101115861 A TW101115861 A TW 101115861A TW I450251 B TWI450251 B TW I450251B
Authority
TW
Taiwan
Prior art keywords
shutter
electrode
voltage
display device
image display
Prior art date
Application number
TW101115861A
Other languages
English (en)
Other versions
TW201301246A (zh
Inventor
Hajime Akimoto
Original Assignee
Pixtronix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pixtronix Inc filed Critical Pixtronix Inc
Publication of TW201301246A publication Critical patent/TW201301246A/zh
Application granted granted Critical
Publication of TWI450251B publication Critical patent/TWI450251B/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3433—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using light modulating elements actuated by an electric field and being other than liquid crystal devices and electrochromic devices
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B26/00—Optical devices or arrangements for the control of light using movable or deformable optical elements
    • G02B26/02—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the intensity of light
    • G02B26/023—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the intensity of light comprising movable attenuating elements, e.g. neutral density filters
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B26/00—Optical devices or arrangements for the control of light using movable or deformable optical elements
    • G02B26/02—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the intensity of light
    • G02B26/04—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the intensity of light by periodically varying the intensity of light, e.g. using choppers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0254—Control of polarity reversal in general, other than for liquid crystal displays
    • G09G2310/0256—Control of polarity reversal in general, other than for liquid crystal displays with the purpose of reversing the voltage across a light emitting or modulating element within a pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Mechanical Light Control Or Optical Switches (AREA)
  • Micromachines (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

圖像顯示裝置
本發明係關於一種圖像顯示裝置，更詳細而言，係關於一種使用機械快門之圖像顯示裝置。
圖20係顯示先前之技術之使用機械快門之圖像顯示裝置之快門控制電路之圖。各像素213中設置有信號線206，信號線206與信號儲存電容204之一端以掃描開關205連接。信號儲存電容204之一端進而連接於快門負電壓寫入用nMOS電晶體203之閘極，快門負電壓寫入用nMOS電晶體203之汲極連接於快門正電壓寫入用pMOS電晶體202之汲極。各像素中具有連接於快門電壓線211之雙極性快門(Dual Actuator Shutter Assembly：雙致動快門組件)201，2個雙極性快門201之控制電極中之一方連接於快門負電壓寫入用nMOS電晶體203之汲極，控制電極之另一方連接於控制電極電壓線209。另信號儲存電容204之另一端連接於快門電壓線211，快門負電壓寫入用nMOS電晶體203之源極連接於快門負電壓寫入用nMOS源極電壓線212，快門正電壓寫入用pMOS電晶體202之閘極與汲極分別連接於快門正電壓寫入用pMOS閘極電壓線207與正電壓線208，掃描開關205之閘極連接於掃描線210。另上述之雙極性快門201與設置於遮光面上之開口對向設置，且在該圖像顯示裝置中，如此之像素以矩陣狀排列。
其次，就上述之圖像顯示裝置之動作進行說明。寫入信 號線206之圖像信號電壓，藉由依次掃描掃描線210並經由掃描開關205而記憶於信號儲存電容204。其次，信號儲存電容204對所有像素之圖像信號電壓之寫入掃描結束後，在各像素中，基於寫入之圖像信號電壓，對雙極性快門201之控制電極中之一方進行圖像信號之放大寫入。即，首先在所有像素中，藉由將快門正電壓寫入用pMOS閘極電壓線207在特定之期間設定為低電壓，將快門正電壓寫入用pMOS電晶體202僅在該期間設為導通狀態，而對雙極性快門201之控制電極中之另一方之電極，將施加於正電壓線208之特定之正電壓預充電。其次將快門負電壓寫入用nMOS源極電壓線212設為特定之低電壓僅特定之期間。此時在於信號儲存電容204中寫入高電壓作為圖像信號電壓之情形下，藉由僅該期間使快門負電壓寫入用nMOS電晶體203成為導通狀態，而使雙極性快門201之控制電極中之一方之電壓置換為施加於快門負電壓寫入用nMOS源極電壓線212之特定之低電壓。又在於信號儲存電容204中寫入作為圖像信號電壓低電壓之情形下，由於該期間快門負電壓寫入用nMOS電晶體203亦維持斷開狀態，故雙極性快門201之控制電極中之一方之電壓維持已經預充電之特定之正電壓。
以此方式對雙極性快門201之控制電極中之一方之電極進行圖像信號之放大寫入，且與此並行地藉由控制向控制電極電壓線209之施加電壓，可利用靜電將雙極性快門201開閉操作。如此以雙極性快門201開閉設置於遮光面上之 開口而控制光之透過量，該圖像顯示裝置可將與寫入之圖像信號電壓對應之圖像顯示於像素矩陣上。另，關於如此之先前例，例如於美國專利申請公開案第2008/174532號說明書等中有詳細記載。
先前之技術，為控制各像素之雙極性快門201而需要在各像素中設置大量之佈線，因而像素內設置之電路變得密集，故存在難以提高量產上之良率之問題。例如圖20之例中，各像素中需要信號線206、快門正電壓寫入用pMOS閘極電壓線207、正電壓線208、控制電極電壓線209、掃描線210、快門電壓線211、快門負電壓寫入用nMOS源極電壓線212之共計7條佈線。
本發明係鑒於上述之情況，其目的在於提供一種一方面維持高畫質性能、即低消耗電力且高對比度、色彩重現性良好之使用機械快門之先前技術之優點，一方面減少像素內之佈線，提高量產上之良率，且可謀求低成本化之顯示裝置。
上述之問題藉由一種圖像顯示裝置解決，其特徵為包含：機械快門部，其在以矩陣狀排列之像素中對上述每一像素設置，並在透明基板上平行於上述透明基板之面移動，而進行光之透過及遮斷；一對控制電極，其在上述透明基板上以包夾上述機械快門部之方式配置；面狀之光源，其向上述透明基板發光，並與上述透明基板平行配置；遮光膜，其於上述面狀之光源上之上述透明基板側成 膜，具有與上述機械快門進行光之透過及遮斷之區域對應地於上述每一像素中開口之光學開口，且相對於自上述面狀之光源出射之光，將上述光學開口以外之區域遮光；控制電極驅動電路，其於上述一對之控制電極上，分別施加上述控制電極用之高電壓及低電壓；及快門控制電路，其對上述每一像素設置，且在對應上述每一像素之階度值之時序，藉由施加經由信號線設定之高電壓及低電壓之任一者，而靜電控制上述機械快門部之動作；且上述遮光膜以介電質形成。
此處，所謂「面狀之光源」，包含以將自點光源等之光源發出之光經由導光板等出射之方式構成之背光等之意。
根據本發明，由於可一方面維持高畫質性能，即低消耗電力且高對比度、色彩重現性良好之、使用機械快門之先前技術之優點，一方面進一步減少像素內之佈線，故可提高量產上之良率且實現低成本化。
以下，就本發明之實施形態，一面參照圖面一面進行說明。另，圖面中，同一或同等之要素附有同一之符號，從而省略重複之說明。
[第1實施形態]
以下，使用圖1~圖7，就本發明之第1實施形態之圖像顯示裝置，依次說明其構成及動作。
圖1顯示利用各像素之快門機構進行顯示圖像之控制之本發明之第1實施形態之圖像顯示裝置300之圖。如該圖1 所示，圖像顯示裝置300具有：具備於每一各像素中具有透過光之開口部之遮光膜(後述)之背光光源320；利用快門機構部(後述)控制來自背光光源320之光之透過，且具有觸控面板之TFT(Thin Film Transistor：薄膜電晶體)基板330；進行用以使背光光源320之R(紅)、G(綠)、B(藍)之3色之光錯開時間發光之控制之發光控制電路302；經由面板控制線308控制TFT基板330之快門機構部之動作之顯示控制電路306；及進行發光控制電路302及顯示控制電路306之總括之控制之系統控制電路304。
圖2係圖1之TFT基板330之像素周邊電路圖。以矩陣狀排列之像素13構成顯示區域，像素13中於行方向上設置有信號線6A及6B與控制電極線8A及8B，於列方向上設置有掃描線10、電容線11、快門電壓寫入用源極電壓線12。在顯示區域之周邊，信號線6A及6B之一端分別連接於圖像信號電壓寫入電路14，控制電極線8A及8B之一端分別連接於控制電極驅動電路17。又掃描線10之一端連接於掃描電路15，電容線11、快門電壓寫入用源極電壓線12之一端分別連接於寫入驅動電路16。另，圖2雖為了簡單而以像素數為4×3像素之矩陣記載顯示區域，但本發明之揭示之技術思想並非特別限制像素數者。
圖3中，顯示有圖2之各像素13之快門控制電路18。各像素13中設置有信號線6A，信號線6A與信號儲存電容4以掃描開關5連接。信號儲存電容4進而連接於快門電壓寫入用電晶體3之閘極，快門電壓寫入用電晶體3之汲極連接於雙 極性快門1之快門電極。2個雙極性快門1之控制電極中之一方連接於像素內之控制電極線8A，控制電極之另一方連接於鄰接之像素之控制電極線8B。另信號儲存電容4之另一端連接於電容線11，快門電壓寫入用電晶體3之源極連接於快門電壓寫入用源極電壓線12，掃描開關5之閘極連接於掃描線10。另上述之雙極性快門1，如後面利用圖4進行說明所示，與設置於遮光面上之開口對向設置。
另，圖3中記載有具有信號線6A與控制電極線8A之像素、與具有信號線6B與控制電極線8B之像素之2個像素。兩像素如後所述雖驅動條件不同，但基本之快門控制電路相同。
圖4係像素13之像素部剖面構造之圖。在玻璃基板36上，設置有包含以高熔點金屬形成之閘極電極32、閘極絕緣膜33、無摻雜之非晶矽薄膜34、摻雜高濃度n型雜質之非晶矽薄膜35、源極電極31、汲極電極29而構成之非晶矽薄膜電晶體，此係對應於快門電壓寫入用電晶體3者。再者在玻璃基板36上，與源極電極31、汲極電極29同樣在Al佈線層上形成有控制電極線8A、8B，該等由包含四氮化三矽與有機材料之多層膜之保護膜37所覆蓋。
於保護膜37上，設置有具有快門電極26與2個控制電極25、27之雙極性快門1，汲極電極29經由接觸孔連接於快門電極26，控制電極線8A經由接觸孔連接於控制電極25，控制電極線5B經由接觸孔連接於控制電極27。又為了防止該等快門電極26與2個控制電極25、27相互接觸時之短 路，於表面上形成有絕緣膜。另此處快門電極26由於其位置是利用輸入至快門電極26之電壓與輸入至2個控制電極25、27之電壓之相對關係所產生之電場予以控制，故圖4中使以虛線揭示其可動範圍。另圖4中雖未記載，但設置於像素13內之其他之電晶體亦同樣地由非晶矽薄膜電晶體構成。
相對於快門電極26與玻璃基板36相反側上，設置有具有包含R(紅)、G(綠)、B(藍)之3色之獨立LED光源之光源42之導光板22。於導光板22之兩面上設置有反射膜21、23，此處尤其以快門電極26側之反射膜23由多層介電膜構成。構成反射膜23之多層介電膜包含TiO2 、Ta2 O3 等之高折射率材料與SiO2 、MgF2 等之低折射率材料之積層構造，藉由將該等之積層構造之各膜厚設計為合適之值，可相對於光源42所具有之R(紅)、G(綠)、B(藍)之3色之獨立LED光源之射出光得到實用上充足之全反射特性。然而將多層介電膜用作全反射膜之情形之問題在於，在相對於垂直方向入射之光進行最佳設計之情形下，相對於以接近水平之角度入射之光則反射特性惡化。在反射膜23透過光之情形下會導致顯示裝置之光洩漏，從而導致對比度顯著降低。對此，為防止如此之光洩漏，進一步在反射膜23上形成由有機材料製作之黑色樹脂膜24。該黑色樹脂膜可藉由在聚醯亞胺樹脂等中使碳黑、鈦黑等之顏料粒子恰當地分散而形成。此處反射膜23及黑色樹脂膜24如圖4所示，在與快門電極26對應之位置上設置有開口，以使自光源42射出且在 導光板22中傳播之光41之一部份自該開口射出之方式構成。開口例如可利用將黑色樹脂膜24作為遮罩之光微影而統一加工形成。
在相對於玻璃基板36而與導光板22相反側上，設置有包含薄膜片38、感測器電極40、保護膜39之觸控面板30。觸控面板30之感測器電極40在顯示區域之周邊連接於觸控檢測用電路，由於該部份之構成為普遍已知之技術，故此處省略其詳細之說明。
其次，就圖3中所述之第1實施形態之快門控制電路18之動作進行說明。圖5係第1實施形態之快門控制電路18之動作時序圖，橫軸取時間，縱軸顯示各部份之電壓。又尤其關於最下段所記載之雙極性快門1之快門電極26之電壓值，由於利用圖像信號採取約0(V)與約Vh 之二值，為了使圖面易懂而以實線表示前者，以虛線表示後者。
[至時序t1為止]
在該期間，進行對像素之圖像信號電壓之寫入。該期間於控制電極線8A、8B上分別施加高電壓Vh 、低電壓0(V)，但如後所述以快門電極26之極性反轉驅動為目的，相當於奇數像素行與偶數像素行之控制電極線8A、8B之施加電壓係針對每個圖框調換其值。各像素之掃描開關5藉由掃描線10依次掃描，在掃描開關5被掃描之像素之信號儲存電容4中，自信號線6A、6B寫入特定之圖像信號電壓。此處施加於信號線6A、6B之圖像信號電壓例如為7(V)與0(V)之二值，白顯示時與黑顯示時分別相應於7(V)與 0(V)之何者，乃根據以快門電極26之極性反轉驅動為目的之控制電極線8A、8B之施加電壓之每個圖框之每個值，針對信號線6A及6B之每行調換。另於電容線11中施加0(V)、於快門電壓寫入用源極電壓線12中施加Vm ，於雙極性快門1之快門電極26中施加約0(V)或約Vh 。另此處Vh 之值設計為可進行雙極性快門1之靜電機械驅動之最小之電壓，例如該值為20(V)。又Vm 之值為即使信號電壓寫入至信號儲存電容4，快門電壓寫入用電晶體3亦不會導通之值，例如為7(V)。
[自時序t1至t2]
於該期間以快門電極26之極性反轉驅動為目的，針對每個圖框進行相當於奇數像素行與偶數像素行之控制電極線8A、8B之施加電壓之調換。本實施形態如後所述使光源42之發光在每個子場中具有時間權重，進行以快門電極26之開閉而控制向外部發光之PWM(Pulse Width Modulation：脈寬調變)驅動，但控制電極線8A、8B之施加電壓之調換可針對每個圖框更換，亦可針對每個子場或每複數個子場進行。在不進行控制電極線8A、8B之施加電壓之調換之子場中，無需設置該[自時序t1至t2]之期間。另，在頻繁地進行控制電極線8A、8B之施加電壓之調換之情形下，需注意必須頻繁設置伴隨與此之自時序t1至t2之過渡期間、與消耗電力增加之點。
[自時序t2至t3]
於該期間基於寫入至信號儲存電容4之圖像信號電壓， 在所有像素中一齊進行向快門電極26之信號電壓寫入。對電容線11與快門電壓寫入用源極電壓線12同時寫入Vh ，此後兩者之電壓一致下降至0(V)。藉由該動作控制快門電壓寫入用電晶體3，於寫入至信號儲存電容4之圖像信號電壓為0(V)之情形下對快門電極26寫入(Vh -Vth )作為信號電壓，於圖像信號電壓為7(V)之情形下對快門電極26寫入0(V)作為信號電壓。另此處Vth 為快門電壓寫入用電晶體3之臨限值電壓。
以下使用圖6、圖7，就上述之向快門電極26寫入信號電壓進行詳細說明。
圖6A~圖6C係寫入至信號儲存電容4之圖像信號電壓為0(V)之情形之向快門電極26之信號電壓寫入說明圖。圖6A顯示於該期間之最初於信號儲存電容4中寫入有0(V)之情形之像素等效電路，此處替換快門電極26而記載有快門電極26之等效輸入電容45。其次在該期間，若考慮電容線11與快門電壓寫入用源極電壓線12同時被操作之狀態，則此如圖6B之等效電路所示，寫入有0(V)之信號儲存電容4與短路等效，電容線11與快門電壓寫入用源極電壓線12可看作一條等效佈線46。如此再者由於快門電壓寫入用電晶體3為二極體連接之電晶體，故如圖6C之等效電路所示，全體可看作快門電極26之等效輸入電容45經由快門電壓寫入用電晶體3之等效二極體47而與等效佈線46連接之構成。若使用該圖6C之等效電路，則可容易說明如下情形：在電容線11與快門電壓寫入用源極電壓線12中同時寫入Vh 之 時，等效二極體47導通而在快門電極26之等效輸入電容45中寫入(Vh -Vth )作為信號電壓，此後即使在電容線11與快門電壓寫入用源極電壓線12中同時寫入0(V)，快門電極26仍保持(Vh -Vth )作為信號電壓。
其次，圖7A~圖7C係寫入至信號儲存電容4之圖像信號電壓為7(V)之情形之、向快門電極26寫入信號電壓說明圖。圖7A顯示於該期間之最初於信號儲存電容4中寫入有7(V)(在圖7A~7C中為了一般化而記載為VsigH )之情形之像素等效電路，此處亦替換快門電極26而記載快門電極26之等效輸入電容45。其次在該期間，若考慮電容線11與快門電壓寫入用源極電壓線12同時被操作之狀態，則此如圖7B之等效電路所示，寫入有7(V)之信號儲存電容4與7(V)之直流電源48等效，電容線11與快門電壓寫入用源極電壓線12可看作一條等效佈線46。如此由於閘極上連接有7(V)之直流電源48之快門電壓寫入用電晶體3始終導通，故可看作等效電阻49，因此，如圖7C之等效電路所示，全體可看作快門電極26之等效輸入電容45經由快門電壓寫入用電晶體3之等效電阻49而與等效佈線46連接之構成。若使用該圖7C之等效電路，則可容易說明如下情形：在電容線11與快門電壓寫入用源極電壓線12中同時寫入Vh 之時，經由等效電阻49而於快門電極26之等效輸入電容45中暫時寫入Vth 作為信號電壓，其後在電容線11與快門電壓寫入用源極電壓線12中同時寫入0(V)之時，經由等效電阻49而於快門電極26之等效輸入電容45中再次寫入0(V)。
此處，將使用如此之快門電壓寫入用電晶體3與信號儲存電容4之信號寫入電路稱為擬似二極體電路。
[自時序t3至t4]
於該期間電容線11與快門電壓寫入用源極電壓線12維持下降至0(V)之電壓值，在快門電極26中寫入有0(V)之情形下，於該期間電壓收斂為0(V)。
[時序t4以後]
於該期間再次與至時序t1為止之動作相同，進行對像素之圖像信號電壓之寫入。各像素之掃描開關5藉由掃描線10依次掃描，在掃描開關5被掃描之像素之信號儲存電容4中，自信號線6A、6B寫入特定之圖像信號電壓。即使於快門電壓寫入用源極電壓線12中施加有Vm ，且信號電壓寫入至信號儲存電容4，基本上快門電壓寫入用電晶體3仍不會導通。
惟在快門電極26中寫入有0(V)、信號儲存電容4中寫入有7(V)(VsigH )之情形下，需注意快門電極26之電壓在成為快門電壓寫入用電晶體3之斷開電壓即7(V)-Vth (VsigH -Vth )為止，於該期間會再次上升。由於基本上快門電極26為二值驅動，故即使0(V)上升至7(V)-Vth (VsigH -Vth )，對動作其本身雖不至於造成較大之阻礙，但動作裕度會因此有減少之趨勢。此處VsigH 若為較高之電壓，具有快門電壓寫入用電晶體3之對快門電極26之等效輸入電容45之寫入動作可進一步高速化之優點。然而另一方面，基於自圖像信號電壓寫入電路14對信號線6A及6B寫入VsigH 時之消耗電力上 升之點，或如上所述於快門電極26中寫入有0(V)之情形下，亦有快門電極26之電壓再度上升至快門電壓寫入用電晶體3之斷開電壓即7(V)-Vth (VsigH -Vth )之副作用，故本實施形態中，設為7(V)之VsigH 之電壓值需要考慮該等後再最合適地進行設定。
其次就圖2中所述之第1實施形態之像素周邊電路之動作進行說明。在相當於上述之[至時序t1為止]之對像素之圖像信號電壓之寫入期間，掃描線10藉由掃描電路15依次掃描，與此同步對信號線6A及6B自圖像信號電壓寫入電路14寫入圖像信號電壓。此處如上所述，本實施形態係使光源42之發光在每個子場中具有時間權重，進行以快門電極26之開閉而控制向外部發光之PWM驅動。因此自圖像信號電壓寫入電路14寫入至信號線6A及6B之圖像信號電壓為例如0(V)與7(V)之二值之電壓，藉此控制施加於設置於各像素之快門電極26之信號電壓。另如前已述，白顯示時與黑顯示時分別相應於7(V)與0(V)之何者，乃根據以快門電極26之極性反轉驅動為目的之控制電極線8A、8B之施加電壓之每個圖框之每個值，針對信號線6A及6B之每行調換。其次如前已述，對所有像素之圖像信號電壓之寫入結束後，在上述之[自時序t1至t2]之期間，以快門電極26之極性反轉驅動為目的，藉由控制電極驅動電路17針對每個圖框而相輔地驅動相當於奇數像素行與偶數像素行之控制電極線8A、8B之施加電壓。又基於相繼進行之[自時序t2至t3]中之寫入至信號儲存電容4之圖像信號電壓，向所有 像素之快門電極26之信號電壓寫入，係藉由寫入驅動電路16一齊驅動電容線11、快門電壓寫入用源極電壓線12而進行。其後之[時序t4以後]中，亦由寫入驅動電路16進行向快門電壓寫入用源極電壓線12之Vm 施加。
最後就圖4中所述之第1實施形態之快門電極26附近構造之動作進行說明。在相當於上述之[至時序t1為止]之對像素之圖像信號電壓之寫入結束後，在[自時序t1至t2]之期間，針對每個圖框期間控制相當於奇數像素行與偶數像素行之控制電極線8A、8B之施加電壓，且將該等之電壓分別施加於雙極性快門1之控制電極25、27。例如在某圖框中，於控制電極25上施加0(V)，於控制電極27上施加Vh (例如20(V))。接著藉由[自時序t2至t3]之期間之向快門電極26之信號電壓寫入動作，於快門電極26中寫入約Vh (例如20(V))或約0(V)。此處由於對控制電極25施加0(V)，對控制電極27施加Vh (例如20(V))，故根據快門電極26與控制電極25、27所產生之電場之效果，在對快門電極26寫入約Vh (例如20(V))之情形下，快門電極26在反射膜23及黑色樹脂膜24之開口上其位置穩定，且在對快門電極26寫入約0(V)之情形下，快門電極26在反射膜23及黑色樹脂膜24之遮光上其位置穩定。藉此在對快門電極26寫入約Vh (例如20(V))之情形下，由於即使自光源42射出且在導光板22中傳播之光41自開口射出，仍會由快門電極26反射而再次回到導光板22，故像素被觀測為非發光狀態。又在對快門電極26寫入約0(V)之情形下，由於自光源42射出且在 導光板22中傳播之光41自該開口射出，故像素被觀測為發光狀態。
另，此處在下一圖框中，控制電極25、27與圖像信號電壓之極性相反。即由於對控制電極25施加Vh (例如20(V))，對控制電極27施加0(V)，故在對快門電極26寫入約0(V)之情形下，由於即使自光源42射出且在導光板22中傳播之光41自開口射出，仍會由快門電極26反射而再次回到導光板22，故像素被觀測為非發光狀態。又在對快門電極26寫入約Vh (例如20(V))之情形下，由於自光源42射出且在導光板22中傳播之光41自該開口射出，故像素被觀測為發光狀態。藉由如此進行快門電極26之極性反轉驅動，可使施加於快門電極26、控制電極25、27之表面之絕緣膜之電場交流化，從而可進一步增加該等之電極之電性穩定性。
如上所述本實施形態中使光源42之發光在每個子場中具有時間權重，以快門電極26之開閉進行抑制向外部之發電之PWM驅動。即使光源42所具有之R(紅)、G(綠)、B(藍)之3色之獨立LED光源之發光期間具有2之n平方之時間權重，且藉由組合每個像素之快門電極26之開閉控制，而實現每個像素中利用PWM方式之階度發光，並實現利用FSC方式之彩色顯示。如此之光源42之點亮，係在[至時序t1為止]及[時序t4以後]之對像素之圖像信號電壓之寫入期間內進行。
如上所述，藉由採用進行向快門電極26寫入信號電壓之構成，可使像素內之佈線減少。又，藉此，可提高量產上 之良率，且可謀求低成本化。
又，在根據圖像信號而於機械快門上選擇性施加特定之高電壓、或特定之低電壓之情形下，若機械快門與遮光膜之間產生電場，則該電場會根據圖像信號而被調變，而有顯著損害機械快門之動作裕度之慮，但在本實施形態中，由於進而以介電質形成遮光膜，故可迴避機械快門與遮光膜之間產生電場，從而可實現無損於機械快門之動作裕度且可實現高對比度之理想之遮光膜。
本實施形態中由於伴隨極性反轉驅動之控制電極25、27之驅動如上所述被交流化，並相互抵消，故具有尤其EMI(Electro-Magnetic Interference：電磁干擾)較少之特徵。藉由該特徵，可抑制相對於設置於玻璃基板36之觸控面板30之感測器電極40之突降雜訊，從而可實現靈敏度尤其良好之觸控面板特性。本實施形態中雖電容線11與快門電壓寫入用源極電壓線12無法交流化，但該等之波形控制之經由快門電壓寫入用電晶體3之向快門電極26之寫入驅動原本便時間常數較大，因此藉由足夠大地設定寫入驅動電路16之電容線11與快門電壓寫入用源極電壓線12之驅動時間常數，可抑制因電容線11與快門電壓寫入用源極電壓線12所引起之EMI。
又，本實施形態中藉由控制電極線8A、8B之施加電壓之調換而實現極性反轉驅動，一般連接於控制電極線8A、8B之控制電極25、27與快門電極26相比較其寄生電容變小。由於本實施形態中由於進行極性極性反轉驅動時無須 控制快門電極26，故由該觀點亦可知本實施形態具有可抑制極性反轉驅動時之消耗電力或EMI之優點。
又，本實施形態中，掃描開關5及快門電壓寫入用電晶體3之導通期間，限定為各個該像素被掃描線10選擇之期間及向快門電極26之信號電壓寫入期間即[自時序t2至t4]之期間。藉此，具有可充分迴避因該等之非晶矽薄膜電晶體之導通期間長時間持續所引起之臨限值電壓之偏移之特長。
另，本實施形態中揭示之技術，在無損於本發明之宗旨之範圍內，可進行各種各樣之變更。本實施形態中在玻璃基板36上以n型之非晶矽薄膜電晶體設置掃描開關5與快門電壓寫入用電晶體3，但藉由取代玻璃基板36而使用耐熱塑料基板等可使基板具有相對於彎曲之撓性。又藉由取代n型之非晶矽薄膜電晶體，而使用可在更低電壓下動作之n型或p型之多晶矽薄膜電晶體，可將自圖像信號電壓寫入電路14輸出至信號線6A及6B之圖像信號電壓之振幅降低為5 V以下，從而謀求低消耗電力化。另在使用p型薄膜電晶體時，當必須使施加於該等之電壓關係之正負相反。或又藉由取代n型之非晶矽薄膜電晶體，而使用以InGaZnO為代表之多晶氧化物薄膜電晶體，亦可同樣地將圖像信號低電壓之振幅降低為5 V以下從而謀求低消耗電力化，且與多晶矽薄膜電晶體相比較可減少製程裝置成本。另，在將n型薄膜電晶體變更為p型薄膜電晶體之情形下，當必須將連接之源極與汲極調換。
又，本實施形態中，作為黑色樹脂膜24，使用在聚醯亞胺樹脂等中使碳黑、鈦黑等之顏料粒子恰當地分散者，但作為黑色樹脂膜並非限於此者。為迴避對快門電極26之電場之影響只要為介電質即可，再者根據透過反射膜23之光之波長特性亦無須為黑色。例如只要透過反射膜23之光中所含之藍色為實質上可忽視之量，則可替代黑色樹脂膜24而採用藍色樹脂膜，且只要透過反射膜23之光實質上紅色以外為可忽視之量，則亦可替代黑色樹脂膜24而改為藍綠色樹脂膜。又以使向反射膜23之入射光之角度不超過合適之範圍之方式可將導光板22全體進行光學設計之情形，或可在必要之入射角度全域下充分確保反射膜之全反射特性之情形下，則不需要黑色樹脂膜24。
又，本實施形態中，快門電極26側之反射膜23使用多層介電膜構成，然而反射膜23所需之特性為介電質以迴避對快門電極26之電場之影響，且以高效率反射包含自光源42產生並自導光板22側照射之R(紅)、G(綠)、B(藍)之3色之光而成之光，故只要滿足如此之特性，則不一定必須限於多層介電膜者。又反射膜23之反射並非限於鏡面反射者，由於反射膜23亦可為具有擴散反射特性之膜，故可使用白色樹脂材料等製作。
另，本實施形態中針對每列進行快門電極26之極性反轉驅動，若將控制電極線8A、8B合適地配置於各像素內，則即使未必針對每列進行極性反轉驅動，仍可以例如每列、或每格點進行。又若快門電極26、控制電極25、27之 電極表面之絕緣膜具有充足之電性穩定性，則亦可不進行極性反轉驅動。
[第2實施形態]
以下，使用圖8、9，就本發明之第2實施形態依次說明。由於第2實施形態之圖像顯示裝置之系統構成與動作、顯示表面之構成與動作、像素之構成及動作等與已經說明之第1實施形態之其等相同，故此處省略其說明，特別就兩者不同之內容加以敘述。
圖8係本實施形態之圖像顯示裝置中之顯示區域內之像素排列構成圖。於顯示區域內以矩陣狀設有像素13R、13G、13B，排列於行方向上之像素13R、13G、13B各自發出R(紅)、G(綠)、B(藍)之各色之光。
其次就第2實施形態之像素部剖面構造進行說明。圖9係關於第2實施形態之像素13R之像素剖面構造圖。本像素剖面構造圖之構成及動作基本上與圖4中說明之第1實施形態相同，但在第2實施形態之像素13R中，反射膜50以全反射R(紅)之多層介電膜50R、全反射G(綠)之多層介電膜50G、全反射B(藍)之多層介電膜50B之積層構成。又替代包含R(紅)、G(綠)、B(藍)之3色之獨立LED光源之光源42，而設置具有W(白)色之LED光源之光源52。
再者於反射膜50之開口部未設置有全反射R(紅)之多層介電膜50R，而設置有包含全反射G(綠)之多層介電膜50G、及全反射B(藍)之多層介電膜50B之積層構造之R(紅)色彩色濾光片51。藉此在本第2實施形態之像素13R中雖進 行R(紅)之發光，但具有使G(綠)與B(藍)之光藉由R(紅)色彩色濾光片51而再次朝導光板22方向反射、再利用之特徵。
又，同樣地在像素13G中，於反射膜50之開口部未設置全反射G(綠)之多層介電膜50G，而設置有包含全反射B(藍)之多層介電膜50B、及全反射R(紅)之多層介電膜50R之積層構造之G(綠)色彩色濾光片。藉此在像素13G中雖進行G(綠)之發光，但使B(藍)與R(紅)之光藉由G(綠)色彩色濾光片而再次朝導光板22方向反射、再利用。
同樣地在像素13B中，於反射膜50之開口部未設置全反射B(藍)之多層介電膜50B，而設置有包含全反射R(紅)之多層介電膜50R、及全反射G(綠)之多層介電膜50G之積層構造之B(藍)色彩色濾光片。藉此在像素13B中雖進行B(藍)之發光，但使R(紅)與G(綠)之光藉由B(藍)色彩色濾光片而再次朝導光板22方向反射、再利用。
本第2實施形態中，由於如上所述設置有具有W(白)色之LED光源之光源52，且各像素分為像素13R、13G、13B之3色，故在彩色顯示上可使用白色發光+彩色濾光片方式，而非FSC方式。在第2實施形態中，藉此可完全迴避FSC方式中成為問題之色分離(Color break-up)。另由於此時設置於各像素之分光片將選擇透過波長以外之波長之光朝導光板22方向反射、再利用，故不會有如使用一般之彩色濾光片之情形之因光吸收所引起之光損失，從而可謀求低消耗電力化。又由於取代包含R(紅)、G(綠)、B(藍)之3色之獨 立LED光源之光源42，而使用一般之TV等中亦通常使用之具有W(白)色之LED光源之光源52，故可謀求LED光源零件之低成本化。因為W(白)色之LED光源由於可以藍色LED與黃色螢光體構成，故材料費便宜，進而亦可期待大量生產之量產效果。
又，本實施形態中，亦與第1實施形態相同，可減少像素內之佈線、提高量產上之良率，且可謀求低成本化。又，由於以介電質形成遮光膜，故可迴避於機械快門與遮光之間產生電場，且無損於機械快門之動作裕度而可實現高對比度。
[第3實施形態]
以下，使用圖10，就本發明之第3實施形態依次說明。由於本第3實施形態之圖像顯示裝置之系統構成與動作、顯示面板之構成與動作、像素之構成及動作等與既已說明之第1實施形態之該等相同，故此處省略其說明，特別就兩者不同之內容進行敘述。
圖10係第3實施形態之像素13之像素剖面構造圖。本像素剖面構造圖之構成及動作雖基本上與圖4中說明之第1實施形態相同，但第3實施形態之像素13中，反射膜23與黑色樹脂膜24由透明保護膜60覆蓋之點不同。作為該透明保護膜60，可使用有機或無機之保護膜。
本第3實施形態中藉由使用該透明保護膜60，即使可動快門電極26與透明保護膜60接觸，亦可防止異物生成，結果可將快門電極26與反射膜23及黑色樹脂膜24之距離設計 為較短。在快門電極26為關閉狀態時，由於反射膜23及黑色樹脂膜24之開口若未被快門電極26充分遮光，則會因光洩漏而使得對比度降低，故藉由如此將快門電極26與反射膜23及黑色樹脂膜24之距離設計為較短，可在第3實施形態中謀求實質之對比度之提高。
本實施形態中亦與第1實施形態相同，可減少像素內之佈線，可提高量產上之良率，且可謀求低成本化。又，由於以介電質形成遮光膜，故可迴避於機械快門與遮光之間產生電場，且無損於機械快門之動作裕度而可實現高對比度。
[第4實施形態]
以下，使用圖11，就本發明之第4實施形態依次說明。由於第4實施形態之圖像顯示裝置之系統構成與動作、顯示面板之構成與動作、像素之構成及動作等與既已說明之第1實施形態之該等相同，故此處省略其說明，特別就兩者不同之內容進行敘述。
圖11係顯示作為第4實施形態之使用機械快門之圖像顯示裝置之快門控制電路之圖。第1實施形態之像素13與第4實施形態之像素73之差異在於，快門電壓寫入用電晶體3之汲極連接於雙極性快門1之快門電極26，且於雙極性快門1之控制電極25、27之間分別新設有輔助電容70、71。
如第1實施形態中所述，快門電極26其位置係利用快門電極26與控制電極25、27所產生之電場之效果予以控制，在快門電極26之位置在控制電極25、27之任一側穩定之 前，期望對快門電極26持續供給必要之電荷。快門電極26與控制電極25、27之間必然形成寄生電容，而該寄生電容之值會因快門電極26移動、快門電極26與控制電極25或27之間隔變窄而增加。此處若將快門電極26與控制電極25或控制電極27之間之某距離下之寄生電容設為C，將由其後之快門電極26之位置變動所引起之寄生電容之增加量設為△C，將電壓設為V，將在該距離下儲存於該寄生電容之電荷設為Q，將由其後之快門電極26之位置變動所引起之電荷之增加量設為△Q，則下述之式(1)成立。
(Q+△Q)=(C+△C)×V………(1)
因此，為了一定地保持快門電極26與控制電極25或27之間之電壓V，需要供給相當於寄生電容C之值之增加量△C之電荷△Q。
這意味著在快門電極26之位置落於穩定點之前，快門電壓寫入用電晶體3必須持續導通。然而該情形下需要足夠長地確保圖5中記載之[自時序t2至t3]及[自時序t3至t4]之期間，而[至時序t1為止]及[時序t4以後]之對像素之圖像信號電壓之寫入期間則變短。尤其在需要設計於行方向上像素數較大之顯示器之情形下，該限制非常嚴苛。
相對於此，第4實施形態藉由於雙極性快門1之快門電極26與控制電極25、27之間分別新設置輔助電容70、71，而可自輔助電容70、71供給電荷至上述寄生電容，從而緩和快門電極26之上述寄生電容之影響。
藉此，第4實施形態中，在快門電極26之位置完全落於 穩定點之前即使斷開快門電壓寫入用電晶體3，仍可充分抑制因上述寄生電容之增加所引起之快門電極26與控制電極25、27之間之電壓變動。藉此，可無需充分長地確保圖5中記載之[自時序t2至t3]及[自時序t3至t4]之期間，且可充分確保[至時序t1為止]及[時序t4以後]之對像素之圖像信號電壓之寫入期間。藉此，尤其在設計於行方向上像素數較大之顯示器之情形下，可減低掃描電路15之驅動時脈，且在謀求藉由確保電路設計裕度而提高良率、或削減消耗電力方面成為相當大之優點。
另，第4實施形態中，雖將輔助電容70、71之值分別設計為200fF，但根據上述之效果，期望為例如10fF以上。又此處輔助電容70、71設為相等之值，其原因在於，在圖5之[自時序t1至t2]之期間，以快門電極26之極性反轉驅動為目的，針對每個圖框進行相當於奇數像素行與偶數像素行之控制電極線8A、8B之施加電壓之調換時之控制電極線8A、8B之電壓變動，會通過輔助電容70、71之耦合而相互抵消對快門電極26造成之影響。然而吾人應明瞭，在該耦合效果不成問題之情形下，即使將輔助電容70、71之值設為非對稱，或僅設置任意一方，亦可得到以第4實施形態為準之效果。
本實施形態中，亦與第1實施形態相同，可減少像素內之佈線，可提高量產上之良率，且可謀求低成本化。又，由於以介電質形成遮光膜，故可迴避於機械快門與遮光之間產生電場，無損於機械快門之動作裕度而可實現高對比 度。
[第5實施形態]
以下，使用圖12~15，就本發明之第5實施形態依次說明其構成及其動作。
圖12係第5實施形態之圖像顯示裝置之像素周邊電路圖。以矩陣狀排列之像素85構成顯示區域，像素85中於行方向上設置有信號線6A及6B與控制電極線8A及8B，於列方向上設置有掃描線10、電容線11、快門電壓寫入用源極電壓線12、及CMOS快門電壓寫入用pMOS源極電壓線84。在顯示區域之周邊，信號線6A及6B之一端連接於圖像信號電壓寫入電路14，控制電極線8A及8B之一端分別連接於控制電極驅動電路17。又掃描線10之一端連接於掃描電路15，電容線11、快門電壓寫入用源極電壓線12及CMOS快門電壓寫入用pMOS源極電壓線84之一端分別連接於寫入驅動電路86。
此處，對CMOS快門電壓寫入用pMOS源極電壓線84，自寫入驅動電路86始終輸入Vh (如後所述例如15(V))。另，圖12為了簡單而以像素數為4×3像素之矩陣記載顯示區域，但本發明所揭示之技術思想並非特別限制像素數者。
圖13中，顯示有圖12之各像素85之快門控制電路87。各像素85中設置有信號線6A，信號線6A與信號儲存電容4以掃描開關5連接。信號儲存電容4進而連接於CMOS寫入用電晶體80之閘極，CMOS寫入用電晶體80之汲極連接於CMOS信號儲存電容81之一端。又再者CMOS寫入用電晶 體80之汲極亦連接於CMOS快門電壓寫入用nMOS電晶體83及CMOS快門電壓寫入用pMOS電晶體82之閘極。再者CMOS快門電壓寫入用nMOS電晶體83及CMOS快門電壓寫入用pMOS電晶體82之汲極連接於雙極性快門1之快門電極26。即藉此，CMOS快門電壓寫入用nMOS電晶體83及CMOS快門電壓寫入用pMOS電晶體82在像素內構成CMOS反相器電路。2個雙極性快門1之控制電極中之一方連接於像素內之控制電極線8A，控制電極之另一方連接於鄰接之像素之控制電極線8B。另信號儲存電容4之另一端連接於電容線11，CMOS信號儲存電容81之另一端連接於控制電極線8B，CMOS寫入用電晶體80之源極連接於快門電壓寫入用源極電壓線12，CMOS快門電壓寫入用nMOS電晶體83及CMOS快門電壓寫入用pMOS電晶體82之源極分別連接於電容線11及CMOS快門電壓寫入用pMOS源極電壓線84，掃描開關5之閘極連接於掃描線10。另上述之雙極性快門1與設置於遮光面上之開口對向設置等之立體之像素構造基本上與第1實施形態相同。另圖13中記載有具有信號線6A與控制電極線8A之像素、與具有信號線6B與控制電極線8B之像素之2個像素。兩像素如後所述雖驅動條件不同，但基本之快門控制電路相同。
圖14係第5實施形態之像素部剖面構造圖。在玻璃基板36上，設置有包含摻雜低雜質濃度低溫多晶矽薄膜91、摻雜高濃度n型雜質之低溫多晶矽薄膜92、90、閘極絕緣膜93、閘極電極95、層間絕緣膜94、源極電極96、汲極電極 97之低溫多晶矽薄膜電晶體，此對應於CMOS快門電壓寫入用nMOS電晶體83。再者於玻璃基板36上，與源極電極96、汲極電極97同樣在Al佈線層上形成有控制電極線8A、8B，該等由包含四氮化三矽與有機材料之多層膜之保護膜37所覆蓋。
於保護膜37上，設置有具有快門電極26與2個控制電極25、27之雙極性快門1，汲極電極97經由接觸孔連接於快門電極26，控制電極線8A經由接觸孔連接於控制電極25，控制電極線8B經由接觸孔連接於控制電極27。又為了防止該等快門電極26與2個控制電極25、27相互接觸時之短路，於表面上形成有絕緣膜。另此處快門電極26由於其位置是利用輸入至快門電極26之電壓與輸入至2個控制電極25、27之電壓之相對關係所產生之電場予以控制，故圖14中使以虛線揭示其可動範圍。另圖14中雖未記載，但設置於像素85內之其他之電晶體亦同樣地由低溫多晶矽薄膜電晶體構成。
在相對於快門電極26而與玻璃基板36相反側上，設置有具有包含R(紅)、G(綠)、B(藍)之3色之獨立LED光源之光源42之導光板22。於導光板22之兩面上設置有反射膜21、23，此處尤其以快門電極26側之反射膜23由多層介電膜構成。構成反射膜23之多層介電膜包含TiO2 、Ta2 O3 等之高折射率材料與SiO2 、MgF2 等之低折射率材料之積層構造，藉由將該等之積層構造之各膜厚設計為合適之值，可相對於光源42所具有之R(紅)、G(綠)、B(藍)之3色之獨立LED 光源之射出光得到實用上充足之全反射特性。然而將多層介電膜用作全反射膜之情形之問題在於，在相對於垂直方向入射之光進行最佳設計之情形下，相對於以接近水平之角度入射之光則反射特性惡化。在反射膜23透過光之情形下會導致顯示裝置之光洩漏，從而導致對比度顯著降低。對此，為防止如此之光洩漏，進一步在反射膜23上形成由有機材料製作之黑色樹脂膜24。該黑色樹脂膜可藉由在聚醯亞胺樹脂等中使碳黑、鈦黑等之顏料粒子恰當地分散而形成。此處反射膜23及黑色樹脂膜24如圖14所示，在與快門電極26對應之位置上設置有開口，以使自光源42射出且在導光板22中傳播之光41之一部份自該開口射出之方式構成。開口例如可利用將黑色樹脂膜24作為遮罩之光微影而統一加工形成。
在相對於玻璃基板36而與導光板22相反側上，設置有包含薄膜片38、感測器電極40、保護膜39之觸控面板30。觸控面板30之感測器電極40在顯示區域之周邊連接於觸控檢測用電路，由於該部份之構成為普遍已知之技術，故此處省略其詳細之說明。
其次，使用圖15，就本發明之第5實施形態之動作進行說明。首先，就圖13中所述之第5實施形態之快門控制電路87之動作進行說明。
圖15係第5實施形態之快門控制電路87之動作時序圖，橫軸取時間，縱軸顯示各部份之電壓。又尤其關於下2段所記載之CMOS信號儲存電容81之儲存信號電壓(=CMOS 反相器電路輸入電壓)及雙極性快門1之快門電極26之電壓值，由於利用圖像信號採取約0(V)與約Vh 之二值，為了使圖面易懂基本上以實線表示約0(V)，以虛線表示約Vh 。
[至時序t1為止]
在該期間，進行對像素之圖像信號電壓之寫入。該期間於控制電極線8A、8B上分別施加高電壓Vh 、低電壓0(V)，但如後所述以快門電極26之極性反轉驅動為目的，相當於奇數像素行與偶數像素行之控制電極線8A、8B之施加電壓係針對每個圖框調換其值。各像素之掃描開關5藉由掃描線10依次掃描，在掃描開關5被掃描之像素之信號儲存電容4中，自信號線6A、6B寫入特定之圖像信號電壓。此處施加於信號線6A、6B之圖像信號電壓例如為4(V)與0(V)之二值，白顯示時與黑顯示時分別相應於4(V)與0(V)之何者，乃根據以快門電極26之極性反轉驅動為目的之控制電極線8A、8B之施加電壓之每個圖框之每個值，針對信號線6A及6B之每行調換。另於電容線11中施加0(V)、於快門電壓寫入用源極電壓線12中施加Vm ，於雙極性快門1之快門電極26中施加約0(V)或約Vh 。另此處Vh 之值設計為可進行雙極性快門1之靜電機械驅動之最小之電壓，例如該值為15(V)。又Vm 之值為即使信號電壓寫入至信號儲存電容4，CMOS寫入用電晶體80亦不會導通之值，例如為4(V)。另與第1實施形態相比較，第5實施形態之圖像信號電壓採用4(V)之較低之值，此係由於CMOS寫入用電晶體80所寫入之電容為CMOS信號儲存電容81之約 20fF、與CMOS快門電壓寫入用nMOS電晶體83及CMOS快門電壓寫入用pMOS電晶體82之閘極電容之和，為比較小之值，以及掃描開關5與CMOS寫入用電晶體80由電流驅動力較大之低溫多晶矽薄膜電晶體構成所引起。
[自時序t1至t2]
於該期間以快門電極26之極性反轉驅動為目的，針對每個圖框進行相當於奇數像素行與偶數像素行之控制電極線8A、8B之施加電壓之調換。本實施形態如後所述使光源42之發光在每個子場中具有時間權重，進行以快門電極26之開閉而控制向外部發光之PWM驅動，但控制電極線8A、8B之施加電壓之調換可針對每個圖框中換，亦可針對每個子場或每複數個子場進行。在不進行控制電極線8A、8B之施加電壓之調換之子場中，無需設置該[自時序t1至t2]之期間。若頻繁地進行控制電極線8A、8B之施加電壓之調換，則需注意必須頻繁設置伴隨與此之自時序t1至t2之過渡期間、與消耗電力增加之點。
[自時序t2至t13]
於該期間基於寫入至信號儲存電容4之圖像信號電壓，在所有像素中一齊進行向CMOS信號儲存電容81之信號電壓寫入。
對電容線11與快門電壓寫入用源極電壓線12同時寫入Vh ，此後兩者之電壓一致下降至0(V)。藉由該動作控制CMOS寫入用電晶體80，於寫入至信號儲存電容4之圖像信號電壓為0(V)之情形下對CMOS信號儲存電容81寫入(Vh - Vth )作為信號電壓，於圖像信號電壓為4(V)之情形下對CMOS信號儲存電容81寫入0(V)作為信號電壓。另此處Vth 為CMOS寫入用電晶體80之臨限值電壓。
就上述之向CMOS信號儲存電容81之信號電壓寫入，由於為既已在第1實施形態中使用圖6A~圖7C進行詳細說明之擬似二極體電路之動作，故此處省略其說明。
[自時序t13至t14]
於該期間電容線11與快門電壓寫入用源極電壓線12維持下降至0(V)之電壓值，向CMOS信號儲存電容81寫入之信號電壓直接輸入至CMOS快門電壓寫入用nMOS電晶體83及CMOS快門電壓寫入用pMOS電晶體82之閘極。如上所述，對CMOS快門電壓寫入用pMOS源極電壓線84，由於自寫入驅動電路86始終輸入Vh (例如15(V))，故此時CMOS快門電壓寫入用nMOS電晶體83及CMOS快門電壓寫入用pMOS電晶體82作為CMOS反相器電路發揮功能。因此CMOS信號儲存電容81中寫入有(Vh -Vth )作為信號電壓之情形下，CMOS反相器電路輸出0(V)至快門電極26，CMOS信號儲存電容81中寫入有0(V)作為信號電壓之情形下，CMOS反相器電路輸出Vh (例如15(V))至快門電極26。
[時序t14以後]
於該期間再次與至時序t1為止之動作相同，進行對像素之圖像信號電壓之寫入。各像素之掃描開關5藉由掃描線10依次掃描，在掃描開關5被掃描之像素之信號儲存電容4中，自信號線6A、6B寫入特定之圖像信號電壓。即使於 快門電壓寫入用源極電壓線12中施加有Vm (例如4(V))，且信號電壓寫入至信號儲存電容4，基本上CMOS寫入用電晶體80仍不會導通。此處於本實施形態中，由於與[自時序t13至t14]同樣地，CMOS快門電壓寫入用nMOS電晶體83及CMOS快門電壓寫入用pMOS電晶體82持續作為CMOS反相器電路發揮功能，故具有可同時進行向快門電極26之信號電壓之寫入及對像素之圖像信號電壓之寫入掃描之優點。
另此處亦與第1實施形態相同，在CMOS信號儲存電容81中寫入有0(V)，於信號儲存電容4中寫入有4(V)(VsigH )之情形下，CMOS信號儲存電容81之電壓成為CMOS寫入用電晶體80之斷開電壓即4(V)-Vth (VsigH -Vth )為止，於該期間再次上升。由於基本上以CMOS快門電壓寫入用nMOS電晶體83及CMOS快門電壓寫入用pMOS電晶體82構成之CMOS反相器電路為二值驅動，故需要注意即使0(V)上升至4(V)-Vth (VsigH -Vth )對於動作其本身雖不至於造成阻礙，但藉此會使得CMOS反相器中流動之貫通電流增加、從而消耗電力增加之點。此處VsigH 若為較高之電壓之情形，具有CMOS寫入用電晶體80之向CMOS信號儲存電容81之寫入動作可進一步高速化之優點。然而另一方面，由於自圖像信號電壓寫入電路14對信號線6A及6B寫入VsigH 時之消耗電力上升之點、或亦具有如上所述之副作用，故本實施形態中設為4(V)之VsigH 之電壓值需要考慮該等後再最合適地進行設定。
其次就圖13中所述之第5實施形態之像素周邊電路之動 作進行說明。
在相當於上述之[至時序t1為止]之對像素之圖像信號電壓之寫入期間，掃描線10藉由掃描電路15依次掃描，與此同步對信號線6A及6B自圖像信號電壓寫入電路14寫入圖像信號電壓。此處如上所述，本實施形態係使光源42之發光在每個子場中具有時間權重，進行以快門電極26之開閉而控制向外部發光之PWM驅動。因此自圖像信號電壓寫入電路14寫入至信號線6A及6B之圖像信號電壓為例如0(V)與4(V)之二值之電壓，藉此控制施加於設置於各像素之快門電極26之信號電壓。另如前已述，白顯示時與黑顯示時分別相應於4(V)與0(V)之何者，乃根據以快門電極26之極性反轉驅動為目的之控制電極線8A、8B之施加電壓之每個圖框之每個值，針對信號線6A及6B之每行調換。其次如前已述，對所有像素之圖像信號電壓之寫入結束後，在上述之[自時序t1至t2]之期間，以快門電極26之極性反轉驅動為目的，藉由控制電極驅動電路17針對每個圖框而相輔地驅動相當於奇數像素行與偶數像素行之控制電極線8A、8B之施加電壓。又基於相繼進行之[自時序t2至t3]中之寫入至信號儲存電容4之圖像信號電壓，向所有像素之CMOS信號儲存電容81之信號電壓寫入，係藉由寫入驅動電路86一齊驅動電容線11、快門電壓寫入用源極電壓線12而進行。其後之[時序t4以後]中，亦由寫入驅動電路86進行向快門電壓寫入用源極電壓線12之Vm 施加。另亦由寫入驅動電路86在CMOS快門電壓寫入用pMOS源極電壓線84中始終 輸入Vh (例如15(V))。
最後就圖14中所述之第5實施形態之快門電極26附近構造之動作，雖相對於電晶體之構造與Vh 之電壓值為不同者，但就基本之動作而言與既已在第1實施形態中所述者相同，故此處省略進一步之說明。
如已述所示第5實施形態中，由於與[自時序t13至t14]同樣地，在[時序t14以後]中，CMOS快門電壓寫入用nMOS電晶體83及CMOS快門電壓寫入用pMOS電晶體82亦持續作為CMOS反相器電路發揮功能，故具有可同時進行向快門電極26之信號電壓之寫入、與對像素之圖像信號電壓之寫入掃描之優點。藉此本實施形態中，尤其在設計於行方向上像素數較大之顯示器之情形下，可減低掃描電路15之驅動時脈，且在謀求藉由確保電路設計裕度而提高良率、或削減消耗電力方面成為相當大之優點。
本實施形態中，亦與第1實施形態相同，可減少像素內之佈線，提高量產上之良率，且可謀求低成本化。又，由於以介電質形成遮光膜，故可迴避於機械快門與遮光之間產生電場，且無損於機械快門之動作裕度而可實現高對比度。
[第6實施形態]
以下使用圖16~圖18，就本發明之第6實施形態依次說明其構成及動作。由於第6實施形態之圖像顯示裝置之系統構成與動作、顯示面板之構成與動作、像素之構成及動作等與既已說明之第1實施形態之該等相同，故此處省略其 說明，特別就兩者不同之內容進行敘述。
圖16係第6實施形態之像素周邊電路圖。以矩陣狀排列之像素105構成顯示區域，像素105中於行方向上設置有信號線6A及6B與控制電極線8A及8B，於列方向上設置有掃描線10、電容線11、快門電壓寫入用源極電壓線12、下一段快門電壓寫入用源極電壓線104。在顯示區域之周邊，信號線6A及6B之一端連接於圖像信號電壓寫入電路14，控制電極線8A及8B之一端分別連接於控制電極驅動電路17。又掃描線10之一端連接於掃描電路15，電容線11、快門電壓寫入用源極電壓線12、下一段快門電壓寫入用源極電壓線104之一端分別連接於寫入驅動電路106。另，圖16為了簡單而以像素數為4×3像素之矩陣記載顯示區域，但本發明之揭示之技術思想並非特別限制像素數者。
圖17係顯示第6實施形態之快門控制電路107之圖。於各像素105中設置有信號線6A，信號線6A與信號儲存電容4以掃描開關5連接。信號儲存電容4進而連接於下一段寫入用電晶體100之閘極，下一段寫入用電晶體100之汲極連接於下一段信號儲存電容101之一端。又再者下一段寫入用電晶體100之汲極亦連接於下一段快門電壓寫入用電晶體102之閘極。再者下一段快門電壓寫入用電晶體102之汲極連接於雙極性快門1之快門電極26。即藉此，信號儲存電容4與下一段寫入用電晶體100同樣地，由下一段信號儲存電容101與下一段快門電壓寫入用電晶體102在像素內構成第2個擬似二極體電路。2個雙極性快門1之控制電極中之 一方連接於像素內之控制電極線8A，控制電極之另一方連接於鄰接之像素之控制電極線8B。另信號儲存電容4之另一端連接於電容線11，下一段寫入用電晶體100之源極連接於快門電壓寫入用源極電壓線12，下一段信號儲存電容101之另一端與下一段快門電壓寫入用電晶體102之源極連接於下一段快門電壓寫入用源極電壓線104，掃描開關5之閘極連接於掃描線10。另上述之雙極性快門1與設置於遮光面上之開口對向設置等之立體之像素構造基本上與第1實施形態相同。另圖17中記載有具有信號線6A與控制電極線8A之像素、與具有信號線6B與控制電極線8B之像素之2個像素。兩像素如後所述雖驅動條件不同，但基本之快門控制電路相同。
其次由於第6實施形態之像素部剖面構造與已述之第1實施形態之像素部剖面構造相同，故此處省略其說明。
其次使用圖18，就第6實施形態之快門控制電路107之動作進行說明。圖18係第6實施形態之快門控制電路107之動作時序圖，橫軸取時間，縱軸上顯示各部份之電壓。又尤其關於下一段快門電壓寫入用電晶體102之閘極輸入電壓與最下段所記載之雙極性快門1之快門電極26之電壓值，由於利用圖像信號採取約Vm2 與約Vh 之二值，為了使圖面易懂而以實線表示前者，以虛線表示後者。
[至時序t1為止]
在該期間，進行對像素之圖像信號電壓之寫入。該期間於控制電極線8A、8B上分別施加高電壓Vh 、低電壓 Vm2 (例如7(V))，但如後所述以快門電極26之極性反轉驅動為目的，相當於奇數像素行與偶數像素行之控制電極線8A、8B之施加電壓係針對每個圖框調換其值。各像素之掃描開關5藉由掃描線10依次掃描，在掃描開關5被掃描之像素之信號儲存電容4中，自信號線6A、6B寫入特定之圖像信號電壓。此處施加於信號線6A、6B之圖像信號電壓例如為7(V)與0(V)之二值，白顯示時與黑顯示時分別相應於7(V)與0(V)之何者，乃根據以快門電極26之極性反轉驅動為目的之控制電極線8A、8B之施加電壓之每個圖框之每個值，針對信號線6A及6B之每行調換。另於電容線11上施加有0(V)、於快門電壓寫入用源極電壓線12上施加有Vm ，於下一段快門電壓寫入用源極電壓線104上施加有Vm2 ，於下一段快門電壓寫入用電晶體102之閘極上施加有約Vm2 或約Vh ，於雙極性快門1之快門電極26中施加有約0(V)或約Vh 。另此處Vh 之值設計為可進行雙極性快門1之靜電機械驅動之最小之電壓，例如該值為20(V)。
另Vm 之值為即使信號電壓寫入至信號儲存電容4下一段寫入用電晶體100亦不會導通之值，例如為7(V)。又Vm2 之值係以如下方式設定之電壓，即如下所述藉由對信號儲存電容4輸入VsigH (7(V))，經由下一段寫入用電晶體100，即使下一段信號儲存電容101之電壓值自0(V)上升至(VsigH -Vth )(Vth 為下一段寫入用電晶體100之臨限值電壓)，使下一段快門電壓寫入用電晶體102導通，儲存於快門電極26之Vh 之電壓亦不會洩漏者，基本上滿足以下之式(2)。
(VsigH -Vth )-Vth2 <Vm2 ………(2)另此處Vth2 為下一段快門電壓寫入用電晶體102之臨限值電壓。
[自時序t1至t2]
於該期間以快門電極26之極性反轉驅動為目的，針對每個圖框進行相當於奇數像素行與偶數像素行之控制電極線8A、8B之施加電壓之調換。本實施形態如後所述使光源42之發光在每個子場中具有時間權重，進行以快門電極26之開閉而控制向外部發光之PWM驅動，但控制電極線8A、8B之施加電壓之調換可針對每個圖框更換，亦可針對每個子場或每複數個子場進行。在不進行控制電極線8A、8B之施加電壓之調換之子場中，無需設置該[自時序t1至t2]之期間。若頻繁地進行控制電極線8A、8B之施加電壓之調換，則需要注意必須頻繁設置伴隨與此之自時序t1至t2之過渡期間、與消耗電力增加之點。
[自時序t2至t23]
於該期間基於寫入至信號儲存電容4之圖像信號電壓，在所有像素中一齊進行向下一段信號儲存電容101之信號電壓寫入。向下一段信號儲存電容101寫入之信號電壓與下一段快門電壓寫入用電晶體102之閘極輸入電壓相同。
對電容線11與快門電壓寫入用源極電壓線12同時寫入Vh ，此後兩者之電壓一致下降至0(V)。藉由該動作控制下一段寫入用電晶體100，於寫入至信號儲存電容4之圖像信號電壓為0(V)之情形下對下一段信號儲存電容101寫入(Vh - Vth )作為信號電壓，於圖像信號電壓為7(V)之情形下對下一段信號儲存電容101寫入0(V)作為信號電壓。另此處Vth 為下一段寫入用電晶體100之臨限值電壓。
就上述之向下一段信號儲存電容101之信號電壓寫入，由於為既已在第1實施形態中使用圖6、圖7進行詳細說明之擬似二極體電路之動作，故此處省略其說明。
[自時序t23至t24]
於該期間電容線11與快門電壓寫入用源極電壓線12維持下降至0(V)之電壓值，在下一段信號儲存電容101中寫入有0(V)之情形下，於該期間該電壓收斂為0(V)。
[自時序t24至t25]
於該期間基於寫入下一段信號儲存電容101之圖像信號電壓，在所有像素中一齊進行向快門電極26之信號電壓寫入。
對下一段快門電壓寫入用源極電壓線104寫入Vh ，此後該電壓再次下降為Vm2 。藉由該動作控制下一段快門電壓寫入用電晶體102，於寫入至下一段信號儲存電容101之圖像信號電壓為0(V)之情形下對快門電極26寫入(Vh -Vth )作為信號電壓，於圖像信號電壓為7(V)之情形下對快門電極26寫入Vm2 作為信號電壓。此處Vth 為下一段快門電壓寫入用電晶體102之臨限值電壓。
關於上述之向快門電極26之信號電壓寫入，由於為已述之擬似二極體電路之動作，故此處省略其說明。
另與此並行地在該期間，再次與至時序t1為止之動作同 樣地，進行對像素之圖像信號電壓之寫入。各像素之掃描開關5藉由掃描線10依次掃描，在掃描開關5被掃描之像素之信號儲存電容4中，自信號線6A、6B寫入特定之圖像信號電壓。即使於快門電壓寫入用源極電壓線12上施加有Vm ，且信號電壓寫入至信號儲存電容4，基本上下一段寫入用電晶體100仍不會導通。
[時序t25以後]
該期間亦繼續地，持續進行對像素之圖像信號電壓之寫入。又藉由擬似二極體電路之動作，在對快門電極26寫入有Vm2 之信號電壓之情形下，如圖18所示在該期間之初期進行。
另下一段信號儲存電容101中寫入0(V)，信號儲存電容4中寫入7(V)(VsigH )之情形下，下一段信號儲存電容101之電壓在成為下一段寫入用電晶體100之斷開電壓即7(V)-Vth (VsigH -Vth )為止，於該期間再次上升，此點與第1實施形態相同。此時下一段快門電壓寫入用電晶體102導通、以使儲存於快門電極26之Vh 之電壓不會洩漏之方式，將下一段快門電壓寫入用源極電壓線104設定為Vm2 ，且Vm2 之值滿足式(2)之點如同上述。
其次就圖16中所述之第6實施形態之像素周邊電路之動作進行說明。
在相當於上述之[至時序t1為止]之對像素之圖像信號電壓之寫入期間，掃描線10藉由掃描電路15依次掃描，與此同步對信號線6A及6B自圖像信號電壓寫入電路14寫入圖 像信號電壓。此處如上所述，本實施形態係使光源42之發光在每個子場中具有時間權重，進行以快門電極26之開閉而控制向外部發光之PWM驅動。因此自圖像信號電壓寫入電路14寫入至信號線6A及6B之圖像信號電壓為例如0(V)與7(V)之二值之電壓，藉此控制施加於設置於各像素之快門電極26之信號電壓。另如前已述，白顯示時與黑顯示時分別相應於7(V)與0(V)之何者，乃根據以快門電極26之極性反轉驅動為目的之控制電極線8A、8B之施加電壓之每個圖框之每個值，針對信號線6A及6B之每行調換。其次如前已述，對所有像素之圖像信號電壓之寫入結束後，在上述之[自時序t1至t2]之期間，以快門電極26之極性反轉驅動為目的，藉由控制電極驅動電路17針對每個圖框而相輔地驅動相當於奇數像素行與偶數像素行之控制電極線8A、8B之施加電壓。又基於相繼進行之[自時序t2至t23]之寫入至信號儲存電容4之圖像信號電壓之向所有像素之下一段信號儲存電容101之信號電壓寫入，係藉由寫入驅動電路106一齊驅動電容線11、快門電壓寫入用源極電壓線12而進行。其後在[自時序t24至t25]中，自寫入驅動電路106一齊驅動下一段快門電壓寫入用源極電壓線104而進行向快門電極26之信號電壓寫入，且進行向快門電壓寫入用源極電壓線12之Vm 施加。
另上如已述，由於第6實施形態之像素部剖面構造與第1實施形態之像素部剖面構造相同，且關於基本之動作亦與既已在第1實施形態中所述者相同，故此處省略進一步之 說明。
如上已述，於第6實施形態中，由於下一段信號儲存電容101及下一段快門電壓寫入用電晶體102作為擬似二極體電路進行向快門電極26之寫入，故在[自時序t24至t25]及[時序t25以後]中，具有可同時進行向快門電極26之信號電壓之寫入與對像素之圖像信號電壓之寫入掃描之優點。由於下一段信號儲存電容101之電容值與快門電極26之輸入電容值不同，且無論快門電極26之位置如何皆採取一定值，故向下一段信號儲存電容101之寫入可在比較短時間內完成。藉此本實施形態，尤其在設計於行方向上像素數較大之顯示器之情形下可減低掃描電路15之驅動時脈，且在謀求藉由確保電路設計裕度而提高良率、或削減消耗電力方面成為相當大之優點。
本實施形態中，亦與第1實施形態相同，可減少像素內之佈線，可提高量產上之良率，且可謀求低成本化。又，由於以介電質形成遮光膜，故可迴避於機械快門與遮光之間產生電場，且無損於機械快門之動作裕度而可實現高對比度。
[第7實施形態]
以下，使用圖19，就本發明之第7實施形態進行說明。
圖19係為第7實施形態之網際網路圖像顯示裝置150之構成圖。於無線介面(I/F)電路152中，自外部輸入經壓縮之圖像資料等作為無線資料，無線I/F電路152之輸出經由I/O(Input/Output：輸入/輸出)電路153連接於資料匯流排 158。此外於資料匯流排158上連接有微處理器(MPU)154、顯示面板控制器156、圖框記憶體157等。再者顯示面板控制器156之輸出係輸入至使用機械快門之顯示裝置151。另網際網路圖像顯示裝置150中進而設置有電源159。另由於此處使用機械快門之顯示裝置151具有與先前所述之第1實施形態相同之構成及動作，故其內部之構成及動作之記載在此處省略。
以下，說明第7實施形態之動作。首先無線I/F電路152根據命令自外部取入經壓縮之圖像資料，將該圖像資料經由I/O電路153傳送至微處理器154及圖框記憶體157。微處理器154接收來自使用者之命令操作，根據需要驅動網際網路圖像顯示裝置150全體，進行經壓縮之圖像資料之解碼或信號處理、資訊顯示。此處經信號處理之圖像資料可暫時儲存於圖框記憶體157。
此處當微處理器154發出顯示命令之情形時，根據其指示自圖框記憶體157經由顯示面板控制器156對顯示裝置151輸入圖像資料，顯示裝置151即時顯示所輸入之圖像資料。此時顯示面板控制器156輸出控制用以同時顯示圖像所需之特定之時序脈衝。另關於顯示裝置151使用該等之信號而即時顯示所輸入之圖像資料，如第1實施形態之說明中所述。另此處電源159中包含二次電池，供給驅動網際網路圖像顯示裝置150全體之電力。
根據本實施形態，可以低成本提供可實現高畫質顯示、且消耗電力較少之網際網路圖像顯示裝置150。
另，本實施形態中作為圖像顯示設備，使用第1實施形態中說明之顯示裝置151，此外亦可使用如其他之本發明之實施形態中記載之各種各樣之顯示裝置。惟該情形下，當必須對顯示面板控制器156之輸出時序脈衝視需要進若干變更。
本實施形態之網際網路圖像顯示裝置150亦與第1實施形態相同，可減少像素內之佈線，可提高量產上之良率，且可謀求低成本化。又，由於以介電質形成遮光膜，故可迴避於機械快門與遮光之間產生電場，且無損於機械快門之動作裕度而可實現高對比度。
雖然已描述當前被視為本發明之特定實施例之內容，但吾人應瞭解可對其作出多種修改，所附之申請專利範圍將涵蓋所有該等修改，且該等修改皆視為屬於本發明之真實精神及範疇內。
1‧‧‧雙極性快門
3‧‧‧快門電壓寫入用電晶體
4‧‧‧信號儲存電容
5‧‧‧掃描開關
6A‧‧‧信號線
6B‧‧‧信號線
8A‧‧‧控制電極線
8B‧‧‧控制電極線
10‧‧‧掃描線
11‧‧‧電容線
12‧‧‧快門電壓寫入用源極電壓線
13‧‧‧像素
13B‧‧‧像素
13G‧‧‧像素
13R‧‧‧像素
14‧‧‧圖像信號電壓寫入電路
15‧‧‧掃描電路
16‧‧‧驅動電路
17‧‧‧控制電極驅動電路
18‧‧‧快門控制電路
21‧‧‧反射膜
22‧‧‧導光板
23‧‧‧反射膜
24‧‧‧黑色樹脂膜
25‧‧‧控制電極
26‧‧‧快門電極
27‧‧‧控制電極
29‧‧‧汲極電極
30‧‧‧觸控面板
31‧‧‧源極電極
32‧‧‧閘極電極
33‧‧‧閘極絕緣膜
34‧‧‧非晶矽薄膜
35‧‧‧非晶矽薄膜
36‧‧‧玻璃基板
37‧‧‧保護膜
38‧‧‧薄膜片
39‧‧‧保護膜
40‧‧‧感測器電極
41‧‧‧光
42‧‧‧光源
45‧‧‧等效輸入電容
46‧‧‧等效佈線
47‧‧‧等效二極體
48‧‧‧直流電源
49‧‧‧等效電阻
50‧‧‧反射膜
50B‧‧‧多層介電膜
50G‧‧‧多層介電膜
50R‧‧‧多層介電膜
51‧‧‧彩色濾光片
52‧‧‧光源
60‧‧‧透明保護膜
70‧‧‧輔助電容
73‧‧‧像素
80‧‧‧CMOS寫入用電晶體
81‧‧‧信號儲存電容
82‧‧‧CMOS快門電壓寫入用pMOS電晶體
83‧‧‧CMOS快門電壓寫入用nMOS電晶體
84‧‧‧CMOS快門電壓寫入用pMOS源極電壓線
85‧‧‧像素
86‧‧‧驅動電路
87‧‧‧快門控制電路
91‧‧‧低雜質濃度低溫多晶矽薄膜
92‧‧‧低溫多晶矽薄膜
93‧‧‧閘極絕緣膜
94‧‧‧層間絕緣膜
95‧‧‧閘極電極
96‧‧‧源極電極
97‧‧‧汲極電極
100‧‧‧下一段寫入用電晶體
101‧‧‧下一段信號儲存電容
102‧‧‧下一段快門電壓寫入用電晶體
104‧‧‧下一段快門電壓寫入用源極電壓線
105‧‧‧像素
106‧‧‧驅動電路
107‧‧‧快門控制電路
150‧‧‧網際網路圖像顯示裝置
151‧‧‧顯示裝置
152‧‧‧無線I/F電路
153‧‧‧I/O電路
154‧‧‧微處理器
156‧‧‧顯示面板控制器
157‧‧‧圖框記憶體
158‧‧‧資料匯流排
159‧‧‧電源
201‧‧‧雙極性快門
202‧‧‧快門正電壓寫入用pMOS電晶體
203‧‧‧快門負電壓寫入用nMOS電晶體
204‧‧‧信號儲存電容
205‧‧‧掃描開關
206‧‧‧信號線
207‧‧‧閘極電壓線
208‧‧‧正電壓線
209‧‧‧控制電極電壓線
210‧‧‧掃描線
211‧‧‧快門電壓線
212‧‧‧源極電壓線
213‧‧‧像素
300‧‧‧圖像顯示裝置
302‧‧‧發光控制電路
304‧‧‧系統控制電路
306‧‧‧顯示控制電路
308‧‧‧面板控制線
320‧‧‧背光光源
330‧‧‧TFT基板
圖1係就第1實施形態之圖像顯示裝置進行顯示之圖。
圖2係第1實施形態之圖像顯示裝置之TFT基板之像素周邊電路圖。
圖3係就第1實施形態之圖像顯示裝置之快門控制電路進行顯示之圖。
圖4係顯示第1實施形態之圖像顯示裝置之像素之剖面構造之圖。
圖5係圖3之快門控制電路之動作時序圖。
圖6A係用以說明圖像信號電壓為0(V)之時之向快門電極 之信號電壓寫入之圖。
圖6B係用以說明圖像信號電壓為0(V)之時之向快門電極之信號電壓寫入之圖。
圖6C係用以說明圖像信號電壓為0(V)之時之向快門電極之信號電壓寫入之圖。
圖7A係用以說明圖像信號電壓為VsigH 之時之向快門電極之信號電壓寫入之圖。
圖7B係用以說明圖像信號電壓為VsigH 之時之向快門電極之信號電壓寫入之圖。
圖7C係用以說明圖像信號電壓為VsigH 之時之向快門電極之信號電壓寫入之圖。
圖8係第2實施形態之圖像顯示裝置之顯示區域內之像素排列構成圖。
圖9係顯示第2實施形態之圖像顯示裝置之像素之剖面構造之圖。
圖10係顯示第3實施形態之圖像顯示裝置之像素剖面構造之圖。
圖11係顯示第4實施形態之圖像顯示裝置之快門控制電路之圖。
圖12係第5實施形態之圖像顯示裝置之像素周邊電路圖。
圖13係顯示第5實施形態之圖像顯示裝置之快門控制電路之圖。
圖14係顯示第5實施形態之圖像顯示裝置之像素剖面構 造之圖。
圖15係圖13之快門控制電路之動作時序圖。
圖16係第6實施形態之圖像顯示裝置之像素周邊電路圖。
圖17係顯示第6實施形態之圖像顯示裝置之快門控制電路之圖。
圖18係圖13之快門控制電路之動作時序圖。
圖19係第7實施形態之網際網路圖像顯示裝置之構成圖。
圖20係顯示先前之技術之快門控制電路之圖。
3‧‧‧快門電壓寫入用電晶體
8A‧‧‧控制電極線
8B‧‧‧控制電極線
21‧‧‧反射膜
22‧‧‧導光板
23‧‧‧反射膜
24‧‧‧黑色樹脂膜
25‧‧‧控制電極
26‧‧‧快門電極
27‧‧‧控制電極
29‧‧‧汲極電極
30‧‧‧觸控面板
31‧‧‧源極電極
32‧‧‧閘極電極
33‧‧‧閘極絕緣膜
34‧‧‧非晶矽薄膜
35‧‧‧非晶矽薄膜
36‧‧‧玻璃基板
37‧‧‧保護膜
38‧‧‧薄膜片
39‧‧‧保護膜
40‧‧‧感測器電極
41‧‧‧光
42‧‧‧光源

Claims (18)

  1. 一種圖像顯示裝置，其包含：機械快門，其經設置以用於配置於一矩陣中之複數個像素中之每一像素，該機械快門能夠在一透明基板上平行於該透明基板之一面移動，以允許光之透過及遮斷；一對控制電極，其配置於該透明基板上之該機械快門之相反側上；一面狀之光源，其能夠通過該透明基板發光；一遮光膜，其接近該面狀之光源，該遮光膜包括用於每一像素之一光學開口，該光學開口對應於該機械快門於其中移動之一區域以允許光之該透過及該遮斷；經設置以用於該等像素中之每一者之一控制電極驅動電路，其能夠向該對控制電極之一第一控制電極施加一第一高電壓，且向該對控制電極之一第二控制電極施加一第一低電壓；及一快門控制電路，其經設置以用於每一像素，且能夠在對應該像素之一階度值之時間點，基於經由一信號儲存電容上之一信號線設定之一圖像信號而向該機械快門施加一第二高電壓或一第二低電壓，該第二高電壓或該第二低電壓靜電控制該機械快門之一動作。
  2. 如請求項1之圖像顯示裝置，其中該遮光膜包含具有可見光之一反射波長頻帶之一多層介電膜。
  3. 如請求項2之圖像顯示裝置，其中該遮光膜更包含一黑色樹脂膜。
  4. 如請求項1之圖像顯示裝置，其中該快門控制電路包括一非晶矽薄膜電晶體。
  5. 如請求項1之圖像顯示裝置，其中該快門控制電路包括一氧化物薄膜電晶體。
  6. 如請求項1之圖像顯示裝置，其中該對控制電極之電壓極性針對該矩陣之每行反轉。
  7. 如請求項1之圖像顯示裝置，其中寫入至該等像素之圖像信號之極性針對該矩陣之每行反轉。
  8. 如請求項1之圖像顯示裝置，其中於該機械快門設置於其上之該透明基板之該面之一相反側上設置用於一觸控面板之一電極。
  9. 如請求項8之圖像顯示裝置，其中該觸控面板係一電容式觸控面板。
  10. 如請求項1之圖像顯示裝置，其中該快門控制電路包含：一第一薄膜電晶體，其具有一第一源極電極、一第一汲極電極及一第一閘極電極，其中該第一源極電極及該第一汲極電極之一者連接於該信號線，該第一源極電極及該第一汲極電極之另一者連接於一第一節點，且該第一閘極電極連接於一掃描線；該信號儲存電容具有一第一端子及一第二端子，該第一端子連接於該第一節點，該第二端子連接於一第一控制線；及一第二薄膜電晶體，其具有一第二閘極電極、一第二 源極電極及一第二汲極電極，該第二閘極電極連接於該第一節點，該第二源極電極連接於一第二控制線，且該第二汲極電極連接於該機械快門。
  11. 如請求項1之圖像顯示裝置，其中連接該對控制電極之一佈線橫跨配置於該矩陣中之該複數個像素而延伸。
  12. 如請求項1之圖像顯示裝置，其中於設置於該遮光膜之該光學開口中形成一彩色濾光片。
  13. 如請求項12之圖像顯示裝置，其中該遮光膜包括一多層介電膜，且該彩色濾光片包括包括於該遮光膜中之該多層介電膜之一部份。
  14. 如請求項1之圖像顯示裝置，其中於該遮光膜上形成一保護膜。
  15. 如請求項1之圖像顯示裝置，其中該機械快門與該控制電極之間設置一電容。
  16. 如請求項1之圖像顯示裝置，其中該快門控制電路包含：一第一薄膜電晶體，其具有一第一源極電極、一第一汲極電極及一第一閘極電極，其中該第一源極電極及該第一汲極電極之一者連接於該信號線，該第一源極電極及該第一汲極電極之另一者連接於一第一節點，且該第一閘極電極連接於一掃描線；該信號儲存電容具有一第一端子及一第二端子，其中該第一端子及該第二端子之一者連接於該第一節點，且該第一端子及該第二端子之另一者連接於一第一控制 線；一第二薄膜電晶體，其具有一第二閘極電極、一第二源極電極及一第二汲極電極，其中該第二閘極電極連接於該第一節點，該第二源極電極連接於一第二控制線，且該第二汲極電極連接於一第二節點；一第二儲存電容，其具有一第三端子及一第四端子，其中該第三端子及該第四端子之一者連接於該第二節點，且該第三端子及該第四端子之另一者連接於一第三控制線；及一第三薄膜電晶體，其具有一第三閘極電極、一第三源極電極及一第三汲極電極，其中該第三閘極電極連接於該第二節點，該第三源極電極連接於一第四控制線，且該第三汲極電極連接於該機械快門。
  17. 如請求項16之圖像顯示裝置，其中該第一控制線與該第四控制線為一單一控制線；且該圖像顯示裝置更包括一第四薄膜電晶體，該第四薄膜電晶體包括一第四閘極電極、一第四源極電極及一第四汲極電極，其中該第四閘極電極連接於該第二節點，於該第四源極電極上施加一特定之電壓，且該第四汲極電極連接於該機械快門，該第四薄膜電晶體具有與該第三薄膜電晶體不同之一導電載子特性。
  18. 如請求項16之圖像顯示裝置，其中該第三控制線與該第四控制線為同一控制線。
TW101115861A 2011-05-12 2012-05-03 圖像顯示裝置 TWI450251B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011107314A JP5801602B2 (ja) 2011-05-12 2011-05-12 画像表示装置

Publications (2)

Publication Number Publication Date
TW201301246A TW201301246A (zh) 2013-01-01
TWI450251B true TWI450251B (zh) 2014-08-21

Family

ID=46149188

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101115861A TWI450251B (zh) 2011-05-12 2012-05-03 圖像顯示裝置

Country Status (6)

Country Link
US (1) US20120287080A1 (zh)
EP (1) EP2523033B1 (zh)
JP (1) JP5801602B2 (zh)
KR (2) KR101410398B1 (zh)
CN (2) CN105206229A (zh)
TW (1) TWI450251B (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014142405A (ja) * 2013-01-22 2014-08-07 Pixtronix Inc 画素回路およびそれを備えた表示装置
US20140268273A1 (en) * 2013-03-15 2014-09-18 Pixtronix, Inc. Integrated elevated aperture layer and display apparatus
JP2014186116A (ja) * 2013-03-22 2014-10-02 Pixtronix Inc 表示装置
KR102031648B1 (ko) * 2013-04-18 2019-10-15 삼성디스플레이 주식회사 유기 발광 표시 장치
US20140375538A1 (en) * 2013-06-19 2014-12-25 Pixtronix, Inc. Display apparatus incorporating constrained light absorbing layers
KR20150006685A (ko) 2013-07-09 2015-01-19 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
US9082340B2 (en) 2013-07-11 2015-07-14 Pixtronix, Inc. Digital light modulator configured for analog control
US20150116297A1 (en) * 2013-10-25 2015-04-30 Pixtronix, Inc. Circuits and methods for switching of mems systems
US20150194102A1 (en) * 2014-01-06 2015-07-09 Pixtronix, Inc. Digital light modulator circuit including charge compensation capacitor
CN104134431B (zh) * 2014-07-14 2016-07-27 京东方科技集团股份有限公司 场序显示装置及其驱动方法
US10754146B2 (en) * 2014-09-11 2020-08-25 Sharp Kabushiki Kaisha Display device and manufacturing method therefor
CN104851411B (zh) * 2015-06-04 2017-12-08 京东方科技集团股份有限公司 一种显示驱动方法、装置和显示系统
US10209592B2 (en) * 2015-07-09 2019-02-19 Sharp Kabushiki Kaisha Active matrix substrate, display device and display device manufacturing method
US20180254293A1 (en) * 2015-09-10 2018-09-06 Sharp Kabushiki Kaisha Active matrix substrate and method for producing same
KR102555180B1 (ko) * 2016-11-30 2023-07-13 엘지디스플레이 주식회사 터치표시장치, 표시패널 및 일체형 스위치 소자
WO2018102996A1 (zh) * 2016-12-06 2018-06-14 华为技术有限公司 显示面板、显示装置及显示面板的控制方法
WO2018151513A1 (ko) * 2017-02-16 2018-08-23 고려대학교 세종산학협력단 표시장치
KR101981001B1 (ko) 2017-02-16 2019-08-28 고려대학교 세종산학협력단 표시장치
CN110223644B (zh) * 2018-03-02 2020-08-04 京东方科技集团股份有限公司 显示装置、虚拟现实设备及驱动方法
CN108892208B (zh) * 2018-07-26 2021-10-29 潍坊科技学院 一种石油化工废水排放处理装置
US11037980B2 (en) * 2018-08-10 2021-06-15 Sharp Kabushiki Kaisha Image display device
KR102248969B1 (ko) * 2020-03-27 2021-05-10 삼성디스플레이 주식회사 유기발광 표시장치
CN112991966B (zh) * 2020-04-26 2022-11-29 重庆康佳光电技术研究院有限公司 一种显示背板、显示装置和显示背板制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070002156A1 (en) * 2005-02-23 2007-01-04 Pixtronix, Incorporated Display apparatus and methods for manufacture thereof
US20080129681A1 (en) * 2006-01-06 2008-06-05 Pixtronix, Inc. Circuits for controlling display apparatus
US20080174532A1 (en) * 2006-01-06 2008-07-24 Pixtronix, Inc. Circuits for controlling display apparatus
US20110057890A1 (en) * 2009-09-08 2011-03-10 Samsung Electronics Co., Ltd. Display device including touch panel device, and coupling-noise eliminating method

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE414971T1 (de) * 2005-02-23 2008-12-15 Pixtronix Inc Licht-modulator und verfahren zu seiner herstellung
CN101128765B (zh) * 2005-02-23 2010-12-01 皮克斯特罗尼克斯公司 显示方法和装置
CN103345058A (zh) * 2005-02-23 2013-10-09 皮克斯特隆尼斯有限公司 用于作动显示器的方法和装置
US9082353B2 (en) * 2010-01-05 2015-07-14 Pixtronix, Inc. Circuits for controlling display apparatus
WO2006091738A1 (en) * 2005-02-23 2006-08-31 Pixtronix, Inc. Display methods and apparatus
JP2006323031A (ja) * 2005-05-17 2006-11-30 Nec Corp 視野角切替型表示装置及び端末装置
US20070102622A1 (en) * 2005-07-01 2007-05-10 Olsen Richard I Apparatus for multiple camera devices and method of operating same
EP2074464A2 (en) * 2007-01-19 2009-07-01 Pixtronix Inc. Mems display apparatus
KR100941858B1 (ko) * 2008-04-03 2010-02-11 삼성모바일디스플레이주식회사 유기전계 발광 표시장치
JP5359315B2 (ja) * 2009-01-28 2013-12-04 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法および撮像装置
US8736590B2 (en) * 2009-03-27 2014-05-27 Qualcomm Mems Technologies, Inc. Low voltage driver scheme for interferometric modulators
KR101110661B1 (ko) * 2009-06-30 2012-03-13 한국전력공사 발전설비용 산성가스 분리 시스템
KR20110002751A (ko) * 2009-07-02 2011-01-10 삼성전자주식회사 표시 장치 및 그 구동 방법
JP5376446B2 (ja) * 2009-07-24 2013-12-25 株式会社ジャパンディスプレイ 静電容量型入力装置および入力機能付き表示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070002156A1 (en) * 2005-02-23 2007-01-04 Pixtronix, Incorporated Display apparatus and methods for manufacture thereof
US20080129681A1 (en) * 2006-01-06 2008-06-05 Pixtronix, Inc. Circuits for controlling display apparatus
US20080174532A1 (en) * 2006-01-06 2008-07-24 Pixtronix, Inc. Circuits for controlling display apparatus
US20110057890A1 (en) * 2009-09-08 2011-03-10 Samsung Electronics Co., Ltd. Display device including touch panel device, and coupling-noise eliminating method

Also Published As

Publication number Publication date
JP5801602B2 (ja) 2015-10-28
CN102779483A (zh) 2012-11-14
KR101410398B1 (ko) 2014-06-20
KR20120127312A (ko) 2012-11-21
JP2012237896A (ja) 2012-12-06
EP2523033A1 (en) 2012-11-14
TW201301246A (zh) 2013-01-01
US20120287080A1 (en) 2012-11-15
EP2523033B1 (en) 2016-03-02
KR20130121803A (ko) 2013-11-06
CN102779483B (zh) 2015-11-25
CN105206229A (zh) 2015-12-30

Similar Documents

Publication Publication Date Title
TWI450251B (zh) 圖像顯示裝置
KR102140919B1 (ko) 액정표시장치
KR102235067B1 (ko) 반도체 장치
JP2013088510A (ja) 表示装置およびその駆動方法
US8102346B2 (en) Electro-optical device and electronic apparatus including the same
TWI536737B (zh) 微機電系統顯示像素控制電路及方法
JP5834733B2 (ja) 電気光学装置、電子機器
US9064463B2 (en) Electrowetting display device
US9318513B2 (en) Semiconductor device, active matrix board, and display device
US20090195492A1 (en) Liquid crystal display device
US10459263B2 (en) Display panel and borderless type display including the same
US20150356930A1 (en) Pixel circuit and display device equipped therewith
US8493301B2 (en) Liquid crystal display device
US7843419B2 (en) Transflective LCD and driving method thereof
KR101579841B1 (ko) 표시장치 및 그 구동방법
US10386693B2 (en) Electrophoretic element and display device
CN112992978B (zh) 发光显示装置
KR102524416B1 (ko) 표시장치
JP2012123303A (ja) 電気光学装置、電気光学装置の駆動方法および電子機器
JP2023146728A (ja) 電気光学装置、電気光学装置の制御方法および電子機器
KR20080048664A (ko) 액정 표시장치의 광량 검출회로 및 이의 제조방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees