CN103797400A - Mems显示像素控制电路及方法 - Google Patents

Mems显示像素控制电路及方法 Download PDF

Info

Publication number
CN103797400A
CN103797400A CN201280025471.7A CN201280025471A CN103797400A CN 103797400 A CN103797400 A CN 103797400A CN 201280025471 A CN201280025471 A CN 201280025471A CN 103797400 A CN103797400 A CN 103797400A
Authority
CN
China
Prior art keywords
switch
coupled
phase inverter
transistorized
latch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201280025471.7A
Other languages
English (en)
Other versions
CN103797400B (zh
Inventor
宫本光秀
松本克巳
仓永卓英
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nujira Ltd
Original Assignee
Pixtronix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pixtronix Inc filed Critical Pixtronix Inc
Publication of CN103797400A publication Critical patent/CN103797400A/zh
Application granted granted Critical
Publication of CN103797400B publication Critical patent/CN103797400B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B26/00—Optical devices or arrangements for the control of light using movable or deformable optical elements
    • G02B26/08—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light
    • G02B26/0816—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements
    • G02B26/0833—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements the reflecting element being a micromechanical device, e.g. a MEMS mirror, DMD
    • G02B26/0841—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements the reflecting element being a micromechanical device, e.g. a MEMS mirror, DMD the reflecting element being moved or deformed by electrostatic means
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3433—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using light modulating elements actuated by an electric field and being other than liquid crystal devices and electrochromic devices
    • G09G3/346—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using light modulating elements actuated by an electric field and being other than liquid crystal devices and electrochromic devices based on modulation of the reflection angle, e.g. micromirrors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C23/00—Digital stores characterised by movement of mechanical parts to effect storage, e.g. using balls; Storage elements therefor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037—Bistable circuits
    • H03K3/0375—Bistable circuits provided with means for increasing reliability; for protection; for ensuring a predetermined initial state when the supply voltage has been applied; for storing the actual state when the supply voltage fails
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0417—Special arrangements specific to the use of low carrier mobility technology
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0857—Static memory circuit, e.g. flip-flop
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes

Abstract

本发明提供锁存电路及包含此类锁存电路的像素电路及显示装置。本文中的锁存器包含定位于耦合所述锁存器的两个交叉耦合反相器的互连件上的开关。所述开关经配置以控制电流在所述第一与第二反相器之间的通过。通过在将数据电压传送到所述反相器的时间处将所述开关关断，可中断所述反相器之间的任何泄漏电流。因此，防止所述数据锁存器的故障。

Description

MEMS显示像素控制电路及方法
相关申请案交叉参考
本专利申请案主张2011年6月1日提出申请的标题为“MEMS显示像素控制电路及方法(MEMS Display Pixel Control Circuits and Methods)”的第61/492,205号美国临时专利申请案及2012年5月30日提出申请的标题为“MEMS显示像素控制电路及方法(MEMS Display Pixel Control Circuits and Methods)”的第13/484,034号美国非临时申请案的优先权。先前申请案的揭示内容被视为本专利申请案的一部分且以引用的方式并入本专利申请案中。
技术领域
本发明涉及锁存电路的领域。特定来说，本发明涉及包含锁存电路的像素电路及显示装置。
背景技术
显示装置使用光调制元件的二维布置来显示图像及视频内容。所述显示装置可用于通过电控制可移动快门的位置而显示图像。经由可移动快门(S)的致动对二维阵列的每一像素处的光的选择性调制产生视频内容的每一帧的图像。
通过电手段调制可移动快门的显示装置可促进较快的快门移动，且因此在显示期间提供较快的像素刷新速率。
类似于液晶显示面板，像素电路可布置于显示器的扫描线与数据线的每一相交点处，其中每一相交点对应于所述显示器中的一像素。每一像素电路包含一锁存电路。所述锁存电路的输出电压用于致动与每一像素相关联的快门。
本发明提供新颖的锁存电路及包含所述锁存电路的像素电路及显示装置。
发明内容
本发明的系统、方法及装置各自具有数个创新方面，任一单个方面均不能单独决定本文中所揭示的所要属性。
本发明中所描述的标的物的一个创新方面可实施于一种设备中，所述设备具有：多个MEMS装置，其布置成一阵列；及控制电路，其耦合到所述多个MEMS装置以将数据及驱动电压传递到所述MEMS装置。对于每一MEMS装置，所述控制电路包含经配置以致动所述MEMS装置的快门的锁存器。所述锁存器包含第一及第二交叉耦合反相器，所述第一及第二交叉耦合反相器中的每一者包含至少两个晶体管。所述锁存器还包含将所述第一反相器的所述至少两个晶体管的栅极耦合到所述第二反相器的所述至少两个晶体管的漏极的反相器耦合互连件。所述锁存器还包含定位于所述反相器耦合互连件上的第一开关，其经配置以控制电压在所述第一与第二反相器之间的通过。在一些实施方案中，所述锁存器耦合到第一致动器及第二致动器且经配置以在所述第一及第二致动器上维持电压差。在一些此类实施方案中，所述第一及第二致动器基于所述电压差而致动所述快门。
在一些实施方案中，所述第一开关包含n型晶体管。在一些实施方案中，所述第一开关包含p型晶体管。在一些实施方案中，所述设备还包含第二开关，所述第二开关耦合到所述反相器耦合互连件且耦合到所述第一反相器的所述至少两个晶体管的所述栅极且经配置以将所述数据传递到所述第一反相器的所述至少两个晶体管的所述栅极。在一些实施方案中，所述第一开关在所述第二开关将所述数据传递到所述第一反相器的所述至少两个晶体管的所述栅极的时间处切换到关断状态。在一些实施方案中，所述第一开关在所述第二开关将所述数据传递到所述第一反相器的所述至少两个晶体管的所述栅极的时间之后切换到接通状态。在一些实施方案中，所述第二开关包含晶体管且所述第二开关的漏极耦合到所述反相器耦合互连件且耦合到所述第一反相器的所述至少两个晶体管的所述栅极。在一些实施方案中，所述第一开关及所述第二开关各自包含晶体管且所述设备进一步包含锁存控制线，且所述锁存控制线耦合到所述第一开关及所述第二开关的相应栅极。在一些实施方案中，所述第一开关的所述晶体管具有与所述第二开关的所述晶体管不同的导电类型。在一些实施方案中，所述第一开关及所述第二开关各自包含晶体管且所述设备进一步包含耦合到所述第一开关的锁存控制线及耦合到所述第二开关的数据传送控制线。在一些此类实施方案中，来自所述锁存控制线的锁存器控制信号致使所述第一开关在所述第二开关基于来自所述数据传送控制线的数据传送控制信号而将所述数据传递到所述第一反相器的所述至少两个晶体管的所述栅极的时间处切换到关断状态。在一些实施方案中，所述第一开关的栅极耦合到所述锁存控制线。在一些实施方案中，所述第二开关的栅极耦合到所述数据传送控制线。在一些实施方案中，所述设备为显示设备且所述MEMS装置包括快门。在一些此类实施方案中，所述锁存器耦合到第一致动器及第二致动器且经配置以在所述第一及第二致动器上维持电压差且所述第一及第二致动器基于所述电压差而致动所述快门。
本发明中所描述的标的物的另一创新方面可实施于一种设备中，所述设备包含：多个MEMS装置，其布置成一阵列；及控制电路，其耦合到所述多个MEMS装置以将数据及驱动电压传递到所述MEMS装置。对于每一MEMS装置，所述控制电路包含经配置以致动所述MEMS装置的快门的锁存器。所述锁存器包含两个交叉耦合反相器，所述两个交叉耦合反相器中的每一者包含至少两个晶体管。所述锁存器还包含定位于反相器耦合互连件上的第一开关，其将第一反相器的至少两个晶体管的共同栅极耦合到第二反相器的至少两个晶体管的共同漏极。所述锁存器还包含：第二开关，其耦合到所述反相器耦合互连件且耦合到所述第一反相器的所述至少两个晶体管的所述栅极；及第三开关，其耦合到电力供应线、耦合到所述第二开关且耦合到所述第一反相器的所述至少两个晶体管的所述栅极。
在一些实施方案中，所述第二开关经配置以将所述数据传递到所述第一反相器的所述至少两个晶体管的所述栅极。在一些实施方案中，所述第二开关包晶体管且所述第三开关耦合到所述第二开关的漏极。在一些实施方案中，所述锁存器进一步包含第四开关，所述第四开关连接于所述第一反相器的至少两个晶体管的所述共同栅极与第二反相器的所述至少两个晶体管的共同漏极之间。在一些实施方案中，所述锁存器进一步包含将所述第三开关耦合到所述第一反相器的所述至少两个晶体管的所述栅极的电容器且所述锁存器经配置使得所述第一开关在(i)所述第三开关及所述第四开关切换到关断状态且随后切换到接通状态的时间处及(ii)在所述第二开关经由所述电容器将所述数据传递到所述第一反相器的所述至少两个晶体管的所述栅极的后续时间处处于关断状态中。在一些实施方案中，所述锁存器耦合到第一致动器及第二致动器且经配置以在所述第一及第二致动器上维持电压差，且所述第一及第二致动器基于所述电压差而致动所述快门。
下文的附图及描述中陈述本说明书中所描述的标的物的一个或一个以上实施方案的细节。尽管本发明内容中提供的实例主要就基于MEMS的显示器来描述，但本文中所提供的概念可适用于其它类型的显示器(例如LCD、OLED、电泳及场发射显示器)以及其它非显示器MEMS装置(例如MEMS麦克风、传感器及光学开关)。其它特征、方面及优点将依据描述、图式及权利要求书变得显而易见。注意，以下各图的相对尺寸可不按比例绘制。
附图说明
图1展示实例性锁存电路。
图2展示图1的锁存电路的操作的实例性时序图。
图3展示显示面板的实例性框图。
图4展示实例性显示装置。
图5展示显示装置的实例性横截面图。
图6展示显示装置的另一实例性横截面图。
图7展示实例性可移动快门的视图。
图8展示图7中所展示的可移动快门的实例性平面图。
图9展示包含可移动快门的实例性像素电路。
图10展示包含可移动快门的另一实例性像素电路。
图11展示图9或图10的像素电路的操作的实例性时序图。
图12展示由像素电路阵列形成的实例性显示器。
图13展示像素电路的实例性电路图。
图14展示图13的像素电路的使用的实例性时序图。
图15展示像素电路的又一实例性电路图。
图16展示图15的像素电路的操作的实例性时序图。
具体实施方式
锁存电路可由两个交叉耦合反相器形成，所述两个交叉耦合反相器中的每一者包含两个晶体管：p型金属氧化物半导体(p-MOS)晶体管及n型MOS晶体管(n-MOS)。在一些实施方案中，p-MOS晶体管控管光调制器致动器的充电，且因此被称为充电晶体管。n-MOS晶体管控管所述致动器的放电，且因此被称为放电晶体管。
两个反相器通过两个反相器耦合互连件而耦合。反相器耦合互连件将所述反相器中的一者的两个晶体管的栅极耦合到另一反相器的两个晶体管的漏极。经过反相器耦合互连件中的至少一者的电流由开关控管。
所述锁存电路还包含用于存储数据电压的保持电容器保持电容器及将所述保持电容器耦合到两个交叉耦合反相器的开关。
如果放电晶体管具有过大的泄漏电流或如果放电晶体管不足够快速地关断，那么缺少控管经过其反相器耦合互连件中的至少一者的电流的开关的类似锁存电路可潜在地锁存到不正确状态中。举例来说，在一些实施方案中，保持电容器可耦合到第一反相器的晶体管的栅极，且经由反相器耦合互连件耦合到第二反相器的放电晶体管的漏极。如果所述放电晶体管具有过高的阈值电压或保持断开过久从而导致电流泄漏，那么在存储于保持电容器上的电荷有机会适当地影响第一反相器的状态之前，其可经由第二反相器的放电晶体管被汲取。在反相器耦合互连件上引入开关将保持电容器及因此存储于其上的数据电压与潜在放电有效隔离直到第一反相器的状态被设定为止。
本发明提供具有至少一个切换式反相器耦合互连件的锁存电路，以及包含此类锁存电路的像素电路及显示装置。反相器耦合互连件上的开关经配置以控制电流在第一与第二反相器之间的通过。通过在从保持电容器到反相器的初始数据电压传送的时间处将开关关断，可中断所述反相器之间的泄漏电流。因此，可防止锁存器的故障且改进可靠性
本发明中所描述的标的物的特定实施方案可经实施以实现以下潜在优点中的一者或一者以上。锁存电路提供数据到像素电路中的快速、可靠锁存。更特定来说，提供反相器耦合互连件上的开关有效隔离存储于保持电容器上的数据电压直到其已适当地设定第一反相器的状态且防止由具有不可接受水平的电流泄漏的放电晶体管产生的故障。
图1展示实例性锁存电路。更特定来说，图1展示可用于致动显示器的可移动快门(S)的像素电路的电路图。在操作中，使用所述像素电路通过控制所述电路的输出(OUT1及OUT2)来显示图像。所述像素电路的输出(OUT1及OUT2)用于电控制可移动快门(S)的位置。
可移动快门(S)沿着图1的像素电路的输出(OUT1及OUT2)之间的电场的方向以高速移动。因此，当可移动快门(S)处于接地电压(GND)时，例如，当节点(N2)具有电压GND，且节点(N3)具有电压Vdd时，所述可移动快门(S)朝向节点(N3)移动。当节点(N2)具有电压Vdd且节点(N3)具有电压GND时，所述可移动快门(S)以高速朝向节点(N2)移动。
可移动快门的移动改变显示器的像素的发光状态。举例来说，当可移动快门(S)朝向节点(N2)移动时，像素透射由显示器的背光发射的光，且所述像素处于发光状态中。当可移动快门(S)朝向节点(N3)移动时，像素不透射由背光发射的光，且所述像素处于非发光状态中。
图2展示图1的锁存电路的操作的实例性时序图。下文相对于图2描述图1的像素电路的操作。
如图2中所展示，在显示器中，可将帧周期分成写入/照射周期(TW)及快门移动周期(TS)。在图2中，BL指示背光输出且TB指示背光照射周期。
在写入/照射周期(TW)中，将扫描电压(gn，其中n=1、2、3)依序施加于扫描线(LG)上。如果扫描线(LG)上的扫描电压从低电平(下文称L电平)电压改变为高电平(下文称H电平)电压，那么输入晶体管(SW1)接通。所述输入晶体管为n-MOS晶体管。数据线(LD)上的电压存储于保持电容器(C1)上。
在快门移动周期(TS)中背光(BL)关断，且电力供应线(LVdd)上的电压变为电压GND。在此状态中，由于数据传送控制线(LT)的数据传送控制信号(T)具有H电平电压，因此切换晶体管(n-MOS晶体管；SW2)接通且保持电容器(C1)上的电压输入于p-MOS充电晶体管(PM1)及n-MOS放电晶体管(NM1)的栅极中。
随后，在数据传送控制线(LT)上的数据传送控制信号(T)改变为L电平电压之后，电力供应线(LVdd)上的电压从电压GND改变为电压Vdata。在此状态中，确定节点(N2)及节点(N3)的电压。
此时，电力供应线(LVdd)上的电压变为电压Vdd且节点(N2)及节点(N3)的电压增加。
当保持电容器(C1)上的电压为L电平电压时，p-MOS充电晶体管(PM1)及n-MOS放电晶体管(NM2)接通。p-MOS充电晶体管(PM2)及n-MOS放电晶体管(NM1)关断。节点(N2)(输出端子(OUT2))处于L电平电压GND且节点(N3)(输出端子(OUT1))处于H电平电压Vdd。
当保持电容器(C1)上的电压为H电平电压时，p-MOS充电晶体管(PM2)及n-MOS放电晶体管(NM1)接通且p-MOS充电晶体管(PM1)及n-MOS放电晶体管(NM2)关断。因此，节点(N2)(输出端子(OUT2))获取H电平电压Vdd，且节点(N3)(输出端子(OUT1))获取L电平电压GND。在一实例中，H电平电压Vdd可为25V且电压Vdata可为5V。在图1中，LGND为电力供应线并提供接地电压(GND)且LSS为可移动快门控制线。
图3展示显示面板100的实例性框图。显示区域100具有显示区域101。图3展示显示面板100、扫描线驱动电路104及数据线驱动电路102。显示数据及显示控制信号经由柔性印刷电路103从外部源传输到显示面板100。
多个扫描线(g1、g2、g3、…)提供来自扫描线驱动电路104的选定扫描信号。布置于显示区域101中的多个数据线(d1、d2、d3、…)供应来自数据线驱动电路的数据电压。
类似于液晶显示面板，像素电路布置于存在扫描线(g1、g2、g3、…)与数据线(d1、d2、d3、…)的相交点的位置处。
在一实例中，扫描线驱动电路104及数据线驱动电路102可配置于在安装于衬底上的半导体芯片上制作的电路中。在另一实例中，扫描线驱动电路104及数据线驱动电路102可配置于其中半导体层形成于多晶衬底上的具有n-MOS晶体管及p-MOS晶体管的电路中。
图4展示实例性显示装置。如图4中所展示，多个开口201形成于第一衬底200的显示区域101中。每一开口的打开及关闭由可移动快门202控制。
在图4的实例中，如果可移动快门202覆盖开口201，那么认为像素处于关闭状态中。当对应于可移动快门202的开口201打开时，透射来自背光的光且对应像素处于发光状态中。如果对应于可移动快门202的开口201被覆盖，那么不透射来自背光的光且对应像素处于非发光状态中。所述显示器通过使像素在发光状态与非发光状态之间循环而产生图像。
图5展示显示装置的实例性横截面图。图6展示显示装置的另一实例性横截面图。
在图5及图6中，显示器包含第一衬底111及第二衬底113。光截获膜112形成于第一衬底111上，对应于开口201的区域除外。如图5中所展示，背光(BL)定位于第一衬底111的一侧上。薄膜晶体管(TFT)电路114定位于第二衬底113上。在一实例中，本文中所描述的像素电路可形成为TFT电路114。
可移动快门118安置于TFT电路114上面。可经由可移动快门118的触点部分117施加本文中所描述的电压中的一者或一者以上。
在图5中，第一电极116设定于TFT电路114上。经由第一电极116的触点部分115施加来自像素电路(下文更详细地描述)的输出电压。
在图5中，通过在可移动快门118与第一电极116之间施加电场而使可移动快门118朝向第一电极116移动。
在图6的实例中，第一电极116及第二电极122设定于TFT电路114上。经由第一电极116的触点部分115提供来自像素电路的两个输出端子中的一者的输出电压。经由第二电极122的触点部分121提供来自像素电路的另一输出端子的另一输出电压。在图6中，当在可移动快门118与第一电极116之间施加电场时使可移动快门118朝向第一电极116移动。类似地，通过在可移动快门118与第二电极122之间施加电场而使可移动快门118朝向第二电极122移动。
在图5及图6中，间隔件119维持第一衬底111与第二衬底113之间的距离，且触点部分120布置于间隔件119与TFT电路114之间。在图5及图6中，仅展示单个像素。然而，应理解，本文中的显示器包含多个像素的阵列。
图7展示可移动快门118的实例。可如结合图6所描述来致动可移动快门118。图8展示图7中所展示的可移动快门的实例性平面图。
图7及图8展示可移动快门的光屏蔽部分211、开口部分212、第一弹簧213、第二弹簧214及锚部分215。
在一实例中，锚部分215可用于双重目的：作为用于将可移动快门118附接到第二衬底113的构件，及作为从TFT电路114的电力馈送点。
可移动快门的光屏蔽部分211及开口部分212以使得其被提升于衬底上面的方式安置于第一弹簧213上面。
可移动快门的光屏蔽部分211及开口部分212借助通过在第一弹簧213与第二弹簧214之间施加电场而使第一弹簧213抵靠第二弹簧214移动来致动。
在图7及图8中所展示的可移动快门中，通过以可移动快门11S的光屏蔽部分211覆盖形成于第一衬底111上的开口201将像素改变为非发光状态。
图3中所展示的实例性像素电路可由n-MOS晶体管及p-MOS晶体管形成。在一实例中，所述晶体管形成于由多晶材料(诸如多晶硅)形成的半导体层中。
n-MOS晶体管及p-MOS晶体管的阈值电压(Vth)可能波动，例如，在半导体层由多晶材料形成的情况下。举例来说，使用多晶材料制作的n-MOS晶体管或p-MOS晶体管的阈值电压(Vth)可波动大约±1V。作为此阈值电压的结果，数据锁存器可开始发生故障。如果数据锁存器发生故障，那么显示器可能不会以所要的方式显示图像。
举例来说，当p-MOS充电晶体管(PM2)的阈值电压(Vth)为高时，或当n-MOS放电晶体管(NM2)的阈值电压(Vth)为低时，p-MOS充电晶体管(PM2)及n-MOS放电晶体管(NM2)的泄漏电流可增加。当切换晶体管(n-MOS晶体管；SW2)接通时，存储于保持电容器(C1)中的数据电压可经由p-MOS充电晶体管(PM2)或n-MOS放电晶体管(NM2)损失。结果为数据锁存器的故障。
本文中所描述的设备及方法提供经配置使得可防止像素电路中的数据锁存器的潜在故障的像素电路。
图9展示包含可移动快门的实例性像素电路。
图9的实例包含经配置以致动显示装置的快门的锁存器。所述显示装置可为MEMS装置。
图9的像素电路包含锁存器。所述锁存器包含两个交叉耦合反相器，所述两个交叉耦合反相器中的每一者包含两个晶体管。反相器耦合互连件将所述反相器中的一者的两个晶体管的栅极耦合到另一反相器的两个晶体管的漏极。开关定位于所述反相器耦合互连件上。所述开关经配置以控制电流在所述第一与第二反相器之间的通过。因此，可在图9中所展示的像素电路中防止泄漏电流。
参考图9，第一反相器由p-MOS充电晶体管(PM1)及n-MOS放电晶体管(NM1)形成。第二反相器由p-MOS充电晶体管(PM2)及n-MOS放电晶体管(NM2)形成。像素电路包含位于p-MOS充电晶体管(PM1)及n-MOS放电晶体管(NM1)(即，第一反相器)的栅极与p-MOS充电晶体管(PM2)及n-MOS放电晶体管(NM2)(即，第二反相器)的漏极之间的开关(SW3)。像素电路包含将所述反相器中的一者的两个晶体管的栅极耦合到另一反相器的两个晶体管的漏极的两个反相器耦合互连件。开关(SW3)定位于所述反相器耦合互连件中的一者上。
在操作中，通过在数据电压传送的时间处使用锁存器控制信号(RS)将开关(SW3)关断，可中断泄漏电流。也就是说，锁存电路经配置以在切换晶体管(n-MOS晶体管；SW2)接通时基于数据传送控制信号(T)而防止存储于保持电容器(C1)中的数据电压经由p-MOS充电晶体管(PM2)及n-MOS放电晶体管(NM2)损失。因此，防止了数据锁存器的故障。
图10展示包含可移动快门的另一实例性像素电路。在图10的像素电路中，图9中所展示的开关(SW3)被配置为n-MOS晶体管(NM3)。图11展示图9及图10中所展示的像素电路的操作的实例性时序图。
如图11中所展示，将单个帧周期分成写入/照射周期(TW)及快门移动周期(TS)。在图11中，BL指示显示器的背光的输出且TB指示所述背光的发光周期。
在写入/照射周期(TW)期间图10的像素电路的操作类似于图1中所展示的像素电路的操作。
在快门移动周期(TS)中，由于背光(BL)关断且锁存器控制线(LRS)的锁存器控制信号(RS)处于L电平电压，因此n-MOS晶体管(NM3)关断。
电力供应线(LVdd)上的电压为电压Vdata。在此状态中，由于数据传送控制线(LT)的数据传送控制信号(T)处于H电平电压，因此开关(n-MOS晶体管；SW2)接通且保持电容器(C1)上的电压被施加到p-MOS充电晶体管(PM1)及n-MOS放电晶体管(NM1)的栅极。
锁存器控制线(LRS)的锁存器控制信号(RS)处于H电平电压且n-MOS晶体管(NM3)接通。数据传送控制线(LT)的数据传送控制信号(T)获取L电平电压且开关(n-MOS晶体管；SW2)关断。在此状态中，确定节点(N2)及节点(N3)的电压。电压Vdata为所存储数据电压的H电平电压。
电力供应线(LVdd)上的电压获取电压Vdd且节点(N2)及节点(N3)的电压增加。
如上文所描述，可通过在数据电压传送的时间处使用锁存器控制信号(RS)来将n-MOS晶体管(NM3)关断而防止数据锁存器的故障。此外，与图1的像素电路相比，可减少电力供应线(LVdd)的电压的波动。
图12展示由像素电路阵列形成的实例性显示器。
图12中所展示的显示器可由图8中所展示的多个像素电路形成。所述像素电路(由PIX指示)布置成二维阵列。扫描线(LG)耦合到每一行且耦合到扫描线驱动电路104。
数据线耦合到每一列且耦合到数据线驱动电路102。电力供应线(LVdd及LGND)、锁存器控制线(LRS)、数据传送控制线(LT)及可移动快门控制线(LSS)共同耦合到每一像素且连接到数据线驱动电路102。
在图2的实例中，在写入/照射周期(TW)期间将数据写入于每一行单元中的每一像素(PIX)中，在快门移动周期(TS)中可移动快门(S)朝向第一电极116或朝向第二电极122移动，且在写入/照射周期(TW)期间显示图像。
图13展示像素电路的实例性电路图。在图13的像素电路中，图9中所展示的开关(SW3)被配置为p-MOS晶体管(PM3)。图14展示图13中所展示的像素电路的使用的实例性时序图。
对图13中所展示的像素电路的描述是结合对图14的描述而给出的。如图14中所展示，将帧周期分成写入/照射周期(TW)及快门移动周期(TS)。符号BL指示背光的输出且TB为背光的照射周期。
在写入/照射周期(TW)期间图13的像素电路的操作与结合图1所展示的像素电路的操作相同。
背光(BL)在快门移动周期(TS)期间关断且电力供应线(LVdd)上的电压为电压Vdata。H电平电压Vdata为所存储数据电压的电压。
由于数据传送控制线(LT)的数据传送控制信号(T)处于H电平电压，因此p-MOS晶体管(PM3)关断。开关(n-MOS晶体管；SW2)接通。将保持电容器(C1)上的电压施加到p-MOS充电晶体管(PM1)及n-MOS放电晶体管(NM1)的栅极。在此状态中，确定节点(N2)及节点(N3)的电压。
电力供应线(LVdd)上的电压获取电压Vdd，且节点(N2)及节点(N3)的电压增加。
在此实例中，可通过在数据电压传送的时间处使用数据传送控制信号(T)来将p-MOS晶体管(PM3)关断而防止数据锁存器的故障。
在图13的实例中，可省略(与图10的实例相比)锁存器控制线(LRS)。
图13的实例性像素电路可布置成二维阵列以提供显示器。举例来说，参考图12，图13的像素电路可用于形成像素(PIX)。扫描线(LG)耦合到每一行且耦合到扫描线驱动电路104。
数据线(LD)连接到每一列及数据线驱动电路102。电力供应线(LVdd、LGND)、数据传送控制线(LT)及可移动快门控制线(LSS)共同连接到每一像素且连接到数据线驱动电路102。
在使用图13的像素电路的布置所形成的实例性显示器中，在写入/照射周期(TW)期间将数据写入到每一行中的每一像素(PIX)。在快门移动周期(TS)中可移动快门(S)朝向第一电极116或朝向第二电极122移动，且在后面的写入/照射周期(TW)中显示对应于所存储数据的图像。
图15展示像素电路的又一实例性电路图。
图15的实例性像素电路在数个方面不同于图9中所展示的实例性像素电路。第一，电容器(C2)连接于开关(n-MOS晶体管；SW2)的漏极与p-MOS充电晶体管(PM1)及n-MOS放电晶体管(NM1)的栅极之间。第二，开关(n-MOS晶体管；SW2)的漏极经由由升压控制信号(CS)控制的开关(S4)连接到电力供应线(LV1)。第三，由升压控制信号(CS)控制的开关(SW5)连接于p-MOS充电晶体管(PM1)及n-MOS放电晶体管(NM1)的栅极与p-MOS充电晶体管(PM1)及n-MOS放电晶体管(NM1)的漏极之间。
施加到电力供应线(LV1)的电压(V1)被设定处于L电平数据电压与H电平数据电压之间的电压电平。如果考虑此实例性像素电路中的馈通，那么电压(V1)应稍微低于L电平数据电压与H电平数据电压之间的中点。
此实例中的像素电路在配置有p-MOS充电晶体管(PM1)及n-MOS放电晶体管(NM1)的反相器中具有比较器的所添加功能。所述比较器用于确定存储于电容器C2上的p-MOS充电晶体管(PM1)及n-MOS放电晶体管(NM1)的阈值电压。
图16展示图15的像素电路的操作的实例性时序图。在图15中，开关(SW4及SW5)被配置为n-MOS晶体管。如图16中所展示，将帧周期分成写入/照射周期(TW)及快门移动周期(TS)。在图16中，BL指示背光的输出且TB指示背光的照射周期。
在如图16中所展示的写入/照射周期期间图15的像素电路的操作类似于图1中所展示的像素电路的操作。
由于背光(BL)在快门移动周期(TS)中关断，且锁存器控制线(LRS)的锁存器控制信号(RS)处于L电平电压，因此开关(n-MOS晶体管；SW3)关断。
升压控制线(LSC)的升压控制信号(CS)处于H电平电压，且因此开关(n-MOS晶体管；SW4)接通。电压V1存储于电容器(C2)的一个端子上。
类似地，如果升压控制线(LSC)的升压控制信号(CS)处于H电平电压，那么开关(n-MOS晶体管；SW5)接通。配置有p-MOS充电晶体管(PM1)及n-MOS放电晶体管(NM1)的反相器的输入-输出间隔缩短。电容器(C2)的另一端子的电压处于配置有p-MOS充电晶体管(PM1)及n-MOS放电晶体管(NM1)的反相器的阈值电压。
在此状态中，升压控制线(LSC)的升压控制信号(CS)获取L电平电压。如果开关(n-MOS晶体管；SW5)关断，那么在电容器(C2)上维持电压V1与配置有p-MOS充电晶体管(PM1)及n-MOS放电晶体管(NM1)的反相器的阈值电压之间的电压差。
随后，由于数据传送控制线(LT)的数据传送控制信号(T)处于H电平电压，因此开关(n-MOS晶体管；SW2)接通。经由保持电容器(C1)将保持电容器(C1)上的电压施加到p-MOS充电晶体管(PM1)及n-MOS放电晶体管(NM1)的栅极。
通过升压确定节点(N2)及节点(N3)的电压。
可通过在数据电压传送的时间处由锁存器控制信号(RS)切换开关(n型MOS晶体管；SW3)而防止数据锁存器的故障。在此实例中，使电力供应线(LVdd)的电压保持恒定且可简化操作。
可使用呈二维阵列的图15的实例的像素电路的布置来形成实例性显示器，其中每一像素电路对应于一像素(PIX)。此处，扫描线(LG)耦合到每一行及扫描线驱动电路104。
数据线(LD)耦合到每一列及数据线驱动电路102。电力供应线(LVdd、GND及LV1)、数据传送控制线(LT)、锁存器控制线(LRS)、升压控制线(LCS)及可移动快门控制线(LSS)共同耦合到每一像素及数据线驱动电路102。
在基于图15的实例性像素电路的显示器中，在写入/照射周期(TW)期间将数据写入到每一行中的每一像素(PIX)，且在快门移动周期(TS)期间可移动快门(S)朝向第一电极116或朝向第二电极122移动。在后续写入/照射周期(TW)期间显示对应于所写入数据的图像。
参考标号
100  显示面板
101  显示区域
102  数据线驱动电路
103  柔性印刷电路
104  扫描线驱动电路
111、200  第一衬底
112  光截获膜
113  第二衬底
114  TFT电路形成部分
115、117、120、121  触点部分
116、122  电极
118、202、S  可移动快门
119  密封材料
201  开口
211  可移动快门的光屏蔽部分
212  可移动快门的开口部分
213  第一弹簧
214  第二弹簧
215  锚部分
LG   扫描线
LD   数据线
PM*p-MOS   晶体管
NM*n-MOS  晶体管
SW1  输入晶体管
SW2～SW5    开关
C1   保持电容器
C2   电容
LVdd、GND、LVI  电力供应线
LSS  可移动快门控制线
LT   数据传送控制线
LRS  锁存器控制线
LSC  升压控制线
PIX  像素
虽然已基于本文中的实例描述了本发明，但本发明并不限于这些实例。可在不背离本发明的范围的情况下对本文中的实例做出各种改变。

Claims (20)

1.一种设备，其包括：
多个MEMS装置，其布置成一阵列；及
控制电路，其耦合到所述多个MEMS装置以将数据及驱动电压传递到所述MEMS装置，对于每一MEMS装置，所述控制电路包含：
锁存器，其经配置以致动所述MEMS装置的快门，所述锁存器包含：
第一及第二交叉耦合反相器，每一交叉耦合反相器包含至少两个晶体管；及
反相器耦合互连件，其将所述第一反相器的所述至少两个晶体管的栅极耦合到所述第二反相器的所述至少两个晶体管的漏极；及
第一开关，其定位于所述反相器耦合互连件上，经配置以控制电流在所述第一与第二反相器之间的通过。
2.根据权利要求1所述的设备，其中所述锁存器耦合到第一致动器及第二致动器且经配置以在所述第一及第二致动器上维持电压差，且其中所述第一及第二致动器基于所述电压差而致动所述快门。
3.根据权利要求1所述的设备，其中所述第一开关包含n型晶体管。
4.根据权利要求1所述的设备，其中所述第一开关包含p型晶体管。
5.根据权利要求1所述的设备，其进一步包含：
第二开关，其耦合到所述反相器耦合互连件且耦合到所述第一反相器的所述至少两个晶体管的所述栅极且经配置以将所述数据传递到所述第一反相器的所述至少两个晶体管的所述栅极。
6.根据权利要求5所述的设备，其中在操作中，所述第一开关在所述第二开关将所述数据传递到所述第一反相器的所述至少两个晶体管的所述栅极的时间处切换到关断状态。
7.根据权利要求5所述的设备，其中在操作中，所述第一开关在所述第二开关将所述数据传递到所述第一反相器的所述至少两个晶体管的所述栅极的所述时间之后切换到接通状态。
8.根据权利要求5所述的设备，其中所述第二开关包含晶体管，且其中所述第二开关的漏极耦合到所述反相器耦合互连件且耦合到所述第一反相器的所述至少两个晶体管的所述栅极。
9.根据权利要求5所述的设备，其中所述第一开关及所述第二开关各自包含晶体管，其中所述设备进一步包含锁存控制线，且其中所述锁存控制线耦合到所述第一开关及所述第二开关的相应栅极。
10.根据权利要求9所述的设备，其中所述第一开关的所述晶体管具有与所述第二开关的所述晶体管不同的导电类型。
11.根据权利要求5所述的设备，其中所述第一开关及所述第二开关各自包含晶体管，其中所述设备进一步包含：
锁存控制线，其耦合到所述第一开关；及
数据传送控制线，其耦合到所述第二开关；且
其中来自所述锁存控制线的锁存器控制信号致使所述第一开关在所述第二开关基于来自所述数据传送控制线的数据传送控制信号而将所述数据传递到所述第一反相器的所述至少两个晶体管的所述栅极的时间处切换到关断状态。
12.根据权利要求9所述的设备，其中所述第一开关的栅极耦合到所述锁存控制线。
13.根据权利要求9所述的设备，其中所述第二开关的栅极耦合到所述数据传送控制线。
14.根据权利要求1所述的设备，其中所述设备为显示设备且所述MEMS装置包括快门，其中所述锁存器耦合到第一致动器及第二致动器且经配置以在所述第一及第二致动器上维持电压差，且其中所述第一及第二致动器基于所述电压差而致动所述快门。
15.一种设备，其包括：
多个MEMS装置，其布置成一阵列；及
控制电路，其耦合到所述多个MEMS装置以将数据及驱动电压传递到所述MEMS装置，对于每一MEMS装置，所述控制电路包含：
锁存器，其经配置以致动所述MEMS装置的快门，所述锁存器包含：
两个交叉耦合反相器，所述两个交叉耦合反相器中的第一反相器及第二反相器中的每一者包含至少两个晶体管；及
第一开关；
其中反相器耦合互连件将所述第一反相器的所述至少两个晶体管的共同栅极耦合到所述第二反相器的所述至少两个晶体管的共同漏极；且
其中所述第一开关定位于所述反相器耦合互连件上；
第二开关，其耦合到所述反相器耦合互连件且耦合到所述第一反相器的所述至少两个晶体管的所述栅极；及
第三开关，其耦合到电力供应线、耦合到所述第二开关且耦合到所述第一反相器的所述至少两个晶体管的所述栅极。
16.根据权利要求15所述的设备，其中所述第二开关经配置以将所述数据传递到所述第一反相器的所述至少两个晶体管的所述栅极。
17.根据权利要求15所述的设备，其中所述第二开关包含晶体管，且其中所述第三开关耦合到所述第二开关的漏极。
18.根据权利要求15所述的设备，其中所述锁存器进一步包含第四开关，所述第四开关连接于所述第一反相器的所述至少两个晶体管的所述共同栅极与所述第二反相器的所述至少两个晶体管的共同漏极之间。
19.根据权利要求18所述的设备，其中所述锁存器进一步包含将所述第三开关耦合到所述第一反相器的所述至少两个晶体管的所述栅极的电容器，且其中所述锁存器经配置使得所述第一开关在(i)所述第三开关及所述第四开关切换到关断状态且随后切换到接通状态的时间处及(ii)在所述第二开关经由所述电容器将所述数据传递到所述第一反相器的所述至少两个晶体管的所述栅极的后续时间处处于关断状态中。
20.根据权利要求15所述的设备，其中所述锁存器耦合到第一致动器及第二致动器且经配置以在所述第一及第二致动器上维持电压差，且其中所述第一及第二致动器基于所述电压差而致动所述快门。
CN201280025471.7A 2011-06-01 2012-05-31 Mems显示像素控制电路及方法 Expired - Fee Related CN103797400B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201161492205P 2011-06-01 2011-06-01
US61/492,205 2011-06-01
US13/484,034 2012-05-30
US13/484,034 US9235047B2 (en) 2011-06-01 2012-05-30 MEMS display pixel control circuits and methods
PCT/US2012/040238 WO2012166941A2 (en) 2011-06-01 2012-05-31 Mems display pixel control circuits and methods

Publications (2)

Publication Number Publication Date
CN103797400A true CN103797400A (zh) 2014-05-14
CN103797400B CN103797400B (zh) 2016-02-03

Family

ID=46275990

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280025471.7A Expired - Fee Related CN103797400B (zh) 2011-06-01 2012-05-31 Mems显示像素控制电路及方法

Country Status (7)

Country Link
US (1) US9235047B2 (zh)
EP (1) EP2715940A2 (zh)
JP (1) JP5972360B2 (zh)
KR (1) KR101647426B1 (zh)
CN (1) CN103797400B (zh)
TW (1) TWI536737B (zh)
WO (1) WO2012166941A2 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105867699A (zh) * 2016-06-20 2016-08-17 上海天马微电子有限公司 显示面板及触控压力检测方法
US10199592B2 (en) 2014-10-29 2019-02-05 Semiconductor Energy Laboratory Co., Ltd. Display element, display device, or electronic device
CN115047632A (zh) * 2022-07-07 2022-09-13 Oppo广东移动通信有限公司 光学系统、近眼显示设备及近眼显示设备消除鬼像的方法

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013088510A (ja) * 2011-10-14 2013-05-13 Japan Display East Co Ltd 表示装置およびその駆動方法
JP5856799B2 (ja) * 2011-10-17 2016-02-10 ピクストロニクス，インコーポレイテッド ラッチ回路および表示装置
JP2013134275A (ja) * 2011-12-26 2013-07-08 Japan Display East Co Ltd 表示装置およびその駆動方法
JP2014178513A (ja) * 2013-03-15 2014-09-25 Pixtronix Inc 表示装置
JP2014186116A (ja) * 2013-03-22 2014-10-02 Pixtronix Inc 表示装置
US9135867B2 (en) 2013-04-01 2015-09-15 Pixtronix, Inc. Display element pixel circuit with voltage equalization
JP6456598B2 (ja) * 2013-04-19 2019-01-23 株式会社半導体エネルギー研究所 表示装置
JP6234750B2 (ja) * 2013-09-12 2017-11-22 株式会社豊田中央研究所 静電容量型アクチュエータアレイの駆動回路
JP6535441B2 (ja) * 2014-08-06 2019-06-26 セイコーエプソン株式会社 電気光学装置、電子機器、及び電気光学装置の駆動方法
US10071904B2 (en) 2014-09-25 2018-09-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display module, and electronic device
US9698170B2 (en) 2014-10-07 2017-07-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display module, and electronic device
US10068927B2 (en) * 2014-10-23 2018-09-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display module, and electronic device
US20160163278A1 (en) * 2014-12-08 2016-06-09 Pixtronix, Inc. Signal adjustment circuit
DE102015222719B4 (de) 2015-11-18 2019-03-28 E.G.O. Elektro-Gerätebau GmbH Kochfeld mit Anzeigeeinrichtung
WO2018020331A1 (en) 2016-07-29 2018-02-01 Semiconductor Energy Laboratory Co., Ltd. Display device, input/output device, and semiconductor device
KR20180056446A (ko) * 2016-11-18 2018-05-29 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
EP3396453A1 (de) 2017-04-28 2018-10-31 E.G.O. ELEKTRO-GERÄTEBAU GmbH Kochfeld, verfahren zur positionserfassung eines kochgefässes auf einem solchen kochfeld und verfahren zur projektion von licht
CN109272962B (zh) * 2018-11-16 2021-04-27 京东方科技集团股份有限公司 像素内存储单元、像素内数据存储方法以及像素阵列

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020051096A1 (en) * 2000-07-11 2002-05-02 Shunpei Yamazaki Digital micromirror device and method of driving digital micromirror device
CN1540621A (zh) * 2003-04-24 2004-10-27 惠普开发有限公司 动态自刷新显示存储器
CN101310206A (zh) * 2005-11-16 2008-11-19 Idc公司 具有设定和锁存电极的mems开关

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58133024A (ja) 1982-02-03 1983-08-08 Nec Corp バツフア回路
JP2560698B2 (ja) 1986-09-30 1996-12-04 日本電気株式会社 ラツチ回路
JP2001068558A (ja) 1999-08-30 2001-03-16 Hitachi Ltd 半導体集積回路装置
US6961042B2 (en) 1999-12-03 2005-11-01 Mitsubishi Denki Kabushiki Kaisha Liquid crystal display
JP4801289B2 (ja) 2000-07-11 2011-10-26 株式会社半導体エネルギー研究所 マイクロミラーデバイス、プロジェクター、プリンター、及び複写機
US6775048B1 (en) 2000-10-31 2004-08-10 Microsoft Corporation Microelectrical mechanical structure (MEMS) optical modulator and optical display system
US7091742B2 (en) 2002-12-19 2006-08-15 Tellabs Operations, Inc. Fast ring-out digital storage circuit
US7292235B2 (en) * 2003-06-03 2007-11-06 Nec Electronics Corporation Controller driver and display apparatus using the same
US7161728B2 (en) * 2003-12-09 2007-01-09 Idc, Llc Area array modulation and lead reduction in interferometric modulators
US7304782B2 (en) 2004-03-24 2007-12-04 Fujifilm Corporation Driving method of spatial light modulator array, spatial light modulator array, and image forming apparatus
JP4639104B2 (ja) 2004-03-24 2011-02-23 富士フイルム株式会社 光変調素子アレイの駆動方法及び光変調素子アレイ並びに画像形成装置
US7345805B2 (en) 2004-09-27 2008-03-18 Idc, Llc Interferometric modulator array with integrated MEMS electrical switches
US7843410B2 (en) * 2004-09-27 2010-11-30 Qualcomm Mems Technologies, Inc. Method and device for electrically programmable display
US7248090B2 (en) * 2005-01-10 2007-07-24 Qualcomm, Incorporated Multi-threshold MOS circuits
CA2599579C (en) * 2005-02-23 2013-11-26 Pixtronix, Inc. A display utilizing a control matrix to control movement of mems-based light modulators
US9158106B2 (en) * 2005-02-23 2015-10-13 Pixtronix, Inc. Display methods and apparatus
US8482496B2 (en) 2006-01-06 2013-07-09 Pixtronix, Inc. Circuits for controlling MEMS display apparatus on a transparent substrate
US9082353B2 (en) * 2010-01-05 2015-07-14 Pixtronix, Inc. Circuits for controlling display apparatus
US8310442B2 (en) 2005-02-23 2012-11-13 Pixtronix, Inc. Circuits for controlling display apparatus
US8526096B2 (en) 2006-02-23 2013-09-03 Pixtronix, Inc. Mechanical light modulators with stressed beams
JP2008219491A (ja) 2007-03-05 2008-09-18 Nec Electronics Corp マスタスレーブ型フリップフロップ回路およびラッチ回路
US7501862B2 (en) 2007-06-22 2009-03-10 Himax Technologies Limited Comparator with low offset voltage
WO2009102471A1 (en) 2008-02-12 2009-08-20 Pixtronix, Inc. Mechanical light modulators with stressed beams
US8692582B1 (en) 2012-01-06 2014-04-08 Altera Corporation Latched comparator circuitry
US9135867B2 (en) 2013-04-01 2015-09-15 Pixtronix, Inc. Display element pixel circuit with voltage equalization

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020051096A1 (en) * 2000-07-11 2002-05-02 Shunpei Yamazaki Digital micromirror device and method of driving digital micromirror device
CN1540621A (zh) * 2003-04-24 2004-10-27 惠普开发有限公司 动态自刷新显示存储器
EP2037440A2 (en) * 2003-04-24 2009-03-18 Hewlett-Packard Development Company, L.P. Dynamic self-refresh display memory
CN101310206A (zh) * 2005-11-16 2008-11-19 Idc公司 具有设定和锁存电极的mems开关

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10199592B2 (en) 2014-10-29 2019-02-05 Semiconductor Energy Laboratory Co., Ltd. Display element, display device, or electronic device
CN105867699A (zh) * 2016-06-20 2016-08-17 上海天马微电子有限公司 显示面板及触控压力检测方法
CN105867699B (zh) * 2016-06-20 2019-02-19 上海天马微电子有限公司 显示面板及触控压力检测方法
CN115047632A (zh) * 2022-07-07 2022-09-13 Oppo广东移动通信有限公司 光学系统、近眼显示设备及近眼显示设备消除鬼像的方法

Also Published As

Publication number Publication date
CN103797400B (zh) 2016-02-03
WO2012166941A3 (en) 2013-02-21
TWI536737B (zh) 2016-06-01
KR20140030278A (ko) 2014-03-11
EP2715940A2 (en) 2014-04-09
WO2012166941A2 (en) 2012-12-06
JP2014523659A (ja) 2014-09-11
US9235047B2 (en) 2016-01-12
KR101647426B1 (ko) 2016-08-10
JP5972360B2 (ja) 2016-08-17
US20120306562A1 (en) 2012-12-06
TW201305994A (zh) 2013-02-01

Similar Documents

Publication Publication Date Title
CN103797400B (zh) Mems显示像素控制电路及方法
US9858880B2 (en) GOA circuit based on oxide semiconductor thin film transistor
US10311783B2 (en) Pixel circuit, method for driving the same, display panel and display device
US10714010B2 (en) Pixel compensation circuit, method for driving the same, organic light-emitting diode display panel, and display device
JP2013088510A (ja) 表示装置およびその駆動方法
US20160253959A1 (en) Pixel Driving Circuit, Driving Method, Array Substrate and Display Apparatus
WO2018010511A1 (en) Electronic circuit and driving method, display panel, and display apparatus
GB2546044A (en) GOA circuit based on oxide semiconductor thin film transistor
KR102642840B1 (ko) 유기발광 표시장치
US11217175B2 (en) Pixel-driving circuit and method, and a display utilizing the same
US8723849B2 (en) Liquid crystal display device
US20150295568A1 (en) Latch circuit and display device
KR101579841B1 (ko) 표시장치 및 그 구동방법
KR20120127202A (ko) 래치회로 및 래치회로를 이용한 표시장치
US10832608B2 (en) Pixel circuit, method for driving method, display panel, and display device
JP2014186116A (ja) 表示装置
TW201435841A (zh) 顯示裝置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20170105

Address after: American California

Patentee after: NUJIRA LTD.

Address before: American California

Patentee before: Pixtronix, Inc.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160203

Termination date: 20190531

CF01 Termination of patent right due to non-payment of annual fee