TW201435841A - 顯示裝置 - Google Patents

顯示裝置 Download PDF

Info

Publication number
TW201435841A
TW201435841A TW103102801A TW103102801A TW201435841A TW 201435841 A TW201435841 A TW 201435841A TW 103102801 A TW103102801 A TW 103102801A TW 103102801 A TW103102801 A TW 103102801A TW 201435841 A TW201435841 A TW 201435841A
Authority
TW
Taiwan
Prior art keywords
voltage
line
shutter
power supply
electrode
Prior art date
Application number
TW103102801A
Other languages
English (en)
Inventor
Kenta Kajiyama
Hajime Akimoto
Katsumi Matsumoto
Takahide Kuranaga
Original Assignee
Pixtronix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pixtronix Inc filed Critical Pixtronix Inc
Publication of TW201435841A publication Critical patent/TW201435841A/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3433—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using light modulating elements actuated by an electric field and being other than liquid crystal devices and electrochromic devices
    • G09G3/3473—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using light modulating elements actuated by an electric field and being other than liquid crystal devices and electrochromic devices based on light coupled out of a light guide, e.g. due to scattering, by contracting the light guide with external means
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/027—Arrangements or methods related to powering off a display

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Mechanical Light Control Or Optical Switches (AREA)
  • Micromachines (AREA)

Abstract

本發明防止於可動快門方式之圖像顯示裝置中，在將電源設為斷開時觀察到最後顯示之圖像。本發明係一種顯示裝置，其包含分別具有機械快門之複數個像素，上述機械快門包含快門電極、及相對於上述快門電極成對地設置之第1及第2控制電極，該顯示裝置係電性控制上述快門電極之位置而進行圖像顯示，且於將電源設為斷開時，將開關元件設為接通，將基準電壓輸入至上述快門電極、上述第1控制電極、及上述第2控制電極後，將電源設為斷開。上述基準電壓為接地電壓、或電位高於接地電壓之電源電壓、或者接地電壓與電位高於接地電壓之電源電壓之間之任意電壓。

Description

顯示裝置
本發明係關於一種顯示裝置，尤其是關於一種應用於電性控制機械快門之位置進行圖像顯示之圖像顯示裝置之像素電路而有效之技術。
電性控制機械快門之位置而進行圖像顯示之圖像顯示裝置(以下為可動快門方式之圖像顯示裝置)係揭示於例如下述專利文獻1。
該可動快門方式之圖像顯示裝置包含MEMS(microelectromechanical system，微機電系統)快門，藉由靜電力使該MEMS快門之快門電極移動，而使沿著導光板傳播之光自形成於導光板之開口射出，從而進行圖像顯示。
[先前技術文獻] [專利文獻]
[專利文獻1]US2008/0174532號
本申請案之發明者等入發現如下現象，即，於上述可動快門方式之圖像顯示裝置中，在斷開光源並將電源設為斷開時，因外界光之反射而觀察到最後顯示之圖像。
於可動快門方式之圖像顯示裝置中，快門電極之移動利用產生於快門電極與控制電極之間之靜電力。而且，上述現象係假定為因注 入至形成於快門電極、或控制電極之表面之絕緣膜的電荷之差異導致於電源斷開時所有像素之快門電極並不移動至相同位置故而被觀察到者。
本發明係基於上述見解而完成者，本發明之目的在於防止於可動快門方式之圖像顯示裝置中在將電源設為斷開時觀察到最後顯示之圖像。
本發明之上述以及其他目的及新穎之特徵係藉由本說明書之記載及隨附圖式而明確。
若對本申請案中所揭示之發明中之代表性者之概要進行簡單說明，則如下所述。
(1)一種顯示裝置，其包含分別具有機械快門之複數個像素，上述機械快門包含快門電極、以及相對於上述快門電極成對地設置之第1及第2控制電極，該顯示裝置係電性控制上述快門電極之位置而進行圖像顯示，且於將電源設為斷開時，將開關元件設為接通，將基準電壓輸入至上述快門電極、上述第1控制電極、及上述第2控制電極後，將電源設為斷開。
(2)一種顯示裝置，其包含分別具有機械快門之複數個像素，上述機械快門包含快門電極、以及相對於上述快門電極成對地設置之第1及第2控制電極，該顯示裝置係電性控制上述快門電極之位置而進行圖像顯示，且於將電源設為斷開時，將開關元件設為接通，使上述快門電極、上述第1控制電極、及上述第2控制電極短路後，將電源設為斷開。
(3)一種顯示裝置，其包含顯示面板、及背光源，上述顯示面板包含分別具有機械快門之複數個像素，上述機械快門包含快門電極、以及相對於上述快門電極成對地設置之第1及第2控制電極，該顯示裝 置係電性控制上述快門電極之位置而進行圖像顯示，且上述各像素包含電性控制上述機械快門之位置之像素電路，於將電源設為斷開之電源斷開序列期間內，在將上述背光源設為斷開之狀態下，將基準電壓輸入至所有像素之上述快門電極、上述第1控制電極、及上述第2控制電極後，將電源設為斷開。
(4)一種顯示裝置，其包含分別具有機械快門之複數個像素，上述機械快門包含快門電極、及相對於上述快門電極設置之第1控制電極，該顯示裝置係電性控制上述快門電極之位置而進行圖像顯示，且該顯示裝置包含在接通時將基準電壓輸入至上述快門電極、及上述第1控制電極之開關元件，於將電源設為斷開時，將上述開關元件設為接通，將基準電壓輸入至上述快門電極、及上述第1控制電極後，將電源設為斷開。
(5)一種顯示裝置，其包含分別具有機械快門之複數個像素，上述機械快門包含快門電極、及相對於上述快門電極設置之第1控制電極，該顯示裝置係電性控制上述快門電極之位置而進行圖像顯示，且於將電源設為斷開時，將開關元件設為接通，使上述快門電極、及上述第1控制電極短路後，將電源設為斷開。
(6)一種顯示裝置，其包含顯示面板、及背光源，上述顯示面板包含分別具有機械快門之複數個像素，上述機械快門包含快門電極、及相對於上述快門電極設置之第1控制電極，該顯示裝置係電性控制上述快門電極之位置而進行圖像顯示，且上述各像素包含電性控制上述機械快門之位置之像素電路，於將電源設為斷開之電源斷開序列期間內，在將上述背光源設為斷開之狀態下，將基準電壓輸入至所有像素之上述快門電極、及上述第1控制電極後，將電源設為斷開。
(7)於(1)、(3)、(4)或(6)中，上述基準電壓為接地電壓、或電位高於接地電壓之電源電壓、或者接地電壓與電位高於接地電壓之電源 電壓之間之任意電壓。
若對利用本申請案中所揭示之發明中之代表性者而獲得之效果進行簡單說明，則如下所述。
根據本發明，可防止於可動快門方式之圖像顯示裝置時在將電源設為斷開時觀察到最後顯示之圖像。
1‧‧‧顯示面板
2‧‧‧背光源
3‧‧‧顯示面板控制裝置
4‧‧‧背光源控制裝置
5‧‧‧系統控制器
6‧‧‧圖框記憶體
7‧‧‧控制信號
8‧‧‧CPU
9‧‧‧電源斷開信號
11‧‧‧像素
12、sel‧‧‧掃描線
13、vdt‧‧‧影像線
14‧‧‧影像線驅動電路
15‧‧‧掃描線驅動電路
16‧‧‧配線
17、Low‧‧‧負電壓線
20‧‧‧快門電極
21、22‧‧‧控制電極
30、32‧‧‧摻雜有高濃度n型雜質之多晶矽薄膜
31‧‧‧多晶矽薄膜
33‧‧‧閘極絕緣膜
34‧‧‧絕緣保護膜
35‧‧‧閘極電極
36、40‧‧‧汲極電極
37‧‧‧源極電極
38‧‧‧保護膜
39‧‧‧玻璃基板
41‧‧‧光
42‧‧‧光源
46、48‧‧‧反射膜
47‧‧‧導光板
49‧‧‧黑色膜
100、200、400‧‧‧掃描開關
101、102、202、204、304‧‧‧pMOS電晶體
103、104、203、205、300、303‧‧‧nMOS電晶體
105、206、401‧‧‧信號儲存電容
106、108、208、209、402‧‧‧控制電極
107、207、403‧‧‧快門電極
109、210、404‧‧‧MEMS快門
110、405‧‧‧接地電壓
111、406‧‧‧開關元件
112、407‧‧‧任意電壓
201‧‧‧信號傳輸開關
301‧‧‧控制信號
302‧‧‧電阻元件
Cas‧‧‧級聯閘極電壓線
Gld‧‧‧控制電極電壓線
Hgh‧‧‧正電壓線
Low‧‧‧負電壓線
Pre‧‧‧預充電線
Sht‧‧‧快門電壓線
Upd‧‧‧更新線
圖1係表示本發明之電性控制機械快門之位置而進行圖像顯示之圖像顯示裝置之概略構成的方塊圖。
圖2係表示圖1所示之顯示面板之概略構成之方塊圖。
圖3係表示圖2所示之各像素之電路構成之電路圖。
圖4(a)、(b)及(c)係用以說明MEMS快門之動作之圖。
圖5係表示本發明之實施例1之可動快門方式之圖像顯示裝置之概略構成的圖。
圖6係表示本發明之實施例2之可動快門方式之圖像顯示裝置之概略構成的圖。
圖7係表示本發明之實施例3之可動快門方式之圖像顯示裝置之概略構成的圖。
圖8係本發明之實施例4之可動快門方式之圖像顯示裝置的像素電路之動作之時序圖。
圖9係本發明之實施例5之可動快門方式之圖像顯示裝置的像素電路之動作之時序圖。
圖10係本發明之實施例6之可動快門方式之圖像顯示裝置的像素電路之動作之時序圖。
圖11係本發明之實施例7之可動快門方式之圖像顯示裝置的像素電路之動作之時序圖。
圖12係本發明之實施例8之可動快門方式之圖像顯示裝置的像素電路之動作之時序圖。
圖13A係表示本發明之實施例9之可動快門方式之圖像顯示裝置之各像素之電路構成的電路圖。
圖13B係表示本發明之實施例9之可動快門方式之圖像顯示裝置之像素部之剖面構造的剖面圖。
圖14係本發明之實施例9之可動快門方式之圖像顯示裝置之像素電路的動作時序圖。
圖15係用以說明於本發明之實施例11之可動快門方式之圖像顯示裝置中對影像線供給電壓之圖。
圖16係用以說明於本發明之實施例12之可動快門方式之圖像顯示裝置中對影像線供給電壓之圖。
圖17係用以說明本發明之實施例13之可動快門方式之圖像顯示裝置中的影像線之構成之圖。
圖18係表示本發明之實施例14之可動快門方式之圖像顯示裝置之概略構成的方塊圖。
圖19係表示本發明之實施例15之顯示面板1之概略構成的方塊圖。
圖20係表示圖19所示之各像素之電路構成之電路圖。
圖21係表示本發明之實施例15之可動快門方式之圖像顯示裝置之概略構成的圖。
圖22係表示本發明之實施例16之可動快門方式之圖像顯示裝置之概略構成的圖。
圖23係表示本發明之實施例17之可動快門方式之圖像顯示裝置之概略構成的圖。
圖24係本發明之實施例18之可動快門方式之圖像顯示裝置的像 素電路之動作之時序圖。
圖25係表示本發明之實施例18之可動快門方式之圖像顯示裝置中聚集在快門電極與控制電極之電荷伴隨著複數次寫入而逐漸飽和之情況的圖。
圖26係表示如下情況之圖，即，於本發明之實施例18之可動快門方式之圖像顯示裝置中任意之像素A與像素B中，於聚集在快門電極與控制電極之電荷之電荷量不同之情形時，藉由反覆寫入高電壓與低電壓，而使2個像素之電荷量收斂於中間值。
以下，參照圖式對本發明之實施例進行詳細說明。
再者，於用以說明實施例之所有圖中，對具有相同功能者標註相同符號，而省略其重複說明。又，以下之實施例並非用以限定本發明之申請專利範圍之解釋者。
[本發明之概要]
圖1係表示本發明之電性控制機械快門之位置而進行圖像顯示之圖像顯示裝置(以下為可動快門方式之圖像顯示裝置)之概略構成的方塊圖。
於圖1中，1係顯示面板，2係背光源，3係顯示面板控制裝置，4係背光源控制裝置，5係系統控制器，6係圖框記憶體，7係輸入至顯示面板1之控制信號。
圖2係表示圖1所示之顯示面板1之概略構成之方塊圖。
如圖2所示，圖1所示之顯示面板1包含配置成矩陣狀之像素11，且對各像素輸入影像線13、掃描線12、及各種配線16。又，掃描線12連接於掃描線驅動電路15，影像線13與各種配線16被輸入至影像線驅動電路14。
圖3係表示圖2所示之各像素11之電路構成之電路圖。
如圖3所示，各種配線16包括更新線(Upd)、快門電壓線(Sht)、控制電極電壓線(Gld)、預充電線(Pre)、正電壓線(Hgh)、及級聯閘極電壓線(Cas)。
如圖3所示，於各像素11中，影像線(Vdt)與信號儲存電容(以下稱為保持電容)105係由掃描開關100連接。
保持電容105進而連接於快門負電壓寫入用之nMOS(n-channel metal oxide semiconductor，n型金氧半導體)電晶體104之閘極，nMOS電晶體104之汲極經由級聯nMOS電晶體103、級聯pMOS(p-channel metal oxide semiconductor，p型金氧半導體)電晶體102而連接於快門正電壓寫入用之pMOS電晶體101之汲極。
各像素11包含MEMS快門109，快門電極107連接於快門電壓線(Sht)。又，一控制電極106經由nMOS電晶體103而連接於nMOS電晶體104之汲極，另一控制電極108連接於控制電極電壓線(Gld)。
再者，保持電容105之另一端連接於快門電壓線(Sht)，nMOS電晶體104之源極連接於更新線(Upd)。
又，pMOS電晶體101之閘極與汲極分別連接於預充電線(Pre)與正電壓線(Hgh)。進而，nMOS電晶體103及pMOS電晶體102之閘極連接於級聯閘極電壓線(Cas)，掃描開關100之閘極連接於掃描線(Sel)。
其次，對圖3所示之可動快門方式之圖像顯示裝置之動作進行說明。
寫入至影像線(Vdt)之圖像信號電壓係藉由依序對掃描線(Sel)進行掃描而經由掃描開關100記憶於保持電容105。
繼而，於結束對所有像素之保持電容105寫入掃描圖像信號電壓後，在各像素中，基於所寫入之圖像信號電壓，對一控制電極106進行圖像信號之放大寫入。即，首先於所有像素中，使預充電線(Pre)僅於特定期間成為低電壓，藉此使pMOS電晶體101僅於該期間成為接通 狀態，從而對一控制電極106預充被供給至正電壓線(Hgh)之特定之高電壓之電。
繼而，使更新線(Upd)僅於特定期間成為特定之低電壓。此時，僅對保持電容105寫入有高電壓作為圖像信號電壓之像素於該期間內nMOS電晶體104成為接通狀態，藉此該像素之控制電極106之電壓被覆寫為供給至更新線(Upd)之特定之低電壓。
又，由於對保持電容105寫入有低電壓作為圖像信號電壓之像素在此期間內nMOS電晶體104仍維持斷開狀態，故而該像素之控制電極106之電壓維持已經預充電之特定之正電壓。
以此方式對MEMS快門109之一控制電極106進行圖像信號之放大寫入，但藉由與此同時進行控制對控制電極電壓線(Gld)之施加電壓，可利用靜電對快門電極107進行開啟及關閉操作。
圖4係用以說明MEMS快門109之動作之圖。
即，如圖4(a)所示，若對控制電極106、控制電極108及快門電極107施加相同之電壓，則快門電極107位於中間位置。又，如圖4(b)所示，若對控制電極106與快門電極107之間施加特定之電壓，則快門移動至控制電極106側(快門開啟之狀態)，如圖4(c)所示，若對控制電極106與快門電極107施加相同之電壓且對控制電極108與快門電極107之間施加特定之電壓，則快門移動至控制電極108側(快門關閉之狀態)。
藉由以此方式利用快門電極107將設置於遮光面上之開口開啟或關閉，而控制光之透過/非透過，從而該圖像顯示裝置可將與所寫入之圖像信號電壓對應之圖像顯示於像素矩陣上。
再者，於上述動作中，級聯nMOS電晶體103及級聯pMOS電晶體102係為了防止對pMOS電晶體101及nMOS電晶體104施加如損及可靠性壽命之高汲極電壓而設置者，並非必需者。
[實施例1]
如上所述，於斷開光源且將電源設為斷開時因外界光之反射而觀察到最後顯示之圖像之現象係假定為因注入至形成於快門電極及控制電極之表面之絕緣膜的電荷之差異導致於電源斷開時所有像素之快門電極並不移動至特定之位置故而被觀察到者。
因此，本發明係如下者，即，於將電源設為斷開時，使快門電極之電位與控制電極之電位為相同電位，從而於電源斷開時使所有像素之快門電極移動至特定之位置。
圖5係表示本發明之實施例1之可動快門方式之圖像顯示裝置之概略構成的圖。如圖5所示，於本實施例中，將快門電極107、控制電極106、及控制電極108之各者經由開關元件111連接於GND之接地電壓110。
於本實施例中，在斷開電源時，將開關元件111設為接通，而使快門電極107、控制電極106、及控制電極108為相同電位。
藉此，於本實施例中，快門電極107與控制電極106之間、及快門電極107與控制電極108之間之靜電力均衡，於電源斷開時，所有像素之快門電極107成為中間位置，從而可防止因外界光之反射而導致觀察到最後顯示之圖像之現象。
[實施例2]
圖6係表示本發明之實施例2之可動快門方式之圖像顯示裝置之概略構成的圖。如圖6所示，於本實施例中，在快門電極107與控制電極106之間、以及快門電極107與控制電極108之間連接開關元件111。
於本實施例中，在斷開電源時，將開關元件111設為接通，從而使快門電極107、控制電極106、及控制電極108短路而成為相同電位。
藉此，於本實施例中，亦為快門電極107與控制電極106之間、 及快門電極107與控制電極108之間之靜電力均衡，於電源斷開時，所有像素之快門電極107成為中間位置，從而可防止因外界光之反射而導致觀察到最後顯示之圖像之現象。
[實施例3]
圖7係表示本發明之實施例3之可動快門方式之圖像顯示裝置之概略構成的圖。如圖7所示，於本實施例中，將快門電極107、控制電極106、及控制電極108之各者經由開關元件111而連接於任意電壓(例如VDD之電源電壓、或GND之接地電壓與VDD之電源電壓之間之任意電壓)112。
於本實施例中，在斷開電源時，將開關元件111設為接通，而使快門電極107、控制電極106、及控制電極108為相同電位。
藉此，於本實施例中，亦為快門電極107與控制電極106之間、及快門電極107與控制電極108之間之靜電力均衡，於電源斷開時，所有像素之快門電極107成為中間位置，從而可防止因外界光之反射而導致觀察到最後顯示之圖像之現象。
再者，於上述實施例中，開關元件111可包含n型MOS電晶體或p型MOS電晶體。
[實施例4]
於上述實施例中，將開關元件111附加於快門電極107、及控制電極(106、108)，於斷開電源時，將開關元件111設為接通，而使快門電極107、控制電極106、及控制電極108為相同電位，但以下實施例係藉由像素電路之驅動方法使快門電極107、控制電極106、及控制電極108為相同電位之實施例。
圖8係本發明之實施例4之可動快門方式之圖像顯示裝置的像素電路之動作之時序圖。
如圖8所示，本實施例係如下者，即，於期間C之電源斷開序列 期間，不點亮背光源2之光源(下述圖13B之42)，使快門電壓線(Sht)、控制電極電壓線(Gld)、預充電線(Pre)、更新線(Upd)、及正電壓線(Hgh)上之電壓成為低(Low)(以下為L位準)驅動電壓(例如GND之接地電壓)，使級聯閘極電壓線(Cas)之電壓成為通常之電壓，對所有影像線(Vdt1~Vdtn)供給高(High)位準(以下為H位準)之圖像信號電壓，且依序對掃描線(Sel1~Seln)供給掃描電壓，進行1次圖像信號電壓之寫入，且對快門電極107及控制電極(106、108)輸入L位準之驅動電壓(例如GND之接地電壓)後，於D時間點斷開電源。再者，亦可代替依序對掃描線(Sel1~Seln)供給掃描電壓，而總括地對掃描線(Sel1~Seln)供給掃描電壓。
於本實施例中，對各像素寫入H位準之圖像信號電壓係為了確實地接通圖3之nMOS電晶體104。
又，於圖8之電源斷開序列期間，若將級聯閘極電壓線(Cas)設為H位準之電壓，則圖3之級聯nMOS電晶體103確實地接通，故而較佳為將級聯閘極電壓線(Cas)設為H位準之電壓。
又，由於複數次寫入H位準之圖像信號電壓而並非僅進行1次寫入能更確實地將L位準之電壓輸入至快門電極107及控制電極(106、108)，故而較佳為進行複數次寫入。
再者，於圖8中，期間A係快門電壓線(Sht)為低電壓之情形時之動作時序，期間B係快門電壓線(Sht)為高電壓之情形時之動作時序。
[實施例5]
圖9係本發明之實施例5之可動快門方式之圖像顯示裝置的像素電路之動作之時序圖。
如圖9所示，本實施例係如下者，即，於期間C之電源斷開序列期間，不點亮背光源2之光源(下述圖13B之42)，使預充電線(Pre)、更新線(Upd)、正電壓線(Hgh)、及級聯閘極電壓線(Cas)之電壓成為通常 之驅動電壓，使快門電壓線(Sht)與控制電極電壓線(Gld)之電壓成為L位準之驅動電壓(例如GND之接地電壓)，對所有影像線(Vdt1~Vdtn)供給H位準之圖像信號電壓，且依序對掃描線(Sel1~Seln)供給掃描電壓，進行1次圖像信號電壓之寫入，且對快門電極107及控制電極(106、108)輸入L位準之電壓(例如GND之接地電壓)後，於D時間點斷開電源。
再者，於本實施例中，亦係複數次寫入H位準之圖像信號電壓而並非僅進行1次寫入能更確實地將L位準之電壓輸入至快門電極107及控制電極(106、108)，故而較佳為進行複數次寫入。
又，於圖9中，期間A係快門電壓線(Sht)為低電壓之情形時之動作時序，期間B係快門電壓線(Sht)為高電壓之情形時之動作時序。
[實施例6]
圖10係本發明之實施例6之可動快門方式之圖像顯示裝置的像素電路之動作之時序圖。
如圖10所示，本實施例係如下者，即，於期間C之電源斷開序列期間，不點亮背光源2之光源(下述圖13B之42)，使預充電線(Pre)、更新線(Upd)、正電壓線(Hgh)、及級聯閘極電壓線(Cas)之電壓成為通常之驅動電壓，使快門電壓線(Sht)與控制電極電壓線(Gld)之電壓成為L位準之驅動電壓(例如GND之接地電壓)，對所有影像線(Vdt1~Vdtn)供給H位準之圖像信號電壓，且總括地對掃描線(Sel1~Seln)供給掃描電壓，進行1次圖像信號電壓之寫入，且對快門電極107及控制電極(106、108)輸入L位準之驅動電壓(例如GND之接地電壓)後，於D時間點斷開電源。
再者，於本實施例中，亦係複數次寫入H位準之圖像信號電壓而並非僅進行1次寫入能更確實地將L位準之電壓輸入至快門電極107及控制電極(106、108)，故而較佳為進行複數次寫入。
又，於圖10中，期間A係快門電壓線(Sht)為低電壓之情形時之動作時序，期間B係快門電壓線(Sht)為高電壓之情形時之動作時序。
[實施例7]
圖11係本發明之實施例7之可動快門方式之圖像顯示裝置的像素電路之動作之時序圖。
如圖11所示，本實施例係如下者，即，於期間C之電源斷開序列期間，使快門電壓線(Sht)、控制電極電壓線(Gld)、預充電線(Pre)、更新線(Upd)、正電壓線(Hgh)、及級聯閘極電壓線(Cas)之電壓成為通常之驅動電壓，而進行通常之像素電路動作，對所有影像線(Vdt1~Vdtn)供給高位準(以下為H位準)之圖像信號電壓，且依序對掃描線(Sel1~Seln)供給掃描電壓，進行1次H位準之圖像信號電壓之寫入，且對快門電極107及控制電極(106、108)輸入L位準之電壓(例如GND之接地電壓)後，於D時間點斷開電源。再者，亦可代替依序對掃描線(Sel1~Seln)供給掃描電壓，而總括地對掃描線(Sel1~Seln)供給掃描電壓。
於上述實施例5中，供給至快門電壓線(Sht)、控制電極電壓線(Gld)、預充電線(Pre)、更新線(Upd)、正電壓線(Hgh)、及級聯閘極電壓線(Cas)之驅動電壓係電源斷開用之驅動電壓，進行與通常之像素電路不同之動作(電源斷開專用動作)，相對於此，本實施例中，供給至快門電壓線(Sht)、控制電極電壓線(Gld)、預充電線(Pre)、更新線(Upd)、正電壓線(Hgh)、及級聯閘極電壓線(Cas)之驅動電壓係通常動作用之驅動電壓，進行與通常之像素電路相同之動作。
而且，於上述實施例5中，由於可確實地將L位準之驅動電壓(例如GND之接地電壓)輸入至快門電極107及控制電極(106、108)，故而將儲存於快門電極107或控制電極(106、108)之表面之絕緣層的電荷放電之效果較大。
相對於此，於本實施例中，由於在C之電源斷開序列期間內，於顯示面板1僅進行白顯示，故而驅動簡單，可縮小電路規模。再者，於圖11中，雖在C之電源斷開序列期間內設為「白」顯示，但亦可設為「黑」顯示。
再者，於本實施例中，亦可複數次寫入圖像信號電壓而並非進行1次寫入。又，於圖11中，期間A係快門電壓線(Sht)為低電壓之情形時之動作時序，期間B係快門電壓線(Sht)為高電壓之情形時之動作時序。
[實施例8]
圖12係本發明之實施例8之可動快門方式之圖像顯示裝置的像素電路之動作之時序圖。
如圖12所示，本實施例係如下者，即，於期間C之電源斷開序列期間內之C1之運行期間，如通常般點亮背光源2之光源(下述圖13B之42)，於在顯示面板進行黑色之運行顯示後之期間C2，進行上述實施例6所示之電源斷開動作。
再者，於期間C2，亦可進行上述實施例4、5所示之電源斷開動作。又，於C1之運行期間，亦可進行其他顏色(例如白色)運行顯示，於在顯示面板1進行其他顏色(例如白色)運行顯示之情形時，為了不顯眼，較佳為不點亮背光源2之光源(下述圖13B之42)。
又，由於陷在快門電極107或控制電極(106、108)之表面之絕緣層之較深之能階的電荷放電會耗費時間，故而較佳為進行複數次運行顯示。於此情形時，較佳為於對快門電壓線(Sht)施加有H位準之驅動電壓之狀態與供給有L位準之驅動電壓之狀態之兩者下進行運行顯示。
又，於圖12中，期間A係快門電壓線(Sht)為低電壓之情形時之動作時序，期間B係快門電壓線(Sht)為高電壓之情形時之動作時序。
[實施例9]
圖13A係表示本發明之實施例9之可動快門方式之圖像顯示裝置之各像素之電路構成的電路圖。
如圖13A所示，於本實施例中，各種配線16包括正電壓線(Hgh)、負電壓線(Low)、快門電壓線(Sht)、及更新線(Upd)。
本實施例之像素電路由CMOS(Complementary Metal Oxide Semiconductor，互補金氧半導體)電路構成，且包含連接於供給VDD之電壓之正電壓線(Hgh)與供給GND之電壓之負電壓線(Low)之間之p型MOS電晶體(202、204)、及n型MOS電晶體(203、205)。
於各像素11中設置有影像線(Vdt)，影像線(Vdt)與信號儲存電容(以下稱為保持電容)206係藉由包含n型MOS電晶體之掃描開關(本案發明之輸入電晶體)200而連接。
保持電容206進而與包含n型MOS電晶體之信號傳輸開關(本案發明之傳輸電晶體)201之源極(或汲極)連接，信號傳輸開關201之汲極(或源極)連接於p型MOS電晶體202與n型MOS電晶體203之閘極。再者，保持電容206之另一端連接於負電壓線(Low)，信號傳輸開關201之閘極連接於更新線(Upd)。
又，p型MOS電晶體202與n型MOS電晶體203之閘極連接於MEMS快門210之一控制電極208，p型MOS電晶體204與n型MOS電晶體205之閘極連接於MEMS快門210之另一控制電極209。快門電極207連接於快門電壓線(Sht)。
其次，使用圖14，對本實施例之可動快門方式之圖像顯示裝置之動作進行說明。圖14係本發明之實施例9之可動快門方式之圖像顯示裝置的像素電路之動作時序圖。
於圖14中，在期間A，供給至快門電壓線(Sht)之電壓為0V，在期間B，供給至快門電壓線(Sht)之電壓為高電壓(例如25V)。此對應 於機械快門210之驅動電壓之反轉(極性反轉)動作。
首先，對本實施例之可動快門方式之圖像顯示裝置之(極性反轉：快門=低電壓)時的像素電路之動作進行說明。
首先，依序對掃描線(Sel~Seln)供給掃描線，而對保持電容206寫入圖像信號。
其次，正電壓線(Hgh)之電壓自高電壓(例如25V)變為0V之電壓。
繼而，藉由使更新線(Upd)上之傳輸控制信號成為H位準，從而信號傳輸開關201接通，而進行對包含p型MOS電晶體(202、204)與n型MOS電晶體(203、205)之SRAM(Static Ramdom Access Memory，靜態隨機存取記憶體)電路之信號輸入。
繼而，藉由正電壓線(Hgh)之電源電壓上升至Vlatch之電壓，而將圖像信號鎖存於SRAM電路。
其後，藉由正電壓線(Hgh)之電壓上升至高電壓(例如25V)，而進行快門電極207之驅動，起初與控制電極(208、209)中之任一者接觸之快門電極207朝向任一控制電極(208、209)移動。
期間B之供給至快門電壓線(Sht)之電壓為高電壓(例如25V)之(極性：快門=高電壓)時的動作係快門電壓線(Sht)上之驅動電壓之高低相反，藉此快門電極207之動作不同，但基本之動作原理相同。
於本實施例之像素電路(如圖13A所示之像素電路)中，若對正電壓線(Hgh)與負電壓線(Low)供給相同電位之電壓(Voff)，則輸入至控制電極208與控制電極209之電壓收斂於(Voff±Vth)(Vth為p型MOS電晶體及n型MOS電晶體之閾值電壓)之電壓。由此，亦可不如上述實施例般進行複雜之電源斷開動作。
[實施例10]
本實施例係如下者，即，於圖13A所示之像素電路中，如圖14所 示般於期間C之電源斷開序列期間，將供給至快門電壓線(Sht)、正電壓線(Hgh)、及負電壓線(Low)之驅動電壓設為L位準之驅動電壓(例如GND之接地電壓)，總括地對掃描線(Sel1~Seln)供給掃描電壓，且對所有影像線(Vdt1~Vdtn)供給H位準之圖像信號電壓後，供給L位準之圖像信號電壓，於D時間點斷開電源。再者，亦可代替總括地對掃描線(Sel1~Seln)供給掃描電壓，而依序對掃描線(Sel1~Seln)供給掃描電壓。
若如本實施例般於電源斷開序列期間內，對所有像素電路寫入一次H位準之圖像信號電壓後，寫入L位準之圖像信號電壓，則可對控制電極208與控制電極209之各者輸入L位準之驅動電壓，故而可將控制電極208與控制電極209之各者之電壓值設為更接近之電壓值。
以下，列舉圖13A所示之像素電路為例，對可動快門方式之圖像顯示裝置之像素部之構成進行說明。
圖13B係表示本發明之實施例9之可動快門方式之圖像顯示裝置之像素部之剖面構造的剖面圖。
如圖13B所示，於玻璃基板39上設置多晶矽薄膜電晶體，該多晶矽薄膜電晶體包含多晶矽薄膜31、摻雜有高濃度n型雜質之多晶矽薄膜(30、32)、閘極絕緣膜33、含有高熔點金屬之閘極電極35、源極電極37、及汲極電極36。
進而，於玻璃基板39上，隔著絕緣保護膜34而於與源極電極37、汲極電極36相同之Al配線層形成有快門電壓線(Sht)等配線16、及汲極電極40(圖13所示之n型MOS電晶體205之汲極電極)，該等由包含氮化矽(silicon nitride)及有機材料之多層膜之保護膜38覆蓋。
於保護膜38上設置有機械快門，該機械快門包含快門電極20、及控制電極(21、22)之2個控制電極，快門電極20、汲極電極36及汲極電極40分別經由接觸孔而連接於快門電壓線(Sht)、控制電極22、及 控制電極21。又，為了防止該等快門電極20與兩個控制電極(21、22)相互接觸時短路，而於表面形成有絕緣膜。
此處，由於快門電極20係由根據輸入至快門電極20之電壓與輸入至控制電極21及控制電極22之電壓之相對關係的電場控制其位置，故而於圖4中亦使用虛線揭示有其可動範圍。
又，雖於圖3中未記載，但設置於像素11內之其他電晶體亦同樣地包含多晶矽薄膜電晶體。該等多晶矽薄膜電晶體可使用公知之準分子雷射退火製程等形成。
於相對於快門電極20與玻璃基板39為相反側設置有導光板47，該導光板47具有包含R(紅)G(綠)B(藍)之3色之獨立LED光源的光源42。再者，光源42與導光板47構成背光源。
於導光板47之兩面設置有反射膜(46、48)，進而於反射膜48上設置有黑色膜49。反射膜(46、48)係Ag或Al等金屬膜，黑色膜49可藉由使碳黑、鈦黑等顏料粒子適當地分散於金屬氧化膜或聚醯亞胺樹脂等而形成。
此處，構成為於反射膜48及黑色膜49中如圖4所示般在與快門電極20對應之位置設置有開口，自光源42射出並沿著導光板47傳播之光41之一部分自該開口射出。因此，可電性控制快門電極107之位置而進行圖像顯示。又，黑色膜49係為了防止外界光之反射而設置者。
[實施例11]
圖15係用以說明於本發明之實施例11之可動快門方式之圖像顯示裝置中對影像線(Vdt)供給電壓之圖。
上述圖8~圖12、圖14、及下述圖24~圖26所示之各實施例係於電源斷開序列期間內對影像線(Vdt)供給H位準或L位準之圖像信號電壓。
本實施例係如下者，即，如圖15所示，於各影像線(Vdt)連接構 成開關元件之n型MOS電晶體300，於電源斷開序列期間，根據自影像線驅動電路14輸出之控制信號301，將n型MOS電晶體300設為接通，自電壓源對各影像線(Vdt)供給任意電壓112。
再者，於影像線驅動電路14內亦可配置構成開關元件之n型MOS電晶體300、及供給任意電壓112之電壓源。
[實施例12]
圖16係用以說明於本發明之實施例12之可動快門方式之圖像顯示裝置中對影像線(Vdt)供給電壓之圖。
上述圖8~圖12、圖14、及下述圖24~圖26所示之各實施例係於電源斷開序列期間內對影像線(Vdt)供給H位準或L位準之圖像信號電壓。
本實施例係如下者，即，如圖16所示，各影像線(Vdt)經由高電阻之電阻元件302而連接於電壓源，於電源斷開序列期間，自電壓源對各影像線(Vdt)供給任意電壓112。
高電阻之電阻元件302只要為1MΩ左右之電阻值即可，只要可於不對影像線(Vdt)之輸入引起誤動作之範圍內，於電源斷開序列期間時長時間地對影像線(Vdt)供給任意電壓112即可。
再者，於影像線驅動電路14內亦可配置高電阻之電阻元件302、及供給任意電壓112之電壓源。
[實施例13]
圖17係用以說明本發明之實施例13之可動快門方式之圖像顯示裝置中的影像線(Vdt)之構成之圖。
於上述圖14所示之實施例10中，於快門電壓線(Sht)上之H位準或L位準之驅動電壓為供給至負電壓線(Low)之電壓與供給至正電壓線(Hgh)之電壓之間之電壓之情形時，較佳為如圖17所示般於快門電壓線(Sht)與負電壓線(Low)之間配置n型MOS電晶體303，且將其閘極連 接於負電壓源(Low)信號，於快門電壓線(Sht)與正電壓線(Hgh)之間配置p型MOS電晶體304，且將其閘極連接於正電壓線(Hgh)。
若如此，則可兼用電源斷開序列期間所使用之對快門電壓線(Sht)、負電壓線(Low)、及正電壓線(Hgh)供給相同電位之電壓之電路、及對於TFT(thin film transistor，薄膜電晶體)製造步驟中產生之靜電之保護電路。
[實施例14]
圖18係表示本發明之實施例14之可動快門方式之圖像顯示裝置之概略構成的方塊圖。
若如圖18所示般自外部之CPU8等輸入電源斷開信號9，則可於系統控制器5中構築各種電源斷開動作。
[實施例15]
圖19至圖26係向MEMS快門之輸入數為2個之情形時之實施例。於此情形時，亦只要於使2個信號為相同電位後斷開電源即可。
圖19係表示本發明之實施例15之顯示面板1之概略構成的方塊圖。
如圖19所示，本實施例之顯示面板1係配置負電壓線17代替各種配線16，在此方面與圖2所示之顯示面板1不同。
即，於本實施例中，對配置成矩陣狀之像素11輸入影像線(Vdt)、掃描線(Sel)、及負電壓線17。又，掃描線(Sel)連接於掃描線驅動電路15，影像線(Vdt)與負電壓線17被輸入至影像線驅動電路14。
圖20係表示圖19所示之各像素11之電路構成之電路圖。
如圖20所示，於各像素11中，影像線(Vdt)與信號儲存電容(以下稱為保持電容)401係藉由掃描開關400而連接。保持電容401之另一端連接於負電壓線17。
各像素11包含MEMS快門404，快門電極403連接於負電壓線17，控制電極402連接於掃描開關400與保持電容401之連接點。
圖21係表示本發明之實施例15之可動快門方式之圖像顯示裝置之概略構成的圖，且係於對MEMS快門之輸入數為2個之情形時對應於上述實施例1之實施例。如圖21所示，於本實施例中，將快門電極403、控制電極402之各者經由開關元件406連接於GND之接地電壓405。
於本實施例中，在斷開電源時，將開關元件406設為接通，而使快門電極403與控制電極402為相同電位。
藉此，於本實施例中，在電源斷開時，所有像素11之快門電極403成為中間位置，從而可防止因外界光之反射而導致觀察到最後顯示之圖像之現象。
[實施例16]
圖22係表示本發明之實施例16之可動快門方式之圖像顯示裝置之概略構成的圖，且係對MEMS快門之輸入數為2個且對應於上述實施例2之實施例。如圖22所示，於本實施例中，將開關元件406連接於快門電極403與控制電極402之間。
於本實施例中，在斷開電源時，將開關元件406設為接通，從而使快門電極403與控制電極402短路而成為相同電位。
藉此，於本實施例中，在電源斷開時，所有像素11之快門電極403亦成為中間位置，從而可防止因外界光之反射而導致觀察到最後顯示之圖像之現象。
[實施例17]
圖23係表示本發明之實施例17之可動快門方式之圖像顯示裝置之概略構成的圖，且係對MEMS快門之輸入數為2個且對應於上述實施例3之實施例。如圖23所示，於本實施例中，將快門電極403、及控 制電極402之各者經由開關元件406連接於任意電壓(例如VDD之電源電壓、或GND之接地電壓與VDD之電源電壓之間之任意電壓)407。
於本實施例中，在斷開電源時，將開關元件406設為接通，而使快門電極403與控制電極402為相同電位。
藉此，於本實施例中，在電源斷開時，所有像素11之快門電極403亦成為中間位置，從而可防止因外界光之反射而導致觀察到最後顯示之圖像之現象。
再者，於上述實施例中，開關元件406可包括n型MOS電晶體或p型MOS電晶體。
[實施例18]
本實施例係如下者，即，對MEMS快門之輸入數為2個，且藉由像素電路之驅動方法使快門電極403、與控制電極402為相同電位。
圖24係本發明之實施例18之可動快門方式之圖像顯示裝置的像素電路之動作之時序圖。
如圖24所示，於本實施例中，在期間C之電源斷開序列期間，不點亮背光源2之光源(圖13B之42)，對所有影像線(Vdt1~Vdtn)供給L位準之圖像信號電壓，且依序對掃描線(Sel1~Seln)供給掃描電壓，進行1次圖像信號電壓之寫入，且對控制電極402輸入L位準(例如GND之接地電壓)之電壓後，於D時間點斷開電源。亦可代替依序對掃描線(Sel1~Seln)供給掃描電壓，而總括地對掃描線(Sel1~Seln)供給掃描電壓。
於此情形時，由於亦對快門電極403輸入L位準(例如GND之接地電壓)之電壓，故而可使快門電極403與控制電極402為相同電位。
圖24之期間A係對在顯示面板1顯示圖像之通常之情形進行圖示者。如圖24所示，於對MEMS快門之輸入數為2個之情形時，於在顯示面板1顯示圖像之通常之期間，點亮背光源2之光源(圖13B之42)， 對影像線(Vdt1~Vdtn)依序供給H位準或L位準之圖像信號電壓，且對掃描線(Sel1~Seln)依序供給掃描電壓，而進行圖像信號電壓之寫入。
由該圖24可知：於對MEMS快門之輸入數為2個之情形時，相較於對MEMS快門之輸入數為3個之情形，像素電路構成、驅動方法簡單。
[實施例19]
以下，作為本發明之實施例19，說明如下情況，即，聚集於快門電極、及1個或2個控制電極之電荷伴隨著複數次寫入而逐漸飽和。
圖25表示如下情況，即，於上述實施例18中，在電源斷開序列期間內複數次輸入L位準之圖像信號電壓，藉此聚集於快門電極403與控制電極402之電荷逐漸飽和。
若電荷向快門電極403與控制電極402之表面之絕緣膜的陷阱能階較深，則該電荷脫離必需較長之時間。由此，若僅進行1次寫入，則電荷不會完全脫離，故而較佳為進行複數次寫入。
[實施例20]
以下，作為本發明之實施例20，說明如下情況，即，於在任意之像素A與像素B中聚集於快門電極、及1個或2個控制電極之電荷之電荷量不同之情形時，藉由反覆寫入H位準之圖像信號電壓、及L位準之圖像信號電壓，而使2個像素之電荷量收斂於中間值。
圖26表示如下情況，即，於上述實施例18中，藉由反覆寫入H位準之圖像信號電壓、及L位準之圖像信號電壓，而使2個像素之電荷量收斂於中間值。
一般而言，向絕緣膜之電荷係陷阱能階越深則電荷脫離必需越長之時間。認為更多之電荷聚集係指陷入相應深之能階，若電荷量為2倍，則完全脫離必需2倍以上之時間。
由此，認為若如圖26所示般藉由重複進行H位準之圖像信號電壓下之充電、與L位準之圖像信號電壓下之放電而收斂於中間之電荷量，則收斂前所需之時間短於電荷量大時至電荷完全脫離為止所需之時間。該情況於圖8~圖12、圖14所示之實施例中亦相同。
以上，基於上述實施例對由本發明者所完成之發明進行了具體說明，但本發明並不限定於上述實施例，當然可在不脫離其主旨之範圍內進行各種變更。
106、108‧‧‧控制電極
107‧‧‧快門電極
109‧‧‧MEMS快門
110‧‧‧接地電壓
111‧‧‧開關元件

Claims (34)

  1. 一種顯示裝置，其特徵在於：包含分別具有機械快門之複數個像素，上述機械快門包含快門電極、以及相對於上述快門電極成對地設置之第1及第2控制電極，該顯示裝置係電性控制上述快門電極之位置而進行圖像顯示；且該顯示裝置包含開關元件，於將電源設為斷開時，將上述開關元件設為接通，於將基準電壓輸入至上述快門電極、上述第1控制電極、及上述第2控制電極後，將電源設為斷開。
  2. 如請求項1之顯示裝置，其中上述基準電壓為接地電壓。
  3. 如請求項1之顯示裝置，其中上述基準電壓為電位高於接地電壓之電源電壓。
  4. 如請求項1之顯示裝置，其中上述基準電壓為接地電壓與電位高於接地電壓之電源電壓之間之任意電壓。
  5. 一種顯示裝置，其特徵在於：包含分別具有機械快門之複數個像素，上述機械快門包含快門電極、以及相對於上述快門電極成對地設置之第1及第2控制電極，該顯示裝置係電性控制上述快門電極之位置而進行圖像顯示；且該顯示裝置包含開關元件，於將電源設為斷開時，將上述開關元件設為接通，使上述快門電極、上述第1控制電極、及上述第2控制電極短路後，將電 源設為斷開。
  6. 一種顯示裝置，其特徵在於：包含顯示面板、及背光源，上述顯示面板包含分別具有機械快門之複數個像素，上述機械快門包含快門電極、以及相對於上述快門電極成對地設置之第1及第2控制電極，該顯示裝置係電性控制上述快門電極之位置而進行圖像顯示；且上述各像素具有電性控制上述機械快門之位置之像素電路，於將電源設為斷開之電源斷開序列期間內，將上述背光源設為斷開，於將基準電壓輸入至所有像素之上述快門電極、上述第1控制電極、及上述第2控制電極後，將電源設為斷開。
  7. 如請求項6之顯示裝置，其中於上述電源斷開序列期間內，執行複數次將基準電壓輸入至所有像素之上述快門電極、上述第1控制電極、及上述第2控制電極之處理。
  8. 如請求項7之顯示裝置，其中於在上述電源斷開序列期間內執行複數次將基準電壓輸入至所有像素之上述快門電極、上述第1控制電極、及上述第2控制電極之處理時，使上述基準電壓之電壓值不同。
  9. 如請求項6之顯示裝置，其包括：複數條影像線，其對上述各像素輸入圖像信號電壓；複數條掃描線，其對上述各像素輸入掃描電壓；第1電源線，其供給第1電源電壓；第2電源線，其供給第2電源電壓；快門電壓線，其供給快門控制電壓；預充電線，其供給重設電壓；及 控制線，其供給控制電壓；且上述像素電路包含：輸入電晶體，其係電流端子之一端連接於上述複數條影像線中之對應之影像線，閘極連接於上述複數條掃描線中之對應之掃描線；保持電容，其係另一端連接於上述快門電壓線並且一端連接於上述輸入電晶體之電流端子之另一端，且保持由上述輸入電晶體取得之電壓；第2導電型之第1電晶體，其係閘極連接於上述預充電線，電流端子之一端連接於上述第2電源線，並且電流端子之另一端連接於上述第1控制電極；及第1導電型之第2電晶體，其係對閘極輸入由上述保持電容所保持之電壓，電流端子之一端連接於上述第1電源線，並且電流端子之另一端連接於上述第1控制電極；且上述第2控制電極連接於上述控制線，上述快門電極連接於上述快門電壓線，於將電源設為斷開之電源斷開序列期間內之第1期間，將上述背光源設為斷開，將低位準之驅動電壓供給至上述第1電源線、上述第2電源線、上述快門電壓線、上述預充電線、及上述控制線，並且將高位準之圖像信號電壓供給至上述所有影像線，將掃描電壓供給至上述複數條掃描線，且將低位準之驅動電壓供給至所有像素之上述第1控制電極及上述第2控制電極後，將電源設為斷開。
  10. 如請求項6之顯示裝置，其包括：複數條影像線，其對上述各像素輸入圖像信號電壓；複數條掃描線，其對上述各像素輸入掃描電壓；第1電源線，其供給第1電源電壓； 第2電源線，其供給第2電源電壓；快門電壓線，其供給快門控制電壓；預充電線，其供給重設電壓；及控制線，其供給控制電壓；且上述像素電路包含：輸入電晶體，其係電流端子之一端連接於上述複數條影像線中之對應之影像線，閘極連接於上述複數條掃描線中之對應之掃描線；保持電容，其係另一端連接於上述快門電壓線並且一端連接於上述輸入電晶體之電流端子之另一端，且保持由上述輸入電晶體取得之電壓；第2導電型之第1電晶體，其係閘極連接於上述預充電線，電流端子之一端連接於上述第2電源線，並且電流端子之另一端連接於上述第1控制電極；及第1導電型之第2電晶體，其係對閘極輸入由上述保持電容所保持之電壓，電流端子之一端連接於上述第1電源線，並且電流端子之另一端連接於上述第1控制電極；且上述第2控制電極連接於上述控制線，上述快門電極連接於上述快門電壓線，於將電源設為斷開之電源斷開序列期間內之第1期間，將上述背光源設為斷開，將低位準之驅動電壓供給至上述快門電壓線，將上述顯示面板之通常動作時之驅動電壓供給至上述第1電源線、上述第2電源線、上述快門電壓線、上述預充電線、及上述控制線，並且將高位準之圖像信號電壓供給至上述所有影像線，將掃描電壓供給至上述所有掃描線，且將低位準之驅動電壓供給至所有像素之上述第1控制電極及上述第2控制電極後，將電源設為斷開。
  11. 如請求項6之顯示裝置，其包括：複數條影像線，其對上述各像素輸入圖像信號電壓；複數條掃描線，其對上述各像素輸入掃描電壓；第1電源線，其供給第1電源電壓；第2電源線，其供給第2電源電壓；快門電壓線，其供給快門控制電壓；預充電線，其供給重設電壓；及控制線，其供給控制電壓；且上述像素電路包含：輸入電晶體，其係電流端子之一端連接於上述複數條影像線中之對應之影像線，閘極連接於上述複數條掃描線中之對應之掃描線；保持電容，其係另一端連接於上述快門電壓線並且一端連接於上述輸入電晶體之電流端子之另一端，且保持由上述輸入電晶體取得之電壓；第2導電型之第1電晶體，其係閘極連接於上述預充電線，電流端子之一端連接於上述第2電源線，並且電流端子之另一端連接於上述第1控制電極；及第1導電型之第2電晶體，其係對閘極輸入由上述保持電容所保持之電壓，電流端子之一端連接於上述第1電源線，並且電流端子之另一端連接於上述第1控制電極；且上述第2控制電極連接於上述控制線，上述快門電極連接於上述快門電壓線，於將電源設為斷開之電源斷開序列期間內之第1期間，將上述背光源設為斷開，將上述顯示面板之通常動作時之驅動電壓供給至上述快門電壓線、上述第1電源線、上述第2電源線、上述快門電壓線、上述預充電線、及上述控制線，並且將「黑」或 「白」之圖像信號電壓供給至上述所有影像線，將掃描電壓供給至上述所有掃描線，而將「黑」或「白」之圖像寫入至上述各像素，於緊接著上述第1期間之第2期間，將上述背光源設為斷開，將上述顯示面板之通常動作時之驅動電壓供給至上述快門電壓線、上述第1電源線、上述第2電源線、上述快門電壓線、上述預充電線、及上述控制線，並且將「白」或「黑」之圖像信號電壓供給至上述所有影像線，將掃描電壓供給至上述所有掃描線，而將「白」或「黑」之圖像寫入至上述各像素後，將電源設為斷開。
  12. 如請求項9或10之顯示裝置，其中於上述電源斷開序列期間內之上述第1期間之前，將上述背光源設為接通，將上述顯示面板之通常動作時之驅動電壓供給至上述第1電源線、上述第2電源線、上述快門電壓線、上述預充電線、及上述控制線，並且將「黑」之圖像信號電壓供給至上述所有影像線，將掃描電壓供給至上述所有掃描線，而進行於上述顯示面板顯示「黑」之運行顯示。
  13. 如請求項9或10之顯示裝置，其中於上述電源斷開序列期間內之上述第1期間之前，將上述背光源設為斷開，將上述顯示面板之通常動作時之驅動電壓供給至上述第1電源線、上述第2電源線、上述快門電壓線、上述預充電線、及上述控制線，並且將「除黑色以外之顏色」之圖像信號電壓供給至上述所有影像線，將掃描電壓供給至上述所有掃描線，而進行於上述顯示面板顯示「除黑色以外之顏色」之運行顯示。
  14. 如請求項12或13之顯示裝置，其中上述運行顯示係執行複數次。
  15. 如請求項12或13之顯示裝置，其中上述運行顯示係於對上述快 門電壓線供給有低位準之驅動電壓之狀態、及對上述快門電壓線供給有電位高於低位準之驅動電壓之高驅動電壓之狀態下，執行複數次。
  16. 如請求項9至11中任一項之顯示裝置，其包含：級聯閘極電壓線，其供給級聯閘極電壓；第2導電型之第3電晶體，其連接於上述第1電晶體與上述第1控制電極之間，且閘極連接於上述級聯閘極電壓線；及第1導電型之第4電晶體，其連接於上述第2電晶體與上述第1控制電極之間，且閘極連接於上述級聯閘極電壓線；並且對上述第3電晶體及上述第4電晶體之閘極施加特定之電壓。
  17. 如請求項6之顯示裝置，其包括：複數條影像線，其對上述各像素輸入圖像信號電壓；複數條掃描線，其對上述各像素輸入掃描電壓；第1電源線，其供給第1電源電壓；第2電源線，其供給第2電源電壓；及快門電壓線，其供給快門控制電壓；且上述像素電路包含：輸入電晶體，其係電流端子之一端連接於上述複數條影像線中之對應之影像線，閘極連接於上述複數條掃描線中之對應之掃描線；保持電容，其係另一端連接於上述第1電源線，並且一端連接於上述輸入電晶體之電流端子之另一端，且保持由上述輸入電晶體取得之電壓；第2導電型之第1電晶體，其係對閘極輸入由上述保持電容所保持之電壓，電流端子之一端連接於上述第2電源線，並且電流端子之另一端連接於上述第2控制電極；第2導電型之第2電晶體，其係閘極連接於上述第2控制電極， 電流端子之一端連接於上述第2電源線，並且電流端子之另一端連接於上述第1控制電極；第1導電型之第3電晶體，其係對閘極輸入由上述保持電容所保持之電壓，電流端子之一端連接於上述第1電源線，並且電流端子之另一端連接於上述第2控制電極；及第1導電型之第4電晶體，其係閘極連接於上述第2控制電極，電流端子之一端連接於上述第1電源線，並且電流端子之另一端連接於上述第1控制電極；且上述快門電極連接於上述快門電壓線，於將電源設為斷開之電源斷開序列期間內，將上述背光源設為斷開，將相同之驅動電壓供給至上述第1電源線與上述第2電源線後，將電源設為斷開。
  18. 如請求項6之顯示裝置，其包括：複數條影像線，其對上述各像素輸入圖像信號電壓；複數條掃描線，其對上述各像素輸入掃描電壓；第1電源線，其供給第1電源電壓；第2電源線，其供給第2電源電壓；及快門電壓線，其供給快門控制電壓；且上述像素電路包含：輸入電晶體，其係電流端子之一端連接於上述複數條影像線中之對應之影像線，閘極連接於上述複數條掃描線中之對應之掃描線；保持電容，其係另一端連接於上述第1電源線，並且一端連接於上述輸入電晶體之電流端子之另一端，且保持由上述輸入電晶體取得之電壓；第2導電型之第1電晶體，其係對閘極輸入由上述保持電容所保持之電壓，電流端子之一端連接於上述第2電源線，並且電流 端子之另一端連接於上述第2控制電極；第2導電型之第2電晶體，其係閘極連接於上述第2控制電極，電流端子之一端連接於上述第2電源線，並且電流端子之另一端連接於上述第1控制電極；第1導電型之第3電晶體，其係對閘極輸入由上述保持電容所保持之電壓，電流端子之一端連接於上述第1電源線，並且電流端子之另一端連接於上述第2控制電極；及第1導電型之第4電晶體，其係閘極連接於上述第2控制電極，電流端子之一端連接於上述第1電源線，並且電流端子之另一端連接於上述第1控制電極；且上述快門電極連接於上述快門電壓線，於將電源設為斷開之電源斷開序列期間內之第1期間，將上述背光源設為斷開，將低位準之驅動電壓供給至上述第1電源線、上述第2電源線、及上述快門電壓線，並且將「黑」或「白」之圖像信號電壓供給至上述所有影像線，將掃描電壓供給至上述所有掃描線，而將「黑」或「白」之圖像寫入至上述各像素，於緊接著上述第1期間之第2期間，將上述背光源設為斷開，將低位準之驅動電壓供給至上述第1電源線、上述第2電源線、及上述快門電壓線，並且將「白」或「黑」之圖像信號電壓供給至上述所有影像線，將掃描電壓供給至上述所有掃描線，而將「白」或「黑」之圖像寫入至上述各像素後，將電源設為斷開。
  19. 如請求項17或18之顯示裝置，其包含傳輸電晶體，該傳輸電晶體係對閘極輸入傳輸控制信號，電流端子之另一端連接於上述保持電容之一端，並且電流端子之一端連接於上述第1控制電極。
  20. 如請求項17之顯示裝置，其包含：第2導電型之第5電晶體，其連接於上述第2電源線與上述快門電壓線之間，且閘極連接於上述第2電源線；及第1導電型之第6電晶體，其連接於上述第1電源線與上述快門電壓線之間，且閘極連接於上述第1電源線。
  21. 如請求項20之顯示裝置，其包含連接上述第1電源線、上述第2電源線、及上述快門電壓線之影像線驅動電路，且上述第5電晶體與上述第6電晶體係設置於上述影像線驅動電路內。
  22. 一種顯示裝置，其特徵在於：包含分別具有機械快門之複數個像素，上述機械快門包含快門電極、及相對於上述快門電極設置之控制電極，該顯示裝置係電性控制上述快門電極之位置而進行圖像顯示；且該顯示裝置包含開關元件，於將電源設為斷開時，將上述開關元件設為接通，將基準電壓輸入至上述快門電極與上述控制電極後，將電源設為斷開。
  23. 如請求項22之顯示裝置，其中上述基準電壓為接地電壓。
  24. 如請求項22之顯示裝置，其中上述基準電壓為電位高於接地電壓之電源電壓。
  25. 如請求項22之顯示裝置，其中上述基準電壓為接地電壓與電位高於接地電壓之電源電壓之間之任意電壓。
  26. 一種顯示裝置，其特徵在於：包含分別具有機械快門之複數個像素，上述機械快門包含快門電極、及相對於上述快門電極設置之 控制電極，該顯示裝置係電性控制上述快門電極之位置而進行圖像顯示；且該顯示裝置包含開關元件，於將電源設為斷開時，將上述開關元件設為接通，使上述快門電極與上述控制電極短路後，將電源設為斷開。
  27. 一種顯示裝置，其特徵在於：包含顯示面板、及背光源，上述顯示面板包含分別具有機械快門之複數個像素，上述機械快門包含快門電極、及相對於上述快門電極設置之控制電極，該顯示裝置係電性控制上述快門電極之位置而進行圖像顯示；且上述各像素包含電性控制上述機械快門之位置之像素電路，於將電源設為斷開之電源斷開序列期間內之第1期間，將上述背光源設為斷開，將基準電壓輸入至所有像素之上述快門電極、及上述控制電極後，將電源設為斷開。
  28. 如請求項27之顯示裝置，其中於上述電源斷開序列期間，執行複數次將基準電壓輸入至所有像素之上述快門電極、及上述控制電極之處理。
  29. 如請求項28之顯示裝置，其中於在上述電源斷開序列期間內執行複數次將基準電壓輸入至所有像素之上述快門電極、及上述控制電極之處理時，使上述基準電壓之電壓值不同。
  30. 如請求項27之顯示裝置，其包括：複數條影像線，其對上述各像素輸入圖像信號電壓；複數條掃描線，其對上述各像素輸入掃描電壓；及 電源線，其供給電源電壓；且上述像素電路包含：輸入電晶體，其係電流端子之一端連接於上述複數條影像線中之對應之影像線，閘極連接於上述複數條掃描線中之對應之掃描線；及保持電容，其係另一端連接於上述電源線，並且一端連接於上述輸入電晶體之電流端子之另一端，且保持由上述輸入電晶體取得之電壓；且上述控制電極連接於上述保持電容之一端，上述快門電極連接於上述保持電容之另一端，於將電源設為斷開之電源斷開序列期間，將上述背光源設為斷開，將低位準之圖像信號電壓供給至上述所有影像線，將掃描電壓供給至上述複數條掃描線，並將低位準之驅動電壓供給至所有像素之上述快門電極、及上述控制電極後，將電源設為斷開。
  31. 如請求項9、10、11、18、及30中任一項之顯示裝置，其包含開關元件，該開關元件係連接於上述影像線與供給特定之圖像信號電壓之電壓源之間，且上述開關元件於上述電源斷開序列期間內接通，而將特定之圖像信號電壓供給至上述影像線。
  32. 如請求項31之顯示裝置，其包含連接上述影像線之影像線驅動電路，且上述開關元件係設置於上述影像線驅動電路內。
  33. 如請求項9、10、11、18、及30中任一項之顯示裝置，其包含電阻元件，該電阻元件係連接於上述影像線與供給特定之圖像信號電壓之電壓源之間。
  34. 如請求項33之顯示裝置，其包含連接上述影像線之影像線驅動 電路，且上述電阻元件係設置於上述影像線驅動電路內。
TW103102801A 2013-01-24 2014-01-24 顯示裝置 TW201435841A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013011022A JP2014142491A (ja) 2013-01-24 2013-01-24 表示装置

Publications (1)

Publication Number Publication Date
TW201435841A true TW201435841A (zh) 2014-09-16

Family

ID=50159508

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103102801A TW201435841A (zh) 2013-01-24 2014-01-24 顯示裝置

Country Status (3)

Country Link
JP (1) JP2014142491A (zh)
TW (1) TW201435841A (zh)
WO (1) WO2014116837A2 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014186116A (ja) * 2013-03-22 2014-10-02 Pixtronix Inc 表示装置
JP6576494B2 (ja) * 2018-02-20 2019-09-18 国立大学法人大阪大学 長鎖アルキルエーテル化フラーレン誘導体およびその製造方法、並びにそれを用いた樹脂組成物

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004063801A1 (ja) * 2003-01-08 2004-07-29 Toshiba Matsushita Display Technology Co., Ltd. 液晶表示装置
US7358944B2 (en) * 2004-04-16 2008-04-15 Chunghwa Picture Tubes, Ltd. Method and system for reducing residual image effect of liquid crystal display after turned off
ES2507498T3 (es) * 2005-02-23 2014-10-15 Pixtronix, Inc. Procedimientos y aparatos para accionar visualizaciones
JP2008170995A (ja) * 2007-01-06 2008-07-24 Samsung Electronics Co Ltd 液晶表示装置及び液晶表示装置の残像除去方法
JP5090795B2 (ja) * 2007-06-05 2012-12-05 株式会社ジャパンディスプレイイースト 表示装置

Also Published As

Publication number Publication date
WO2014116837A2 (en) 2014-07-31
WO2014116837A3 (en) 2014-10-09
JP2014142491A (ja) 2014-08-07

Similar Documents

Publication Publication Date Title
US9235047B2 (en) MEMS display pixel control circuits and methods
US9030403B2 (en) Pixel circuits and methods for displaying an image on a display device
US8902205B2 (en) Latching circuits for MEMS display devices
US20110122324A1 (en) Display apparatus, method of driving the display device, and electronic device
US20160104409A1 (en) Display apparatus and method of controlling the same
CN103038811A (zh) 显示装置
CN104409050A (zh) Oled像素电路及其驱动方法、显示面板及显示装置
US9235999B2 (en) Pixel circuits and methods for displaying an image on a display device
US20150295568A1 (en) Latch circuit and display device
TW201443856A (zh) 顯示裝置
TW201435841A (zh) 顯示裝置
TW201447855A (zh) 顯示裝置
WO2018230452A1 (ja) 液晶表示装置およびその駆動方法
TWI396169B (zh) 液晶顯示裝置及電子裝置
CN107331354B (zh) 电泳显示面板及其驱动方法和显示装置
CN204288765U (zh) Oled像素电路、显示面板及显示装置
CN117280404A (zh) 发光控制电路及其控制方法、栅极驱动电路及其控制方法