KR101588850B1

KR101588850B1 - 표시장치

Info

Publication number: KR101588850B1
Application number: KR1020080121885A
Authority: KR
Inventors: 신경주; 채종철; 김은주
Original assignee: 삼성디스플레이 주식회사
Priority date: 2008-12-03
Filing date: 2008-12-03
Publication date: 2016-01-27
Also published as: US9274332B2; KR20100063384A; US9449562B2; US8749592B2; US20140285412A1; US20160140914A1; US20100134390A1

Abstract

표시장치에서, 각 화소는 스위칭 소자, 마이크로 전자기계 소자, 및 계조 제어 소자를 포함한다. 스위칭 소자는 대응하는 게이트 라인과 대응하는 데이터 라인에 연결되고, 게이트 신호에 응답하여 대응하는 데이터 신호를 출력한다. 마이크로 전자기계 소자는 스위칭 소자의 출력 전극에 연결되고, 대응하는 데이터 신호에 따라서 광을 투과 또는 차단한다. 계조 제어 소자는 출력 전극에 연결되며, 대응하는 데이터 신호가 마이크로 전자기계 소자로 공급되는 시간을 제어한다. 따라서, 각 화소는 데이터 신호가 인가되는 시간에 따라 원하는 계조를 표현할 수 있다.

Description

표시장치{DISPLAY APPARATUS}

본 발명은 표시장치에 관한 것으로, 더욱 상세하게는 마이크로 전자기계 소자를 포함하는 표시장치에 관한 것이다.

표시장치는 화소들이 배열된 표시기판을 포함하여 영상을 표시하는 장치로, 텔레비젼, 모니터, 모바일폰, 또는 노트북 컴퓨터에 장착되어 연산된 데이터에 대응하는 영상을 표시한다.

최근에 휴대형 정보처리기기의 휴대성을 향상시키는 방안들이 연구되고 있다. 상기 방안들 중 최근에 대두되는 기술 중 하나는 멤스(Microelectromechanical Systems, MEMS)를 활용하는 방안이다. 멤스는 센서 및 액츄에이터(actuator)와 같은, 기계 부품이 기판 위에 집적화되어 구현된 장치를 일컫는다.

이러한 멤스는 소정 기능을 수행하는 장치들을 대체하여 휴대형 정보처리기기의 휴대성을 향상시킬 수 있을 뿐만 아니라, 기존의 축적된 반도체 및 LCD 제조기술을 이용해서 제조될 수 있으므로 향후 개발될 분야가 방대하다.

따라서, 본 발명의 목적은 계조를 표현할 수 있는 마이크로 전자기계 소자를 구비하는 표시장치를 제공하는 것이다.

본 발명에 따른 표시장치는 게이트 신호를 순차적으로 입력받는 다수의 게이트 라인, 상기 다수의 게이트 라인과 교차하고, 다수의 데이터 신호를 각각 입력받는 다수의 데이터 라인, 및 상기 다수의 게이트 라인과 상기 다수의 데이터 라인에 의해서 정의된 다수의 영역에 각각 구비된 다수의 화소를 포함한다.

각 화소는 스위칭 소자, 마이크로 전자기계 소자, 및 계조 제어 소자를 포함한다. 상기 스위칭 소자는 대응하는 게이트 라인과 대응하는 데이터 라인에 연결되고, 상기 게이트 신호에 응답하여 대응하는 데이터 신호를 출력한다. 상기 마이크로 전자기계 소자는 상기 스위칭 소자의 출력 전극에 연결되고, 상기 대응하는 데이터 신호에 따라서 광을 투과 또는 차단한다. 상기 계조 제어 소자는 상기 출력 전극에 연결되며, 상기 대응하는 데이터 신호가 상기 마이크로 전자기계 소자로 공급되는 시간을 제어한다.

본 발명에 따른 표시장치는 게이트 신호를 순차적으로 입력받는 다수의 게이트 라인, 상기 다수의 게이트 라인과 교차하고, 다수의 데이터 신호를 각각 입력받는 다수의 데이터 라인, 상기 다수의 게이트 라인과 상기 다수의 데이터 라인에 의해서 정의된 다수의 영역에 각각 구비된 다수의 화소, 상기 다수의 게이트 라인의 일단에 연결되어 상기 게이트 신호를 순차적으로 제공하는 게이트 드라이버, 및 상기 다수의 데이터 라인의 일단에 연결되어 상기 다수의 데이터 신호를 제공하는 데 이터 드라이버를 포함한다.

이와 같은 표시장치에 따르면, 마이크로 전자기계 소자를 이용하여 영상을 표시하는 표시장치에서 각 화소는 마이크로 전자기계 소자로 계조 전압이 인가되는 시간을 컨트롤할 수 있는 계조 제어 소자를 구비함으로써, 전압 인가 시간에 따라 원하는 계조를 표현할 수 있다.

이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.

도 1은 본 발명의 일 실시예에 따른 표시장치의 블럭도이다.

도 1을 참조하면, 표시장치(100)는 기판(110), 다수의 게이트 라인(GL1~GLn), 다수의 데이터 라인(DL1~DLm), 및 다수의 화소(111)를 포함한다.

상기 기판(110)은 투명한 절연성 물질로 이루어진 투명 기판이고, 상기 기 판(110) 상에 상기 게이트 라인들(GL1~GLn), 상기 데이터 라인들(DL1~DLm), 상기 화소들이 구비된다. 구체적으로, 상기 게이트 라인들(GL1~GLn)은 제1 방향(D1)으로 연장되고, 상기 제1 방향(D1)과 직교하는 제2 방향(D2)으로 배열된다. 상기 데이터 라인들(DL1~DLm)은 상기 제2 방향(D2)으로 연장되고, 상기 제1 방향(D1)으로 배열된다.

상기 표시장치(100)는 상기 게이트 라인들(GL1~GLn)의 일단에 연결된 게이트 드라이버(120) 및 상기 데이터 라인들(DL1~DLm)의 일단에 연결된 데이터 드라이버(130)가 구비된다. 상기 게이트 드라이버(120)는 게이트 신호를 상기 게이트 라인들(GL1~GLn)로 순차적으로 출력하며, 상기 데이터 드라이버(130)는 상기 데이터 라인들(DL1~DLm)로 데이터 신호들을 출력한다. 상기 게이트 신호가 해당 게이트 라인으로 인가되면, 상기 해당 게이트 라인에 연결된 화소들은 상기 데이터 라인들을 통해 데이터 신호들을 공급받는다.

상기 기판(110)에는 상기 게이트 라인들(GL1~GLn)과 상기 데이터 라인들(DL1~DLm)에 의해서 매트릭스 형태로 화소영역들이 정의되고, 상기 화소들(111)은 상기 화소영역들에 각각 구비된다.

이하, 도 1 내지 도 10을 참조하여, 각 화소(111)에 대해서 구체적으로 설명하기로 한다.

도 2는 본 발명의 일 실시예에 따른 화소의 등가 회로도이다.

도 2를 참조하면, 화소(111)는 제1 트랜지스터(T1), 제1 계조 제어 소자(CE1), 및 마이크로 전자기계 소자(MEMS)를 포함한다.

상기 제1 트랜지스터(T1)는 대응하는 게이트 라인(이하, 제1 게이트 라인(GL1))에 연결된 게이트 전극, 대응하는 데이터 라인(이하, 제1 데이터 라인(DL1))에 연결된 소오스 전극 및 상기 마이크로 전자기계 소자(MEMS)에 연결된 드레인 전극을 포함한다. 상기 마이크로 전자기계 소자(MEMS)는 상기 제1 트랜지스터(T1)의 드레인 전극에 연결된 제1 전극(10) 및 상기 공통 전압(Vcom)을 입력받는 제2 전극(20)을 포함한다.

상기 제1 게이트 라인(GL1)으로 게이트 신호(GS)가 인가되면, 상기 제1 트랜지스터(T1)는 상기 게이트 신호(GS)에 응답하여 턴-온되고, 상기 제1 데이터 라인(DL1)으로 공급된 데이터 신호(DS)가 상기 제1 트랜지스터(T1)의 드레인 전극으로부터 출력된다.

본 발명의 일 예로, 상기 제1 계조 제어 소자(CE1)는 유지 커패시터(Cst), 및 저항(Rp)으로 이루어진다. 상기 유지 커패시터(Cst)는 상기 제1 트랜지스터(T1)의 드레인 전극에 연결된 제1 전극 및 공통 전압(Vcom)을 입력받는 공통전압단자에 연결된 제2 전극을 포함한다. 상기 제1 및 제2 전극 사이에는 유전체가 개재된다. 상기 저항(Rp)은 상기 제1 트랜지스터(T1)의 드레인 전극과 상기 공통전압단자 사이에 연결된다.

상기 데이터 신호가 상기 제1 트랜지스터(T1)의 드레인 전극으로부터 출력되면, 상기 데이터 신호에 의해서 상기 유지 커패시터(Cst)에 전압이 충전된다. 이후, 상기 게이트 신호의 공급이 중단되어 상기 제1 트랜지스터(T1)가 턴-오프되면, 상기 유지 커패시터(Cst)에 충전된 전압(이하, 계조 전압)은 상기 저항(Rp)을 통해 서서히 방전된다.

상기 계조 전압이 상기 마이크로 전자기계 소자(MEMS)의 문턱전압보다 크면, 상기 마이크로 전자기계 소자(MEMS)는 턴-온 상태를 유지하고, 상기 저항(Rp)에 의해서 상기 계조 전압이 상기 문턱전압 이하로 떨어지면, 상기 마이크로 전자기계 소자(MEMS)는 턴-오프된다.

여기서, 상기 계조 전압이 완전히 방전되는데 소요되는 시간은 상기 데이터 신호의 크기(즉, 전압 레벨)에 따라서 결정된다.

도 3은 계조 전압에 따른 투과율을 나타낸 그래프이고, 도 4는 계조 전압의 시간에 따른 변화를 나타낸 그래프이다. 도 5는 계조 전압에 따른 시간과 투과율을 나타낸 그래프이다.

도 3을 참조하면, 마이크로 전자기계 소자(MEMS)의 제1 전극(10)에 문턱 전압(Vth) 이상의 계조 전압이 인가되기 이전에, 마이크로 전자기계 소자(MEMS)가 100%의 투과율을 갖는다고 가정하면, 상기 제1 전극(10)에 상기 문턱 전압(Vth) 이상의 계조 전압이 인가되면, 마이크로 전자기계 소자(MEMS)의 투과율은 0%로 떨어진다. 즉, 계조 전압에 따라 투과율이 점차적으로 변화하지 않고, 문턱 전압(Vth)을 전후로 하여 투과율이 급격하게 떨어진다. 이러한 특성으로 때문에 상기 제1 전극(10)으로 인가되는 계조 전압의 크기를 조정하여 투과율을 제어하기가 매우 어렵다.

따라서, 본 발명의 일 실시예에서는 상기 제1 전극(10)으로 인가되는 계조 전압의 크기를 조정하는 것이 아니고, 상기 제1 전극(10)으로 계조 전압이 인가되 는 시간을 제어하고자 한다. 본 발명의 일 실시예로 도 2에 도시된 제1 계조 제어 소자(CE1)는 상기 제1 전극(10)으로 상기 계조 전압이 인가되는 시간을 제어한다.

도 2, 도 4 및 도 5를 참조하면, 한 프레임 중 게이트 신호의 하이 구간에서 계조 전압이 제1 전압레벨(V1)로 초기 설정된 경우, 상기 계조 전압은 제1 시간(t1) 경과 후 문턱 전압(Vth) 이하로 떨어진다. 결국, 상기 마이크로 전자기계 소자(MEMS)는 한 프레임 중 제1 시간(t1)까지 0%의 투과율을 갖고, 나머지 시간동안 100%의 투과율을 갖는다. 이 경우, 한 프레임 중 광을 투과시키는 시간이 길기 때문에 화소는 고계조를 표현할 수 있다.

한편, 한 프레임 중 게이트 신호의 하이 구간에서 계조 전압이 제1 전압레벨(V1)보다 높은 제2 전압레벨(V2)로 초기 설정된 경우, 상기 계조 전압은 상기 제1 시간(t1)보다 긴 제2 시간(t2) 경과 후 문턱 전압(Vth) 이하로 떨어진다. 결국, 상기 마이크로 전자기계 소자(MEMS)는 한 프레임 중 제2 시간(t2)까지 0%의 투과율을 갖고, 나머지 시간동안 100%의 투과율을 갖는다. 상기 계조 전압이 상기 제1 전압레벨(V1)보다 높은 제2 전압레벨(V2)을 가질 경우, 상기 마이크로 전자기계 소자(MEMS)의 광 투과시간이 상대적으로 감소하므로, 화소는 고계조보다 낮은 중간 계조를 표현할 수 있다.

한 프레임 중 게이트 신호의 하이 구간에서 계조 전압이 제2 전압레벨(V2)보다 높은 제3 전압레벨(V3)로 초기 설정된 경우, 상기 계조 전압은 상기 제2 시간(t2)보다 긴 제3 시간(t3) 경과 후 문턱 전압(Vth) 이하로 떨어진다. 결국, 상기 마이크로 전자기계 소자(MEMS)는 한 프레임 중 제3 시간(t3)까지 0%의 투과율을 갖 고, 나머지 시간동안 100%의 투과율을 갖는다. 이처럼, 상기 계조 전압이 상기 제2 전압레벨(V2)보다 높은 제3 전압레벨(V3)을 가질 경우, 상기 마이크로 전자기계 소자(MEMS)의 광 투과시간이 상대적으로 감소하므로, 화소는 중간 계조보다 저계조를 표현할 수 있다.

본 발명의 일 예로, 상기 계조 전압의 전압레벨은 상기 데이터 신호의 크기(즉, 상기 데이터 신호의 전압레벨)에 따라서 결정될 수 있다. 이처럼, 각 화소(111)에 제1 계조 제어 소자(CE1)를 구비함으로써, 상기 데이터 신호의 크기에 따라서 상기 마이크로 전자기계 소자(MEMS)의 광투과 시간을 조절할 수 있고, 그 결과 화소는 원하는 계조를 표현할 수 있다.

도 6은 본 발명의 다른 실시예에 따른 전압 인가 전 화소의 등가 회로도이고, 도 7는 도 26에 도시된 마이크로 전자기계 소자를 나타낸 단면도이다. 단, 도 6에 도시된 구성요소 중 도 2에 도시된 구성요소와 동일한 구성요소에 대해서는 동일한 참조부호를 병기하고, 그에 대한 구체적인 설명은 생략한다.

도 6을 참조하면, 각 화소(111)는 제1 트랜지스터(T1), 제2 계조 제어 소자(CE2), 및 마이크로 전자기계 소자(MEMS)를 포함한다.

본 발명의 일 예로, 상기 제2 계조 제어 소자(CE2)는 유지 커패시터(Cst), 및 제2 트랜지스터(T2)로 이루어진다. 상기 제2 트랜지스터(T2)는 상기 제1 트랜지스터(T1)의 드레인 전극에 공통으로 연결된 게이트 및 드레인 전극, 상기 공통 전압(Vcom)을 입력받는 소오스 전극을 포함한다.

상기 데이터 신호가 상기 제1 트랜지스터(T1)의 드레인 전극으로부터 출력되 면, 상기 데이터 신호에 의해서 상기 유지 커패시터(Cst)에 전압이 충전된다. 이후, 상기 게이트 신호의 공급이 중단되어 상기 제1 트랜지스터(T1)가 턴-오프되면, 상기 유지 커패시터(Cst)에 충전된 전압(이하, 계조 전압)은 상기 제2 트랜지스터(T2)의 온-커런트에 의해서 서서히 방전된다.

도 7에 도시된 바와 같이, 상기 제2 전극(20)은 상기 기판(110)의 상면에 형성되고, 절연막(30)에 의해서 커버된다. 상기 제1 전극(10)은 상기 절연막(30) 상에 형성되며 상기 제2 전극(20)과 오버랩된다. 상기 제1 전극(10)은 상기 제2 전극(20)과 마주하는 고정부(P1) 및 상기 고정부(P1)의 일측에 연결되고 척력(repusive force) 및 인력(attractive force)에 의해서 움직이는 셔터부(P2)로 이루어진다. 본 발명의 일 예로, 상기 제1 및 제2 전극(10, 20)은 광 차단 특성을 갖는 금속 물질로 이루어질 수 있다.

상기 제1 및 제2 전극(10, 20)이 모두 (-) 극성으로 대전된 경우(예를 들어, 상기 제1 전극(10)에 계조 전압이 인가되지 않은 경우) 척력에 의해서 상기 셔터부(P2)가 상기 절연막(30)의 상면으로부터 분리되어 상측으로 이동한다. 그 결과, 상기 제1 전극(10)이 구부러지면서 상기 기판(10)에는 제1 개구부(OP1)가 형성된다.

도면에 도시하지는 않았지만, 상기 기판(110)의 후방에는 광을 발생하는 백라이트 유닛이 구비될 수 있다. 이 경우, 백라이트 유닛으로부터 발생된 광은 상기 제1 개구부(OP1)를 통해 외부로 출사된다. 따라서, 상기 마이크로 전자기계 소자(MEMS)의 상기 제1 전극(10)에 계조 전압이 인가되지 않은 경우, 상기 광이 상기 제1 개구부(OP1)를 통과하므로, 이 경우 상기 표시장치(100, 도 1에 도시됨)는 노멀리 화이트 모드로 동작한다.

그러나, 상기 마이크로 전자기계 소자(MEMS)는 상기 제1 전극(10)에 계조 전압이 인가되지 않은 경우, 상기 광을 차단하도록 구성될 수 있으며, 이 경우 상기 표시장치(100)는 노멀리 블랙 모드로 동작할 수도 있다.

도 8은 전압 인가 후 화소의 등가 회로도이고, 도 9는 도 8에 도시된 마이크로 전자기계 소자를 나타낸 단면도이다.

도 8 및 도 9를 참조하면, 상기 마이크로 전자기계 소자(MEMS)의 제1 전극(10)에 계조 전압이 인가되면, 상기 제1 전극(10)은 (+) 극성으로 대전되므로, 상기 제1 및 제2 전극(10, 20) 사이의 인력에 의해서 상기 셔터부(P2)가 상기 절연막(30)의 상면에 붙게 된다. 그 결과, 도 2에 도시된 제1 개구부(OP1)가 상기 셔터부(P2)에 의해서 폐쇄된다. 따라서, 백라이트 유닛으로부터 발생된 광은 상기 셔터부(P2)에 의해서 차단되어 외부로 출사되지 못한다.

각 화소(111)의 제2 계조 제어 소자(CE2)는 상기 제1 전극(10)으로 계조 전압이 인가되는 시간을 컨트롤하여 상기 셔터부(P2)가 닫혀 있는 시간을 조절하고, 그 결과 상기 각 화소(111)가 계조를 표현할 수 있도록 한다.

상술한 바와 같이, 상기 제2 계조 제어 소자(CE2)는 유지 커패시터(Cst)와 제2 트랜지스터(T2)로 이루어지고, 유지 커패시터(Cst)에 충전된 계조 전압이 제2 트랜지스터(T2)의 온-커런트에 의해서 서서히 방전된다. 이로써, 상기 계조 전압이 상기 마이크로 전자기계 소자(MEMS)의 제1 전극(10)으로 인가되는 시간이 조절된 다.

이때, 한 프레임 중 상기 셔터부(P2) 닫혀있는 시간(즉, 상기 계조 전압의 인가 시간)이 상대적으로 길면, 화소는 저계조를 표현하고, 한 프레임 중 상기 셔터부(P2)가 닫혀있는 시간이 상대적으로 짧으면, 화소는 고계조를 표현할 수 있다. 또한, 상기 셔터부(P2)가 한 프레임 동안 닫혀 있다면 화소(111)는 블랙 계조를 표현할 것이다.

한편, 도 7 및 도 9에 도시한 마이크로 전자기계 소자(MEMS)의 단면 구조는 본 발명의 일 실시예일 뿐 여기에 한정되지 않으며, 상기 마이크로 전자기계 소자(MEMS)의 구조는 이외에도 다양하게 변형될 수 있다.

도 10은 본 발명의 다른 실시예에 따른 화소의 등가 회로도이다. 단, 도 10에 도시된 구성요소 중 도 2에 도시된 구성요소와 동일한 구성요소에 대해서는 동일한 참조부호를 병기하고, 그에 대한 구체적인 설명은 생략한다.

도 10을 참조하면, 본 발명의 다른 실시예에 따른 화소(111)는 제1 트랜지스터(T1), 제3 계조 제어 소자(CE3) 및 마이크로 전자기계 소자(MEMS)를 포함한다. 상기 제3 계조 제어 소자(CE3)는 유지 커패시터(Cst) 및 제3 트랜지스터(T3)로 이루어진다.

상기 제3 트랜지스터(T3)는 상기 제1 트랜지스터(T1)의 드레인 전극에 연결된 드레인 전극, 공통 전압(Vcom)을 입력받는 게이트 전극 및 상기 공통 전압(Vcom)을 입력받는 소오스 전극을 포함한다. 상기 제3 트랜지스터(T3)는 턴-오프 상태이므로, 상기 유지 커패시터(Cst)에 충전된 계조 전압은 상기 제3 트랜지스 터(T3)의 오프-커런트에 의해서 서서히 방전된다.

이처럼, 상기 제3 계조 제어 소자(CE3)를 통해 상기 계조 전압을 방전시킴으로써, 상기 화소(111)는 상기 계조 전압이 상기 문턱 전압(Vth)에 도달하는 시간 차이를 이용하여 계조를 표현할 수 있다.

도 11은 본 발명의 다른 실시예에 따른 표시장치를 나타낸 블럭도이고, 도 12는 도 11에 도시된 화소를 나타낸 등가 회로도이며, 도 13은 시간에 따른 계조 전압의 변화를 나타낸 그래프이다. 단, 도 11에 도시된 구성요소 중 도 1에 도시된 구성요소와 동일한 구성요소에 대해서는 동일한 참조부호를 병기하고, 그에 대한 구체적인 설명은 생략한다.

도 11을 참조하면, 본 발명의 다른 실시예에 따른 표시장치(103)는 기판(110), 다수의 게이트 라인(GL1~GLn), 다수의 데이터 라인(DL1~DLm), 다수의 화소(111), 및 다수의 더미 게이트 라인(DGL1~DGLn)을 포함한다.

상기 더미 게이트 라인들(DGL1~DGLn)은 상기 게이트 라인들(GL1~GLn)과 평행하게 연장되고, 상기 게이트 라인들(GL1~GLn)이 배열된 방향으로 배열된다. 상기 표시장치(103)는 상기 더미 게이트 라인들(DGL1~DGLn)의 일단부에 연결된 더미 게이트 드라이버(140)를 더 포함한다.

상기 더미 게이트 드라이버(140)는 게이트 드라이버(120)로부터 출력되는 게이트 신호에 동기하는 더미 게이트 신호를 상기 더미 게이트 라인(DGL1~DGLn)으로 순차적으로 출력한다. 상기 더미 게이트 신호는 상기 게이트 신호와 동일한 주파수를 갖고, 상기 더미 게이트 신호의 전압 레벨은 상기 게이트 신호의 로우구간 동안 서서히 감소한다.

상기 더미 게이트 드라이버(140)는 상기 게이트 드라이버(120)가 구비된 기판(110)의 일측과 반대하는 측에 구비된다. 그러나, 상기 더미 게이트 드라이버(140)는 상기 기판(110)의 일측에 상기 게이트 드라이버(120)와 함께 구비될 수도 있다.

도 12 및 도 13을 참조하면, 각 화소(111)는 제1 트랜지스터(T1), 제4 계조 제어 소자(CE4), 및 마이크로 전자기계 소자(MEMS)를 포함한다.

상기 제4 계조 제어 소자(CE4)는 유지 커패시터(Cst), 및 제3 트랜지스터(T3)로 이루어진다. 상기 유지 커패시터(Cst)는 상기 제1 트랜지스터(T1)의 드레인 전극에 연결된 제1 전극 및 공통 전압(Vcom)을 입력받는 제2 전극을 포함한다. 상기 제3 트랜지스터(T3)는 상기 제1 트랜지스터(T1)의 드레인 전극에 공통으로 연결된 게이트 및 드레인 전극, 상기 더미 게이트 신호(GS2)를 입력받는 소오스 전극을 포함한다.

상기 제1 게이트 라인(GL1)으로 게이트 신호(GS1)가 인가되면, 상기 제1 트랜지스터(T1)는 상기 게이트 신호(GS1)에 응답하여 턴-온되고, 상기 제1 데이터 라인(DL1)으로 공급된 데이터 신호(DS)가 상기 제1 트랜지스터(T1)의 드레인 전극으로부터 출력된다.

상기 데이터 신호가 상기 제1 트랜지스터(T1)의 드레인 전극으로부터 출력되면, 상기 데이터 신호에 의해서 상기 유지 커패시터(Cst)에 전압이 충전된다. 이후, 상기 게이트 신호(GS1)의 공급이 중단되어 상기 제1 트랜지스터(T1)가 턴-오프 되면, 상기 유지 커패시터(Cst)에 충전된 전압(이하, 계조 전압)은 상기 제3 트랜지스터(T3)의 온-커런트에 의해서 방전된다.

여기서, 상기 더미 게이트 신호(GS2)는 상기 게이트 신호(GS1)에 동기하여 서서히 감소한다. 도 13에 도시된 바와 같이, 상기 더미 게이트 신호(GS2)의 전압 레벨은 상기 게이트 신호(GS1)의 현재 프레임의 폴링 에지부터 다음 프레임의 라이징 에지까지(즉, 로우 구간동안) 선형적으로 감소한다(L1). 또한, 상기 더미 게이트 신호(GS2)는 지수 곡선 형태로 감소할 수도 있다(E1).

이처럼 상기 더미 게이트 신호(GS2)가 상기 계조 전압이 방전되는 형태로 서서히 감소하면, 전체 계조 영역에서 계조간 전압차가 균등하게 이루어질 수 있다. 도 4에 도시된 바에 따르면, 저계조 영역(즉, t2 내지 t3 구간)을 표현하는 전압의 구간이 고계조 영역(즉, t1 내지 t2 구간)을 표현하는 전압의 구간보다 좁다.

그러나, 도 13에 도시된 바에 따르면, 저계조 영역(즉, t2 내지 t3 구간)을 표현하는 전압의 구간이 고계조 영역(즉, t1 내지 t2 구간)을 표현하는 전압의 구간이 거의 동일하다. 따라서, 제3 트랜지스터(T3)에 상기 더미 게이트 신호(GS2)를 인가함으로써, 전체 계조 영역에서 계조간 전압차가 균등하게 이루어질 수 있다.

도 13에서는 더미 게이트 신호(GS2)가 상기 게이트 신호(GS1)의 현재 프레임의 폴링 에지부터 다음 프레임의 라이징 에지까지 감소한 형태를 도시하였으나, 더미 게이트 신호(GS2)는 상기 게이트 신호(GS1)의 현재 프레임의 라이징 에지부터 다음 프레임의 라이징 에지까지 감소할수도 있다.

도 14는 본 발명의 또 다른 실시예에 따른 화소의 등가 회로도이고, 도 15는 시간에 따른 계조 전압의 변화를 나타낸 그래프이다.

도 14를 참조하면, 본 발명의 또 다른 실시예에 따른 화소(111)는 제1 트랜지스터(T1), 제5 계조 제어 소자(CE5) 및 마이크로 전자기계 소자(MEMS)를 포함한다.

상기 제5 계조 제어 소자(CE5)는 유지 커패시터(Cst) 및 커플링 커패시터(Ccp)를 포함한다. 상기 유지 커패시터(Cst)는 상기 제1 트랜지스터(T1)의 드레인 전극에 연결된 제1 전극 및 공통 전압(Vcom)을 입력받는 제2 전극을 포함한다. 상기 커플링 커패시터(Ccp)는 상기 제1 트랜지스터(T1)의 드레인 전극에 연결된 제1 전극 및 더미 게이트 신호(GS2)를 입력받는 제2 전극을 포함한다.

상기 데이터 신호가 상기 제1 트랜지스터(T1)의 드레인 전극으로부터 출력되면, 상기 데이터 신호에 의해서 상기 유지 커패시터(Cst)에 계조 전압이 충전된다. 이후, 상기 게이트 신호(GS1)의 공급이 중단되어 상기 제1 트랜지스터(T1)가 턴-오프되면, 도 15에 도시된 바와 같이 상기 더미 게이트 신호(GS2)가 감소하기 시작한다.

따라서, 상기 커플링 커패시터(Ccp)의 제1 전극으로 인가되는 계조 전압은 상기 제2 전극으로 인가되는 상기 더미 게이트 신호(GS2)에 연동하여 서서히 감소 한다. 따라서, 계조 전압을 선형적 또는 지수곡선 형태로 감소시킬 수 있고, 그 결과 전체 계조 영역에서 계조간 전압차가 균등하게 이루어질 수 있다.

이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

도 1은 본 발명의 일 실시예에 따른 표시장치의 블럭도이다.

도 3은 계조 전압에 따른 투과율을 나타낸 그래프이다.

도 4는 계조 전압의 시간에 따른 변화를 나타낸 그래프이다.

도 5는 계조 전압에 따른 시간과 투과율을 나타낸 그래프이다

도 6은 본 발명의 다른 실시예에 따른 전압 인가 전 화소의 등가 회로도이다.

도 7은 도 6에 도시된 마이크로 전자기계 소자를 나타낸 단면도이다.

도 8은 전압 인가 후 화소의 등가 회로도이다.

도 9는 도 8에 도시된 마이크로 전자기계 소자를 나타낸 단면도이다.

도 10은 본 발명의 다른 실시예에 따른 화소의 등가 회로도이다.

도 11은 본 발명의 또 다른 실시예에 따른 표시장치를 나타낸 블럭도이다.

도 12는 도 11에 도시된 화소의 등가 회로도이다.

도 13은 시간에 따른 계조 전압의 변화를 나타낸 그래프이다.

도 14는 본 발명의 또 다른 실시예에 따른 화소의 등가 회로도이다.

도 15는 시간에 따른 계조 전압의 변화를 나타낸 그래프이다.

*도면의 주요 부분에 대한 부호의 설명*

100, 103 : 표시장치 110 : 기판

111 : 화소 120 : 게이트 드라이버

130 : 데이터 드라이버 140 : 더미 게이트 드라이버

Claims

게이트 신호를 순차적으로 입력받는 다수의 게이트 라인;

상기 다수의 게이트 라인과 교차하고, 다수의 데이터 신호를 각각 입력받는 다수의 데이터 라인; 및

상기 다수의 게이트 라인과 상기 다수의 데이터 라인에 의해서 정의된 다수의 영역에 각각 구비된 다수의 화소를 포함하고,

각 화소는,

대응하는 게이트 라인과 대응하는 데이터 라인에 연결되고, 상기 게이트 신호에 응답하여 대응하는 데이터 신호를 출력하는 스위칭 소자;

상기 스위칭 소자의 출력 전극에 연결되고, 상기 대응하는 데이터 신호에 따라서 광을 투과 또는 차단하는 마이크로 전자기계 소자; 및

상기 출력 전극에 연결되며, 상기 대응하는 데이터 신호가 상기 마이크로 전자기계 소자로 공급되는 시간을 제어하는 계조 제어 소자를 포함하며,

상기 계조 제어 소자는 상기 출력 전극에 연결된 유지 커패시터 및 상기 출력전극에 연결된 저항 성분을 포함하고, 상기 저항 성분은 트랜지스터로 이루어진 표시장치.
삭제
삭제
제1항에 있어서, 상기 트랜지스터는 공통 전압을 입력받는 소오스 전극, 상기 출력 전극에 공통으로 연결된 게이트 전극 및 드레인 전극을 포함하는 표시장치.
제1항에 있어서, 상기 트랜지스터는 상기 게이트 신호에 동기하는 더미 게이트 신호를 입력받는 소오스 전극, 상기 출력 전극에 공통으로 연결된 게이트 전극 및 드레인 전극을 포함하는 표시장치.
제5항에 있어서, 상기 더미 게이트 신호의 전압 레벨은 상기 게이트 신호의 현재 프레임의 폴링 에지부터 다음 프레임의 라이징 에지까지(이하, 로우 구간) 감소하는 표시장치.
제6항에 있어서, 상기 더미 게이트 신호의 전압 레벨은 상기 로우 구간에서 선형적으로 감소하는 표시장치.
제6항에 있어서, 상기 더미 게이트 신호의 전압 레벨은 상기 로우 구간에서 지수 곡선 형태로 감소하는 표시장치.
제1항에 있어서, 상기 트랜지스터는 상기 출력 전극에 연결된 드레인 전극, 공통 전압을 입력받는 게이트 전극 및 소오스 전극을 포함하는 표시장치.
제1항에 있어서, 상기 유지 커패시터는 상기 출력 전극에 연결된 제1 전극 및 상기 제1 전극과 마주하고 공통 전압을 입력받는 제2 전극을 포함하는 표시장치.
게이트 신호를 순차적으로 입력받는 다수의 게이트 라인;

상기 다수의 게이트 라인과 교차하고, 다수의 데이터 신호를 각각 입력받는 다수의 데이터 라인; 및

상기 다수의 게이트 라인과 상기 다수의 데이터 라인에 의해서 정의된 다수의 영역에 각각 구비된 다수의 화소를 포함하고,

각 화소는,

대응하는 게이트 라인과 대응하는 데이터 라인에 연결되고, 상기 게이트 신호에 응답하여 대응하는 데이터 신호를 출력하는 스위칭 소자;

상기 스위칭 소자의 출력 전극에 연결되고, 상기 대응하는 데이터 신호에 따라서 광을 투과 또는 차단하는 마이크로 전자기계 소자; 및

상기 출력 전극에 연결되며, 상기 대응하는 데이터 신호가 상기 마이크로 전자기계 소자로 공급되는 시간을 제어하는 계조 제어 소자를 포함하며,

상기 계조 제어 소자는,

상기 출력 전극에 연결된 유지 커패시터; 및

상기 출력 전극에 연결된 커플링 커패시터를 포함하는 표시장치.
제11항에 있어서, 상기 커플링 커패시터는 상기 출력 전극에 연결된 제1 전극 및 상기 제1 전극과 마주하고 상기 게이트 신호에 동기하는 더미 게이트 신호를 입력받는 제2 전극을 포함하는 표시장치.
제12항에 있어서, 상기 더미 게이트 신호의 전압 레벨은 상기 게이트 신호의 현재 프레임의 폴링 에지부터 다음 프레임의 라이징 에지까지(이하, 로우 구간) 감소하는 표시장치.
제11항에 있어서, 상기 유지 커패시터는 상기 출력 전극에 연결된 제1 전극 및 상기 제1 전극과 마주하고 공통 전압을 입력받는 제2 전극을 포함하는 표시장 치.
제1항에 있어서, 상기 마이크로 전자기계 소자는,

상기 출력 전극에 연결되고, 고정부 및 상기 고정부의 일측에 연결되어 상기 광을 투과 또는 차단시키는 셔터부를 포함하는 제1 전극;

상기 제1 전극과 마주하는 제2 전극; 및

상기 제1 전극과 상기 제2 전극 사이에 개재된 절연막을 포함하는 표시장치.
제15항에 있어서, 상기 제1 전극은 광 차단 특성을 갖는 전극 물질로 이루어진 표시장치.
게이트 신호를 순차적으로 입력받는 다수의 게이트 라인;

상기 다수의 게이트 라인과 교차하고, 다수의 데이터 신호를 각각 입력받는 다수의 데이터 라인;

상기 다수의 게이트 라인과 상기 다수의 데이터 라인에 의해서 정의된 다수의 영역에 각각 구비된 다수의 화소;

상기 다수의 게이트 라인의 일단에 연결되어 상기 게이트 신호를 순차적으로 제공하는 게이트 드라이버; 및

상기 다수의 데이터 라인의 일단에 연결되어 상기 다수의 데이터 신호를 제공하는 데이터 드라이버를 포함하고,

각 화소는,

대응하는 게이트 라인과 대응하는 데이터 라인에 연결되고, 상기 게이트 신호에 응답하여 대응하는 데이터 신호를 출력하는 스위칭 소자;

상기 스위칭 소자의 출력 전극에 연결되고, 상기 대응하는 데이터 신호에 따라서 광을 투과 또는 차단하는 마이크로 전자기계 소자; 및

상기 출력 전극에 연결되며, 상기 대응하는 데이터 신호가 상기 마이크로 전자기계 소자로 공급되는 시간을 제어하는 계조 제어 소자를 포함하며,

상기 계조 제어 소자는,

상기 출력 전극에 연결된 제1 전극 및 상기 제1 전극과 마주하고 공통 전압을 입력받는 제2 전극을 포함하는 유지 커패시터; 및

상기 게이트 신호에 동기하는 더미 게이트 신호를 입력받는 소오스 전극, 상기 출력 전극에 공통으로 연결된 게이트 전극 및 드레인 전극을 포함하는 트랜지스터를 포함하는 표시장치.
삭제
제17항에 있어서, 상기 다수의 게이트 라인과 평행하게 연장된 다수의 더미 게이트 라인; 및

상기 게이트 신호의 현재 프레임의 폴링 에지부터 다음 프레임의 라이징 에지까지(이하, 로우 구간) 서서히 감소하는 상기 더미 게이트 신호를 상기 더미 게이트 라인으로 순차적으로 출력하는 더미 게이트 드라이버를 더 포함하는 표시장치.
제19항에 있어서, 상기 더미 게이트 신호의 전압 레벨은 상기 로우 구간에서 선형적으로 감소하는 표시장치.
제19항에 있어서, 상기 더미 게이트 신호의 전압 레벨은 상기 로우 구간에서 지수 곡선 형태로 감소하는 표시장치.
게이트 신호를 순차적으로 입력받는 다수의 게이트 라인;

상기 다수의 게이트 라인과 교차하고, 다수의 데이터 신호를 각각 입력받는 다수의 데이터 라인;

상기 다수의 게이트 라인과 상기 다수의 데이터 라인에 의해서 정의된 다수의 영역에 각각 구비된 다수의 화소;

상기 다수의 게이트 라인의 일단에 연결되어 상기 게이트 신호를 순차적으로 제공하는 게이트 드라이버; 및

상기 다수의 데이터 라인의 일단에 연결되어 상기 다수의 데이터 신호를 제공하는 데이터 드라이버를 포함하고,

각 화소는,

대응하는 게이트 라인과 대응하는 데이터 라인에 연결되고, 상기 게이트 신호에 응답하여 대응하는 데이터 신호를 출력하는 스위칭 소자;

상기 스위칭 소자의 출력 전극에 연결되고, 상기 대응하는 데이터 신호에 따라서 광을 투과 또는 차단하는 마이크로 전자기계 소자; 및

상기 출력 전극에 연결되며, 상기 대응하는 데이터 신호가 상기 마이크로 전자기계 소자로 공급되는 시간을 제어하는 계조 제어 소자를 포함하며,

상기 계조 제어 소자는,

상기 출력 전극에 연결된 제1 전극 및 상기 제1 전극과 마주하고 공통 전압을 입력받는 제2 전극으로 이루어진유지 커패시터; 및

상기 출력 전극에 연결된 제1 전극 및 상기 제1 전극과 마주하고 상기 게이트 신호에 동기하는 더미 게이트 신호를 입력받는 제2 전극으로 이루어진 커플링 커패시터를 포함하는 표시장치.
제22항에 있어서, 상기 다수의 게이트 라인과 평행하게 연장된 다수의 더미 게이트 라인; 및

상기 게이트 신호의 현재 프레임의 폴링 에지부터 다음 프레임의 라이징 에지까지(이하, 로우 구간) 서서히 감소하는 상기 더미 게이트 신호를 상기 더미 게이트 라인으로 순차적으로 출력하는 더미 게이트 드라이버를 더 포함하는 표시장치.
제23항에 있어서, 상기 더미 게이트 신호의 전압 레벨은 상기 로우 구간에서 선형적으로 감소하는 표시장치.