JP3824290B2 - アレイ型光変調素子、アレイ型露光素子、及び平面型ディスプレイ、並びにアレイ型光変調素子の駆動方法 - Google Patents

アレイ型光変調素子、アレイ型露光素子、及び平面型ディスプレイ、並びにアレイ型光変調素子の駆動方法 Download PDF

Info

Publication number
JP3824290B2
JP3824290B2 JP31094698A JP31094698A JP3824290B2 JP 3824290 B2 JP3824290 B2 JP 3824290B2 JP 31094698 A JP31094698 A JP 31094698A JP 31094698 A JP31094698 A JP 31094698A JP 3824290 B2 JP3824290 B2 JP 3824290B2
Authority
JP
Japan
Prior art keywords
light modulation
modulation element
array
light
array type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP31094698A
Other languages
English (en)
Other versions
JP2000028933A (ja
Inventor
宏一 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Holdings Corp
Original Assignee
Fuji Photo Film Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Photo Film Co Ltd filed Critical Fuji Photo Film Co Ltd
Priority to JP31094698A priority Critical patent/JP3824290B2/ja
Priority to US09/429,923 priority patent/US6195196B1/en
Publication of JP2000028933A publication Critical patent/JP2000028933A/ja
Application granted granted Critical
Publication of JP3824290B2 publication Critical patent/JP3824290B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Mechanical Light Control Or Optical Switches (AREA)
  • Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、可撓薄膜を用いて光の透過率を変化させるアレイ型光変調素子と、紫外線感光材料、可視光感光材料、赤外光感光材料などの露光に用いて好適なアレイ型露光素子と、アレイ型光変調素子によって蛍光体を発光表示させる平面型ディスプレイ、及びアレイ型光変調素子の駆動方法に関するものである。
【0002】
【従来の技術】
従来、各種作像プロセスに用いるデジタル露光方法としては、レーザ光を用いるものや、UV光源とLCDシャッターとを用いるもの、或いは、UV光源と電気光学結晶シャッターを用いるものなどがある。
【0003】
レーザ光を用いるものは、像形成体と、レーザビームとを相対的に移動させる例えばラスタ走査により連続的な露光を行う。この方法は、微細な像の作像を、それ自体の像発生機能を用いて行うことができる。
【0004】
UV光源とLCDシャッターとを用いるものは、LCDシャッターの有する、電界による分子の配列変化に伴う光学的性質の変化を利用して、紫外線を選択的に遮断することで露光を制御する。
【0005】
UV光源と電気光学結晶シャッターとを用いるものは、屈折率変化が印加電界の1乗に比例する電気光学結晶の一次電気光学効果を利用する。この電気光学結晶シャッターとしては、例えばポッケルスセルがある。ポッケルスセルは、電気光学結晶の平行平面板を光学軸に垂直に切り出し、光学軸方向に電界を印加するとともに、この方向に紫外線を透過した時に生じる複屈折を利用して露光を制御する。
【0006】
また、薄型の平面表示装置としては、従来種々のものが提案されており、代表的なものに、例えば液晶表示装置、プラズマ表示装置、フィールドエミッションディスプレイ(FED)等がある。
【0007】
液晶表示装置は、導電性透明膜を形成した一対の基板間に、配向した液晶を入れて封止し、これを直交した偏光板で挟んだ構造を有する。液晶表示装置による表示は、導電性透明膜に電圧を印加することで、液晶分子を基板に対して垂直に配向し、バックライトからの光の透過率を変化させることで行う。フルカラー表示や、動画像対応性を持たせるためには、TFT(薄膜トランジスタ)を用いたアクティブマトリクス液晶パネルが使用される。
【0008】
プラズマ表示装置は、ネオン等の希ガスを封入した二枚のガラス板の間に、陽極と陰極に相当する規則的に配列した直交方向の電極を多数配置し、それぞれの対向電極の交点部を単位画素とした構造を有する。プラズマ表示装置による表示は、画像情報に基づき、それぞれの交点部を特定する対向電極に、選択的に電圧を印加することにより、この交点部を放電発光させ、発生した紫外線により蛍光体を励起させて行う。
【0009】
FEDは、微小間隔を介して一対のパネルを対向配置し、これらパネルの周囲を封止する平板状の表示管としての構造を有する。表示面側のパネルの内面には、蛍光膜を設け、背面パネル上には個々の単位発光領域ごとに電界放出陰極を配列する。電界放出陰極は、微小サイズのエミッタティプと称される錐形突起状の電界放出型マイクロカソードを有している。FEDによる表示は、エミッタティプを用いて電子を取出し、これを蛍光体に加速照射することで、蛍光体を励起させて行う。
【0010】
【発明が解決しようとする課題】
しかしながら、上述の光変調素子、露光素子、平面型ディスプレイには、以下に述べる種々の問題があった。
即ち、レーザ光を用いるものでは、装置が大型化するとともに、装置コストが増大する不利がある。また、レーザビームを走査することにより露光を行うため、像形成体に対して全面露光を行うことができず、マルチチャンネル化が難しく、高速露光が困難であった。
UV光源とLCDシャッターとを用いるものでは、LCDシャッターを構成する複数の透過要素を透過させるため、光利用効率が低下するとともに、LCDシャッターの紫外線に対する耐久性が低い問題もあった。
UV光源と電気光学結晶シャッターとを用いるものは、駆動電圧が高いとともに、ADP(NH42PO4)、KDP(KH2PO4)などの結晶を切り出して電気光学結晶シャッターを作成するため、二次元アレイ化が困難である問題があった。
【0011】
また、上述の各平面表示装置には、以下に述べる種々の問題があった。
即ち、液晶表示装置では、バックライトからの光を、偏光板、透明電極、カラーフィルターの多数層に透過させるため、光利用効率が低下する問題があった。また、高品位型にはTFTが必要とされ、且つ二枚の基板間に液晶を注入し、配向させなければならないことも相まって、大面積化が困難である欠点があった。更に、配向した液晶分子に光を透過させるため、視野角度が狭くなる欠点があった。
プラズマ表示装置では、画素毎にプラズマを発生させるための隔壁形成と、高度な真空封止とが要求され、製造コストが高くなるとともに、大重量となる欠点があった。また、単位画素ごとに、陽極と陰極に相当する多数の電極を規則的に配列しなければならないため、電極数が多くなるとともに、高精細、高輝度の画像が得にくい欠点があった。更に、駆動電圧が高く、駆動ICが高価な欠点もあった。
FEDでは、放電を高効率且つ安定化させるために、パネル内を高真空にする必要があり、プラズマ表示装置と同様に製造コストが高くなる欠点があった。また、電界放出した電子を加速して蛍光体へ照射するため、高電圧が必要となる不利もあった。
【0012】
更に、光変調素子には、図20に示すように、基板1上に支柱3を設け、支柱3の上端に基板1と平行な可撓薄膜5を設けてなるものがある。可撓薄膜5上には遮光膜7を形成してある。基板1上と、遮光膜7上には、透明電極9a、9bを対向させて形成してある。
【0013】
この光変調素子11は、透明電極9a、9bに電圧を印加することにより、図21に示すように、静電気応力によって可撓薄膜5を変位(電気機械動作)させ、UV平面光源からの光を変調可能としている。
【0014】
従来、この種の光変調素子11は、一画素に、一変調部を対応させて構成していた。従って、画素サイズが大きくなると、相対的に、変調部を大きくする必要があった。例えば、角度10インチのディスプレイで、VGA解像度(640×480画素)の画素サイズでは、約300μm×300μmとなる。従って、上述の光変調素子11の構造では、支柱の高さが300μm以上必要となり、薄膜プロセスによる製造が困難となった。また、可撓薄膜を撓ませるための印加電圧が高くなり、駆動回路の負担が大きくなる問題が生じた。更に、必要とする変位が大きいため、応答時間が長くなり、十分な高速化が図れず、且つストレス増大に伴い材料の寿命が短くなる問題があった。これに加え、このような2値の変調モードでは、多階調が困難であった。
【0015】
そして、可撓薄膜を静電気力によって変形させたり弾性復帰させる場合、印加電圧Vgsと可撓薄膜の変位の関係はヒステリシス特性を示す。従って、印加電圧Vgsと光透過率Tとの関係も図12に示すようにヒステリシス特性を示すことになる。
このヒステリシス特性によれば、光変調要素がOFF(光遮蔽)状態の状態では、VgsがVth(L)以下ではOFF状態を維持し、VgsがVth(H)以上になるとON状態を維持する。そして、光変調要素は、VgsがVth(H)以上ではON状態を維持したままとなり、Vs(L)以下となるとOFF状態に飽和する。尚、Vgsの極性が負の場合は、正極性の縦軸対称の特性となる。
【0016】
このようなヒステリシス特性を示すものでは、書き込みを行う前の可撓薄膜の状態に次の動作が影響を受けるため、再現良く正確に書き込み動作をさせるためには、書き込み動作の前にリセット動作、即ち、一旦平衡状態(OFF状態)にして、その後に所望の透過率となるように書き込み動作を行うことが望ましい。しかし、単純に書き込み動作の前にリセット動作を行うと、1行当たりの走査時間が長くなり、マトリクスの行数を多くすることができず、また、時分割により階調を得る駆動方法においては、階調数を多くすることができないといった問題を生じることになる。
【0017】
そこで、光変調素子の可撓部分の剛性を高めることで高速応答性を得ることが考えられるが、その反面、駆動電圧が増大するために駆動回路の負担が大きくなり、低コスト・小型化を妨げる要因となり得る。
【0018】
本発明は上記状況に鑑みてなされたもので、その第一の目的とするところは、装置コストの増大するレーザ光を用いず、高速化が可能で、しかも、光変調部の設計自由度が高いアレイ型光変調素子、アレイ型露光素子、及び平面型ディスプレイを提供することにある。
【0019】
また、第二の目的とするところは、各光変調部が2値のモードであっても、一画素単位での多階調制御が可能となるアレイ型光変調素子の駆動方法を提供することにある。
【0020】
さらに、第三の目的とするところは、光変調素子自体がヒステリシス特性を有するものであっても、安定した動作が得られるアレイ型光変調素子の駆動方法を提供することにある。
【0021】
【課題を解決するための手段】
上記目的を達成するための本発明に係る請求項1のアレイ型光変調素子は、可撓薄膜を有する光変調部を基板上に一次元又は二次元に配列し、前記可撓薄膜を静電気応力によって変形させ、光の透過率を変化させることで画像表現可能のアレイ型光変調素子において、前記画像を構成する最小単位の各画素をそれぞれ複数に分割した各分割領域に前記光変調部を設け、前記各画素のそれぞれの領域に設けられた複数の前記光変調部で、前記静電気応力発生に供される基板側電極同士、及び膜側電極同士が共通の電極で接続され、各画素内での各光変調部の動作が等しいことを特徴とする。
【0022】
このアレイ型光変調素子では、一画素を複数に分割したそれぞれの領域に光変調部が設けられるため、個々の光変調部を小さく形成することができる。光変調部のサイズが小さくなることにより、薄膜プロセスが容易となり、特に可撓薄膜を撓ませて光変調を行う機構の場合には、この小サイズ化により印加電圧を低くすることができる。また、可撓薄膜の必要変位量が小さくなることから、応答時間が短くなり、高速化が可能になる。このアレイ型光変調素子では、一画素内での各光変調部が共通に動作し、小さな光変調部の集合体で、一つの画素の動作が可能となる。
【0027】
請求項のアレイ型光変調素子は、前記一画素を異なる面積の領域に分割したことを特徴とする。
【0028】
このアレイ型光変調素子では、一画素を分割したそれぞれの領域を異なる面積とすることで、同一面積で分割した場合と比較して、同一分割数であっても、より多くの階調を得ることができる。
【0029】
請求項のアレイ型光変調素子は、各画素を、単純マトリクス構造で配列したことを特徴とする。
【0030】
このアレイ型光変調素子では、単純マトリクス構造での光変調部の小サイズ化、高速化が可能になる。
【0031】
請求項記載のアレイ型光変調素子は、各画素を、能動素子の付加されたアクティブマトリクス構造で配列したことを特徴とする。
【0032】
このアレイ型光変調素子では、アクティブマトリクス構造での光変調部の小サイズ化、高速化が可能となる。
【0033】
請求項記載のアレイ型露光素子は、請求項1〜請求項4のいずれか1項記載の前記アレイ型光変調素子と、該アレイ型光変調素子に対向配置した平面光源とを具備し、該平面光源から出射される光を前記アレイ型光変調素子によって光変調することを特徴とする。
【0034】
このアレイ型露光素子では、平面光源から出射される光がアレイ型光変調素子によって光変調される。そして、アレイ型光変調素子は、上述したように、一画素を複数に分割したそれぞれの領域に光変調部が設けられる。これにより、個々の光変調部を小さくしたアレイ型露光素子の形成が可能となる。また、露光制御のための印加電圧が低くなり、更に、露光制御のための応答時間が短くなり、高速化な露光が可能になる。
【0035】
請求項記載のアレイ型露光素子は、請求項1〜請求項4のいずれか1項記載の前記アレイ型光変調素子と、該アレイ型光変調素子に対向配置した平面光源と、前記アレイ型光変調素子を挟み該平面光源の反対側に設けた蛍光体とを具備し、前記アレイ型光変調素子から出射される光を前記蛍光体によって可視光又は赤外光に波長変換することを特徴とする。
【0036】
このアレイ型露光素子では、平面光源から出射される光が、アレイ型光変調素子によって光変調され、更にその光が蛍光体によって可視光又は赤外光に波長変換される。従って、可視光又は赤外光のアレイ型露光素子において、上述同様に光変調部の小サイズ化、露光制御電圧の低減、露光の高速化が可能になる。
【0037】
請求項記載のアレイ型露光素子は、前記平面光源が、紫外線出射光源であることを特徴とする。
【0038】
このアレイ型露光素子では、紫外線感光材料の露光、或いは、蛍光体を励起することによる可視光感光材料、赤外光感光材料などの露光、更には、蛍光体を励起することによる発光表示が可能になる。
【0039】
請求項記載の平面ディスプレイは、請求項1〜請求項4のいずれか1項記載の前記アレイ型光変調素子と、該アレイ型光変調素子に対向配置した平面光源と、前記アレイ型光変調素子を挟み該平面光源の反対側に設けた蛍光体とを具備し、前記アレイ型光変調素子から出射される光によって前記蛍光体を発光表示させることを特徴とする。
【0040】
この平面型ディスプレイでは、平面光源から出射される光がアレイ型光変調素子によって光変調され、更にその光が蛍光体を発光表示させる。従って、平面型ディスプレイにおいて、光変調部の小サイズ化、表示制御電圧の低減、表示の高速化が可能になる。
【0041】
請求項9記載の平面型ディスプレイは、前記平面光源が、紫外線出射光源であることを特徴とする。
【0042】
この平面型ディスプレイでは、紫外線感光材料の露光、或いは、蛍光体を励起することによる可視光感光材料、赤外光感光材料などの露光、更には、蛍光体を励起することによる発光表示が可能になる。
【0051】
請求項10のアレイ型光変調素子の駆動方法は、請求項1〜請求項のいずれか1項記載のアレイ型光変調素子の駆動方法であって、前記光変調素子は、静電気力による可撓薄膜の変位動作と、該可撓薄膜の弾性復帰動作とによって光変調を行い、前記光変調素子の弾性復帰動作を行うリセット走査の後に、変位動作又は状態維持を選択する書き込み走査を行うことを特徴とする。
【0052】
このアレイ型光変調素子の駆動方法では、光変調素子のリセット走査の後に、該素子の変位動作又は状態維持を選択する書き込み走査を行うことで、素子のヒステリシス特性によって書き込み走査前の状態が次の動作に影響を及ぼすことが防止され、安定した書き込み走査を行うことができる。また、素子のヒステリシス特性により、単純マトリクス構成の二次元光変調アレイを矛盾無く、即ち、非選択走査ライン上の画素が、書き込み走査時に設定されたON/OFF状態を確実に維持されるように駆動することが可能となる。
【0053】
請求項11記載のアレイ型光変調素子の駆動方法は、請求記載のアレイ型光変調素子の駆動方法であって、前記光変調素子は、静電気力による可撓薄膜の変位動作と、該可撓薄膜の弾性復帰動作とによって光変調を行い、前記光変調素子に所望の電圧を印加する書き込み走査を行うことを特徴とする。
【0054】
このアレイ型光変調素子の駆動方法では、光変調素子に所望の電圧を印加する書き込み走査を行うことで、ヒステリシス特性を有することなく印加電圧に対してリニアに動作する素子において、リセット動作によらずにアクティブマトリクス構造の各光変調素子を安定して駆動することができる。
【0055】
請求項12記載のアレイ型光変調素子の駆動方法は、請求記載のアレイ型光変調素子の駆動方法であって、前記光変調素子は、静電気力による可撓薄膜の変位動作と、該可撓薄膜の弾性復帰動作とによって光変調を行い、前記光変調素子の復帰動作を行うリセット信号を印加した後に所望の電圧を印加する書き込み走査を行うことを特徴とする。
【0056】
このアレイ型光変調素子の駆動方法では、リセット信号を印加した後に光変調素子に所望の電圧を印加する書き込み走査を行うことで、素子のヒステリシス特性によって書き込み走査前の状態が次の動作に影響を及ぼすことが防止され、安定した書き込み走査を行うことができる。また、素子のヒステリシス特性により、アクティブマトリクス構成の二次元光変調アレイを矛盾無く、即ち、非選択走査ライン上の画素が、書き込み走査時に設定されたON/OFF状態を確実に維持されるように駆動することが可能になる。
【0057】
【発明の実施の形態】
以下、本発明に係るアレイ型光変調素子、アレイ型露光素子、及び平面型ディスプレイ並びにアレイ型光変調素子の駆動方法の好適な実施の形態を図面を参照して詳細に説明する。
図1は本発明に係るアレイ型光変調素子の第一実施形態の断面図、図2は図1に示したアレイ型光変調素子の動作状態を説明する断面図である。
【0058】
紫外線に対して透明な基板21上には、紫外線に対して透明な複数の基板側透明電極23を設けてある。基板21上には、それぞれの基板側透明電極23に対応させて、その近傍に、絶縁性の支柱25を設けてある。支柱25の上端には、基板21に平行な可撓薄膜27の一端を固定してある。可撓薄膜27は、一端を支柱25に固定することで、片持ち梁状となっている。
【0059】
可撓薄膜27には、略同一面積の遮光膜29を被着してある。更に、可撓薄膜27には、紫外線に対して透明な膜側透明電極31を形成してある。この膜側透明電極31は、基板側透明電極23に対向状態となっている。
【0060】
遮光膜29と膜側透明電極31とは、兼用するものであってもよい。この場合、遮光膜29は、導電性で紫外線を吸収、又は反射する材料により形成する。具体的には、紫外線を反射するアルミ、クロムなどの金属薄膜、紫外線を吸収するポリシリコンなどの半導体による単体構成や、シリコン酸化物、シリコン窒化物などの絶縁膜、ポリシリコンなどの半導体薄膜に金属を蒸着した構成、又は誘電体多層膜などのフィルターを蒸着した複合構成とすることができる。
【0061】
基板側透明電極23、支柱25、可撓薄膜27、遮光膜29、膜側透明電極31は、一つの光変調部33を構成している。この光変調部33は、基板21上に、一次元又は二次元に配列される。光変調部33は、一画素の領域Sを複数に分割したそれぞれの領域mごとに設けてある。即ち、一画素は、複数の光変調部33によって構成されている。
【0062】
また、それぞれの領域mに設けられた光変調部33は、一画素ごとに、基板側透明電極23同士、及び膜側透明電極31同士が、共通に接続されている。即ち、一画素内における光変調部33は、同等に動作するようになっている。
【0063】
このように構成された光変調部33を有するアレイ型光変調素子35を、不図示の平面光源上に配置する。基板側透明電極23と膜側透明電極31との間に電圧を印加しないときは、可撓薄膜27が基板21と平行に対向する。従って、図1に示すように、基板側透明電極23を透過した紫外線は、遮光膜29によって吸収又は反射される。
【0064】
一方、基板側透明電極23と膜側透明電極31との間に電圧を印加すると、図2に示すように、両者間に働く静電気応力により、可撓薄膜27が基板21側に移動し、折り畳まれた状態となる。即ち、遮光膜29による光の遮断がなくなる。一画素内の光変調部33は、基板側透明電極23同士、及び膜側透明電極31同士が共通に接続されていることから、一画素内で各光変調部が等しく動作する。これにより基板21、基板側透明電極23を透過した紫外線は、更に前方に進み、光変調部33から出射されることとなる。そして、再度電圧をゼロにすると、可撓薄膜27は弾性力により図1に示す元の位置に復帰する。
【0065】
このように、アレイ型光変調素子35は、一画素の領域Sを複数の領域mに分割し、それぞれの領域mに光変調部33を設けている。そして、一画素内におけるそれぞれの光変調部33の基板側透明電極23同士、及び膜側透明電極31同士を共通に接続している。これにより、個々の光変調部33を小さく形成することができる。
【0066】
例えば、パネルの画素サイズが、約300μm×300μmの場合、一画素を縦10分割、横10分割として100個の光変調部33に分割すると、各光変調部33のサイズは相対的に10分の1以下に小さくすることが可能となる。
【0067】
このように、光変調部33の小サイズ化が可能になると、以下の種々の効果を得ることができる。
即ち、一画素を複数の領域に分割し、光変調部33をこれに応じて小さくしたので、光変調部の設計自由度を高くできる。上述の例の場合、支柱25の高さを30μm程度にすることができ、薄膜プロセスが容易となる。
支柱25を形成する場合、成膜後に通常のRIEエッチングが十分に可能となる。
成膜する厚みが薄くなるので、スループットが向上し、コストの低減が可能になる。
可撓薄膜27を撓ませるための印加電圧が低くなる。これにより、駆動回路のコスト低減が可能となる。
可撓薄膜27の必要変位量を小さくできるので、応答時間を短くでき、しかも、疲労を少なくして寿命を長くすることができる。
【0068】
このアレイ型光変調素子35は、アレイ型露光素子の要部に用いることができる。このアレイ型露光素子は、アレイ型光変調素子35に、不図示の平面光源を対向配置して構成する。平面光源としては、例えば紫外線を出射するものを用いる。これにより、平面光源から出射される紫外線をアレイ型光変調素子35によって光変調し、紫外線感光材料を露光することができる。
【0069】
また、アレイ型光変調素子35は、可視光感光材料、赤外光感光材料を露光するアレイ型露光素子の要部に用いることができる。このアレイ型露光素子は、アレイ型光変調素子35に、不図示の平面光源を対向配置し、更にアレイ型光変調素子35を挟み平面光源の反対側に不図示の蛍光体を設ける。このように構成したアレイ型露光素子では、アレイ型光変調素子35から出射される光を蛍光体によって可視光又は赤外光に波長変換して、可視光感光材料、赤外光感光材料を露光することができる。
【0070】
更に、このアレイ型光変調素子35は、平面型ディスプレイの要部に用いることができる。この平面型ディスプレイは、アレイ型光変調素子35に、不図示の平面光源を対向配置し、更にアレイ型光変調素子35を挟み平面光源の反対側に不図示の蛍光体を設ける。このように構成した平面型ディスプレイでは、アレイ型光変調素子35から出射される光によって蛍光体を発光表示させることができる。従って、各画素ごとの光変調部33に、画像情報に基づく電圧を印加することで、所望の画像形成が可能となる。
【0071】
次に、本発明の第二実施形態を説明する。
図3は第二実施形態を示す平面図、図4は図3のA−A断面図、図5は図3に示した光変調部の動作状態を説明する平面図、図6は図5の断面図、図7は図3に示した光変調部を一画素の領域に複数形成したアレイ型光変調素子の平面図である。
【0072】
紫外線に対して透明な基板37上には、一対の平行な支柱39を突設してある。一対の支柱39の間には、支柱39間の距離の略半分の長さの二対の対向電極41、41を左右の支柱39方向に並べて配設してある。一方の対向電極41の間には、基板37を覆う遮光膜43を形成してある。即ち、基板37は、遮光膜43を形成した部分が非開口部45となり、遮光膜43を形成していない部分が開口部47となる。従って、基板37を透過する光は、開口部47のみから出射することとなる。
【0073】
二対の対向電極41、41の対向空間には、支柱39間の距離の略半分の長さの電極遮光板49を設けてある。電極遮光板49は、両側を可撓部材(例えば折れ線バネ)51を介して、左右の支柱39に支持してある。電極遮光板49は、折れ線バネ51を弾性変形させることで、平行移動して左右いずれかの対向電極41、41側に片寄せられるようになっている。
【0074】
基板37、遮光膜43、支柱39、対向電極41、41、電極遮光板49、折れ線バネ51は、光変調部53を構成している。この光変調部53は、図7に示すように、基板37上に、例えば二次元に配列される。光変調部53は、一画素の領域Sを複数に分割したそれぞれの領域mごとに設けてある。即ち、一画素は、複数の光変調部53によって構成されている。
【0075】
また、それぞれの領域mに設けられた光変調部53は、一画素ごとに、対向電極41、41同士、及び電極遮光板49同士が、共通に接続されている。即ち、一画素内における各光変調部53は、同等に動作するようになっている。
【0076】
このように構成された光変調部53を有するアレイ型光変調素子55を、不図示の平面光源上に配置する。そして、電極遮光板49に電圧ゼロを印加し、開口部47側の対向電極41のみに電圧を印加すると、静電気応力によって電極遮光板49は、図5(a)、図6(a)に示すように、開口部47側へ移動する。これにより、開口部47を通過しようとする光は、電極遮光板49によって遮光されることとなる。
【0077】
一方、電極遮光板49に+Vの電圧を印加し、開口部47側の対向電極41のみに電圧を印加すると、静電気応力によって電極遮光板49は、図5(b)、図6(b)に示すように、遮光膜43側へ移動する。これにより、開口部47を通過した光は、光変調部53から出射することとなる。一画素内の光変調部53は、対向電極41、41同士、及び電極遮光板49同士が共通に接続されていることから、一画素内で各光変調部53が等しく動作する。そして、再度電圧をゼロにすると、電極遮光板49は、折れ線バネ51の弾性力及び静電気応力により元の位置に復帰する。
【0078】
このように、アレイ型光変調素子55は、一画素の領域Sを複数の領域mに分割し、それぞれの領域mに光変調部53を設けている。そして、一画素内におけるそれぞれの光変調部53の対向電極41、41同士、及び電極遮光板49同士を共通に接続している。これにより、個々の光変調部53を小さく形成することができる。
【0079】
この結果、上述のアレイ型光変調素子35と同様な以下の効果を得ることができる。即ち、
(1)薄膜プロセスが容易となる。
(2)通常のRIEエッチングが可能となる。
(3)成膜する厚みが薄くなり、コストの低減が可能になる。
(4)印加する電圧が低くなり、駆動回路のコスト低減が可能となる。
(5)応答時間を短くでき、しかも、寿命を長くすることができる。
【0080】
なお、このアレイ型光変調素子55も、上述のアレイ型光変調素子35の場合と同様にして、アレイ型露光素子、平面型ディスプレイを構成することができるものである。
【0081】
次に、本発明の第三実施形態を説明する。
図8は第三実施形態を示す平面図、図9は図8のB−B断面図、図10は図8のC−C断面図、図11は図8に示した露光素子の動作状態を説明する断面図である。
【0082】
紫外線に対して透明な基板57上には、誘電体多層膜ミラー59を設けてある。基板57上には、誘電体多層膜ミラー59を挟んで両側に一方の電極61を一対設けてある。基板57上には、電極61の左右側(図8の左右側)に支柱63を設けてある。支柱63の上端面には、可撓薄膜であるダイヤフラム65を設けてある。ダイヤフラム65の下面には、誘電体多層膜ミラー67を設けてある。誘電体多層膜ミラー59と誘電体多層膜ミラー67との間には、空隙69が形成されている。ダイヤフラム65の表面には、電極61と対向するように、他方の電極71を一対設けてある。なお、図10中の、73はスペーサである。
【0083】
基板57は、板状の平面光源75(図11参照)の上方に設けられる。平面光源75の側面には例えば不図示のブラックライト用紫外線ランプ(低圧水銀ランプ)を配設してある。平面光源75は、ブラックライト用低圧水銀ランプからの紫外線を側面から取り入れて、表面(図11の上面)から出射する。
【0084】
基板57、誘電体多層膜ミラー59、67、支柱63、ダイヤフラム65、電極61、71は、光変調部79を構成している。
【0085】
このように構成された光変調部79を有するアレイ型光変調素子81において、電圧OFFのときの空隙69の間隔をtoffとする(図11の左側の状態)。また電圧を印加したとき静電気力により空隙69の間隔が短くなるがこれをtonとする(図11の右側の状態)。
【0086】
ここで、ton、toffを下記のように設定する。
ton=1/2×λ0=180nm (λ0:紫外線の中心波長)
toff=3/4×λ0=270nm
【0087】
ここで、平面光源75からの紫外線は、360nm付近に中心波長λ0を持つ分光特性を有している。
【0088】
また、誘電体多層膜ミラー59、67は、光強度反射率をR=0.85とする。更に、空隙69は空気又は希ガスとし、その屈折率はn=1とする。紫外線は、コリメートされているので光変調部79に入射する入射角i(面の垂線と入射光線とのなす角)は、略ゼロである。光変調部79の光強度透過率は、toff時に270nm近傍でピークとなり、ton時に360nm近傍でピークとなる。一方、平面光源75からの紫外線は、360nm付近に中心波長λ0を持つ。従って、図11(a)に示すように、電圧を印加しないときはtoff=270nmとなり、紫外線はほとんど透過しない。また、図11(b)に示すように、電圧を印加してton=180nmとなると、紫外線は透過する。
【0089】
このように、光変調部79を有したアレイ型光変調素子81は、ダイヤフラム65を撓ませることにより、多層膜干渉効果を発生させて、紫外線の光変調を行うことができる。以上がアレイ型光変調素子81の光変調部79による基本動作である。
以上の第一〜第三実施形態に示す光変調部以外の構成、原理であっても、趣旨が同一であって、可撓薄膜を静電気力により変形させ、光の透過率を変化させるアレイ型光変調素子であれば、同様にして適用可能である。
【0090】
次に、このアレイ型光変調素子81の駆動方法を説明する。
駆動方法の説明に先立ち、先ずダイヤフラム65の印加電圧と光透過率との特性を説明する。図12は印加電圧と光透過率との特性を示したヒステリス線図である。
可撓薄膜であるダイヤフラム65を静電気応力によって変形及び弾性復帰させる場合、印加電圧Vgsと、ダイヤフラム65の変位との関係は、ヒステリス特性を示す。従って、印加電圧Vgsと、光透過率Tとの関係も、図12に示すようなヒステリス特性を示す。
【0091】
このヒステリス特性によれば、OFF(光遮蔽)状態の光変調部79は、VgsがVth(L) 以下ではOFF状態を維持する。一方、VgsがVs (H) 以上になると、光変調部79は、ON(光透過)状態に飽和する。その後、光変調部79は、VgsがVth(H) 以上であるときはON状態を維持したままとなる。そして、VgsがVs (L) 以下になると、光変調部79は、OFF状態に飽和する。即ち、光変調部79は、VgsがVth(H) とVth(L) との範囲であれば、Vgsの履歴によって、T(0N)、T(OFF)の二つの状態を得ることができる。なお、Vgsの極性が負の場合には、上述と縦軸対象の特性になる。
【0092】
図13はマトリクス状に光変調部を配置したアレイ型光変調素子の平面図である。この実施形態では、例えば2行2列のマトリクスの各交点Tr(1,1)、Tr(1,2)、Tr(2,1)、Tr(2,2)に光変調部79を配置し、アレイ型光変調素子81を構成してある。各光変調部79は、一画素の領域に対応させてある。
【0093】
同じ行に配列された光変調部79のそれぞれの電極71は、共通に接続して走査電極としてある。この走査電極には電位Vg が印加される。また、同じ列に配列された光変調部79のそれぞれの電極61は、共通に接続して信号電極としてある。この信号電極には電位Vb が印加される。従って、各光変調部79に印加される電極61、71間の電圧Vgsは(Vb −Vg )となる。
【0094】
アレイ型光変調素子81を駆動するには、走査信号に従って、行順次に電極71を走査し、これと同期させ、走査された電極71に対応するデータ信号を電極61に印加する。
【0095】
ここで、走査電極には、リセット信号、選択信号、非選択信号の三種類の信号(電圧)が与えられる。
リセット信号は、光変調部79の以前の状態に拘わらず、その行の光変調部79をOFF(光遮蔽)にする。この時の走査電極の電圧をVg(r)とする。
【0096】
選択信号は、その行にデータを書き込むための信号である。この信号と同時に、信号電極に印加された電圧に従い、光変調部79の状態がON(光透過)又はOFF(光遮蔽)に決定される。この時の走査電極の電圧をVg(s)とする。
【0097】
非選択信号は、選択がなされないときの信号である。この時、信号電極の電圧に拘わることなく光変調部79の状態は変わらず、前の状態が維持される。この時の走査電極の電圧をVg(ns) とする。
【0098】
一方、信号電極には、ON信号、OFF信号の二種類の信号(電圧)が与えられる。
ON信号は、選択された行の光変調部79に対し、光変調部79の状態をON(光透過)にする。この時の信号電極の電圧をVb(on) とする。
【0099】
OFF信号は、選択された行の光変調部79に対し、光変調部79の状態をOFF(光遮蔽)にする。但し、実際には、直前で光変調部79がリセットされることを想定しているので、光変調部79の状態をOFF(光遮蔽)にする場合は、前の状態(OFF状態)を維持する信号でよい。この時の信号電極の電圧をVb(off)とする。
【0100】
以上の走査電極電圧、信号電極電圧の組み合わせにより、光変調部79の電極間電圧Vgsは、以下の6種類の電圧に分けられる。また、電極間電圧Vgsと透過率の特性により、特定の条件が与えられることになる。
【0101】
Vgs(r-on)=Vb(on) −Vg(r)≦Vs(L)
Vgs(r-off) =Vb(off)−Vg(r)≦Vs(L)
Vgs(s-on)=Vb(on) −Vg(s)≧Vs(H)
Vgs(s-off) =Vb(off)−Vg(s)≦Vth(L)
Vgs(ns-on) =Vb(on) −Vg(ns) ≦Vth(L)
Vgs(ns-off)=Vb(off)−Vg(ns) ≧Vth(H)
【0102】
以上の条件をまとめると、図14に示すとおりになる。
図14は走査電極電圧Vg 及び信号電極電圧Vb の組み合わせと、光変調部の電極間電圧Vgs(Vb −Vg )との関係を示した説明図である。
例えば、走査電極電圧Vg がリセットVg(r)で、信号電極電圧Vb がON即ちVb(on) の場合には、Vs(H)より大きい値の信号電極電圧Vb (図中太実線83)から、Vs(H)とVth(L) との間の値の走査電極電圧Vg (図中太実線85)が減算され、その値(図中太実線87)がVs(L)より小さくなる。
即ち、
Vgs(r-on)≦Vs(L)
となる。
その他同様にして、6種類の電圧が定まることになる。
【0103】
次に、このような電極間電圧Vgsと透過率との関係を利用して、光変調部79を二次元に配置したマトリクスにデータを書き込む方法を説明する。
図15はマトリクス状に配置した各光変調部に異なる波形の電圧を印加してデータを書き込む方法の説明図である。
【0104】
マトリクスとしては、図13に示した2行2列のマトリクスを用いてデータの書き込みを行う。マトリクスの各光変調部79には、以下のON、OFFデータを書き込むものとする。
Tr(1,1) → ON Tr(1,2) → OFF
Tr(2,1) → OFF Tr(2,2) → ON
【0105】
マトリクスには、図15に示すような波形の電圧を印加する。
例えば、1行目Vg(1)には、
t1:リセット電圧 t2:選択電圧
t3:非選択電圧 t4:非選択電圧
を印加する。
1列目Vb(1)には、
t1:don't care t2:ON電圧
t3:OFF電圧 t4:don't care
を印加する。
これにより、各光変調部79に所望のデータが行順次で書き込まれる。
【0106】
即ち、例えば上述の1行1列目のマトリクスTr(1,1)の場合では、
Vgs:Vb(1)−Vg(1)であるから、
t1:リセット電圧(OFF) t2:ON
t3=状態維持 t4=状態維持となる。
【0107】
従って、t2におけるONの状態が維持(メモリー)され、その結果、マトリクスTr(1,1)は光変調部79が「ON」の状態となる。その他、同様にして、他のマトリクスTr(1,2)は「OFF」、Tr(2,1)は「OFF」、Tr(2,2)は「ON」の状態となる。
【0108】
このように、光変調素子のリセット走査の後に、該素子の変位動作又は状態維持を選択する書き込み走査を行うことで、素子のヒステリシス特性により書き込み走査前の状態が次の動作に影響を及ぼすことが防止され、安定した書き込み走査を行うことができる。
また、素子のヒステリシス特性により、単純マトリクス構成の二次元光変調アレイを矛盾無く駆動することが可能である。なお、ここでいう矛盾無くとは、書き込み選択走査ライン上の画素にはONかOFFかが決定され、非選択走査ライン上の画素は選択時に書き込まれた状態を維持することを意味する。
【0109】
次に、本発明の第三実施形態の変形例1を説明する。
図16は、第三実施形態の変形例1を示す単純マトリクスの平面図である。
この変形例では、一画素の領域Sを、縦三つ、横三つの合計九つの領域mに分割してある。それぞれの領域mには、光変調部79を設けてある。一画素内の各光変調部79は、一画素に接続した異なる三つの走査電極Vg(1)a 、Vg(1)b 、Vg(1)c と、異なる三つの信号電極Vb(1)a 、Vb(1)b 、Vb(1)c のそれぞれに接続されている。
【0110】
つまり、一画素に設けられた各光変調部79は、これらの走査電極と信号電極とに、上述したような電圧を印加することで、独立して動作するようになっている。
【0111】
この変形例によるアレイ型光変調素子91は、各光変調部79を小さく形成できるので、薄膜プロセスが容易となる。可撓薄膜27を撓ませるために印加する電圧が低くなる。可撓薄膜27の必要変位量を小さくできるので、応答時間を短くできる。
【0112】
これに加えて、2値の状態をとる光変調部79を用いた場合であっても、一画素の面積を分割することにより、一画素で九種類の階調を得ることができる。
【0113】
アレイ型光変調素子91は、この階調方式に、他の階調方式(例えば、フィールド内時間分割階調)を組み合わせることで、更なる多階調化を図るものであってもよい。また、3値以上のモードであれば、面積と各光変調部毎の重みづけ階調などの多階調化も可能となる。
【0114】
なお、このアレイ型光変調素子91も、上述のアレイ型光変調素子35の場合と同様にして、アレイ型露光素子、平面型ディスプレイを構成することができるものである。
【0115】
次に、本発明の第四実施形態を説明する。
図17は第四実施形態を示す平面図である。
この実施形態によるアレイ型光変調素子101は、一画素の領域Sを異なった面積の複数の領域m1、m2、m3に分割してある。領域m1、m2、m3の面積比は、1:2:4となっている。それぞれの領域m1、m2、m3には、その面積に対応した光変調部103a、103b、103cを設けてある。これらの光変調部103a、103b、103cの走査電極部には、共通の走査電圧Vg(1)を印加する。一方、信号電極部には、光変調部103a、103b、103cに対応させて異なる信号電圧Vb(1)a 、Vb(1)b 、Vb(1)c を印加するようになっている。
【0116】
従って、このアレイ型光変調素子101によれば、各光変調部103a、103b、103cのON、OFF動作を組み合わせることにより、一画素の透過光量が異なるものとなる。この結果、各光変調部が2値に状態変化する場合であっても、その組み合わせによって、表1に示す8階調の透過光量を得ることができる。
【0117】
【表1】
Figure 0003824290
【0118】
なお、このアレイ型光変調素子101も、上述のアレイ型光変調素子35の場合と同様にして、アレイ型露光素子、平面型ディスプレイを構成することができるものである。
【0119】
次に、本発明の第五実施形態を説明する。
図18は第五実施形態の画素部の等価回路図である。
この実施形態によるアレイ型光変調素子111は、一画素の領域Sを複数に分割したそれぞれの領域mごとに、光変調部113を設けてある。また、一画素に対応させて能動素子(例えばTFT)115を設けてある。能動素子115は、ゲート電極117、ドレイン電極119、ソース電極121を有する。
【0120】
ゲート電極117には、行ごとの走査信号ライン123を接続してある。ドレイン電極119には、列ごとの画像信号ライン125を接続してある。ソース電極121には、各光変調部113の一方の対向電極が共通に接続してある。また、各光変調部113の他方の対向電極には、共通電極127を接続してある。
【0121】
即ち、このアレイ型光変調素子111は、一つの能動素子115によって、一画素内の複数の光変調部113が共通に制御可能になっている。
【0122】
このように構成されたアレイ型光変調素子111では、ゲート電極117に接続された走査信号ライン123に、能動素子115を導通させる電圧が印加される。そして、ドレイン電極119に接続された画像信号ライン125に所望の画像信号が印加されると、ドレイン電極119とソース電極121とが導通する。従って、画像信号が光変調部113の一方の対向電極に印加されることになる。これにより、一方の対向電極と、共通電極127に接続された他方の対向電極との電圧により、各光変調部113が一画素ごとに共通に動作する。
【0123】
このアレイ型光変調素子111によれば、他の行の走査のために、能動素子115が非導通となっても光変調部113の状態を維持することができる。従って、各光変調部113を一画素ごとに共通に動作させる、アクティブマトリクス駆動が可能となる。
【0124】
なお、このアレイ型光変調素子111も、上述のアレイ型光変調素子35の場合と同様にして、アレイ型露光素子、平面型ディスプレイを構成することができるものである。
【0125】
次に、本発明の第六実施形態を説明する。
図19は第六実施形態の画素部の等価回路図である。
この実施形態によるアレイ型光変調素子131は、一画素の領域Sを複数に分割したそれぞれの領域mごとに、光変調部133を設けてある。一画素には、各光変調部133に対応させて複数の能動素子115を設けてある。
【0126】
各能動素子115のゲート電極117には、行ごとの走査信号ライン123を共通に接続してある。一方、各能動素子115のドレイン電極119には、異なる画像信号ライン125a、125b、125cを接続してある。各能動素子115のソース電極121には、各光変調部133の一方の対向電極を接続してある。また、各光変調部133の他方の対向電極には、共通電極127を接続してある。
【0127】
即ち、このアレイ型光変調素子131は、一つの画素が、複数の能動素子115と、各能動素子115に接続された光変調部133とによって制御可能になっている。
【0128】
このように構成されたアレイ型光変調素子131では、ドレイン電極119に接続された異なる画像信号ライン125a、125b、125cに所望の画像信号が印加される。これにより、一方の対向電極と、共通電極127に接続された他方の対向電極との電圧により、各光変調部133が一画素内で異なって動作する。
【0129】
このアレイ型光変調素子131によれば、能動素子115を用いたアクティブマトリクス駆動において、一つの画素内で分割された複数の光変調部133をそれぞれ個別に駆動することができる。この結果、各光変調部133を駆動する組み合わせを変えることにより、一画素で複数階調の透過光量を得ることができる。
【0130】
なお、このアレイ型光変調素子131も、上述のアレイ型光変調素子35の場合と同様にして、アレイ型露光素子、平面型ディスプレイを構成することができるものである。
【0131】
次に、上記アクティブマトリクス構成により、アレイ型光変調素子131をアクティブマトリクス駆動する方法を以下に説明する。
【0132】
まず、上記アレイ型光変調素子131がヒステリシス特性を有しない場合にアクティブマトリクス駆動する方法を説明する。
図20は2行2列に配列した半導体アクティブマトリクスの等価回路図、図21は半導体アクティブマトリクスの各光変調部に異なる波形の電圧を印加してデータを書き込む方法の説明図である。尚、光変調素子の印加電圧Vgsと光透過率Tの特性は、上述の図12で説明した特性と同じものとする。
【0133】
ここで、図20に示す2行2列の画素電極に、以下の電位を書き込む具体的な駆動方法を説明する。
Tr(1,1)=ON Tr(1,2)=OFF Tr(2,1)=OFF Tr(2,2)=ON
【0134】
同じ行に配列したTr(1,1)、Tr(1,2)、又はTr(2,1)、Tr(2,2)の画素電極87は、共通の走査信号ライン91に接続してある。この走査信号ライン91には、電位Vg が印加される。また、同じ列に配列したTr(1,1)、Tr(2,1)、又はTr(1,2)、Tr(2,2)の画素電極は、共通の画像信号ライン89に接続してある。この画像信号ラインには、電位Vb が印加される。
【0135】
このように構成したアクティブマトリクス素子を駆動するには、走査信号に従って、行順次にTr(1,1)、Tr(1,2)、又はTr(2,1)、Tr(2,2)の画素電極を走査し、これと同期させ、走査された画素電極に対応するデータ信号を列に配列したTr(1,1)、Tr(2,1)、又はTr(1,2)、Tr(2,2)の画素電極に印加する。
【0136】
この際、マトリクスには図21に示す波形の電圧を印加する。
例えば、1行目Vg(1)には、
t1:走査ON(導通)電圧
t2:走査OFF(非導通)電圧
を印加する。
【0137】
2行目Vg(2)には、
t1:走査OFF(非導通)電圧
t2:走査ON(導通)電圧
を印加する。
【0138】
1列目Vb(1)には、
t1:Tr(1,1)へON(透過)電圧
t2:Tr(2,1)へOFF(遮光)電圧
を印加する。
【0139】
2列目Vb(2)には、
t1:Tr(1,2)へOFF(遮光)電圧
t2:Tr(2,2)へON(透過)電圧
を印加する。
【0140】
これにより、Tr(1,1)の電位Vgsは、t1で電位がVs(H)となり、その結果、画素の状態がONとなり、t2以降はON状態が保持される。
Tr(1,2)の電位Vgsは、t1で電位がVs(L)となり、その結果、画素の状態がOFFとなり、t2以降は保持される。
Tr(2,1)の電位Vgsは、t1で電位がVs(L)となり、その結果、画素の状態がOFFとなり、t2以降は保持される。
Tr(2,2)の電位Vgsは、t1で電位がVs(H)となり、その結果、画素の状態がONとなり、t2以降はON状態が保持される。
これにより、図20で意図した書き込み動作が予定通り実行されたことになる。
【0141】
以上のように、走査ゲート電極を行順次でON(導通)にし、それと同期させてデータ信号電極からON(透過)又はOFF(遮光)の電位を印加する。その後、走査ゲート電極をOFF(非導通)にしても、光変調素子が容量性の場合、画素電極の電位は保持されることとなる。
【0142】
次に、上記アクティブマトリクス構成のアレイ型光変調素子131が、図12に示すヒステリシス特性を有する場合にアクティブマトリクス駆動する方法を以下に説明する。
【0143】
上記同様に、図20のような2行2列の各画素に対し、以下の2値のデータを書き込む場合のアクティブマトリクス構成の駆動について説明する。
Tr(1,1)=ON Tr(1,2)=OFF Tr(2,1)=OFF Tr(2,2)=ON
図22は図20に示すアクティブマトリクス構成の駆動電圧Vg、Vbを示す図である。
【0144】
この場合の印加電圧は、図22に示すように、
1行目Vg
t1:走査ON (導通)
t2:走査OFF(非導通)
2行目Vg
t1:走査OFF(非導通)
t2:走査ON (導通)
1列目Vb
t1の前半:Tr(1,1)へリセット(遮光)電圧印加
t1の後半:Tr(1,1)へON (透過)電圧印加
t2の前半:Tr(2,1)へリセット(遮光)電圧印加
t2の後半:Tr(2,1)へOFF (遮光)電圧印加
2列目Vb
t1の前半:Tr(1,2)へリセット(遮光)電圧印加
t1の後半:Tr(1,2)へOFF (遮光)電圧印加
t2の前半:Tr(2,2)へリセット(遮光)電圧印加
t2の後半:Tr(2,2)へON (透過)電圧印加
となる。
【0145】
このように走査ゲート電極を行順次でVg−onによりON(導通)にし、それと同期させてデータ信号電極からON(透過)又はOFF(遮光)の電位を供給する。その後、走査ゲート電極をOFF(非導通)にしても、画素電位の電位は保持される。
【0146】
これら図22、23の結果は、それぞれ、Tr(1,1)は「ON」、Tr(1,2)は「OFF」、Tr(2,1)は「OFF」、Tr(2,2)は「ON」となる。
これにより、光変調素子がヒステリシス特性を有していても、図20で意図した書き込み動作を矛盾無く予定通り実行することができる。。
【0147】
さらに、リセット期間と書き込み期間とを各々独立で走査する駆動方法としても同様にしてアクティブマトリクス駆動を行うことができる。
以上説明したアクティブマトリクス駆動では、書き込み走査時に所定の一定レベルの電圧を印加することで「ON」,「OFF」の二値を制御しているが、これに限らず、印加電圧を任意のレベルの電圧に設定して多階調制御する駆動方法としても良い。
【0148】
【発明の効果】
以上詳細に説明したように、本発明に係るアレイ型光変調素子、アレイ型露光素子、及び平面型ディスプレイは、一画素を複数に分割したそれぞれの領域に、光変調部を設けた。このため、光変調部の小サイズ化が可能になり、光変調部の設計自由度を高くできる。例えば、支柱の高さを低くすることができ、薄膜プロセスが容易となる。また、可撓薄膜の必要変位量を小さくできるので、応答時間が短くなり、高速化が可能となる。
【0149】
アレイ型光変調素子と、アレイ型露光素子及び平面型ディスプレイのアレイ型光変調素子に対する駆動方法は、一画素を複数に分割したそれぞれの領域に、光変調部を設け、各光変調部を異なるように動作させる。このため、各光変調部が2値のモードであっても、一画素単位での多階調制御を可能にできる。
【0150】
また、光変調素子の弾性復帰動作を行うリセット走査の後に、該素子の変位動作又は状態維持を選択する書き込み走査を行う。このため、光変調素子がヒステリシス特性を有していても、光変調素子を矛盾無く安定して駆動することができる。
【図面の簡単な説明】
【図1】本発明に係るアレイ型光変調素子の第一実施形態の断面図である。
【図2】図1に示したアレイ型光変調素子の動作状態を説明する断面図である。
【図3】第二実施形態を示す平面図である。
【図4】図3のA−A断面図である。
【図5】図3に示した光変調部の動作状態を説明する平面図である。
【図6】図5の断面図である。
【図7】図3に示した光変調部を一画素の領域に複数形成したアレイ型光変調素子の平面図である。
【図8】第三実施形態を示す平面図である。
【図9】図8のB−B断面図である。
【図10】図8のC−C断面図である。
【図11】図8に示した露光素子の動作状態を説明する断面図である。
【図12】印加電圧と光透過率との特性を示したヒステリス線図である。
【図13】マトリクス状に光変調部を配置したアレイ型光変調素子の平面図である。
【図14】走査電極電圧及び信号電極電圧の組み合わせと、光変調部の電極間電圧との関係を示した説明図である。
【図15】マトリクス状に配置した各光変調部に異なる波形の電圧を印加してデータを書き込む方法の説明図である。
【図16】第三実施形態の変形例1を示す単純マトリクスの平面図である。
【図17】第四実施形態を示す平面図である。
【図18】第五実施形態の画素部の等価回路図である。
【図19】第六実施形態の画素部の等価回路図である。
【図20】アクティブマトリクス構成による画素部の等価回路図である。
【図21】マトリクス状に配置した各光変調部に異なる波形の電圧を印加してデータを書き込む方法の説明図である。
【図22】マトリクス状に配置した各光変調部に印加する電圧の波形を示す図である。
【図23】マトリクス状に配置した各光変調部の電極に印加される電圧の波形を示す図である。
【図24】従来の光変調素子の要部側面図である。
【図25】従来の光変調素子の動作状態の要部側面図である。
【符号の説明】
27、65 可撓薄膜
33、53、79、103a、103b、103c、113、133 光変調部
35、55、81、91、101、111、131 アレイ型光変調素子
75 平面光源
115 能動素子

Claims (12)

  1. 可撓薄膜を有する光変調部を基板上に一次元又は二次元に配列し、前記可撓薄膜を静電気応力によって変形させ、光の透過率を変化させることで画像表現可能のアレイ型光変調素子において、
    前記画像を構成する最小単位の各画素をそれぞれ複数に分割した各分割領域に前記光変調部を設け、
    前記各画素のそれぞれの領域に設けられた複数の前記光変調部で、前記静電気応力発生に供される基板側電極同士、及び膜側電極同士が共通の電極で接続され、各画素内での各光変調部の動作が等しいことを特徴とするアレイ型光変調素子。
  2. 前記各画素を異なる面積の領域に分割したことを特徴とする請求項1記載のアレイ型光変調素子。
  3. 各画素を、単純マトリクス構造で配列したことを特徴とする請求項1又は請求項2のいずれかに記載のアレイ型光変調素子。
  4. 各画素を、能動素子の付加されたアクティブマトリクス構造で配列したことを特徴とする請求項1又は請求項2のいずれかに記載のアレイ型光変調素子。
  5. 請求項1〜請求項4のいずれか1項記載の前記アレイ型光変調素子と、該アレイ型光変調素子に対向配置した平面光源とを具備し、該平面光源から出射される光を前記アレイ型光変調素子によって光変調することを特徴とするアレイ型露光素子。
  6. 請求項1〜請求項4のいずれか1項記載の前記アレイ型光変調素子と、該アレイ型光変調素子に対向配置した平面光源と、前記アレイ型光変調素子を挟み該平面光源の反対側に設けた蛍光体とを具備し、前記アレイ型光変調素子から出射される光を前記蛍光体によって可視光又は赤外光に波長変換することを特徴とするアレイ型露光素子。
  7. 前記平面光源が、紫外線出射光源であることを特徴とする請求項5又は請求項6のいずれかに記載のアレイ型露光素子。
  8. 請求項1〜請求項4のいずれか1項記載の前記アレイ型光変調素子と、該アレイ型光変調素子に対向配置した平面光源と、前記アレイ型光変調素子を挟み該平面光源の反対側に設けた蛍光体とを具備し、前記アレイ型光変調素子から出射される光によって前記蛍光体を発光表示させることを特徴とする平面型ディスプレイ。
  9. 前記平面光源が、紫外線出射光源であることを特徴とする請求項8記載の平面型ディスプレイ。
  10. 請求項1〜請求項9のいずれか1項記載のアレイ型光変調素子の駆動方法であって、前記光変調素子は、静電気力による可撓薄膜の変位動作と、該可撓薄膜の弾性復帰動作とによって光変調を行い、前記光変調素子の弾性復帰動作を行うリセット走査の後に、変位動作又は状態維持を選択する書き込み走査を行うことを特徴とするアレイ型光変調素子の駆動方法。
  11. 請求項4記載のアレイ型光変調素子の駆動方法であって、前記光変調素子は、静電気力による可撓薄膜の変位動作と、該可撓薄膜の弾性復帰動作とによって光変調を行い、前記光変調素子に所望の電圧を印加する書き込み走査を行うことを特徴とするアレイ型光変調素子の駆動方法。
  12. 請求項4記載のアレイ型光変調素子の駆動方法であって、前記光変調素子は、静電気力による可撓薄膜の変位動作と、該可撓薄膜の弾性復帰動作とによって光変調を行い、前記光変調素子の復帰動作を行うリセット信号を印加した後に所望の電圧を印加する書き込み走査を行うことを特徴とするアレイ型光変調素子の駆動方法。
JP31094698A 1998-03-13 1998-10-30 アレイ型光変調素子、アレイ型露光素子、及び平面型ディスプレイ、並びにアレイ型光変調素子の駆動方法 Expired - Fee Related JP3824290B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP31094698A JP3824290B2 (ja) 1998-05-07 1998-10-30 アレイ型光変調素子、アレイ型露光素子、及び平面型ディスプレイ、並びにアレイ型光変調素子の駆動方法
US09/429,923 US6195196B1 (en) 1998-03-13 1999-10-29 Array-type exposing device and flat type display incorporating light modulator and driving method thereof

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP12488598 1998-05-07
JP10-124885 1998-05-07
JP31094698A JP3824290B2 (ja) 1998-05-07 1998-10-30 アレイ型光変調素子、アレイ型露光素子、及び平面型ディスプレイ、並びにアレイ型光変調素子の駆動方法

Publications (2)

Publication Number Publication Date
JP2000028933A JP2000028933A (ja) 2000-01-28
JP3824290B2 true JP3824290B2 (ja) 2006-09-20

Family

ID=26461447

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31094698A Expired - Fee Related JP3824290B2 (ja) 1998-03-13 1998-10-30 アレイ型光変調素子、アレイ型露光素子、及び平面型ディスプレイ、並びにアレイ型光変調素子の駆動方法

Country Status (1)

Country Link
JP (1) JP3824290B2 (ja)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4720022B2 (ja) * 2001-05-30 2011-07-13 ソニー株式会社 光学多層構造体およびその製造方法、光スイッチング素子、並びに画像表示装置
US6741377B2 (en) * 2002-07-02 2004-05-25 Iridigm Display Corporation Device having a light-absorbing mask and a method for fabricating same
JP4042551B2 (ja) * 2002-12-02 2008-02-06 株式会社ニコン マイクロアクチュエータ装置及び光スイッチシステム
TWI289708B (en) 2002-12-25 2007-11-11 Qualcomm Mems Technologies Inc Optical interference type color display
US7161728B2 (en) 2003-12-09 2007-01-09 Idc, Llc Area array modulation and lead reduction in interferometric modulators
US7342705B2 (en) 2004-02-03 2008-03-11 Idc, Llc Spatial light modulator with integrated optical compensation structure
CN101694767B (zh) * 2004-08-27 2012-07-18 高通Mems科技公司 用于寻址mems显示器的系统和方法
US7807488B2 (en) 2004-09-27 2010-10-05 Qualcomm Mems Technologies, Inc. Display element having filter material diffused in a substrate of the display element
KR100640872B1 (ko) * 2004-10-06 2006-11-02 엘지전자 주식회사 투사표시장치
US7999994B2 (en) 2005-02-23 2011-08-16 Pixtronix, Inc. Display apparatus and methods for manufacture thereof
US20070205969A1 (en) 2005-02-23 2007-09-06 Pixtronix, Incorporated Direct-view MEMS display devices and methods for generating images thereon
US9229222B2 (en) 2005-02-23 2016-01-05 Pixtronix, Inc. Alignment methods in fluid-filled MEMS displays
US9082353B2 (en) 2010-01-05 2015-07-14 Pixtronix, Inc. Circuits for controlling display apparatus
US8310442B2 (en) 2005-02-23 2012-11-13 Pixtronix, Inc. Circuits for controlling display apparatus
US8519945B2 (en) 2006-01-06 2013-08-27 Pixtronix, Inc. Circuits for controlling display apparatus
ES2528386T3 (es) * 2005-02-23 2015-02-09 Pixtronix, Inc. Procedimientos y aparatos de representación visual
US9158106B2 (en) 2005-02-23 2015-10-13 Pixtronix, Inc. Display methods and apparatus
US9261694B2 (en) 2005-02-23 2016-02-16 Pixtronix, Inc. Display apparatus and methods for manufacture thereof
US8526096B2 (en) 2006-02-23 2013-09-03 Pixtronix, Inc. Mechanical light modulators with stressed beams
US8107155B2 (en) 2006-10-06 2012-01-31 Qualcomm Mems Technologies, Inc. System and method for reducing visual artifacts in displays
ATE556272T1 (de) 2006-10-06 2012-05-15 Qualcomm Mems Technologies Inc Optische verluststruktur in einer beleuchtungsvorrichtung
US8872085B2 (en) 2006-10-06 2014-10-28 Qualcomm Mems Technologies, Inc. Display device having front illuminator with turning features
US9176318B2 (en) 2007-05-18 2015-11-03 Pixtronix, Inc. Methods for manufacturing fluid-filled MEMS displays
US8068710B2 (en) 2007-12-07 2011-11-29 Qualcomm Mems Technologies, Inc. Decoupled holographic film and diffuser
WO2009102731A2 (en) 2008-02-12 2009-08-20 Qualcomm Mems Technologies, Inc. Devices and methods for enhancing brightness of displays using angle conversion layers
US8049951B2 (en) 2008-04-15 2011-11-01 Qualcomm Mems Technologies, Inc. Light with bi-directional propagation
US8169679B2 (en) 2008-10-27 2012-05-01 Pixtronix, Inc. MEMS anchors
KR101588850B1 (ko) 2008-12-03 2016-01-27 삼성디스플레이 주식회사 표시장치
WO2010138765A1 (en) 2009-05-29 2010-12-02 Qualcomm Mems Technologies, Inc. Illumination devices and methods of fabrication thereof
CN103000141B (zh) 2010-02-02 2016-01-13 皮克斯特罗尼克斯公司 用于控制显示装置的电路
US8848294B2 (en) 2010-05-20 2014-09-30 Qualcomm Mems Technologies, Inc. Method and structure capable of changing color saturation
US8902484B2 (en) 2010-12-15 2014-12-02 Qualcomm Mems Technologies, Inc. Holographic brightness enhancement film
KR101387063B1 (ko) 2012-10-29 2014-04-18 숭실대학교산학협력단 입체 영상용 셔터 안경을 위한 셔터 모듈
US9134552B2 (en) 2013-03-13 2015-09-15 Pixtronix, Inc. Display apparatus with narrow gap electrostatic actuators
US9063366B2 (en) * 2013-03-14 2015-06-23 The Boeing Company Display device using micropillars and method therefor

Also Published As

Publication number Publication date
JP2000028933A (ja) 2000-01-28

Similar Documents

Publication Publication Date Title
JP3824290B2 (ja) アレイ型光変調素子、アレイ型露光素子、及び平面型ディスプレイ、並びにアレイ型光変調素子の駆動方法
US6195196B1 (en) Array-type exposing device and flat type display incorporating light modulator and driving method thereof
JP3919954B2 (ja) アレイ型光変調素子及び平面ディスプレイの駆動方法
JP4074714B2 (ja) アレイ型光変調素子及び平面ディスプレイの駆動方法
US5036317A (en) Flat panel apparatus for addressing optical data storage locations
US6288829B1 (en) Light modulation element, array-type light modulation element, and flat-panel display unit
JP3865942B2 (ja) アクティブマトリクス素子、及びアクティブマトリクス素子を用いた発光素子、光変調素子、光検出素子、露光素子、表示装置
JP4460732B2 (ja) 平面表示装置および露光装置
JP3934269B2 (ja) 平面表示装置
JP2000111813A (ja) 光変調素子及びアレイ型光変調素子並びに平面表示装置
JP2000214393A (ja) 光変調素子及びアレイ型光変調素子並びに平面表示装置
JP2002040336A (ja) 光変調素子及びそれを用いた露光装置並びに平面表示装置
JP2000028938A (ja) アレイ型光変調素子、アレイ型露光素子、及び平面型ディスプレイの駆動方法
JPH1195693A (ja) 表示装置
US4864538A (en) Method and apparatus for addressing optical data storage locations
JP2002040337A (ja) 光変調素子及びそれを用いた露光装置並びに平面表示装置
JP2000131627A (ja) 光変調素子及びアレイ型光変調素子並びに平面表示装置
JP2002372701A (ja) 画像表示装置
KR940006297B1 (ko) 플라즈마 어드레스 방식의 액정표시소자
JP4040869B2 (ja) 画像表示装置
US5798806A (en) Spatial light modulator and projector
JP3873544B2 (ja) 電気光学装置および投射型表示装置
KR20090013914A (ko) 발광 장치 및 이를 구비한 표시 장치
JPH03204615A (ja) 磁気光学素子とそれを用いた表示装置
JPH09113928A (ja) 投影型画像表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040224

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060315

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060324

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060515

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060621

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060626

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090707

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090707

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090707

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100707

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110707

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110707

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120707

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees