CN103716554B

CN103716554B - 光电转换装置及其测试方法和成像系统及其制造方法

Info

Publication number: CN103716554B
Application number: CN201310460127.7A
Authority: CN
Inventors: 樋山拓己; 中村恒; 中村恒一; 山崎和男; 齐藤和宏
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2012-10-02
Filing date: 2013-09-30
Publication date: 2017-04-12
Anticipated expiration: 2033-09-30
Also published as: US9204072B2; JP2014075618A; US20140092286A1; JP5980080B2; CN103716554A

Abstract

本公开涉及光电转换装置、成像系统、光电转换装置测试方法和成像系统制造方法。光电转换装置包括：像素阵列，包含以矩阵布置的多个像素；包含多个对的多个块，每个对包含与像素阵列中的列对应地设置的比较器和与比较器对应地设置的存储器；以及块信息供给单元，被配置为向包含于块中的多个存储器供给指示块位置的块信息。

Description

光电转换装置及其测试方法和成像系统及其制造方法

技术领域

本公开涉及光电转换装置和成像系统。

背景技术

在各像素列中具有模拟/数字（A/D）转换器和保持A/D转换结果的存储器的固态成像元件是已知的。日本专利申请公开No.2008-270433讨论了多个存储器被分成多个块并且对于各块设置列扫描电路的配置。在日本专利申请公开No.2008-270433中讨论的配置中，可通过仅从属于某个块的存储器读取信号来提取成像区域中的部分区域。但是，如果从某个块读取信号，那么随后级中的电路不能区分该信号是从哪个块读取的。

发明内容

根据本发明的一个方面，光电转换装置包括：像素阵列，包含以矩阵布置的多个像素；包含多个对的多个块，每个对包含与像素阵列中的列对应地设置的比较器和与比较器对应地设置的存储器；以及块信息供给单元，被配置为向包含于块中的多个存储器供给块信息，所述块信息用于在从所述多个块之中的一个块读取的信号与从另一块读取的信号之间进行区分。

根据本发明的另一方面，在光电转换装置的测试方法中，所述光电转换装置包括：像素阵列，包含以矩阵形式布置的多个像素；包含多个对的多个块，每个对包含与像素阵列中的列对应地设置的比较器和与比较器对应地设置的存储器；以及块信息供给单元，被配置为向包含于块中的多个存储器供给块信息，所述块信息用于在从所述多个块之中的一个块读取的信号与从另一块读取的信号之间进行区分，所述测试方法包括：比较预设的期望值与从光电转换装置输出的块信息；以及确定期望值是否与块信息一致。

从（参照附图）对示例性实施例的以下描述，本发明的进一步的特征将变得明显。

附图说明

图1是示出根据第一示例性实施例的光电转换装置的配置的框图。

图2是示出像素的配置的等效电路图。

图3是示出放大电路的配置的等效电路图。

图4是示出A/D转换单元的配置的等效电路图。

图5是示出块内（intra-block）扫描电路的配置的示图。

图6是示出光电转换装置的操作的时序图。

图7是示出部分读取模式中的光电转换装置的操作的时序图。

图8是示出块信息读取模式中的光电转换装置的操作的时序图。

图9是示出图像显示系统的配置的示意图。

图10是示出图像显示系统的操作的时序图。

图11是示出根据第二示例性实施例的光电转换装置的配置的框图。

图12是示出测试模式中的光电转换装置的操作的时序图。

图13是示出成像系统的配置的框图。

具体实施方式

以下将参照附图详细描述本发明的各种示例性实施例、特征和方面。在所有的多个附图中，共同的组件由同样的附图标记表示，并且将省略重复的描述。

现在将参照附图描述第一示例性实施例。

图1示出根据本示例性实施例的光电转换装置100。光电转换装置100包括像素阵列110、放大单元120、A/D转换单元130、行选择单元140、块输出单元150和信号输出单元190。

像素阵列110包含以矩阵布置的多个像素111。属于同一列的多个像素111共同与列信号线113连接。从像素111中的一个输出到列信号线113的信号经由设置在各列上的放大单元120被输入到A/D转换单元130。

A/D转换单元130包含块信息供给单元160、与多个比较器131共同连接的基准信号产生单元170、定时控制单元195和计数器180。A/D转换单元130在各像素列中包含比较器131、第一锁存（latch）电路132和第二锁存电路133。比较器131输出指示放大单元120的输出与从基准信号产生单元170供给的基准信号之间的大小关系的比较结果信号。定时控制单元195使计数器180与从基准信号产生单元170输出的基准信号的改变的开始同步地开始计数操作。定时控制单元195控制计数器180的操作，并且另外还向第一锁存电路132供给写信号WEN1和WEN2。第一锁存电路132通过使用比较结果信号或者写信号WEN1或WEN2作为触发来保持计数器180的输出。第二锁存电路133保持第一锁存电路132的输出。

供给写信号WEN1和WEN2的信号线组构成块信息供给单元160的一部分。

对于多个第二锁存电路133共同设置块输出单元150-1、150-2、150-3…中的每一个。在本示例性实施例中，对于以八个列为单位的各块设置块输出单元150。在本公开中，如150-1那样的具有分支数的组件被统称为150。块输出单元150包含块输出线151、读出放大器（sense amplifier）152、OR电路153和块内扫描电路154。读出放大器152经由块输出线151与多个相应的第二锁存电路133连接。块内扫描电路154选择性地向读出放大器152供给第二锁存电路133的输出，并且另外还接通或关断读出放大器152。作为选择性输出单元的OR电路153选择性地输出读出放大器152的输出或另一块输出单元中的OR电路153的输出。由于该配置，由第二锁存电路133保持的信号经由相应块中的读出放大器152和至少一个OR电路被传输到信号输出单元190。换句话说，在上述的光电转换装置100中，像素阵列110被分成三个区域，并且各自区域中的像素与块输出单元150相关联。

图2是示出像素111的配置例子的等效电路图。像素111包含执行光电转换的光电二极管114和多个晶体管。光电二极管114经由传送晶体管115与浮置扩散部分FD连接。浮置扩散部分FD经由复位晶体管116与电压源VDD连接，并且浮置扩散部分FD还与放大晶体管117的控制电极连接。放大晶体管117在其第一主电极处与电压源VDD连接，并在其第二主电极处经由行选择晶体管118与列信号线113连接。行选择单元140向行选择晶体管118的控制电极供给控制信号PSEL。行选择单元140向复位晶体管116的控制电极供给控制信号PRES。行选择单元140向传送晶体管115的控制电极供给控制信号PTX。如果选择晶体管118接通，那么放大晶体管117连同与列信号线113连接的恒流源（未示出）构成源跟随器电路。

图3是示出放大单元120的配置例子的等效电路图。放大单元120包含放大器121、输入电容C0、反馈电容Cf和开关122，并且构成反相放大器。放大器121的反相输入端子经由输入电容C0与列信号线113连接。放大器121的非反相输入端子与电压源VC0R连接。放大器121的输出端子与A/D转换单元130连接。并且，反馈电容Cf和开关122并联连接于放大器121的反相输入端子与输出端子之间。由于以这种方式构成箝位（clamp）电路，因此放大单元120以反馈电容Cf和输入电容C0的电容值之间的比放大经由列信号线113输入的信号，并且输出得到的信号。

图4是示出A/D转换单元130的配置例子的示图。在图4中，除了基准信号产生单元170、计数器180和定时控制单元195以外，还示出与两个列对应的A/D转换单元130。

A/D转换单元130包含比较器131、第一锁存电路132和第二锁存电路133。比较器131包含比较电路COMP、电容C1和C2、开关PCMPR、设定-复位（SR）锁存电路SR1、延迟元件DL、以及AND电路AND1。

比较器131的输入端子IN与放大单元120连接。比较电路COMP的输入端子中的一个经由电容C1与基准信号产生单元170连接。输入端子中的另一个经由电容C2与输入端子IN连接。并且，比较电路COMP的输入端子经由开关与电源连接。比较电路COMP的输出端子CMPO与SR锁存电路SR1的S端子连接。SR锁存电路SR1的非反相输出端子与AND电路AND1的输入端子中的一个连接。SR锁存电路SR1的反相输出端子经由延迟元件DL与AND电路AND1的输入端子中的另一个连接。AND电路AND1的输出端子与第一锁存电路132连接。

第一锁存电路132包含OR电路OR1、AND电路AND2和AND3、以及锁存电路N_latch1和S_latch1。OR电路OR1的输入端子中的一个与AND电路AND1的输出端子连接。OR电路OR1的输入端子中的另一个与定时控制单元195连接。OR电路OR1的输出端子与AND电路AND2的输入端子中的一个和AND电路AND3的输入端子中的一个连接。AND电路AND2的输入端子中的另一个与对信号PMSELN进行传输的信号线连接。AND电路AND3的输入端子中的另一个与对信号PMSELS进行传输的信号线连接。锁存电路N_latch1在其D端子处与计数器180连接，并且在其G端子处与AND电路AND2的输出端子连接。锁存电路S_latch1在其D端子处与计数器180连接，并且在其G端子处与AND电路AND3的输出端子连接。

第二锁存电路133包含锁存电路N_latch2和S_latch2。锁存电路N_latch2和S_latch2的D端子分别与锁存电路N_latch1和S_latch1连接。锁存电路N_latch2和S_latch2的G端子与对信号PMTX进行传输的互连连接。虽然只示出各列中一个位所对应的锁存电路，但是和计数器中的位数一样多的锁存电路被设置。

图5是示出块内扫描电路154的配置例子的示图。块内扫描电路154包含触发器（flip-flop）155、AND电路AND4和解码器dec。为了简化示图，只示出一个AND电路AND4。但是，事实上，和地址信号ADDR[0:8]中的位数一样多的AND电路AND4被设置。换句话说，在本例子中设置9个AND电路AND4。触发器155的输出端子Q与9个AND电路AND4中的每一个的一个输入端共同连接。9个AND电路AND4中的每一个的另一输入端子被供给一个地址信号ADDR[0:8]。触发器155与基准时钟HCLK同步地锁存块选择信号BLKSEL。如果锁存的块选择信号BLKSEL处于H电平，那么块内扫描电路154使读出放大器激活信号PSENSEN变为H电平。在这种状态下，如果地址信号ADDR[0:8]中的相应位变为H电平，那么AND电路AND4的输出变为H电平。以这种方式，解码器dec基于从9个AND电路AND4输入的信号将地址信号ADDR[0:8]解码，并使与地址信号ADDR[0:8]对应的列选择信号CLMSELn（这里，n是代表列的数字）变为H电平。如果完成了块的扫描，那么块选择信号BLKSEL变为L电平，并且读出放大器激活信号PSENSEN和列选择信号CLMSELn也变为L电平。

现在将描述光电转换装置100的操作例子。图6示出从像素阵列110中的三个区域读取与一个行的像素对应的信号时的操作。

如果控制信号PSEL在时刻t0变为H电平，那么包含于选择的行上的各像素111中的选择晶体管118接通，并且在列信号线113上出现放大晶体管117的输出。

在时刻t0与时刻t1之间的时段期间，控制信号PRES变为H并且像素111中的浮置扩散FD通过复位晶体管116被复位。与复位浮置扩散部分FD对应的输出（以下称为像素复位电平）被输出到列信号线113上。

在时刻t0与时刻t2之间的时段期间，控制信号PC0R变为H并且像素复位电平通过输入电容C0被箝位。以下，此时的放大单元120的输出被称为N电平。

在时刻t2与时刻t5之间的时段期间，A/D转换单元130将N电平转换成数字信号。以下，转换的操作被称为N转换。

在时刻t2与时刻t3之间的时段期间，控制信号PCMPR变为H，并且通过基准信号产生单元170产生的基准电压（以下称为斜坡（ramp）复位电平）和从放大单元120输出的N电平分别通过电容C1和C2被箝位。

在时刻t3，基准信号下降到低于斜坡复位电平的电平。在时刻t3与时刻t5之间的时段上，基准信号以恒定的梯度（gradient）上升。另一方面，关于从计数器180供给的计数器信号，计数器180在时刻t3与时刻t5之间的时段上执行时钟信号的计数操作，并且顺次改变计数值。在时刻t3与时刻t5之间的时段上，控制信号PMSELN处于H电平。

如果基准信号的电压在时刻t4与N电平一致（coincide），那么比较电路COMP的输出CMPO从L变为H。结果，包含于比较器131中的AND电路AND1输出具有与根据延迟元件DL的延迟值确定的时间段对应的宽度的脉冲。结果，与N电平对应的计数器信号被锁存于锁存电路N_latch1中。N转换在时刻t5完成。之后，控制信号PCMPR变为H电平，并且比较电路COMP的输出CMPO变为L电平。

在时刻t6与时刻t7之间的时段期间，控制信号PTX变为H并且存储于光电二极管114中的电荷被传送到浮置扩散FD。结果，列信号线113变为通过在像素复位电平上叠加与传送到浮置扩散FD的电荷量对应的电平所获得的电平。与此相随，放大单元120的输出也改变。以下，此时的列放大器的输出被称为S电平。由于像素复位电平在时刻t2与时刻t3之间被箝位，因此，S电平变为与像素复位电平的差值。

在时刻t8与时刻t10之间的时段期间，执行和时刻t3与时刻t5之间的时段期间类似的操作。以下，该时段期间的A/D转换操作被称为S转换。并且，在时刻t8与时刻t10之间的时段上，控制信号PMSELS处于H电平。

如果基准信号的电压在时刻t9与S电平一致，那么比较电路COMP的输出CMPO从L变为H。结果，包含于比较器131中的AND电路AND1输出具有与根据延迟元件DL的延迟值确定的时间段对应的宽度的脉冲。结果，与S电平对应的计数信号锁存于锁存电路S_latch1中。S转换在时刻t10完成。之后，控制信号PCMPR变为H电平，并且比较电路COMP的输出CMPO变为L电平。

在时刻t11与时刻t12之间的时段期间，控制信号PMTX变为H，并且保持于锁存电路N_latch1和S_latch1中的数字数据分别被传送到锁存电路N_latch2和S_latch2。

在信号BLKSEL1在时刻t13已变为H电平之后，地址信号ADDR[0:8]顺次改变。结果，从锁存电路N_latch2和S_latch2读取基于与块输出单元150-1对应的像素111的数字数据。

以相同的方式，在时刻t14之后从块输出单元150-2读取数字数据，并且在时刻t15之后从块输出单元150-3读取数字数据。块输出单元150将存储于锁存电路N_latch2和S_latch2中的数字数据顺次输入到信号输出单元190。信号输出单元190输出N转换结果与S转换结果之间的差值。

以与以上描述相同的方式，对于第二行以及随后行上的像素111也执行读取操作。如果彻底地完成像素阵列110上的扫描，那么获得与一个帧对应的图像信号。

如果保持于锁存电路N_latch1和S_latch1中的数据在上述的操作中在时刻t11分别被传送到锁存电路N_latch2和S_latch2，那么锁存电路N_latch1和S_latch1进入可擦除数据的状态。注意到这一点，可与第二行上的像素的从时刻t0开始的操作并行地执行第一行上的像素的时刻t12之后的操作。结果，可快速地执行信号读取。

现在将描述仅从像素阵列中的三个区域之中的部分区域读取信号的部分读取操作。

现在将参照图7描述仅从与块输出单元150中的块输出单元150-3对应的像素阵列110-3中的像素读取信号的情况。

在时刻t1与时刻t12之间执行的操作与所有像素读取中的相同，并因此将省略其描述。

在时刻t13，块选择信号BLKSEL3变为H，并且只有保持在与像素阵列110-3的区域对应的N_latch2和S_latch2中的数字数据被读入到信号输出单元190中。块选择信号BLKSEL1和BLKSEL2被保持于L电平，并且不从与它们对应的块输出单元150-1和150-2读取数字数据。通过以这种方式限制要经受水平扫描的区域，与图6所示的操作相比，读取时段可缩短到约三分之一。

在图7所示的部分读取操作中，只读取块输出单元150-3的数字数据。但是，仅通过观察从信号输出单元190输出的信号，不能区分输出的数字数据源自哪个块输出单元150。因此，以下，将参照图8描述可用于区分块输出单元的块信息的读取操作。

在块信息读取操作中，块信息供给单元160向第一锁存电路132供给块信息，而不是部分读取操作中的像素信号的A/D转换结果。

本示例性实施例中的块信息被存储于块信息存储器161中。在根据本示例性实施例的光电转换装置中，块信息存储器161采取掩模型（mask）只读存储器（ROM）的形式，并且块信息存储器161被表示为供给写信号WEN1和WEN2的布线与第一锁存电路132之间的连接图案。例如，关于块输出单元150-1，两个列的示出的第一锁存电路132与供给写信号WEN1的信号线连接。关于块输出单元150-2，第一列与供给WEN2的信号线连接，第二列与供给WEN1的信号线连接。关于块输出单元150-3，第一列与供给WEN1的信号线连接，第二列与供给WEN2的信号线连接。连接图案依赖于各自块而不同。换句话说，供给写信号的布线与第一锁存电路132之间的连接图案变为指示块的位置的块信息。

在块信息读取操作中，不执行用于从像素阵列110读取像素信号的操作，并且也不执行像素信号的A/D转换操作。

在时刻t3，信号PMSELN变为H电平，并且使锁存电路N_latch1进入接受信号写入的状态。

在时刻t16，写信号WEN1和WEN2变为H电平。结果，此时的计数值被写入到包含于针对块输出单元150-1的第一锁存电路132中的两个锁存电路N_latch1中。此时的计数值为零。以相同的方式，零被写入到包含于针对块输出单元150-2和150-3中的每一个的第一锁存电路132中的两个锁存电路N_latch1中。

在时刻t5，信号PMSELN变为低电平。另外，在时刻t8，信号PMSELS变为H电平。结果，使锁存电路S_latch1进入接受信号写入的状态。

在时刻t17，写信号WEN1变为H电平。结果，此时的计数值被写入到包含于针对块输出单元150-1的第一锁存电路132中的两个锁存电路S_latch1中。此时的计数值为零。以相同的方式，0被写入到包含于针对块输出单元150-2的第一锁存电路132中的右侧锁存电路S_latch1中，并且0被写入到包含于针对块输出单元150-3的第一锁存电路132中的左侧锁存电路S_latch1中。

在计数值已变为F之后，写信号WEN2在时刻t18变为H电平。结果，F被写入到针对块输出单元150-2的第一锁存电路132中的左侧锁存电路S_latch1中。以相同的方式，F被写入到针对块输出单元150-3的第一锁存电路132中的右侧锁存电路S_latch1中。在该定时上什么也不被写入到针对块输出单元150-1的第一锁存电路132中，因为针对块输出单元150-1的第一锁存电路132不与供给写信号WEN2的布线连接。

结果，以N_latch1、S_latch1、N_latch1和S_latch1的次序布置写入到针对块输出单元150-1的锁存电路中的数据产生0000。以相同的方式，使块输出单元150-2进入0F00被写的状态，并且使块输出单元150-3进入000F被写的状态。这些数据变为块信息。

在信号PMSELS在时刻t10已变为L电平之后，信号PMTX在时刻t11与t12之间的时段期间变为H电平。结果，保持于第一锁存电路132中的数据被传送到第二锁存电路133。

信号BLKSEL3在时刻t13变为H电平，并且地址信号ADDR[0:8]顺次改变。结果，保持于针对块输出单元150-3的第二锁存电路133中的数据经由其它块输出单元150-2和150-1中的OR电路153被传输到信号输出单元190。信号输出单元190此时获得000F。

块信息被设定为变为对于各块特有（unique）的值。能够通过将块信息存储于设置在信号输出单元或随后级中的存储器中并且在参照图7描述的部分读取操作之前进行图8所示的块信息读取操作，来区分信号从像素阵列中的哪个区域被读取。

现在将描述依次执行块信息读取操作和部分读取操作的应用例子。除了图6所示的操作模式以外，光电转换装置100还具有两个操作模式，即，图7所示的部分读取模式和图8所示的块信息读取模式。

现在将描述在图1所示的光电转换装置100中的像素阵列110-3（块3）中存在目标对象400的情况下只快速更新像素阵列110-3（块3）中的数据的例子。

图9是示出通过连接参照图1描述的光电转换装置100与显示装置300形成的图像显示系统的配置例子的示意图。为了简化描述，只示出光电转换装置100的配置中的像素阵列110和信号输出单元190。显示装置包括显示控制单元301、地址驱动器302、数据驱动器303和显示区域304。显示区域304被示为分别与像素阵列110-1、110-2和110-3对应地被分成显示区域304-1、304-2和304-3。地址驱动器302指示显示区域中的要被访问的行。数据驱动器303指示显示区域中的要被访问的列。显示控制单元301通过控制地址驱动器302和数据驱动器303来控制显示区域304并且显示图像。

当只更新与块3对应的像素阵列110-3中的图像时，通过如图10所示在输出块3的块信息之后执行部分读取操作，输出块3中的图像数据。在读取从光电转换装置100输出的数据之中的位于头部（head）的块信息时，显示装置300基于块信息（在这种情况下为000F）设定用于地址驱动器302和数据驱动器303的驱动条件，以使显示控制单元301更新显示区域3（304-3）中的显示。通过在显示区域3（304-3）中显示跟在块信息之后从光电转换装置100发送出的图像数据，仅在显示区域3中更新显示。结果，由数据驱动器303访问的区域变为全体的约三分之一。因此，变得能够捕获图9所示的目标对象400的图像并以高的帧速率显示该图像。另一方面，在显示区域1（304-1）和显示区域2（304-2）中不存在目标对象400，那么如果存在作为背景的图像信息就够了。因此，与显示区域3相比，可按较低的帧速率更新显示区域1（304-1）和显示区域2（304-2）。在那种情况下，与像素阵列110-3相比，能够以较低的频率对于像素阵列110-1或像素阵列110-2进行部分读取操作。由于上述的事实，即使在目标对象400在图像拾取平面中快速移动的情况下，也能够在跟随移动的同时获得图像。

根据本示例性实施例中的光电转换装置，能够如上所述的那样发送获得图像数据的像素区域的位置信息。在本示例性实施例中，已描述了像素阵列110和与该像素阵列对应的块输出单元150被分成三个部分的例子。但是，如果部分的数量为至少两个并且小于像素列的总数，那么就能够获得效果。

根据本示例性实施例，能够通过基于从光电转换装置发送的读取块的位置信息更新显示装置的一部分，以高的帧速率实现目标区域的成像和显示。

并且，在本示例性实施例中，能够对于块信息存储器使用诸如掩模型ROM或电可擦可编程只读存储器（EEPROM）的存储器。另外，还能够使用块信息供给单元160作为A/D转换单元130和第二锁存电路133。换句话说，能够在A/D转换单元130中控制被输入到比较电路COMP的模拟信号和从基准信号产生单元170供给的基准信号，以将预定的计数值写入到第一锁存电路132中。在这种情况下，块信息供给单元160包含供给被输入到比较器的模拟信号的电路、基准信号产生单元170和比较电路COMP。此外，还能够通过向第二锁存电路133添加设定端子和复位端子中的至少一个而将块信息写入到存储器中。并且，还能够将诸如例如校正数据的除位置信息以外的信息添加到块信息存储器161。

光电转换装置100的配置不限于上述的配置。例如，能够省略放大单元120，或者能够省略第二锁存电路133。

现在将描述作为根据本发明的另一示例性实施例的第二示例性实施例。

图11是示出根据本示例性实施例的光电转换装置100′的配置例子的框图。光电转换装置100′在传输写信号WEN1和WEN2的布线与第一锁存电路132之间的连接图案方面与图1所示的光电转换装置100不同。在本示例性实施例中，与像素阵列110-2对应的第一锁存电路的连接图案不同于与像素阵列110-1和110-3对应的第一锁存电路的连接图案。因此，从块输出单元150-1到150-3依次读取块信息产生周期数据。能够通过利用该事实来确定是否在电路中存在故障。

现在将参照图12描述测试模式中的操作。在测试模式中，不从像素阵列110读取信号。因此，省略了关于像素控制信号和基准信号的定时。并且，为了简化描述，只关注被写入到各列中的锁存电路S_latch1中的块信息。

能够使时刻t8与时刻t13之间的时段期间的操作与图8所示的块信息读取操作相同。因此，将省略其描述。

到时刻t13为止，块输出单元150-1和150-3中的每一个的两个锁存电路S_latch2从左侧依次存储F0作为块信息。另一方面，块输出单元150-2的两个锁存电路S_latch2从左侧依次存储0F作为块信息。

块输出单元150被使得依次输出被存储于锁存电路S_latch2中的数据。如果不存在故障，那么从信号输出单元190交替出现数据F0和0F。数据F0和0F的交替出现作为期望值被设定于设置在随后级中的电路存储器中。结果，设置在随后级中的电路比较从信号输出单元190输出的数据与该期望值。在一致的情况下，用户可确定不存在故障。

假定包含于块输出单元150-1中的块内扫描电路154中的触发器155具有故障。并且，假定即使输入时钟信号HCLK，触发器155的D输入也不被更新。

在时刻t13与时刻t14之间的时段期间，信号BLKSEL1变为H电平。在该时段期间，地址信号ADDR[0:8]顺次改变，从而导致块输出单元150-1中的锁存电路的扫描。结果，块输出单元150-1交替输出数据F0和0F。

除非在时刻t14与时刻t19之间的时段期间更新块输出单元150-1中的触发器155中的数据，否则，控制信号PSENSEN1即使在时刻t19也保持H电平。结果，信号CLMSEL1在时刻t19变为H电平。包含于块输出单元150-1中的OR电路153有望在正常状态下输出数据0。然而，OR电路153在这种状态下输出数据F。在图12中，DOUT（ABNORMAL）代表这种情形。由于信号输出单元190输出与期望值0不同的数据，因此随后级中的电路确定存在故障。还能够在信号输出单元190中或者在随后级中的电路中设置校正单元，并在确定已在光电转换装置100′中出现了故障的情况下使校正单元校正具有故障的块输出单元中的数据。另一方面，在期望值与从光电转换装置输出的块信息一致、即确定不存在故障的情况下，通过将光电转换装置与将在下面描述的信号处理单元一起组装到壳体中来制造成像系统。

上述的故障是属于相邻的块输出单元150的数据被混同（confused）的现象。因此，如果可区分相邻的块输出单元150的前后关系（context），那么可确定是否存在故障。因此，如果相同的块信息从左起被交替记录于奇数编号的块输出单元150和偶数编号的块输出单元150中，那么在本例子中可确定是否存在故障。通过给各块输出单元提供特有的块信息，能够对于各块确定是否存在故障，执行在第一示例性实施例中描述的块信息读取模式的操作，并且在处于部分读取模式中时区分数据的源区域。

根据上述的本示例性实施例中的光电转换装置，变得能够测试光电转换装置。

现在将描述作为根据本发明的另一示例性实施例的第三示例性实施例。图13示意性地示出成像系统。

成像系统1100包括例如光学单元1110、成像装置1101、信号处理单元1130、记录/通信单元1140、定时控制电路单元1150、系统控制电路单元1160和再现/显示单元1170。关于成像装置1101，使用在前面的示例性实施例中描述的光电转换装置100或100′。例如，信号处理单元1130可具有设置在第二示例性实施例中描述的光电转换装置的随后级中的电路的功能。

作为包含透镜的光学系统的光学单元1110在成像装置1101中的具有以二维形式布置的多个像素的像素阵列上形成来自对象的光的图像，并且形成该对象的图像。成像装置1101在基于从定时控制电路单元1150供给的信号的定时上输出依赖于在像素上形成图像的光的信号。

成像装置1101的输出信号被输入到作为视频信号处理单元的信号处理单元1130。信号处理单元1130根据由程序等确定的方法对于输入的电信号执行诸如校正的处理。信号处理单元1130将通过处理获得的信号作为图像数据传输到记录/通信单元1140。记录/通信单元1140将用于形成图像的信号传输到再现/显示单元1170，并使再现/显示单元1170再现和显示运动图片或静止图像。并且，记录/通信单元1140还从信号处理单元1130接收信号并执行与系统控制电路单元1160的通信。并且，记录/通信单元1140还执行在记录介质（未示出）上记录用于形成图像的信号的操作。

系统控制电路单元1160全面控制成像系统的操作。系统控制电路单元1160控制光学单元1110、定时控制电路单元1150、记录/通信单元1140和再现/显示单元1170的驱动。并且，系统控制电路单元1160具有例如为记录介质（未示出）的存储装置。该存储装置存储控制成像系统的操作所需要的程序。并且，系统控制电路单元1160在成像系统中根据例如用户的操作来供给用于切换驱动模式的信号。具体的例子是要读取的行或要复位的行的改变、由电子变焦导致的视角的改变、以及由电子图像稳定化导致的视角的偏移。

定时控制电路单元1150基于由作为控制单元的系统控制电路单元1160执行的控制来控制成像装置1101和信号处理单元1130的驱动定时。

其它实施例

也可通过读出并执行记录于存储介质（例如，非暂态计算机可读存储介质）上的计算机可执行指令以执行本发明的上述实施例中的一个或更多个实施例的功能的系统或设备的计算机、以及通过由系统或设备的计算机通过例如从该存储介质读出并执行该计算机可执行指令以执行上述实施例中的一个或更多个实施例的功能所执行的方法，来实现本发明的实施例。计算机可包括中央处理单元（CPU）、微处理单元（MPU）或其它电路装置中的一种或更多种，并且可包括单独的计算机或单独的计算机处理器的网络。可例如从网络或存储介质给计算机提供计算机可执行指令。存储介质可包括例如硬盘、随机存取存储器（RAM）、只读存储器（ROM）、分布计算系统的存储器、光盘（诸如紧致盘（CD）、数字万用盘（DVD）或蓝光盘（BD）TM）、闪存装置、以及存储卡等中的一种或更多种。

虽然已参照示例性实施例描述了本发明，但要理解，本发明不限于公开的示例性实施例。以下的权利要求的范围要被赋予最宽的解释，以包含所有这样的修改以及等同的结构和功能。

Claims

1.一种光电转换装置，包括：

像素阵列，包含以矩阵布置的多个像素；

多个块，每个块包含A/D转换单元，其中，A/D转换单元包含分别与像素阵列中的列对应地设置的比较器和分别与比较器对应地设置的存储器；以及

块信息供给单元，被配置为向包含于块中的存储器供给块信息，所述块信息是用于区分从所述多个块之中的哪个块读取信号的信息，

其中，块信息供给单元包括信号线组，所述信号线组包含多个信号线，以及

其中，以与用于包含于另一块中的存储器的连接图案不同的连接图案，包含于一个块中的存储器与信号线组连接。

2.根据权利要求1的光电转换装置，其中，供给到所述多个块之中的相邻块的块信息相互不同。

3.根据权利要求1或2的光电转换装置，其中，块信息是所述多个块中的每个块特有的信息。

4.根据权利要求1或2的光电转换装置，其中，供给到所述多个块的块信息在从所述多个块被顺次读取时变为周期信息。

5.根据权利要求1或2的光电转换装置，还包括分别与所述多个块对应地设置的多个块输出单元，以及

其中，所述多个块输出单元中的每一个输出被保持于包含于相关块中的存储器中的数据。

6.根据权利要求5的光电转换装置，其中，所述多个块输出单元中的每一个包含选择性输出单元，所述选择性输出单元被配置为选择性地输出被保持于包含于相关块和其它块中的存储器中的任何数据。

7.根据权利要求1或2的光电转换装置，其中，光电转换装置操作为能在用于从像素阵列中的部分区域中的像素读取信号的部分读取模式和用于读取块信息的块信息读取模式之间切换，以及

其中，光电转换装置顺次执行块信息读取模式中的操作和部分读取模式中的操作。

8.一种成像系统，包括：

根据权利要求1至7中任一项的光电转换装置；以及

信号处理单元，

其中，信号处理单元比较先前保持的期望值与从光电转换装置输出的块信息。

9.一种光电转换装置的测试方法，所述光电转换装置包括：

像素阵列，包含以矩阵布置的多个像素；

块信息供给单元，被配置为向包含于块中的存储器供给块信息，所述块信息用于区分从所述多个块之中的哪个块读取信号，所述测试方法包括：

比较预设的期望值与从光电转换装置输出的块信息；以及

确定期望值是否与块信息一致，

10.一种成像系统的制造方法，所述方法包括：

将在根据权利要求9的测试方法中被确定期望值与块信息一致的光电转换装置和被配置为处理从光电转换装置输出的信号的信号处理单元组装到壳体中。