CN103700648A - 用于高温电路的金属互连结构及制备方法 - Google Patents
用于高温电路的金属互连结构及制备方法 Download PDFInfo
- Publication number
- CN103700648A CN103700648A CN201310699906.2A CN201310699906A CN103700648A CN 103700648 A CN103700648 A CN 103700648A CN 201310699906 A CN201310699906 A CN 201310699906A CN 103700648 A CN103700648 A CN 103700648A
- Authority
- CN
- China
- Prior art keywords
- layer
- contact hole
- blocking buffer
- dielectric layer
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
本发明涉及一种用于高温电路的金属互连结构及制备方法,其包括衬底及、场氧层、多晶硅栅结构、有绝缘介质层及接触孔;接触孔内填充有阻挡缓冲层及插塞,阻挡缓冲层包覆插塞,阻挡缓冲层覆盖在接触孔的侧壁及接触孔的底部,且阻挡缓冲层还覆盖在绝缘介质层上;阻挡缓冲层上设置有金属层,所述金属层与插塞电连接,金属层上设有抗反射层;金属层内设有第二介质填充孔,所述第二介质填充孔贯通抗反射层及金属层,第二介质填充孔内填充有金属间介质层,且金属间介质层覆盖在抗反射层上。本发明结构简单紧凑,能在高温应用环境下抑制金属互连结构电迁移失效,使得集成电路在高温应用环境下具有较长的使用寿命,工艺步骤简单方便,安全可靠。
Description
技术领域
本发明涉及一种金属互连结构及制备方法,尤其是一种用于高温电路的金属互连结构及制备方法,属于集成电路的技术领域。
背景技术
在集成电路中,金属互联结构主要用于单管器件、电路模块之间的电学连接作用,通常情况下,金属互联结构由通孔和金属(Al或者Al合金材料等)构成。整个电路中拥有大量的通孔和金属互联线,连接每个金属层、器件层,形成整个电路的信号和电源网络,使电路能够正常工作。
在高温环境下,通孔内的金属材料和金属层受到激活能的影响,抗电迁移能力减弱,尤其在金属台阶处,由于金属覆盖性问题导致的金属层减薄,电流密度增加,在该位置上电迁移问题更为严重。
在传统的CMOS集成电路工艺中,金属互联通常由金属Al-Si-Cu和填充在通孔中Al-Si-Cu材料形成。其主要形成工艺流程图1~5所示:
第1步、如图1所示,衬底1先经过热氧化形成场氧层2,在衬底1的有源区淀积多晶硅材料,通过光刻腐蚀形成多晶硅栅结构3;
第2步、如图2所示,进行绝缘介质材料淀积,形成绝缘介质层4,对绝缘介质层4光刻腐蚀后形成接触孔11;
第3步、如图3所示,进行阻挡缓冲层5淀积,接着进行金属材料淀积,形成金属层6;金属层6的材料为Al-Si-Cu;阻挡缓冲层5的材料为TiN。
第4步、如图4所示,涂布光刻胶7,通过光刻显影,得到若干窗口12,窗口12贯通光刻胶7,以在金属层6的正上方形成金属条图形;
第5步、如图5所示,利用窗口12,通过金属腐蚀工艺,将金属层6被显影的部分刻蚀掉,即得到第一介质填充孔13,同时形成金属互联结构;
第6步、如图-6所示,采用PECVD方式淀积得到金属间间介质层8。
通过以上主要的六个工艺过程形成了一层通孔和金属的互联结构,其余金属层互联结构的工艺过程与此类似。由于高温应用环境下,由于在接触孔台阶处的强大电流密度,易造成该处的金属断路,并在其他连线处形成短路,导致整个电路电流增加、功能失效。
发明内容
本发明的目的是克服现有技术中存在的不足,提供一种用于高温电路的金属互连结构及制备方法,其结构简单紧凑,能在高温应用环境下抑制金属互连结构电迁移失效,使得集成电路在高温应用环境下具有较长的使用寿命,工艺步骤简单方便,安全可靠。
按照本发明提供的技术方案,所述用于高温电路的金属互连结构,包括衬底及位于所述衬底上的场氧层与多晶硅栅结构;所述场氧层及多晶硅栅结构上均覆盖有绝缘介质层,所述绝缘介质层内设有贯通所述绝缘介质层的接触孔;所述接触孔内填充有阻挡缓冲层及插塞,阻挡缓冲层包覆插塞,阻挡缓冲层覆盖在接触孔的侧壁及接触孔的底部,且阻挡缓冲层还覆盖在绝缘介质层上;阻挡缓冲层上设置有金属层,所述金属层与插塞电连接,金属层上设有抗反射层;金属层内设有第二介质填充孔,所述第二介质填充孔贯通抗反射层及金属层,第二介质填充孔内填充有金属间介质层,且金属间介质层覆盖在抗反射层上。
所述金属间介质层内涂布设置有SOG块,在所述金属间介质层及SOG块上覆盖有钝化介质层。
所述插塞的材料包括钨。所述阻挡缓冲层及抗反射层均为TiN层,抗反射层的厚度为10~30nm。
一种用于高温电路的金属互连结构的制备方法,所述金属互连结构的制备方法包括如下步骤:
a、提供衬底并在所述衬底上热氧化形成场氧层,并在衬底的有源区设置多晶硅栅结构;
b、在上述衬底上淀积设置绝缘介质层,选择性地掩蔽和刻蚀所述绝缘介质层,以在绝缘介质层内得到接触孔,所述接触孔贯通绝缘介质层,且接触孔位于衬底有源区的正上方;
c、在上述绝缘介质层上淀积设置阻挡缓冲层,所述阻挡缓冲层覆盖在绝缘介质层上并覆盖在接触孔的侧壁及底壁;
d、在上述设置有阻挡缓冲层的接触孔内淀积插塞材料层,所述插塞材料层填充在接触孔内并覆盖在阻挡缓冲层上;选择性地掩蔽和刻蚀所述插塞材料层,去除阻挡缓冲层上的插塞材料层,得到位于接触孔内的插塞;
e、在上述阻挡缓冲层上淀积得到金属层,并在所述金属层上淀积抗反射层;
f、选择性地掩蔽和刻蚀抗反射层及金属层,以得到第二介质填充孔,所述第二介质填充孔贯通抗反射层及金属层;
g、在上述第二介质填充孔内填充设置金属间介质层,所述金属间介质层填充在介质层填充孔内,并覆盖在抗反射层上。
还包括如下步骤:
h、在金属间介质层上涂布SOG材料,以在金属介质层上得到SOG层;
i、对SOG层平坦化,得到位于金属间介质层内的SOG块;
j、在上述金属介质层间淀积设置钝化介质层,所述钝化介质层覆盖在金属间介质层及SOG块上。
所述绝缘介质层通过PECVD或APCVD淀积在衬底上方,绝缘介质层的厚度为800~1200nm。
所述插塞材料包括钨,淀积的插塞材料层厚度为400~700nm。所述金属层为Al-Si-Cu,金属层的厚度为450~650nm。
所述金属间介质层的厚度为320~480nm;在金属间介质层上采用旋涂方式进行两次SOG材料涂布,每次涂布SOG材料的厚度为180~200nm;钝化介质层的厚度为300~500nm。
本发明的优点:在接触孔内设置阻挡缓冲层及插塞,通过阻挡缓冲层及插塞配合实现抗电迁移能力,结构简单紧凑,能在高温应用环境下抑制金属互连结构电迁移失效,使得集成电路在高温应用环境下具有较长的使用寿命,工艺步骤简单方便,安全可靠。
附图说明
图1~图6为现有金属互连结构的具体实施工艺步骤剖视图,其中
图1为在衬底上设置场氧层及多晶硅栅结构后的剖视图。
图2为在衬底上设置绝缘介质层并得到接触孔后的剖视图。
图3为在绝缘介质层上设置阻挡缓冲层及金属层后的剖视图。
图4为在金属层上涂布光刻胶并形成金属条图形后的剖视图。
图5为在金属层内得到第一介质填充孔后的剖视图。
图6为在第一介质填充孔内填充金属间介质层后的剖视图。
图7~图13为本发明金属互连结构的具体实施工艺步骤剖视图,其中
图7为本发明在衬底上设置场氧层及多晶硅栅结构后的剖视图。
图8为本发明在衬底上设置绝缘介质层并得到接触孔后的剖视图。
图9为本发明在接触孔内设置阻挡缓冲层及插塞后的剖视图。
图10为本发明在阻挡缓冲层上设置金属层及抗反射层后的剖视图。
图11为本发明得到第二介质填充孔后的剖视图。
图12为本发明在金属间介质层上涂布得到SOG层后的剖视图。
图13为本发明得到钝化介质层后的剖视图。
附图标记说明:1-衬底、2-场氧层、3-多晶硅栅结构、4-绝缘介质层、5-阻挡缓冲层、6-金属层、7-光刻胶、8-金属间介质层、9-插塞、10-SOG块、11-接触孔、12-窗口、13-第一介质填充孔、14-抗反射层、15-第二介质填充孔、16-钝化介质层及17-SOG层。
具体实施方式
下面结合具体附图和实施例对本发明作进一步说明。
如图13所示:为了能在高温应用环境下抑制金属互连结构电迁移失效,使得集成电路在高温应用环境下具有较长的使用寿命,本发明包括衬底1及位于所述衬底1上的场氧层2与多晶硅栅结构3;所述场氧层2及多晶硅栅结构3上均覆盖有绝缘介质层4,所述绝缘介质层4内设有贯通所述绝缘介质层4的接触孔11;所述接触孔11内填充有阻挡缓冲层5及插塞9,阻挡缓冲层5包覆插塞9,阻挡缓冲层5覆盖在接触孔11的侧壁及接触孔11的底部,且阻挡缓冲层5还覆盖在绝缘介质层4上;阻挡缓冲层5上设置有金属层6,所述金属层6与插塞9电连接,金属层6上设有抗反射层14;金属层6内设有第二介质填充孔15,所述第二介质填充孔15贯通抗反射层14及金属层6,第二介质填充孔15内填充有金属间介质层8,且金属间介质层8覆盖在抗反射层14上。
具体地,所述插塞9的材料包括钨。在接触孔11内设置阻挡缓冲层5及插塞9,能够实现抗电迁移能力,能够在高温应用环境条件下,抑制金属电迁移,提高电路高温工作寿命。
进一步,所述金属间介质层8内涂布设置有SOG块10,在所述金属间介质层8及SOG块10上覆盖有钝化介质层16。
所述阻挡缓冲层5及抗反射层14均为TiN层,抗反射层14的厚度为10~30nm。
如图7~图13所示,一种用于高温电路的金属互连结构的制备方法,所述金属互连结构的制备方法包括如下步骤:
a、提供衬底1并在所述衬底1上热氧化形成场氧层2,并在衬底1的有源区设置多晶硅栅结构3;
如图7所示,所述衬底1可以采用体硅或SOI(Silicon-On-Insulator),衬底1的厚度为SEMI标准厚度。在衬底1上通过热氧化形成场氧层2并在衬底1的有源区设置多晶硅栅结构3均可采用现有常用的工艺步骤,其中,场氧层2位于多晶硅栅结构3的外圈,多晶硅栅结构3的厚度为300~400nm。
b、在上述衬底1上淀积设置绝缘介质层4,选择性地掩蔽和刻蚀所述绝缘介质层4,以在绝缘介质层4内得到接触孔11,所述接触孔11贯通绝缘介质层4,且接触孔11位于衬底1有源区的正上方;
如图8所示:所述绝缘介质层4通过PECVD(Plasma Enhanced Chemical Vapor Deposition)或APCVD(常压化学气相淀积)淀积在衬底1上方,绝缘介质层4的厚度为800~1200nm。绝缘介质层4可以采用BPSG(硼磷硅玻璃,boro-phospho-silicate-glass)材料。本发明实施例中,在得到绝缘介质层4后,通过在绝缘介质层4上涂布光刻胶,光刻显影后进行接触孔刻蚀,以在绝缘介质层4内得到接触孔11,接触孔11的底部为衬底1的表面。在绝缘介质层4内得到接触孔11可以采用常规的工艺步骤,具体过程不再赘述。
c、在上述绝缘介质层4上淀积设置阻挡缓冲层5,所述阻挡缓冲层5覆盖在绝缘介质层4上并覆盖在接触孔11的侧壁及底壁;
本发明实施例中,阻挡缓冲层5为TiN层,在淀积阻挡缓冲层5后,阻挡缓冲层5会覆盖接触孔11的侧壁及底壁,并覆盖在绝缘介质层5上。
d、在上述设置有阻挡缓冲层5的接触孔11内淀积插塞材料层,所述插塞材料层填充在接触孔11内并覆盖在阻挡缓冲层5上;选择性地掩蔽和刻蚀所述插塞材料层,去除阻挡缓冲层5上的插塞材料层,得到位于接触孔11内的插塞9;
如图9所示:通过PECVD进行插塞材料层电极,插塞材料层采用钨,插塞材料层的厚度为400~700nm,在得到插塞材料层后,采用各向异性钨腐蚀,将覆盖在阻挡缓冲层5上的插塞材料层刻蚀掉,得到仅位于接触孔11内的插塞9,此时,阻挡缓冲层5包覆插塞9。在具体实施时,采用各向异性钨腐蚀时,按照过腐蚀10%~20%,以确保仅得到位于接触孔11内的插塞9。
e、在上述阻挡缓冲层5上淀积得到金属层6,并在所述金属层6上淀积抗反射层14;
如图10所示:所述金属层6为Al-Si-Cu,金属层6的厚度为450~650nm;抗反射层14的厚度为10~30nm,抗反射层14的材料也为TiN。金属层6与插塞9电连接,金属层6与阻挡缓冲层5共同形成金属体。
f、选择性地掩蔽和刻蚀抗反射层14及金属层6,以得到第二介质填充孔15,所述第二介质填充孔15贯通抗反射层14及金属层6;
如图11所示:为了能够形成第二介质填充孔15,可以在抗反射层14上涂布光刻胶,通过对光刻胶进行光刻显影,得到金属条图形,利用所述金属条图形对与所述金属条图像对应的抗反射层14及金属层6刻蚀去掉,从而得到第二介质填充孔15;进一步地,第二介质填充孔15不在插塞9的上方,即保留与插塞9连接的金属层6及抗反射层14。
g、在上述第二介质填充孔15内填充设置金属间介质层8,所述金属间介质层8填充在介质层填充孔15内,并覆盖在抗反射层14上。
采用PECVD工艺淀积金属间介质层(IMD)8。
还包括如下步骤:
h、在金属间介质层8上涂布SOG材料,以在金属介质层8上得到SOG层17;
i、对SOG层17平坦化,得到位于金属间介质层8内的SOG块10;本发明实施例中,采用常规的工艺对SOG层17进行平坦化,SOG块10填充在金属间介质层8的凹槽内。
j、在上述金属介质层8间淀积设置钝化介质层16,所述钝化介质层16覆盖在金属间介质层8及SOG块10上。本发明实施例中,钝化介质层16的材料可以与金属间介质层8相同。
如图12和图13所示:所述金属间介质层8的厚度为320~480nm;在金属间介质层8上采用旋涂方式进行两次SOG材料涂布,每次涂布SOG(spin on glass coating)材料的厚度为180~200nm;钝化介质层16的厚度为300~500nm。
通过上述工艺步骤后,能够得到用于高温电路的金属互连结构。在形成金属互连结构后,还可以根据具体的工艺要求制造其余的结构,此处不再赘述。
本发明在接触孔11内设置阻挡缓冲层5及插塞9,通过阻挡缓冲层5及插塞9配合实现抗电迁移能力,结构简单紧凑,能在高温应用环境下抑制金属互连结构电迁移失效,使得集成电路在高温应用环境下具有较长的使用寿命,工艺步骤简单方便,安全可靠。
Claims (10)
1.一种用于高温电路的金属互连结构,包括衬底(1)及位于所述衬底(1)上的场氧层(2)与多晶硅栅结构(3);所述场氧层(2)及多晶硅栅结构(3)上均覆盖有绝缘介质层(4),所述绝缘介质层(4)内设有贯通所述绝缘介质层(4)的接触孔(11);其特征是:所述接触孔(11)内填充有阻挡缓冲层(5)及插塞(9),阻挡缓冲层(5)包覆插塞(9),阻挡缓冲层(5)覆盖在接触孔(11)的侧壁及接触孔(11)的底部,且阻挡缓冲层(5)还覆盖在绝缘介质层(4)上;阻挡缓冲层(5)上设置有金属层(6),所述金属层(6)与插塞(9)电连接,金属层(6)上设有抗反射层(14);金属层(6)内设有第二介质填充孔(15),所述第二介质填充孔(15)贯通抗反射层(14)及金属层(6),第二介质填充孔(15)内填充有金属间介质层(8),且金属间介质层(8)覆盖在抗反射层(14)上。
2.根据权利要求1所述的用于高温电路的金属互连结构,其特征是:所述金属间介质层(8)内涂布设置有SOG块(10),在所述金属间介质层(8)及SOG块(10)上覆盖有钝化介质层(16)。
3.根据权利要求1所述的用于高温电路的金属互连结构,其特征是:所述插塞(9)的材料包括钨。
4.根据权利要求1所述的用于高温电路的金属互连结构,其特征是:所述阻挡缓冲层(5)及抗反射层(14)均为TiN层,抗反射层(14)的厚度为10~30nm。
5.一种用于高温电路的金属互连结构的制备方法,其特征,所述金属互连结构的制备方法包括如下步骤:
(a)、提供衬底(1)并在所述衬底(1)上热氧化形成场氧层(2),并在衬底(1)的有源区设置多晶硅栅结构(3);
(b)、在上述衬底(1)上淀积设置绝缘介质层(4),选择性地掩蔽和刻蚀所述绝缘介质层(4),以在绝缘介质层(4)内得到接触孔(11),所述接触孔(11)贯通绝缘介质层(4),且接触孔(11)位于衬底(1)有源区的正上方;
(c)、在上述绝缘介质层(4)上淀积设置阻挡缓冲层(5),所述阻挡缓冲层(5)覆盖在绝缘介质层(4)上并覆盖在接触孔(11)的侧壁及底壁;
(d)、在上述设置有阻挡缓冲层(5)的接触孔(11)内淀积插塞材料层,所述插塞材料层填充在接触孔(11)内并覆盖在阻挡缓冲层(5)上;选择性地掩蔽和刻蚀所述插塞材料层,去除阻挡缓冲层(5)上的插塞材料层,得到位于接触孔(11)内的插塞(9);
(e)、在上述阻挡缓冲层(5)上淀积得到金属层(6),并在所述金属层(6)上淀积抗反射层(14);
(f)、选择性地掩蔽和刻蚀抗反射层(14)及金属层(6),以得到第二介质填充孔(15),所述第二介质填充孔(15)贯通抗反射层(14)及金属层(6);
(g)、在上述第二介质填充孔(15)内填充设置金属间介质层(8),所述金属间介质层(8)填充在介质层填充孔(15)内,并覆盖在抗反射层(14)上。
6.根据权利要求5所述用于高温电路的金属互连结构的制备方法,其特征是,还包括如下步骤:
(h)、在金属间介质层(8)上涂布SOG材料,以在金属介质层(8)上得到SOG层(17);
(i)、对SOG层(17)平坦化,得到位于金属间介质层(8)内的SOG块(10);
(j)、在上述金属介质层(8)间淀积设置钝化介质层(16),所述钝化介质层(16)覆盖在金属间介质层(8)及SOG块(10)上。
7.根据权利要求5所述用于高温电路的金属互连结构的制备方法,其特征是:所述绝缘介质层(4)通过PECVD或APCVD淀积在衬底(1)上方,绝缘介质层(4)的厚度为800~1200nm。
8.根据权利要求5所述用于高温电路的金属互连结构的制备方法,其特征是:所述插塞材料包括钨,淀积的插塞材料层厚度为400~700nm。
9.根据权利要求5所述用于高温电路的金属互连结构的制备方法,其特征是,所述金属层(6)为Al-Si-Cu,金属层(6)的厚度为450~650nm。
10.根据权利要求6所述用于高温电路的金属互连结构的制备方法,其特征是:所述金属间介质层(8)的厚度为320~480nm;在金属间介质层(8)上采用旋涂方式进行两次SOG材料涂布,每次涂布SOG材料的厚度为180~200nm;钝化介质层(16)的厚度为300~500nm。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310699906.2A CN103700648B (zh) | 2013-12-18 | 2013-12-18 | 用于高温电路的金属互连结构及制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310699906.2A CN103700648B (zh) | 2013-12-18 | 2013-12-18 | 用于高温电路的金属互连结构及制备方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103700648A true CN103700648A (zh) | 2014-04-02 |
CN103700648B CN103700648B (zh) | 2016-09-07 |
Family
ID=50362130
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310699906.2A Active CN103700648B (zh) | 2013-12-18 | 2013-12-18 | 用于高温电路的金属互连结构及制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103700648B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111916496A (zh) * | 2020-06-18 | 2020-11-10 | 南瑞联研半导体有限责任公司 | 一种igbt栅极总线结构 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10205A (en) * | 1853-11-08 | Power-loom | ||
US6218302B1 (en) * | 1998-07-21 | 2001-04-17 | Motorola Inc. | Method for forming a semiconductor device |
CN101000885A (zh) * | 2006-01-13 | 2007-07-18 | 联华电子股份有限公司 | 金属内连线的制作方法与结构 |
CN102054839A (zh) * | 2009-10-28 | 2011-05-11 | 无锡华润上华半导体有限公司 | 一种mos场效应晶体管结构及其制备方法 |
-
2013
- 2013-12-18 CN CN201310699906.2A patent/CN103700648B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10205A (en) * | 1853-11-08 | Power-loom | ||
US6218302B1 (en) * | 1998-07-21 | 2001-04-17 | Motorola Inc. | Method for forming a semiconductor device |
CN101000885A (zh) * | 2006-01-13 | 2007-07-18 | 联华电子股份有限公司 | 金属内连线的制作方法与结构 |
CN102054839A (zh) * | 2009-10-28 | 2011-05-11 | 无锡华润上华半导体有限公司 | 一种mos场效应晶体管结构及其制备方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111916496A (zh) * | 2020-06-18 | 2020-11-10 | 南瑞联研半导体有限责任公司 | 一种igbt栅极总线结构 |
Also Published As
Publication number | Publication date |
---|---|
CN103700648B (zh) | 2016-09-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5324822B2 (ja) | 半導体装置 | |
TWI380404B (zh) | ||
KR20070036528A (ko) | 이미지 센서 및 그 제조방법 | |
JP5803398B2 (ja) | 半導体装置、半導体装置の製造方法、及び、電子機器 | |
WO2007074530A1 (ja) | 半導体装置 | |
CN101246890A (zh) | 半导体器件及其制造方法 | |
US10796992B2 (en) | Stack of layers for protecting against a premature breakdown of interline porous dielectrics within an integrated circuit | |
US7196423B2 (en) | Interconnect structure with dielectric barrier and fabrication method thereof | |
US20140035159A1 (en) | Multilevel interconnect structures and methods of fabricating same | |
US11127711B2 (en) | Semiconductor device | |
CN101330040B (zh) | 半导体器件互连层顶层布线层及其形成方法 | |
KR100649313B1 (ko) | 반도체 소자의 이중 금속배선 및 그 제조 방법 | |
CN103700648A (zh) | 用于高温电路的金属互连结构及制备方法 | |
KR101745215B1 (ko) | 개선된 습도 센서 | |
US20110272746A1 (en) | Solid state imaging device that includes a contact plug using titanium as a contact material, and manufacturing method thereof | |
EP2793254B1 (en) | Semiconductor device with through-substrate via of enhanced conductivity and corresponding fabrication method | |
EP2790211B1 (en) | Method of producing a through-substrate via in a semiconductor device and semiconductor device comprising a through-substrate via | |
CN103794545B (zh) | 一种制作金属互连线的方法 | |
CN102099914A (zh) | Cmos图像传感器的制造方法 | |
KR100602132B1 (ko) | 듀얼 다마신 패턴 형성 방법 | |
CN210984722U (zh) | 半导体结构 | |
KR20080002027A (ko) | 반도체 소자의 제조방법 | |
JP2004503089A6 (ja) | 銅のメタライゼーションに関するビアファーストのデュアルダマシン法 | |
CN116419576A (zh) | 一种sot-mram存储单元及其制备方法、sot-mram | |
KR100654038B1 (ko) | 이미지 센서 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |