CN103681469A - 半导体器件及其形成方法 - Google Patents

半导体器件及其形成方法 Download PDF

Info

Publication number
CN103681469A
CN103681469A CN201310325560.XA CN201310325560A CN103681469A CN 103681469 A CN103681469 A CN 103681469A CN 201310325560 A CN201310325560 A CN 201310325560A CN 103681469 A CN103681469 A CN 103681469A
Authority
CN
China
Prior art keywords
metal pad
metal
semiconductor device
groove
interlayer dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310325560.XA
Other languages
English (en)
Inventor
郭恩惠
崔基寿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN103681469A publication Critical patent/CN103681469A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3178—Coating or filling in grooves made in the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/0391—Forming a passivation layer after forming the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

一种半导体器件包括：金属线和金属焊盘，形成在半导体衬底的不同集成层级；以及隔离层，金属线和金属焊盘通过隔离层而相互分隔开。即使隔离层移位，所述半导体器件也可以防止金属焊盘与金属线之间短路。

Description

半导体器件及其形成方法
相关申请的交叉引用
本申请要求2012年8月31日提交的韩国专利申请No.10-2012-0096389的优先权，其全部内容通过引用合并于此。
技术领域
实施例涉及半导体器件及其形成方法，更具体而言，涉及与用于分散接合压力的半导体器件及其制造方法有关的技术。
背景技术
近来，随着诸如计算机的信息媒介快速地被广泛使用，已经迅速开发了半导体器件技术。在功能上，半导体器件需要以高速操作并具有高存储容量。因此，迅速地开发了用于制造半导体器件的技术，以改善集成度、可靠性、响应速度等。
制造半导体器件的工艺包括：（i）通过在硅衬底上层叠预定的电路图案来形成单元的制备（FAB）工艺，每个单元具有集成电路，以及（ii）将衬底封装成单位单元的装配工艺。在FAB工艺与装配工艺之间执行芯片电特性拣选（Electrical Die Sorting process，EDS）工艺，所述芯片电特性拣选工艺用于测试形成在衬底之上的单元的电特性。
更具体而言，半导体器件的导电层通过层叠金属层和绝缘层来形成，并且通过将上导电层和下导电层互连来制造。随着半导体器件变得小型化以及更加高集成，层叠的导电层的数目增加，并且要被层叠和图案化的绝缘层的数目也相应地增加。与引线框连接的接合焊盘在上述制造工艺的最后阶段形成。
图1是示出根据现有技术的现有半导体器件的截面图。
参见图1，现有的半导体器件包括：形成在半导体衬底10之上的至少一个下金属线12、设置在下金属线12之间的层间绝缘膜14、形成在下金属线12和层间绝缘膜14之上的保护膜16、形成在保护膜16之上的层间绝缘膜18、以及穿过层间绝缘膜18和保护膜16并与下金属线12连接的金属接触20。
此外，半导体器件包括：形成在层间绝缘膜18之上的金属焊盘22和金属线23、形成为将金属焊盘22与金属线23绝缘的隔离图案24、与隔离图案24连接并形成在保护膜26之上的隔离层28、以及形成在隔离层28之上的钝化层30。
在此情况下，金属焊盘22与金属线23之间的间距与半导体器件不断增加的集成度成比例地逐渐减小。由于在封装球粘附至金属焊盘22时所施加的接合压力的缘故，隔离图案24可能侧向地移位由“A”所表示的那么多，造成金属焊盘22与金属线23电短路。
发明内容
为了解决现有技术中的问题，各个实施例旨在提供一种半导体器件及其形成方法。
一个实施例涉及一种半导体器件，所述半导体器件用于解决以上问题，即由于隔离图案因封装球粘附至焊盘时所产生的接合压力而相互分隔开，所以金属焊盘与金属线电连接而导致短路的发生。
根据实施例的一个方面，一种半导体器件包括：第一金属焊盘和第二金属焊盘，所述第一金属焊盘和所述第二金属焊盘相互分隔开，并且设置在半导体衬底的层间绝缘膜之上；沟槽，所述沟槽设置在第一金属焊盘与第二金属焊盘之间，并且设置在层间绝缘膜中；以及金属线，所述金属线形成在沟槽中。
所述半导体器件还可以包括：隔离层，所述隔离层形成金属线之上，并且设置在第一金属焊盘与第二金属焊盘之间。
所述半导体器件还可以包括：第一金属接触，所述第一金属接触形成为穿过层间绝缘膜，并且与第一金属焊盘耦接。
所述半导体器件还可以包括：第二金属接触，所述第二金属接触形成为穿过层间绝缘膜，并且与第二金属焊盘耦接。
所述半导体器件还可以包括：第一下部线，所述第一下部线与第一金属接触的下部连接。
所述半导体器件还可以包括：第二下部线，所述第二下部线与第二金属接触的下部耦接。
所述半导体器件还可以包括：第三金属接触，所述第三金属接触形成在金属线与沟槽的表面之间。
所述隔离层可以包括利用高密度等离子体（HDP）工艺形成的绝缘膜。
所述半导体器件还可以包括形成在隔离层之上的钝化层。
所述钝化层可以包括聚酰亚胺异吲哚喹唑啉二酮（Polymide IsoindroQuirazorindione，PIQ）层。
所述半导体器件还可以包括：接合区，所述接合区形成为暴露出第一金属焊盘的端部和第二金属焊盘的端部，并且设置在隔离层的两侧。
所述第一金属焊盘和所述第二金属焊盘中的每个设置在与金属线不同的层级，其中，所述第一金属焊盘和所述第二金属焊盘中的每个不与金属线耦接，以及其中，所述第一金属焊盘和所述第二金属焊盘中的任何一个都与封装球耦接。
根据另一个实施例，一种形成半导体器件的方法包括以下步骤：在半导体衬底之上形成层间绝缘膜；通过刻蚀层间绝缘膜来形成沟槽；在沟槽中形成金属线；以及以第一金属焊盘和第二金属焊盘与金属线分隔开的方式在层间绝缘膜之上形成第一金属焊盘和第二金属焊盘。
形成金属线、第一金属焊盘和第二金属焊盘可以包括以下步骤：在层间绝缘膜之上和沟槽中形成金属层；在金属层之上形成掩模；以及利用掩模图案作为刻蚀掩模来刻蚀金属层。
所述方法还可以包括以下步骤：在形成层间绝缘膜之前，在半导体衬底之上形成相互分隔开的第一下部线和第二下部线。
所述方法还可以包括以下步骤：在形成沟槽的同时，通过刻蚀层间绝缘膜以分别暴露第一下部线和第二下部线而形成接触孔。
所述方法还可以包括以下步骤：在形成金属层之前，在包括沟槽和接触孔的层间绝缘膜之上形成导电层；以及将导电层平坦化以暴露出层间绝缘膜，以在接触孔中形成第一金属接触和第二金属接触；以及在沟槽中形成第三金属接触。
所述掩模图案可以形成为暴露出填充在沟槽中的金属层，以及覆盖第一金属焊盘和第二金属焊盘。
所述方法还可以包括以下步骤：在形成金属线、第一金属焊盘和第二金属焊盘之后，在第一金属焊盘与第二金属焊盘之间的金属线之上形成隔离层。
可以利用高密度等离子体（HDP）工艺来形成所述隔离层。
所述方法还可以包括以下步骤：在形成隔离层之后，在隔离层之上形成钝化层。
所述钝化层可以包括PIQ层。
所述方法还可以包括以下步骤：在形成钝化层之后，通过刻蚀隔离层以暴露出第一金属焊盘的端部和第二金属焊盘的端部而形成接合区。
根据另一个实施例，一种半导体模块包括：半导体器件；命令链路，所述命令链路用于将半导体器件使能以从外部控制器接收控制信号；以及数据链路，所述数据链路与半导体器件耦接以传送数据，其中，所述半导体器件包括：第一金属焊盘和第二金属焊盘，所述第一金属焊盘和所述第二金属焊盘相互分隔开，并且设置在半导体衬底的层间绝缘膜之上；沟槽，所述沟槽设置在第一金属焊盘与第二金属焊盘之间，并且设置在层间绝缘膜中；以及金属线，所述金属线形成在沟槽中。
根据另一个实施例，一种包括半导体模块和控制器的半导体系统包括：包括半导体器件、命令链路和数据链路的半导体模块，其中，所述半导体器件包括：第一金属焊盘和第二金属焊盘，所述第一金属焊盘和所述第二金属焊盘相互分隔开，并且设置在半导体衬底的层间绝缘膜之上；沟槽，所述沟槽设置在第一金属焊盘与第二金属焊盘之间，并且设置在层间绝缘膜中；以及金属线，所述金属线形成在沟槽中。
根据实施例的另一个方面，一种包括半导体系统和处理器的电子单元包括：包括半导体模块和控制器的所述半导体系统，其中，所述半导体模块包括半导体器件、命令链路和数据链路，以及其中，所述半导体器件包括：第一金属焊盘和第二金属焊盘，所述第一金属焊盘和所述第二金属焊盘相互分隔开，并且设置在半导体衬底的层间绝缘膜之上；沟槽，所述沟槽设置在第一金属焊盘与第二金属焊盘之间，并且设置在层间绝缘膜中；以及金属线，所述金属线形成在沟槽中。
所述处理器可以包括中央处理单元（CPU）和图形处理单元（GPU）。
所述CPU可以包括计算机或移动设备。
所述GPU可以包括图形设备。
根据另一个实施例，一种包括电子单元和接口的电子系统包括：包括半导体系统和处理器的所述电子单元，其中，所述半导体系统包括半导体模块和控制器，并且所述半导体模块包括半导体器件、命令链路和数据链路，以及其中，所述半导体器件包括：第一金属焊盘和第二金属焊盘，所述第一金属焊盘和所述第二金属焊盘相互分隔开，并且设置在半导体衬底的层间绝缘膜之上；沟槽，所述沟槽设置在第一金属焊盘与第二金属焊盘之间，并且设置在层间绝缘膜中；以及金属线，所述金属线形成在沟槽中。所述接口可以包括监控器、键盘、定点设备（鼠标）、USB、显示器或扬声器。
可以理解上述对实施例的大体描述及以下的详细描述都是示例性和说明性的，旨在进一步解释本发明。
附图说明
图1是示出根据现有技术的现有半导体器件的截面图。
图2是示出根据一个实施例的半导体器件的截面图。
图3是示出根据一个实施例的接合至半导体器件的封装球的截面图。
图4a至图4f是示出根据一个实施例的形成半导体器件的方法的截面图。
图5是示出根据一个实施例的半导体模块的框图。
图6是示出根据一个实施例的半导体系统的框图。
图7是示出根据一个实施例的电子单元的框图。
图8是示出根据一个实施例的电子系统的框图。
具体实施方式
现在将详细参考一些实施例，附图中示出了这些实施例的实例。只要可能，相同的附图标记将用于在附图中指代相同或相似的部分。
图2是示出根据一个实施例的半导体器件的截面图。图3是示出根据一个实施例的接合至半导体器件的封装球的截面图。
参见图2，根据本实施例的半导体器件包括：（i）第一金属焊盘116a和第二金属焊盘116b，所述第一金属焊盘116a和第二金属焊盘116b相互分隔开，并且设置在层间绝缘膜108之上，（ii）沟槽T，所述沟槽T设置在第一金属焊盘116a与第二金属焊盘116b之间，并且形成在层间绝缘膜108中，以及（iii）金属线114，所述金属线114形成在沟槽T中。
半导体器件还可以包括隔离层120，所述隔离层120形成在金属线114之上，以及形成在第一金属焊盘116a与第二金属焊盘116b之间。此外，半导体器件还可以包括保护层118，所述保护层118形成在隔离层120与第一金属焊盘116a和第二金属焊盘116b中的每个的上表面之间。在此情况下，半导体器件还可以包括：第一金属接触110a，所述第一金属接触110a形成为穿过层间绝缘膜108，并且与第一金属焊盘116a的下部耦接；以及第二金属接触110b，所述第二金属接触110b形成为穿过层间绝缘膜108，并且与第二金属焊盘116b的下部耦接。
半导体器件还可以包括：第一下部线102a，所述第一下部线102a与第一金属接触110a的下部连接；以及第二下部线102b，所述第二下部线102b与第二金属接触110b的下部连接。此外，半导体器件还可以包括：平坦化的层间绝缘膜104，所述平坦化的层间绝缘膜104设置在第一下部线102a与第二下部线102b之间；以及保护层106，所述保护层106设置在层间绝缘膜104之上。
半导体器件还可以包括第三金属接触111，所述第三金属接触111设置在金属线114与沟槽T的表面之间。隔离层120可以包括绝缘膜，诸如高密度等离子体（HDP）膜。钝化层122可以形成在隔离层120之上。钝化层122可以包括PIQ（Polymide IsoindroQuirazorindione）。
半导体器件还可以包括接合区124，所述接合区124被配置为至少部分地暴露出第一金属焊盘116a和第二金属焊盘116b，并且形成在隔离层120的两侧。
如上所述，半导体器件的金属线114、第一金属焊盘116a和第二金属焊盘116b通过隔离层120而相互分隔开，并且在不同的层级形成，使得即使隔离层120、第一金属焊盘116a和第二金属焊盘116b因为封装球接合至接合区124时所产生的压力而朝着金属线114推动时，半导体器件也可以减少金属线114与第一金属焊盘116a和第二金属焊盘116b之间的短路。
图3是示出根据一个实施例的接合至半导体器件的封装球的截面图。
参见图3，如果封装球接合至接合区124，则压力沿箭头方向施加，使得隔离层120移动。然而，由于金属线114和第一金属焊盘116a形成在不同的层级，所以防止了金属线114与第一金属焊盘116短路。此外，隔离层120在不被金属线114干扰的情况下形成在第一金属焊盘116a与第二金属焊盘116b之间以及金属线114之上。
因此，根据本实施例的半导体器件可以防止隔离层120被金属线114中断，同时，也可以防止金属线114与第一金属焊盘116a短路。
图4a至图4f是示出根据实施例的形成半导体器件的方法的截面图。
参见图4a，在半导体衬底100之上形成第一下部线102a和第二下部线102b。随后，以如下方式执行诸如化学机械抛光（CMP）的平坦化工艺：即第一下部线102a与第二下部线102b之间的特定部分被填充，而第一下部线102a和第二下部线102b的上部被暴露，由此形成层间绝缘膜104。
之后，在层间绝缘膜104之上形成保护层106，并且在保护层106之上形成层间绝缘膜108。随后，以形成第一接触孔107a和第二接触孔107b的方式来刻蚀层间绝缘膜108以暴露出下部线102。选择性地刻蚀插入在第一接触孔107a和第二接触孔107b之间的层间绝缘膜108和保护层106，使得沟槽T形成在第一接触孔107a和第二接触孔107b之间。
参见图4b，在层间绝缘膜108之上形成导电层109。第一接触孔107a和第二接触孔107b被导电层109填充，并且导电层109例如呈线型形成在沟槽T中。
参见图4c，对导电层109执行诸如CMP的平坦化工艺以暴露出层间绝缘膜108，使得不仅第一金属接触110a和第二金属接触110b被配置为填充接触孔，而且第三金属接触111形成在沟槽T中。
参见图4d，在层间绝缘膜108之上形成金属层112。在此情况下，沟槽T被金属层112填充。
参见图4e，在形成掩模图案（未示出）以将形成在金属层112中的沟槽开放之后，利用掩模图案（未示出）作为刻蚀掩模来刻蚀金属层112。结果，在掩模图案（未示出）所覆盖的特定部分形成了第一金属焊盘和第二金属焊盘。此外，通过掩模图案（未示出）而暴露出覆盖沟槽T的金属层112以形成金属线114。
更具体地，在层间绝缘膜108之上形成了与第一金属接触110a连接的第一金属焊盘116a和与第二金属接触110b连接的第二金属焊盘116b。填充在沟槽T中的金属层112被部分地刻蚀以形成金属线114，所述金属线114至少部分地填充在沟槽T中。
参见图4f，在第一金属焊盘116a和第二金属焊盘116b之上形成保护层118。不仅在保护层118之上而且还在金属线114上形成隔离层120，并且也在第一金属焊盘116a和第二金属焊盘116b之间形成隔离层120。隔离层120可以包括利用高密度等离子体（HDP）工艺形成的绝缘膜。随后，在隔离层120之上形成保护芯片的钝化层122，并且将第一金属焊盘116a和第二金属焊盘116b中的每个的一个端部开放，从而形成接合区124。在此情况下，封装球接合至接合区124。
如上所述，根据本实施例的半导体器件以在相邻的金属焊盘116a和116b之间不断延伸的方式来形成隔离图案120，由此防止隔离图案120被金属线114中断。此外，即使在封装球接合至接合区时产生接合压力，也可以防止金属焊盘116与金属线114之间的短路。
图5是示出根据一个实施例的半导体模块的电路图。
参见图5，半导体模块包括：多个半导体器件，所述多个半导体器件安装至模块基板；命令链路，所述命令链路用于将每个半导体器件使能以接收来自外部控制器（未示出）的控制信号（例如，地址信号（ADDR）、命令信号（CMD）、时钟信号（CLK））；以及数据链路，所述数据链路与半导体器件耦接以传送数据。在此情况下，半导体元件可以示例性地实现为如图2所示的半导体器件。命令链路和数据链路可以形成为与一般半导体模块的命令链路和数据链路相同或相似。虽然八个半导体芯片安装至图5示出的模块基板的正面，但是半导体芯片也可以安装至模块基板的反面。也就是，半导体芯片可以安装至模块基板的一侧或两侧，并且所安装的半导体芯片的数目不局限于图2所示。此外，模块基板的材料或结构不局限于图2，模块基板还可以由其它材料或结构形成。
图6是示出根据一个实施例的半导体系统的框图。参见图6，半导体系统包括：至少一个半导体模块，所述至少一个半导体模块包括多个半导体芯片；以及控制器，所述控制器用于提供每个半导体模块与外部系统（未示出）之间的双向接口，以控制半导体模块的操作。此外，半导体系统还可以包括命令链路和数据链路，所述命令链路和数据链路被配置为与半导体模块和控制器电互连。处理器在功能上可以与一般数据处理系统中所使用的用于控制多个半导体模块的控制器相同或相似，为了便于描述，在此将不再赘述。在一个实施例中，半导体器件可以是例如图2所示的半导体器件，而半导体模块可以是例如图5所示的半导体模块。
图7是示出根据一个实施例的电子单元的框图。参见图7，电子单元包括半导体系统和电耦接至半导体系统的处理器。半导体系统可以与图6的相同。在一个实施例中，处理器可以包括中央处理单元（CPU）、微处理器单元（MPU）、微控制器单元（MCU）、图形处理单元（GPU）以及数字信号处理器（DSP）。
在一个实施例中，CPU或MPU以算术逻辑单元（ALU）和控制单元（CU）组合的方式来配置，所述算术逻辑单元（ALU）用作算术和逻辑运算单元，所述控制单元（CU）用于通过读取和翻译命令来控制每个单元。如果处理器是CPU或MPU，则电子单元可以包括计算机或移动设备。此外，GPU用于计算具有小数点的数，并且对应于用于实时地产生图像数据的处理。如果处理器是GPU，则电子单元可以包括图像设备。此外，DSP涉及利用计算的结果以高速将模拟信号（例如，声音信号）转换为数字信号、重新将数字信号转换为模拟信号、以及使用重新转换的结果。DSP主要计算数字值。如果处理器为DSP，则电子单元可以包括声音和成像设备。
在一个实施例中，处理器可以包括加速计算单元（ACU），并且可以以集成到GPU中的CPU的形式来配置，从而用作图形卡。
图8是示出根据一个实施例的电子系统的框图。参见图8，电子系统可以包括与电子单元耦接的一个或更多个接口。接口可以包括监控器、键盘、定点设备（鼠标）、USB、显示器或扬声器。然而，接口的范围不局限于此，而是包括其它实例或变型。
从以上描述显然的是，根据实施例的半导体器件及其形成方法在不同的集成层级形成金属焊盘和金属线，使得金属焊盘和金属线通过层级差和隔离层而被双重地相互分隔开。因此，即使隔离层因为接合压力而移位，也防止了金属焊盘与金属线之间的短路。
本领域技术人员将理解的是，在不脱离实施例的精神和必要特征的情况下，实施例可以以与本文所列举的方式不同的特定方式来实施。因此，以上示例性实施例在各方面都应解释成是说明性的而不是限制性的。
以上实施例是说明性的而不是限制性的。各种替代方式和等同替换是可能的。实施例不局限于本文所述的沉积、刻蚀、抛光和图案化步骤的类型。实施例也不局限于半导体器件的任何特定类型。例如，实施例可以实现成动态随机存取存储器（DRAM）器件或非易失性存储器件。
附图各元件的标记
第一下部线 102a
第二下部线 102b
第一接触孔 107a
第二接触孔 107b
保护层 106
导电层 109
金属线 114
金属层 112
第一金属焊盘 116
第一金属焊盘 116a
第二金属焊盘 116b
隔离层 120
接合区 124

Claims (31)

1.一种半导体器件，包括：
第一金属焊盘和第二金属焊盘，所述第一金属焊盘和所述第二金属焊盘相互分隔开，并且设置在半导体衬底的层间绝缘膜之上；
沟槽，所述沟槽设置在所述第一金属焊盘与所述第二金属焊盘之间，并且设置在所述层间绝缘膜中；以及
金属线，所述金属线形成在所述沟槽中。
2.如权利要求1所述的半导体器件，所述器件还包括：
隔离层，所述隔离层形成所述金属线之上，并且设置在所述第一金属焊盘与所述第二金属焊盘之间。
3.如权利要求1所述的半导体器件，所述器件还包括：
第一金属接触，所述第一金属接触形成为穿过所述层间绝缘膜，并且与所述第一金属焊盘耦接。
4.如权利要求1所述的半导体器件，所述器件还包括：
第二金属接触，所述第二金属接触形成为穿过所述层间绝缘膜，并且与所述第二金属焊盘耦接。
5.如权利要求2所述的半导体器件，所述器件还包括：
第一下部线，所述第一下部线与所述第一金属接触的下部连接。
6.如权利要求1所述的半导体器件，所述器件还包括：
第二下部线，所述第二下部线与所述第二金属接触的下部耦接。
7.如权利要求1所述的半导体器件，所述器件还包括：
第三金属接触，所述第三金属接触形成在所述金属线与所述沟槽的表面之间。
8.如权利要求2所述的半导体器件，其中，所述隔离层包括利用高密度等离子体工艺形成的绝缘膜。
9.如权利要求2所述的半导体器件，所述器件还包括：
钝化层，所述钝化层形成在所述隔离层之上。
10.如权利要求9所述的半导体器件，其中，所述钝化层包括聚酰亚胺异吲哚喹唑啉二酮PIQ层。
11.如权利要求2所述的半导体器件，所述器件还包括：
接合区，所述接合区形成为暴露出所述第一金属焊盘的端部和所述第二金属焊盘的端部，并且设置在所述隔离层的两侧。
12.如权利要求1所述的半导体器件，
其中，所述第一金属焊盘和所述第二金属焊盘中的每个设置在与金属线不同的层级，
其中，所述第一金属焊盘和所述第二金属焊盘中的每个不与所述金属线耦接，以及
其中，所述第一金属焊盘和所述第二金属焊盘中的任何一个都与封装球耦接。
13.一种形成半导体器件的方法，包括以下步骤：
在半导体衬底之上形成层间绝缘膜；
通过刻蚀所述层间绝缘膜而形成沟槽；
在所述沟槽中形成金属线；以及
以所述第一金属焊盘和所述第二金属焊盘与所述金属线分隔开的方式在所述层间绝缘膜之上形成第一金属焊盘和第二金属焊盘。
14.如权利要求13所述的方法，其中，形成所述金属线、所述第一金属焊盘和所述第二金属焊盘包括以下步骤：
在所述层间绝缘膜之上和所述沟槽中形成金属层；
在所述金属层之上形成掩模图案；以及
利用所述掩模图案作为刻蚀掩模来刻蚀所述金属层。
15.如权利要求14所述的方法，所述方法还包括以下步骤：
在形成所述层间绝缘膜之前，在所述半导体衬底之上形成相互分隔开的第一下部线和第二下部线。
16.如权利要求15所述的方法，所述方法还包括以下步骤：
在形成所述沟槽的同时，通过刻蚀所述层间绝缘膜以分别暴露所述第一下部线和所述第二下部线而形成接触孔。
17.如权利要求16所述的方法，所述方法还包括以下步骤：
在形成所述金属层之前，
在包括所述沟槽和所述接触孔的所述层间绝缘膜之上形成导电层；以及
将所述导电层平坦化以暴露出所述层间绝缘膜，以在所述接触孔中形成第一金属接触和第二金属接触；以及
在所述沟槽中形成第三金属接触。
18.如权利要求17所述的方法，其中，所述掩模图案形成为暴露出填充在所述沟槽中的所述金属层，以及覆盖所述第一金属焊盘和所述第二金属焊盘。
19.如权利要求13所述的方法，其中，所述方法还包括以下步骤：
在形成所述金属线、所述第一金属焊盘和所述第二金属焊盘之后，
在所述第一金属焊盘与所述第二金属焊盘之间的金属线之上形成隔离层。
20.如权利要求19所述的方法，其中，利用高密度等离子体工艺来形成所述隔离层。
21.如权利要求19所述的方法，所述方法还包括以下步骤：
在形成所述隔离层之后，
在所述隔离层之上形成钝化层。
22.如权利要求21所述的方法，其中，所述钝化层包括聚酰亚胺异吲哚喹唑啉二酮PIQ层。
23.如权利要求20所述的方法，所述方法还包括以下步骤：
在形成所述钝化层之后，
通过刻蚀所述隔离层以暴露出所述第一金属焊盘的端部和所述第二金属焊盘的端部而形成接合区。
24.一种半导体模块，包括：
半导体器件；
命令链路，所述命令链路用于将所述半导体器件使能以从外部控制器接收控制信号；以及
数据链路，所述数据链路与所述半导体器件耦接以传送数据，
其中，所述半导体器件包括：
第一金属焊盘和第二金属焊盘，所述第一金属焊盘和所述第二金属焊盘相互分隔开，并且设置在半导体衬底的层间绝缘膜之上；
沟槽，所述沟槽设置在所述第一金属焊盘与所述第二金属焊盘之间，并且设置在所述层间绝缘膜中；以及
金属线，所述金属线形成在所述沟槽中。
25.一种包括半导体模块和控制器的半导体系统，包括：
包括半导体器件、命令链路和数据链路的所述半导体模块，
其中，所述半导体器件包括：
第一金属焊盘和第二金属焊盘，所述第一金属焊盘和所述第二金属焊盘相互分隔开，并且设置在半导体衬底的层间绝缘膜之上；
沟槽，所述沟槽设置在所述第一金属焊盘与所述第二金属焊盘之间，并且设置在所述层间绝缘膜中；以及
金属线，所述金属线形成在所述沟槽中。
26.一种包括半导体系统和处理器的电子单元，包括：
包括半导体模块和控制器的所述半导体系统，
其中，所述半导体模块包括半导体器件、命令链路和数据链路，以及
其中，所述半导体器件包括：
第一金属焊盘和第二金属焊盘，所述第一金属焊盘和所述第二金属焊盘相互分隔开，并且设置在半导体衬底的层间绝缘膜之上；
沟槽，所述沟槽设置在所述第一金属焊盘与所述第二金属焊盘之间，并且设置在所述层间绝缘膜中；以及
金属线，所述金属线形成在所述沟槽中。
27.如权利要求26所述的电子单元，其中，所述处理器包括中央处理单元和图形处理单元。
28.如权利要求26所述的电子单元，其中，所述中央处理单元包括计算机或移动设备。
29.如权利要求26所述的电子单元，其中，所述图形处理单元包括图形设备。
30.一种包括电子单元和接口的电子系统，包括：
包括半导体系统和处理器的所述电子单元，
其中，所述半导体系统包括半导体模块和控制器，以及
其中，所述半导体模块包括半导体器件、命令链路和数据链路，以及
其中，所述半导体器件包括：
第一金属焊盘和第二金属焊盘，所述第一金属焊盘和所述第二金属焊盘相互分隔开，并且设置在半导体衬底的层间绝缘膜之上；
沟槽，所述沟槽设置在所述第一金属焊盘与所述第二金属焊盘之间，并且设置在所述层间绝缘膜中；以及
金属线，所述金属线形成在所述沟槽中。
31.如权利要求30所述的电子系统，其中，所述接口包括监控器、键盘、定点设备、鼠标、USB、显示器或扬声器。
CN201310325560.XA 2012-08-31 2013-07-30 半导体器件及其形成方法 Pending CN103681469A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020120096389A KR20140028947A (ko) 2012-08-31 2012-08-31 반도체 소자 및 그 제조 방법
KR10-2012-0096389 2012-08-31

Publications (1)

Publication Number Publication Date
CN103681469A true CN103681469A (zh) 2014-03-26

Family

ID=50186346

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310325560.XA Pending CN103681469A (zh) 2012-08-31 2013-07-30 半导体器件及其形成方法

Country Status (3)

Country Link
US (1) US20140061907A1 (zh)
KR (1) KR20140028947A (zh)
CN (1) CN103681469A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090140393A1 (en) * 2007-11-29 2009-06-04 Taiwan Semiconductor Manufacturing Co., Ltd. Wafer scribe line structure for improving ic reliability
US20100164101A1 (en) * 2008-12-31 2010-07-01 Samsung Electronics Co., Ltd. Ball land structure having barrier pattern
CN101777543A (zh) * 2009-01-08 2010-07-14 恩益禧电子股份有限公司 半导体器件
US20100187671A1 (en) * 2009-01-26 2010-07-29 Chuan-Yi Lin Forming Seal Ring in an Integrated Circuit Die

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6844253B2 (en) * 1999-02-19 2005-01-18 Micron Technology, Inc. Selective deposition of solder ball contacts
KR100586697B1 (ko) * 2003-12-12 2006-06-08 삼성전자주식회사 솔더 조인트 특성이 개선된 반도체 패키지
JP2005310837A (ja) * 2004-04-16 2005-11-04 Elpida Memory Inc 半導体装置及びその製造方法
US20070045844A1 (en) * 2005-08-24 2007-03-01 Andry Paul S Alpha particle shields in chip packaging
KR100919588B1 (ko) * 2007-10-31 2009-10-01 주식회사 하이닉스반도체 반도체 소자의 제조 방법
WO2009108353A1 (en) * 2008-02-27 2009-09-03 Ncomputing Inc. 3d graphics acceleration in remote multi-user environment
US8933947B2 (en) * 2009-09-10 2015-01-13 Ati Technologies Ulc Reading a local memory of a processing unit
US8455984B2 (en) * 2010-11-15 2013-06-04 Nanya Technology Corp. Integrated circuit structure and method of forming the same
US8581250B2 (en) * 2010-12-23 2013-11-12 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus of fabricating a pad structure for a semiconductor device
JP5994167B2 (ja) * 2011-11-15 2016-09-21 ローム株式会社 半導体装置およびその製造方法、電子部品
US8890293B2 (en) * 2011-12-16 2014-11-18 Taiwan Semiconductor Manufacturing Company, Ltd. Guard ring for through vias
US8933564B2 (en) * 2012-12-21 2015-01-13 Intel Corporation Landing structure for through-silicon via

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090140393A1 (en) * 2007-11-29 2009-06-04 Taiwan Semiconductor Manufacturing Co., Ltd. Wafer scribe line structure for improving ic reliability
US20100164101A1 (en) * 2008-12-31 2010-07-01 Samsung Electronics Co., Ltd. Ball land structure having barrier pattern
CN101777543A (zh) * 2009-01-08 2010-07-14 恩益禧电子股份有限公司 半导体器件
US20100187671A1 (en) * 2009-01-26 2010-07-29 Chuan-Yi Lin Forming Seal Ring in an Integrated Circuit Die

Also Published As

Publication number Publication date
US20140061907A1 (en) 2014-03-06
KR20140028947A (ko) 2014-03-10

Similar Documents

Publication Publication Date Title
JP6399887B2 (ja) Ｔｓｖ構造を具備した集積回路素子及びその製造方法
CN107636813B (zh) 具有高密度管芯至管芯连接的半导体封装及其制造方法
JP5470510B2 (ja) 埋め込まれた導電性ポストを備える半導体パッケージ
KR101683814B1 (ko) 관통 전극을 구비하는 반도체 장치
US7598617B2 (en) Stack package utilizing through vias and re-distribution lines
US9870982B2 (en) Distributed on-chip decoupling apparatus and method using package interconnect
CN108074912B (zh) 包括互连器的半导体封装
US8922012B2 (en) Integrated circuit chip and flip chip package having the integrated circuit chip
JP2014123736A (ja) 半導体パッケージ
US20140138819A1 (en) Semiconductor device including tsv and semiconductor package including the same
US9799628B2 (en) Stacked package configurations and methods of making the same
US9240381B2 (en) Chip package and method for forming the same
KR102031908B1 (ko) 관통 전극을 갖는 반도체 소자 및 그 형성 방법
US20120091468A1 (en) Semiconductor device with interposer and method manufacturing same
CN104465505A (zh) 扇出晶圆封装方法
JP2011222807A (ja) 半導体装置
US9093439B2 (en) Semiconductor package and method of fabricating the same
JP2013038100A (ja) 半導体装置
JP2010087403A (ja) 半導体装置
CN103681469A (zh) 半导体器件及其形成方法
JP2002057271A (ja) 半導体装置、およびその製造方法
KR100851108B1 (ko) 웨이퍼 레벨 시스템 인 패키지 및 그 제조 방법
JP2004273706A (ja) 電子回路装置
CN104392975A (zh) 扇出晶圆封装结构
JP2003068859A (ja) 半導体チップ及びこれを用いた半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140326

WD01 Invention patent application deemed withdrawn after publication