CN103650342B - 正交混合耦合器、放大器及无线通信装置 - Google Patents

正交混合耦合器、放大器及无线通信装置 Download PDF

Info

Publication number
CN103650342B
CN103650342B CN201280031826.3A CN201280031826A CN103650342B CN 103650342 B CN103650342 B CN 103650342B CN 201280031826 A CN201280031826 A CN 201280031826A CN 103650342 B CN103650342 B CN 103650342B
Authority
CN
China
Prior art keywords
wiring
zigzag
hybrid coupler
quadrature hybrid
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201280031826.3A
Other languages
English (en)
Other versions
CN103650342A (zh
Inventor
中谷俊文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN103650342A publication Critical patent/CN103650342A/zh
Application granted granted Critical
Publication of CN103650342B publication Critical patent/CN103650342B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/12—Coupling devices having more than two ports
    • H01P5/16—Conjugate devices, i.e. devices having at least one port decoupled from one other port
    • H01P5/19—Conjugate devices, i.e. devices having at least one port decoupled from one other port of the junction type
    • H01P5/20—Magic-T junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/12—Coupling devices having more than two ports
    • H01P5/16—Conjugate devices, i.e. devices having at least one port decoupled from one other port
    • H01P5/19—Conjugate devices, i.e. devices having at least one port decoupled from one other port of the junction type
    • H01P5/22—Hybrid ring junctions
    • H01P5/227—90° branch line couplers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0288—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers using a main and one or several auxiliary peaking amplifiers whereby the load is connected to the main amplifier using an impedance inverter, e.g. Doherty amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B5/00—Near-field transmission systems, e.g. inductive or capacitive transmission systems
    • H04B5/20—Near-field transmission systems, e.g. inductive or capacitive transmission systems characterised by the transmission technique; characterised by the transmission medium
    • H04B5/24—Inductive coupling
    • H01L27/08—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/192—A hybrid coupler being used at the input of an amplifier circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/198—A hybrid coupler being used as coupling circuit between stages of an amplifier circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/336—A I/Q, i.e. phase quadrature, modulator or demodulator being used in an amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/408—Indexing scheme relating to amplifiers the output amplifying stage of an amplifier comprising three power stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/411—Indexing scheme relating to amplifiers the output amplifying stage of an amplifier comprising two power stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/48—Networks for connecting several sources or loads, working on the same frequency or frequency band, to a common load or source

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Near-Field Transmission Systems (AREA)
  • Amplifiers (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Transceivers (AREA)

Abstract

旁路电容包括：第1布线层上形成的长度不同的锯齿状布线(121、122)、第2布线层上形成的长度不同的锯齿状布线(123、124)、感应装置(101)以及地(109)。锯齿状布线(121、124)连接到感应装置(101)，锯齿状布线(122、123)连接到地(109)，锯齿状布线(121)和(123)、(123)和(124)立体地交叉。

Description

正交混合耦合器、放大器及无线通信装置
技术领域
本发明涉及用于无线通信的正交混合耦合器、放大器及无线通信装置。
背景技术
近年来，在可无线通信的移动终端(例如智能手机)中，发送接收大容量的数字内容的需求不断提高。例如，具有1Gbps以上的传输率的毫米波段，特别是60GHz频带的无线通信令人瞩目。由于近年来半导体技术的发展，可使用毫米波段的无线通信令人期待。
在用于毫米波段的无线通信的一个电路元件中，有正交混合耦合器。正交混合耦合器例如是单输入及双输出的电路部件，理想情况下两个输出信号为相同振幅且有90度的相位差。在毫米波段的无线通信中，正交混合耦合器内置在无线通信终端的IC(Integrated Circuit；集成电路)中。
图19是表示专利文献1中记载的正交混合耦合器的图。图19(a)是等效电路图，图19(b)是布局图。专利文献1的正交混合耦合器是变形电容性耦合(capacitive coupling)型的正交混合耦合器。螺旋电感器L3、L4之间的寄生电容被用于耦合电容。
图20是非专利文献1中记载的正交混合耦合器的布局图。在图20中，表示磁耦合(magnetic coupling)型的正交混合耦合器，在中心配置有变压器，在两侧配置有耦合和旁路的电容器。
再有，在专利文献2中，公开了混合耦合器的等效电路图及布局例子。专利文献2中所示的混合耦合器是波长缩短的磁耦合(magnetic coupling)型的正交混合耦合器。使用变压器间的寄生电容作为耦合电容、旁路电容(shuntcapacitor)。
再有，在专利文献3、专利文献4、专利文献5中，公开了同样的混合耦合器的电路。有关它们的电路，在实施方式的说明中适当参照，这里省略说明。
现有技术文献
专利文献
专利文献1：美国专利第7459989号说明书
专利文献2：美国专利第6806789号说明书
专利文献3：日本国特表2003-530699号公报
专利文献4：日本国特开2008-112974号公报
专利文献5：日本国特开平11-168182号公报
非专利文献
非专利文献1：R.C.Frye，et al.，“A2GHz Quadrature Hybrid Implemetedin CMOS Technology.”IEEE JSSC，Vol.38，no.3，pp.550-555，March2003
发明内容
发明要解决的问题
但是，专利文献1、2记载的正交混合耦合器，难以独立地设计电感器或变压器和电容器的值。
此外，在将以往的MOM电容用作非专利文献1记载的正交混合耦合器的旁路电容的情况下，连接变压器、电容器和地的布线长。
因此，本发明鉴于上述以往的情况而完成，目的在于提供降低在感应装置和地之间插入的从旁路电容到感应装置或地的各连接布线的长度，并降低输出信号对输入信号的振幅误差及相位误差的正交混合耦合器、放大器及无线通信装置。
用于解决课题的方案
本发明是正交混合耦合器，包括：感应装置，包括第一端子、第二端子、第三端子、第四端子；第一微带传输线、第二微带传输线、第三微带传输线，连接到所述第一端子、第二端子、第三端子；第一耦合电容、第二耦合电容，分别配置在所述第一端子和第二端子之间、所述第三端子和第四端子之间；第一旁路电容、第二旁路电容、第三旁路电容、第四旁路电容，插入在所述第一端子、第二端子、第三端子、第四端子和所述第一微带线、第二微带线、第三微带线的地之间；以及终端电阻，插入在所述第四端子和所述第一微带传输线、第二微带传输线、第三微带传输线的地之间，所述第一旁路电容、第二旁路电容、第三旁路电容、第四旁路电容，作为N个布线层(N为2以上的整数)具有：至少设置在第K布线层中的K层布线(K为1～N-1中的一个)；以及设置在第K+1布线层中的K+1层布线，所述K层布线包括：连接到所述感应装置的第一锯齿状布线；以及连接到所述微带传输线的地、且长度与所述第一锯齿状布线不同的第二锯齿状布线，所述K+1层布线包括：连接到所述感应装置的第三锯齿状布线；以及连接到所述微带传输线的地、且长度与所述第三锯齿状布线不同的第四锯齿状布线，所述第一锯齿状布线、第二锯齿状布线、第三锯齿状布线及第四锯齿状布线的各锯齿状布线具有沿第一方向的布线和沿与第一方向交叉的第二方向的布线进行耦合、且沿所述第一方向的布线和沿所述第二方向的布线交替地反复的锯齿状的图案(pattern)。
发明效果
根据本发明，能够降低在感应装置和地之间插入的从旁路电容到感应装置或地的各连接布线的长度，并降低输出信号对输入信号的振幅误差及相位误差。
附图说明
图1(a)是第1实施方式的磁耦合型的正交混合耦合器的布局图，(b)是第1实施方式的正交混合耦合器的电路图。
图2(a)是第1实施方式的正交混合耦合器中的旁路电容的布局图，(b)是旁路电容的布局的说明图，(c)是布线的交叉的说明图。
图3是将旁路电容的布局的最下层(第1层)的布线图案单独地示出的布局图。
图4是将旁路电容的布局的最下层的一个上位层(第2层)的布线图案单独地示出的布局图。
图5是将旁路电容的布局的最下层的两个上位层(第3层)的布线图案单独地示出的布局图。
图6是将旁路电容的布局的最上层(第4层)的布线图案单独地示出的布局图。
图7(a)表示在第1实施方式的旁路电容中，在上层的布线层中设置的锯齿状布线和在下层的布线层中设置的锯齿状布线之间的关系的另一个例子的图，(b)是表示在第1实施方式的旁路电容中，在上层的布线层中设置的锯齿状布线和下层的布线层中设置的锯齿状布线之间的关系的又一另一个例子的图。
图8(a)是变形例1的旁路电容的布局图，(b)是上层的布线层中设置的锯齿状布线和下层的布线层中设置的锯齿状布线的角部的说明图，(c)是上层的布线层中设置的其他的锯齿状布线和下层的布线层中设置的其他的锯齿状布线的角部的说明图。
图9是变形例2的旁路电容的布局图。
图10是变形例3的旁路电容的布局图。
图11(a)是变形例4的旁路电容的布局图，(b)是表示在作为最下层的第1层中设置的浮置布线及通孔的位置关系的图，(c)是表示在作为最下层的一个上位层的第2层中设置的浮置布线及通孔的位置关系的图。
图12是第2实施方式的正交混合耦合器的布局图。
图13是使用了正交混合耦合器的多赫蒂放大器(Doherty amplifier)的方框图。
图14是使用了正交混合耦合器的无线通信装置的方框图。
图15是使用了正交混合耦合器的无线通信装置的变形例的方框图。
图16是使用了MOM电容的旁路电容的布局图的一个例子。
图17是使用了MOM电容的旁路电容的布局图的另一例子。
图18是使用了LC集中常数电路的正交混合耦合器的电路图，(a)是电容式的正交混合耦合器，(b)是磁铁式的正交混合耦合器，(c)是波长缩短的磁铁式的正交混合耦合器。
图19是表示专利文献1中记载的正交混合耦合器的图，(a)是等效电路图，(b)是布局图。
图20是非专利文献1中记载的正交混合耦合器的布局图。
标号说明
100 正交混合耦合器
101a、101b 线圈
101 变压器
102、103、203、204 耦合电容
104～107、205～208 旁路电容
108、209 终端电阻
109、210、211 地
110、111、112、212、213、214 传输线(微带传输线)
121～124、131～134、141～144 锯齿状布线(金属布线)
125a～125d、135a～135e、145、146、126a、126b、127a、127b、136a、136b、137a、137b、147、148 通孔(via)
201、202 电感器
具体实施方式
(获得各实施方式的内容的经过)
正交混合耦合器中，有使用了分布常数电路的类型和使用了集中常数电路的类型。在毫米波段中，要实现小型且低损耗的正交混合耦合器，例如优选使用LC集中常数电路。
图18表示使用了LC集中常数电路的正交混合耦合器的电路图。图18(a)表示电容性耦合(capacitive coupling)型的正交混合耦合器。图18(b)表示磁耦合(magnetic coupling)型的正交混合耦合器。图18(c)表示波长缩短的磁耦合(magnetic coupling)型的正交混合耦合器。图18(a)～(c)所示的正交混合耦合器根据无线通信终端内的电路大小、以及无线通信所使用的信号的带宽而选择使用。
图18(a)所示的正交混合耦合器是包括信号输入端子TA1、直通端子TA2、耦合端子TA3、隔离端子(绝缘端子)TA4、电感器L1、L2、耦合电容CA1、CA2、旁路电容CB1、CB2、CB3、CB4的结构。
直通端子TA2表示输出I(OUTI)端子，耦合端子TA3表示输出Q(OUTQ)端子。隔离端子TA4上，连接终端电阻。在耦合电容CA1中，信号输入端子TA1和隔离端子TA4之间的寄生电容占主导地位。旁路电容CB1、CB2、CB3、CB4分别设置在各端子(TA1、TA2、TA3、TA4)和地之间。电容性耦合型是适合于高频信号的处理的混合耦合器。
图18(b)所示的正交混合耦合器是包括信号输入端子TA10、直通端子TA20、耦合端子TA30、隔离端子(绝缘端子)TA40、电感器L10、L20、耦合电容CA10、CA20、及旁路电容CB10、CB20、CB30、CB40的结构。隔离端子TA40上，连接终端电阻。电感器L10、L20中，电磁感应产生的耦合电容占主导地位。旁路电容CB10、CB20、CB30、CB40分别设置在各端子(TA10、TA20、TA30、TA40)和地(包含交流的地)之间。
图18(c)所示的正交混合耦合器是包括作为信号输入端子的输入端口TAP1、作为OUT1端子的直通端口TAP2、作为OUTQ端子的耦合端口TAP3、作为绝缘端子的隔离端口TAP4、耦合度k的电感器、电容CC1、CC2、电容CP1、CP2、CP3、CP4及电容CM1a、CM1b的结构。
电容CC1是输入端口TAP1和直通端口TAP2之间的电容，也可以是寄生电容。电容CC2是耦合端口TAP3和隔离端口TAP4之间的电容，也可以是寄生电容。电容CC1、CC2形成谐振电路。
电容CM1a是输入端口TAP1和耦合端口TAP3之间的电容。电容CM1b是直通端口TAP2和隔离TAP4之间的电容。各电容CP1、CP2、CP3、CP4是各端口(端子)和地之间的旁路电容。
但是，专利文献1、2记载的正交混合耦合器，难以独立地设计电感器或变压器和电容器值。因为在最佳地设计了电感器或变压器的形状的情况下，电容器的值根据两个螺旋(电感器或变压器的构成要素)之间的绝缘体的膜厚来确定。
半导体装置的制造工艺中，设计者难以自由地选择膜厚。因此，根据无线通信所使用的频率，难以使来自正交混合耦合器的两个输出信号的振幅误差及来自90度的相位误差(相位偏差)足够小。
此外，非专利文献1中记载的正交混合耦合器，使用并排平板的MIM型、即使用金属-绝缘体-金属类型(以导体层、绝缘层、导体层的顺序层叠的类型)的电容器。在无线通信中，例如在使用60GHz频带的高频率的情况下，对电容器所要求的电容小。MIM电容的最小大小被预先确定，在需要微小电容时用使用了指形(finger type)的布线的MOM(金属对金属)电容器。
此外，将以往的MOM电容用作非专利文献1记载的正交混合耦合器的旁路电容时，连接变压器、电容器和地的布线长。因布线的寄生电感及寄生电阻，例如，正交混合耦合器的振幅误差及相位误差劣化。因此，由于发生输入侧和输出侧的阻抗不匹配，所以需要用于使阻抗匹配的对策，设计作业烦杂。
因此，在以下的各实施方式中，说明降低在感应装置和地之间插入的从旁路电容到感应装置或地的各连接布线的长度，并降低输出信号对输入信号的振幅误差及相位误差的正交混合耦合器、放大器及无线通信装置。
以下，参照附图说明本发明的各实施方式。
(第1实施方式)
本实施方式的正交混合耦合器，通过微带传输线，对电磁感应或互感的感应装置(例如，变压器或电感器)输入高频信号。微带传输线例如是包括地(例如公共的地导体即地电位面)的结构。
图1(a)是本实施方式的磁耦合型的正交混合耦合器的布局，图1(b)是本实施方式的正交混合耦合器的电路图。
图1(a)或图1(b)所示的正交混合耦合器100是包括作为感应装置的变压器101、耦合电容102、103、旁路电容104～107、终端电阻108、地109及传输线110～112的结构。传输线110～112构成地109及微带线。
在本实施方式的正交混合耦合器100中，输入信号IN从端子P1输入到传输线110。输出信号OUT_I通过传输线112，从端子P3输出。输出信号OUT_Q通过传输线111，从端子P2输出。输出信号OUT_I的相位比输出信号OUT_Q的相位延迟90度。
下面详细地说明正交混合耦合器100的结构。
作为感应装置的变压器101是包括线圈101a、线圈101b、及各端子T1、T2、T3、T4的结构。感应装置不限于变压器101，例如也可以是电感器。此外，感应装置只要是多个布线层平行螺旋形状地构成，就不限于图1所示的变压器101。
各端子T1、T2、T3上，分别连接微带传输线110、111、112。在端子T1和端子T2之间配置耦合电容102，在端子T3和端子T4之间配置耦合电容103。
在各端子T1、T2、T3、T4和各微带传输线110、111、112的地109之间，分别配置有旁路电容104、105、106、107。
在端子T4和微带传输线110、111、112的地109之间，配置有终端电阻108。
耦合电容102、103用长度相等的多个梳状布线构成。此外，耦合电容102、103也可以用长度相等的多个锯齿状(Zigzag)形状布线构成。
这里，更具体地说明有关本发明要解决的课题。图16、图17中表示旁路电容的布局的比较例。图16、图17表示由图1(a)的虚线包围的方框的扩大图。
图16是表示使用专利文献3或4记载的MOM电容作为旁路电容104的旁路电容的布局图的一例。再有，在专利文献3中使用直线布线作为MOM电容的布线，在专利文献4中使用锯齿状(Zigzag)布线。
在图16中，端子隔着旁路电容104而设置在两侧。因此，例如在将MOM电容的一端连接到线圈101a时，需要用于将MOM电容的另一端连接到地109的布线113，在构成旁路电容104的情况下难以缩短布线长度。
图17是使用了专利文献5中记载的交差布线的MOM电容作为旁路电容104的情况下的布局图另一例子。
与图16同样，需要用于从旁路电容104分别连接到形成变压器的线圈101a及地109的布线113a、113b，同样地难以缩短布线度。
接着，参照图2详细地说明本实施方式的正交混合耦合器100的旁路电容的布局。图2(a)是第1实施方式的正交混合耦合器100中的旁路电容104的布局图，图2(b)是旁路电容104的布局的说明图，该图(c)是布线交叉的说明图。在图2(a)～(c)中，在图1所示的各旁路电容104～107中，作为一例列举旁路电容104为例来说明，但即使其他的旁路电容105～107也是同样，而且在以下的各实施方式中设为同样。
图2(a)所示的正交混合耦合器100的旁路电容104配置在用于旁路电容104的配置区域AR中。
图2(a)所示的旁路电容104是包括在作为最下层的第1层中设置的金属布线121、122、以及在作为最下层的一个上位层的第2层中设置的金属布线123、124的结构。金属布线121和金属布线124通过通孔125a、125c连接着。金属布线123和金属布线122通过通孔125b、125d连接着。各通孔125a～125d连接第1层的金属布线和第2层的金属布线，具体地说，连接各锯齿状的金属布线(以下，称为‘锯齿状布线’)的各角部。后面论述有关锯齿状(Zigzag)形状布线。
金属布线121～124具有布线的直线部分在第一方向和第二方向上交替弯曲的形状，是具有所谓锯齿状的图案。第一方向例如是线圈101a(图2(a)中为线圈101a的直线部分)的延伸方向，是图2(a)中的X方向。第二方向是提供微带传输线110～112的地109、即公共的接地电位的地电位面的纵向方向，是图2(a)中的Y方向。图2(a)中X方向和Y方向形成直角，与这两个方向垂直的方向是Z方向，Z方向表示垂直于所谓纸面的方向。
参照图2(c)说明锯齿状布线。
锯齿状布线是沿第一方向(X方向)的锯齿状布线ha1～ha3、hb1～hb3和沿与第一方向交叉的第二方向(Y方向)的锯齿状布线va1～va3、vb1～vb3在角部耦合的结构。因此，锯齿状布线具有交替地反复沿第一方向的锯齿状布线和沿第二方向的锯齿状布线的锯齿状的图案。
参照图2(a)说明锯齿状布线的长度。对于最下层(第1层)中设置的锯齿状布线121、122的长度，锯齿状布线121比锯齿状布线122长。而且，对于在最下层的一个上位层(第2层)中设置的锯齿状布线123、124的长度，锯齿状布线123比锯齿状布线124长。
锯齿状布线121、124通过通孔126a、126b，分别连接到线圈101a。锯齿状布线122、123通过通孔127b、127a，连接到地109。
锯齿状布线121和锯齿状布线122隔开等间隔排列，锯齿状布线124和锯齿状布线123隔开等间隔排列。因此，旁路电容104由于等间隔地配置的锯齿状布线的数增加而具有大电容。此外，由于电容大，所以旁路电容104适合小型化，例如容易内置在集成电路(IC)中。
具体地说，旁路电容104，具有相当于在锯齿状布线121、122的各侧面产生的电容、在锯齿状布线123、124的各侧面产生的电容、在锯齿状布线121、123的第1层和第2层的层叠方向(以下，仅称为‘层叠方向’)上的交叉部产生的电容、以及在边缘(角部)产生的电容之和的电容。
由边缘产生的电容，例如是在一个锯齿状布线的侧面和相对于锯齿状布线的上层或下层的锯齿状布线之间产生的泄漏电容。旁路电容104有由边缘产生的电容，所以能够增加电容密度。
此外，图2(b)的旁路电容104成为通过以锯齿状布线的层叠方向为基准，在配置区域AR中，在箭头的方向斜上升的配置。由此，线圈101a的直线状部分和地109通过旁路电容104直接地连接，不需要多余的连接布线。
由此，旁路电容104与图16或图17所示的旁路电容的布局相比，不需要用于连接变压器(线圈)或地的多余的布线，能够降低布线长度。因此，旁路电容104能够降低输出信号对输入信号的振幅误差及相位误差。再有，其他的旁路电容105～107对变压器(线圈)或地的连接也是同样的。
接着，参照图3～图6说明在旁路电容104的各层中设置的锯齿状布线。各旁路电容104～107具有堆叠了多个锯齿状布线的构造。也就是说，在各旁路电容104～107中，层叠有N(N为2以上的整数)个锯齿状布线。
图3是将旁路电容104的布局的最下层(第1层)的布线图案单独地示出的布局图。在图3所示的旁路电容104的配置区域AR中，设有作为各层中的布线层(布线图案)的锯齿状布线121、122。此外，设有通孔125a～125d、通孔126a、通孔127b。再有，以下的说明中，各通孔包括形成通孔的一部分的导体层或非导体层。
图4是将旁路电容104的布局的最下层的一个上位层(第2层)的布线图案单独地示出的布局图。在图4所示的旁路电容104的配置区域AR中，设置作为各层中的布线层(布线图案)的锯齿状布线124、123。此外，设置通孔126a～126d、通孔126b、通孔127a。
图5是将旁路电容104的布局的最下层的两个上位层(第3层)的布线图案单独地示出的布局图。在图5中，在旁路电容104的配置区域AR的附近，设置通孔126a、126b、通孔127a、127b和地109。
图6是将旁路电容104的布局的最上层(第4层)的布线图案单独地示出的布局图。在图6中，在旁路电容104的配置区域AR的附近，设置通孔126a、126b、线圈101a、以及微带传输线的一部分(例如微带传输线112)。
根据以上，本实施方式的正交混合耦合器100的旁路电容104～107是包括在第K(K为1～N-1的其中一个)布线层中设置的锯齿状的K层布线、以及在第K+1布线层中设置的锯齿状的(K+1)层布线的结构。
K层布线是包括通过通孔126a电连接各端子T1～T3的其中一个端子(图2的例子中为端子T3)的锯齿状布线121、以及通过通孔127b连接到微带传输线的地109、且长度与锯齿状布线121不同的锯齿状布线122的结构。
而且，K+1层布线是包括通过通孔126b电连接各端子T1～T3中的其中一个端子(图2的例子中为端子T3)的锯齿状布线124、以及通过通孔127a连接到微带传输线的地、且长度与锯齿状布线124不同的锯齿状布线123的结构。
锯齿状布线121～124中的其中一个的锯齿状布线，具有在沿第一方向的锯齿状布线和沿与第一方向交叉的第二方向的锯齿状布线在角部立体地交叉(耦合)、沿第一方向的锯齿状布线和沿第二方向的锯齿状布线交替地反复的锯齿状的图案(参照图2(c))。
此外，在图2(a)～(c)所示的正交混合耦合器100中，在布线层的层叠方向，锯齿状布线121的锯齿状布线ha1～ha3和锯齿状布线Va1～Va3相对于锯齿状布线124的锯齿状布线Vb1～Vb3和锯齿状布线hb1～hb3分别立体地交叉。
同样地，在图2(a)～(c)所示的正交混合耦合器100中，在布线层的层叠方向，锯齿状布线122的沿第一方向的锯齿状布线和沿第二方向的锯齿状布线相对于锯齿状布线124的沿第二方向的锯齿状布线和沿第一方向的锯齿状布线分别立体地交叉。
由此，形成立体构造的旁路电容104～107，能够高效率地增加旁路电容104的电容密度。优选是第一方向和第二方向的交叉角度为90°。由此，可进行符合电路设计中的布局规则的电容器布局的设计，能够提高正交混合耦合器的性能。
根据以上，本实施方式的正交混合耦合器100的旁路电容104～107不需要取出布线及从通孔到变压器或地的引出布线，能够降低寄生电感及寄生电阻。因此，正交混合耦合器100能够降低输出信号对输入信号的振幅误差及相位误差。
而且，正交混合耦合器100能够改善输入侧和输出侧的阻抗匹配。而且，图2所示的旁路电容通过使用交叉的锯齿状布线的边缘电容作为旁路电容的电容，从而能够增大每单位面积的电容(电容密度)。
此外，正交混合耦合器100包括在布线层的层叠方向上，连接锯齿状布线121和锯齿状布线123立体地交叉部分的通孔125a、125c、以及连接锯齿状布线122和锯齿状布线123立体地交叉部分的通孔125b、125d。
由此，正交混合耦合器100通过使用了边缘部分的电容，能够增大正交混合耦合器100自身的电容。再有，在正交混合耦合器100中，不一定需要通孔125a～125d，通过使用由锯齿状布线的侧面产生的电容，也能够增大电容。
而且，在多层的金属布线可用作旁路电容的情况下，在第奇数的布线层中使用与最下层的布线层相同的布局，在第偶数的布线层中使用与最下层的一个上位层的布线层相同的布局。由此，旁路电容104～107能够进一步增大每单位面积的电容。
此外优选变压器101的形状为上下对称。由此，正交混合耦合器100利用布局的对称性，能够输出相同振幅且有90度的相位差的信号。
优选变压器101平行布局地形成半导体的多个金属布线层，在交叉部中分成上层和下层。即，在正交混合耦合器100中，优选感应装置平行螺旋形状地构成多个布线层。根据该结构，能够降低变压器101的寄生电阻。
此外，耦合电容102、103也可以使用长度相同的梳状的电容器或长度相同的锯齿状的电容器。特别地，通过使用梳状的电容器，能够增加耦合电容。即使使用锯齿状也能够实现同样的效果。
再有，优选设置由变压器101的线圈101a的末端的直线部分(线圈101a)、地109、任意一个旁路电容104～107包围的三角形的空间(参照图2(b))
因此，锯齿状布线的长度之差加大，即，锯齿状布线121和锯齿状布线122之差、以及锯齿状布线123和锯齿状布线124之差加大，能够降低旁路电容104～107的自谐振频率的下降。
即，在将锯齿状布线121、124连接到线圈101a且能够进一步配置在地109侧的情况下，以及在将锯齿状布线122、123连接到地109且能够进一步配置在线圈101a侧的情况下，都考虑锯齿状布线的长度之差，如图2所示地配置。
图7(a)是表示在第1实施方式的旁路电容104中，上层的布线层中设置的锯齿状布线123和下层的布线层中设置的锯齿状布线121、122之间的关系的另一个例子的图。图7(b)是表示在第1实施方式的旁路电容104中，上层的布线层中设置的锯齿状布线124和下层的布线层中设置的锯齿状布线121、122重叠的再一个例子的图。
在图7(a)中，在布线层的层叠方向，锯齿状布线122和锯齿状布线123分别在形成90度的角度的角部中立体地交叉。此外，锯齿状布线121和锯齿状布线123在各个布线的直线部中立体地交叉。
在图7(b)中，在布线层的层叠方向，锯齿状布线121和锯齿状布线124分别在形成90度的角度的角部中立体地交叉。此外，锯齿状布线122和锯齿状布线124在各个布线的直线部中立体地交叉。因此，正交混合耦合器100可进行高密度的电容形成，能够提高正交混合耦合器100的性能。
(第1实施方式的变形例1)
图8(a)是第1实施方式的变形例1的旁路电容104的布局图。图8(a)所示的旁路电容104是包括在作为最下层的第1层中设置的锯齿状布线131、132、以及在作为最下层的一个上位层的第2层中设置的锯齿状布线133、134的结构。锯齿状布线131和锯齿状布线134通过通孔135a～135e而连接。通孔136a、136b连接锯齿状布线131、134和线圈101a的直线部分。
此外，通孔137a、137b连接锯齿状布线132、133和地109。锯齿状布线131比锯齿状布线132长，锯齿状布线133比锯齿状布线134长。图8(a)所示的旁路电容104，通过通孔135a～135e连接着锯齿状布线131和锯齿状布线134的立体地交叉部分。也就是说，在图8(a)所示的旁路电容104中，使用在立体地交叉的各锯齿状布线的角部中产生的边缘电容。
此外，在图8(a)所示的旁路电容104中，使用在锯齿状布线131、133(参照图8(b))、锯齿状布线132、134(参照图8(c))的各角部(图8(b)及(c)的各虚线部)中产生的重叠电容。
根据以上，本实施方式的旁路电容104与图2(a)所示的旁路电容104同样不需要来自旁路电容引出布线，能够降低振幅误差及相位误差，具有比图2(a)所示的旁路电容104高电容。
(第1实施方式的变形例2)
图9是第1实施方式的变形例2的旁路电容104的布局图。图9所示的旁路电容104是包括在作为最下层的第1层中设置的锯齿状布线141、142、以及在作为最下层的一个上位层的第2层中设置的锯齿状布线143、144的结构。锯齿状布线141、142和锯齿状布线143、144通过通孔145、146(图9的虚线内的各方形部分)而连接。锯齿状布线141、142和锯齿状布线143、144在整个长度上立体地重叠。
通孔147连接锯齿状布线142、144和线圈101a。通孔148连接锯齿状布线141、143和地109，锯齿状布线141比锯齿状布线142长，锯齿状布线143比锯齿状布线144长。
在图9的虚线部分，多个通孔145、146使锯齿状布线141、142和锯齿状布线143、144立体地重叠连接着。与图2(a)所示的旁路电容104的布局的区别是，在布线层的层叠方向，锯齿状布线141、142和锯齿状布线143、144立体地重叠，并且，有时两形状布线间用通孔145、146连接着。由此，图9所示的旁路电容104还能够使用相邻的通孔间的电容，能够形成高密度的电容。
根据以上，本实施方式的旁路电容104与图2(a)所示的旁路电容104同样不需要来自旁路电容的引出布线，能够降低振幅误差及相位误差，具有比图2(a)所示的旁路电容104高电容。
(第1实施方式的变形例3)
图10是第1实施方式的变形例3的旁路电容104的布局图。在图10中，为了清楚地表示旁路电容104，使用了局部透视图。
图10所示的旁路电容104是包括在作为最下层的第1层中设置的锯齿状布线151、152，以及在作为最下层的一个上位层的第2层中设置的锯齿状布线153、154的结构。锯齿状布线152、153和线圈101a通过通孔155a、155b连接着。锯齿状布线151、154和地109通过通孔156a、156b连接着。
锯齿状布线151和锯齿状布线153，在图10的锯齿状布线151所表示的以外的部分中立体地重叠。即，锯齿状布线153在不连接到地109的程度下与锯齿状布线151立体地重叠，锯齿状布线151以不连接到线圈101a的程度与锯齿状布线153立体地重叠。
此外，锯齿状布线152和锯齿状布线154，在图10的锯齿状布线152所表示的以外的部分立体地重叠。即，锯齿状布线152在不连接到地109的程度下与锯齿状布线154立体地重叠，锯齿状布线154在不连接到线圈101a的程度下与锯齿状布线152立体地重叠。
再有，锯齿状布线151比锯齿状布线152长，锯齿状布线153比锯齿状布线154长。
由此，图10所示的旁路电容104能够使用在第1层和第2层之间设置的电容。与图2(a)所示的旁路电容104的布局的区别是，在布线层的层叠方向，锯齿状布线151、152和锯齿状布线153、154立体地重叠。由此，图10所示的旁路电容104能够通过上下交叠的锯齿状布线151、152和锯齿状布线153、154获得大的电容，还能够降低用于获得电容的面积。
此外，图10所示的旁路电容104与图9所示的旁路电容104不同，不需要用于连接第1层和第2层的各锯齿状布线的通孔。
根据以上，本实施方式的旁路电容104，通过简单的结构，与图2(a)所示的旁路电容104同样不需要来自旁路电容的引出布线，能够降低振幅误差及相位误差，与图2(a)所示的旁路电容104相比具有高电容。
(第1实施方式的变形例4)
图11(a)是第1实施方式的旁路电容104的变形例4的布局图。图11(b)是表示在作为最下层的第1层中设置的浮置布线和通孔的位置关系的图。图11(c)是表示在作为最下层的一个上位层的第2层中设置的浮置布线和通孔的位置关系的图。
图11(a)所示的旁路电容104是包括在作为最下层的第1层中设置的锯齿状布线121、122、在作为最下层的一个上位层的第2层中设置的锯齿状布线123、124、在第1层中设置的浮置布线167a、167c、167e、167g、以及在第2层中设置的浮置布线167b、167d、167f的结构。
图11(b)所示的浮置布线167a、167c、167e、167g位于与锯齿状布线121、122相同的层，图11(c)所示的浮置布线167b、167d、167f位于与锯齿状布线123、124相同的层。
再有，多层基板由4层构成，但配置了浮置布线和锯齿状布线的是两层。
参照图11(b)及(c)说明图11(a)所示的旁路电容104的具体的结构。
图11(b)所示的浮置布线167a、167c、167e设置在配置区域AR内、位于第1层的锯齿状布线121的外围、在布线层的层叠方向上与第2层的锯齿状布线123的90度的角度的弯曲部分对应的位置。图11(b)所示的浮置布线167g设置在配置区域AR内、位于第1层的锯齿状布线122的外围、布线层的层叠方向上与第2层的锯齿状布线124的90度的角度的弯曲部分对应的位置。
同样地，图11(c)所示的浮置布线167b、167d、167f设置在配置区域AR内、位于在第2层的锯齿状布线123的外围、在布线层的层叠方向上与第1层的锯齿状布线121的90度的角度的弯曲部分对应的位置。
通孔169a、169c、169e连接浮置布线167a、167c、167e和在布线层的层叠方向与上浮置布线167a、167c、167e的各位置对应的第2层中设置的锯齿状布线123的弯曲部分。通孔169g连接浮置布线167g和在布线层的层叠方向与上浮置布线167g的位置对应的第2层中设置的锯齿状布线124的弯曲部分。
同样地，通孔169b、169d、169f连接浮置布线167b、167d、167f和在布线层的层叠方向与上浮置布线167b、167d、167f的各位置对应的第1层中设置的锯齿状布线121的弯曲部分。
图11(a)所示的旁路电容104是在图2所示的旁路电容104的布局的结构中，还包括浮置布线、连接各布线层中设置的浮置布线和布线层的通孔的结构。图11(a)所示的旁路电容104通过使用浮置布线及通孔，与图2(a)所示的旁路电容104相比，能够进一步增加每单位面积的电容。
(第2实施方式)
图12是表示第二正交混合耦合器200的布局例的图。正交混合耦合器200是电容性耦合(capacitive coupling)型的耦合器。
图12所示的正交混合耦合器200是包括作为感应装置的电感器201、202、耦合电容203、204、旁路电容205、206、207、208、终端电阻209及地210、211的结构。传输线212、213、214和地210、211具有作为微带传输线的功能。
在图12所示的旁路电容205～208中，通过使用在第1实施方式及各变形例中说明的旁路电容104～107，具体地说，具备长度不同的锯齿状布线的布局(参照图2、图7～图11的其中一个)，能够降低寄生电感及寄生电阻，能够降低振幅误差及相位误差。
(第三实施方式)
图13是使用了上述各实施方式的正交混合耦合器的多赫蒂放大器700的方框图。多赫蒂放大器700包括上述各实施方式的其中一个的正交混合耦合器701、主放大器702、1/4波长传输线703、以及峰值放大器704。
输入到多赫蒂放大器700的输入射频信号，在正交混合耦合器701中，被分支为两个输出信号。一个输出信号输入到主放大器702，另一个输出信号输入到峰值放大器704。输入到主放大器702的信号的相位，相对于射频输入信号超前90度。输入到峰值放大器704的信号的相位，与射频输入信号相同相位。
在主放大器702中放大后的信号，相位在1/4波长传输线703中被延迟90度输出，峰值放大器704中与放大后的信号合成，成为最终的输出信号。
在多赫蒂放大器700中，在正交混合耦合器中两个输出信号间产生相位误差时，在最终的输出信号中产生合成时的损耗。通过使用上述各实施方式的正交混合耦合器701，多赫蒂放大器700能够降低输出损耗，能够提高放大性能。
(第4实施方式)
图14是使用了上述各实施方式的中的任意一个的正交混合耦合器607、608的无线通信装置600的方框图。图14所示的无线通信装置600包括连接了发送用的天线601的射频发送放大器603、正交调制器605、上述各实施方式的正交混合耦合器607、608、开关609、振荡器610、PLL(Phase Locked Loop；锁相环)611、模拟基带电路612、613、数字基带电路614、正交解调器606、以及连接了接收用的天线602的射频接收放大器604。开关609、振荡器610及PLL(Phase Locked Loop)611构成生成本地信号的本地信号发生单元。
下面说明图14所示的无线通信装置600的动作。由振荡器610及PLL611产生的本地信号通过开关609，输出到发送电路侧或接收电路侧。无线通信装置600的发送电路包括连接了发送用的天线601的射频发送放大器603、正交调制器605、正交混合耦合器607以及模拟基带电路612。
在输出到发送电路侧的情况下，本地信号通过正交混合耦合器607分支为相同振幅且相位90度不同的两个信号，输入到正交调制器605。也就是说，正交混合耦合器607基于本地信号，生成相同振幅且有90度的相位差的两个输出信号并输出到正交调制器605。正交调制器605基于来自正交混合耦合器607的两个输出信号，将发送号进行正交调制并输出到射频发送放大器603。
在输出到接收电路侧的情况下，本地信号通过正交混合耦合器608分支为相同振幅且相位90度不同的两个信号，输入到正交解调器606。无线通信装置600的接收电路包括连接了接收用的天线602的射频接收放大器604、正交解调器606、正交混合耦合器608以及模拟基带电路613。正交混合耦合器608基于本地信号，生成相同振幅且有90度的相位差的两个输出信号并输出到正交解调器606。正交解调器606基于来自正交混合耦合器608的两个输出信号，将接收信号进行正交解调并输出到模拟基带电路613。
由数字基带电路614生成的发送基带信号通过模拟基带电路612进行数字-模拟变换、放大及滤波。来自模拟基带电路612的输出信号在正交调制器605中被变换为发送用的射频信号，在射频发送放大器603中放大后，从天线601发射。
由天线602接收到的射频接收信号，在射频接收放大器604中被放大后，输入到正交解调器606，在正交解调器606中被变换为基带信号。基带信号在模拟基带电路613中进行模拟-数字变换、放大及滤波，在数字基带电路614中进行数字解调。
通过图14所示的无线通信装置600中使用上述各实施方式的正交混合耦合器，能够改善正交调制器605的调制精度及正交解调器606的解调精度。由此，无线通信装置600能够提高发送号的信号质量，能够提高接收灵敏度。
(第4实施方式的变形例)
图15是使用了上述各实施方式的正交混合耦合器的无线通信装置800的变形例的方框图。与图14所示的无线通信装置600的区别是，取代正交混合耦合器607，正交混合耦合器807被插入在射频发送放大器603和正交调制器805之间，取代正交混合耦合器608，正交混合耦合器808被插入在射频接收放大器604和正交解调器806之间。
在图15所示的无线通信装置800的说明中，说明与图14所示的无线通信装置600不同的内容，对于相同的内容省略说明。
图15所示的无线通信装置800包括连接了发送用的天线601的射频发送放大器603、正交调制器805、上述各实施方式的正交混合耦合器807、808、开关609、振荡器610、PLL(Phase Locked Loop；锁相环)611、模拟基带电路612、613、数字基带电路614、正交解调器806、以及连接了接收用的天线602的射频接收放大器604。开关609、振荡器610及PLL(Phase LockedLoop)611构成生成本地信号的本地信号发生单元。
在正交调制器805、正交解调器806是分谐波混频器，也就是说，在混频器的本地信号输入的频率为射频(RF)频率的整数分之一的情况下，图15所示的无线通信装置800有效。
无线通信装置800的发送电路是包括连接了发送用的天线601的射频发送放大器603、正交混合耦合器807、正交调制器805及模拟基带电路612的结构。
正交调制器805基于由本地信号发生单元生成的本地信号，将具有90度的相位差的两个输入信号(发送信号)进行正交调制并输出到正交混合耦合器807。
正交混合耦合器807将从正交调制器805输出的两个具有90度的相位差的输入信号作为输入，使两个输入信号中一方的相位超前或延迟90度而将两个输入信号的相位差调整为0度。在相位的调整后，正交混合耦合器807通过将两个输入信号进行合成，将一个输出信号输出到射频发送放大器603。射频发送放大器603将来自正交混合耦合器807的输出信号放大。
此外，无线通信装置800的接收电路是包括连接了接收用的天线602的射频接收放大器604、正交混合耦合器808、正交解调器806及模拟基带电路613的结构。正交混合耦合器808将输入的接收信号生成相同振幅且有90度的相位差的两个接收信号并输出到正交解调器806。正交解调器806基于来自正交混合耦合器808的两个接收输出信号，对接收信号进行正交解调并输出到模拟基带电路613。
通过在图15所示的无线通信装置800中使用上述各实施方式的正交混合耦合器，能够降低在来自正交调制器805的两个输出信号的合成时的输出损耗，能够提高来自射频接收放大器604的输出信号的信号分支精度。
以上，参照附图说明了各种实施方式，但本发明不限于这样的例子是不言而喻的。显然，只要是本领域技术人员，就能够在权利要求书所记载的范畴内想到各种变更例或修正例以及各种实施方式的组合例，并认可它们当然属于本发明的技术范围。
再有，上述各实施方式的正交混合耦合器的利用范围宽，例如，也可作为复数混频器利用。此外，例如，上述各实施方式的正交混合耦合器，在IQ相位平面中自由地生成相位差的电路中也能够利用。
此外，作为上述各实施方式的正交混合耦合器中所使用的感应装置有各种各样的装置，例如，如果使用片上(on chip)的螺旋电感器则能够内置在IC中。此外，旁路电容等也可根据IC的制造方法来制造，还适合于大量生产。
再有，本申请基于2012年1月5日提交的日本专利申请(特愿2012-000793)，其内容在本申请中作为参照引入。
工业实用性
本发明作为降低在感应装置和地之间插入的从旁路电容到感应装置或地的各连接布线的长度，降低输出信号对输入信号的振幅误差及相位误差的正交混合耦合器、放大器及无线通信装置是有用的。

Claims (16)

1.正交混合耦合器，包括：
感应装置，包括第一端子、第二端子、第三端子、第四端子；
连接到所述第一端子的第一微带传输线、连接到所述第二端子的第二微带传输线、以及连接到所述第三端子的第三微带传输线；
在所述第一端子和第二端子之间配置的第一耦合电容、以及在所述第三端子和第四端子之间配置的第二耦合电容、；
插入在所述第一端子和所述第一微带传输线、所述第二微带传输线、所述第三微带传输线的地之间的第一旁路电容、插入在所述第二端子和所述第一微带传输线、所述第二微带传输线、所述第三微带传输线的地之间的第二旁路电容、插入在所述第三端子和所述第一微带传输线、所述第二微带传输线、所述第三微带传输线的地之间的第三旁路电容、以及插入在所述第四端子和所述第一微带传输线、所述第二微带传输线、所述第三微带传输线的地之间的第四旁路电容；以及
终端电阻，插入在所述第四端子和所述第一微带传输线、第二微带传输线、第三微带传输线的地之间，
所述第一旁路电容、第二旁路电容、第三旁路电容、第四旁路电容，
作为N个布线层具有：
至少设置在第K布线层中的K层布线；以及
设置在第K+1布线层中的K+1层布线，其中N为2以上的整数，K为1～N-1中的一个，
所述K层布线包括：
直接连接到所述感应装置的第一锯齿状布线；以及
直接连接到所述微带传输线的地、且比所述第一锯齿状布线短的第二锯齿状布线，
所述K+1层布线包括：
直接连接到所述感应装置的第三锯齿状布线；以及
直接连接到所述微带传输线的地、且比所述第三锯齿状布线长的第四锯齿状布线，
所述第一锯齿状布线、第二锯齿状布线、第三锯齿状布线及第四锯齿状布线的各自具有
沿第一方向的布线和沿与第一方向交叉的第二方向的布线进行耦合、且沿所述第一方向的布线和沿所述第二方向的布线交替地反复的锯齿状的图案，
所述第一方向是所述感应装置的延长方向，
所述第二方向是所述微带传输线的地的纵向方向，
所述第一方向和所述第二方向的交叉的角度为90度，
所述第一锯齿状布线和所述第四锯齿状布线的各角部在所述布线层的层叠方向上立体地交叉，
所述第二锯齿状布线和所述第三锯齿状布线的各角部在所述布线层的层叠方向上立体地交叉。
2.如权利要求1所述的正交混合耦合器，
所述第一锯齿状布线及第二锯齿状布线隔开等间隔而交替地排列，
所述第三锯齿状布线及第四锯齿状布线隔开等间隔而交替地排列。
3.如权利要求1所述的正交混合耦合器，
所述第一锯齿状布线的沿所述第一方向的布线和沿所述第二方向的布线，在所述布线层的层叠方向上，相对于所述第四锯齿状布线的沿所述第二方向的布线和沿所述第一方向的布线立体地交叉，
所述第二锯齿状布线的沿所述第二方向的布线和沿所述第一方向的布线，在所述布线层的层叠方向上，相对于所述第三锯齿状布线的沿所述第一方向的布线和沿所述第二方向的布线立体地交叉。
4.如权利要求1所述的正交混合耦合器，
所述第一锯齿状布线和所述第三锯齿状布线的各角部在所述布线层的层叠方向上立体地交叉，
所述第二锯齿状布线和所述第四锯齿状布线的各角部在所述布线层的层叠方向上立体地交叉。
5.如权利要求4所述的正交混合耦合器，还包括：
第一通孔，在所述布线层的层叠方向上，连接所述第一锯齿状布线和所述第三锯齿状布线的立体地交叉的部分；以及
第二通孔，在所述布线层的层叠方向上，连接所述第二锯齿状布线和所述第四锯齿状布线的立体地交叉的部分。
6.如权利要求1所述的正交混合耦合器，
所述第一锯齿状布线、所述第四锯齿状布线在所述布线层的层叠方向上，立体地重叠，
所述第二锯齿状布线、所述第三锯齿状布线在所述布线层的层叠方向上，立体地重叠。
7.如权利要求1所述的正交混合耦合器，还包括：
第一浮置布线，设置在所述K+1层中、且在所述第一锯齿状布线的外围，设置在所述布线层的层叠方向上与所述第三锯齿状布线的弯曲部分对应的位置；
第二浮置布线，设置在所述K层中、且在第三锯齿状布线的外围，设置在所述布线层的层叠方向上与所述第一锯齿状布线的弯曲部分对应的位置；
第一通孔，连接所述第三锯齿状布线和所述第一浮置布线；以及
第二通孔，连接所述第一锯齿状布线和所述第二浮置布线。
8.如权利要求1所述的正交混合耦合器，
所述感应装置构成为对称形状。
9.如权利要求1所述的正交混合耦合器，
所述感应装置将多个布线层平行地构成为螺旋状。
10.如权利要求1所述的正交混合耦合器，
所述第一耦合电容、第二耦合电容用长度相等的多个梳状布线构成。
11.如权利要求1所述的正交混合耦合器，
所述第一耦合电容、第二耦合电容用长度相等的多个锯齿状布线构成。
12.如权利要求1所述的正交混合耦合器，
对所述第一微带传输线输入信号，从所述第二微带传输线、第三微带传输线输出相同振幅且相位90度不同的信号。
13.如权利要求1所述的正交混合耦合器，
对所述第二微带传输线、第三微带传输线输入相同振幅且相位90度不同的信号，从所述第一微带传输线输出信号。
14.放大器，包括：
权利要求12所述的正交混合耦合器；
主放大器，放大来自所述正交混合耦合器一方的输出信号；
峰值放大器，放大来自所述正交混合耦合器的另一方的输出信号；以及
1/4波长线，使来自所述主放大器的输出信号的相位延迟90度。
15.无线通信装置，包括：
本地信号发生单元，生成本地信号；
两个权利要求12所述的正交混合耦合器，即第一正交混合耦合器和第二正交混合耦合器，基于所述生成的本地信号，输出为相同振幅且有90度的相位差的两个信号；
正交调制器，基于来自所述第一正交混合耦合器的两个输出信号，对发送号进行正交调制；以及
正交解调器，基于来自所述第二正交混合耦合器的两个输出信号，对接收信号进行正交解调。
16.无线通信装置，包括：
本地信号发生单元，生成本地信号；
正交解调器，基于所述生成的本地信号，对有90度的相位差的两个输入信号进行正交调制；
权利要求13所述的正交混合耦合器，在所述正交调制后的有90度的相位差的两个输入信号中，使一方的输入信号的相位超前或延迟90度；以及
射频发送放大器，放大来自所述正交混合耦合器的输出信号。
CN201280031826.3A 2012-01-05 2012-11-16 正交混合耦合器、放大器及无线通信装置 Expired - Fee Related CN103650342B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012-000793 2012-01-05
JP2012000793A JP5793089B2 (ja) 2012-01-05 2012-01-05 直交ハイブリッドカプラ、増幅器及び無線通信装置
PCT/JP2012/007386 WO2013102964A1 (ja) 2012-01-05 2012-11-16 直交ハイブリッドカプラ、増幅器及び無線通信装置

Publications (2)

Publication Number Publication Date
CN103650342A CN103650342A (zh) 2014-03-19
CN103650342B true CN103650342B (zh) 2016-11-16

Family

ID=48745041

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280031826.3A Expired - Fee Related CN103650342B (zh) 2012-01-05 2012-11-16 正交混合耦合器、放大器及无线通信装置

Country Status (4)

Country Link
US (1) US9136580B2 (zh)
JP (1) JP5793089B2 (zh)
CN (1) CN103650342B (zh)
WO (1) WO2013102964A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10615949B2 (en) 2014-02-14 2020-04-07 University Of Southern California Hybrid-based cancellation in presence of antenna mismatch
WO2015172287A1 (en) * 2014-05-12 2015-11-19 Telefonaktiebolaget L M Ericsson (Publ) Quadrature hybrid with multi-layer structure
WO2017065997A1 (en) 2015-10-12 2017-04-20 Abtum Inc. Hybrid-coupler-based radio frequency multiplexers
ES2788717T3 (es) * 2015-11-09 2020-10-22 Ericsson Telefon Ab L M Un circuito amplificador para compensar una señal de salida de un circuito
US9960473B2 (en) 2015-11-26 2018-05-01 International Business Machines Corporation Integrated differential phase shifter based on coupled wire coupler using a diagonal configuration
CN106098677B (zh) * 2016-07-20 2018-05-01 北京翰飞电子科技有限公司 单芯片正交混合耦合器管芯和平衡式功率放大器模块
WO2018057725A1 (en) * 2016-09-21 2018-03-29 Abtum Inc. Enhancing isolation in hybrid-based radio frequency duplexers and multiplexers
JP2017175146A (ja) * 2017-05-02 2017-09-28 ルネサスエレクトロニクス株式会社 半導体装置
US10886612B2 (en) 2018-09-17 2021-01-05 Qualcomm Incorporated Bi-directional active phase shifting
JP7294790B2 (ja) * 2018-10-24 2023-06-20 ルネサスエレクトロニクス株式会社 移相器
JP7221115B2 (ja) * 2019-04-03 2023-02-13 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
US11316489B2 (en) 2019-08-30 2022-04-26 Qualcomm Incorporated Bidirectional variable gain amplification
US10784636B1 (en) * 2019-10-14 2020-09-22 Qualcomm Incorporated Asymmetrical quadrature hybrid coupler

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08279705A (ja) * 1995-04-07 1996-10-22 Nippon Telegr & Teleph Corp <Ntt> 非可逆回路とこれを用いた送受信回路
CN1620754A (zh) * 2002-01-22 2005-05-25 M/A-Com公司 改进正交混合电路和芯片尺度封装中使用其的改进矢量调制器
JP2008112974A (ja) * 2006-10-05 2008-05-15 Matsushita Electric Ind Co Ltd 半導体容量素子
JP2009027410A (ja) * 2007-07-19 2009-02-05 Panasonic Corp 無線通信装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05152814A (ja) * 1991-11-27 1993-06-18 Murata Mfg Co Ltd チツプ型方向性結合器
JPH06284043A (ja) 1993-03-29 1994-10-07 Soshin Denki Kk 集中定数型方向性結合器
US5978206A (en) 1997-09-30 1999-11-02 Hewlett-Packard Company Stacked-fringe integrated circuit capacitors
US6822312B2 (en) 2000-04-07 2004-11-23 Koninklijke Philips Electronics N.V. Interdigitated multilayer capacitor structure for deep sub-micron CMOS
US8693959B1 (en) 2000-07-21 2014-04-08 Intel Corporation System and apparatus for a direct conversion receiver and transmitter
US6573801B1 (en) * 2000-11-15 2003-06-03 Intel Corporation Electromagnetic coupler
JP3900013B2 (ja) * 2001-07-30 2007-04-04 株式会社村田製作所 弾性表面波分波器、通信装置
JP2004095754A (ja) 2002-08-30 2004-03-25 Renesas Technology Corp キャパシタ
FR2901929B1 (fr) 2006-05-31 2008-08-15 St Microelectronics Sa Dephaseur integre de signaux differentiels en signaux en quadrature
US20080083967A1 (en) 2006-10-05 2008-04-10 Toshifumi Nakatani Capacitor integrated in semiconductor device
JP2009239882A (ja) 2008-03-04 2009-10-15 Japan Radio Co Ltd 高周波電力増幅器
JP2010021719A (ja) 2008-07-09 2010-01-28 Toshiba Corp ドハティ増幅器
KR101138479B1 (ko) * 2010-10-14 2012-04-25 삼성전기주식회사 적층형 칩 필터용 커플링 구조, 적층형 칩 필터 및 이를 포함하는 전자 디바이스
KR101768676B1 (ko) * 2010-10-22 2017-08-16 삼성전자주식회사 실리콘 위상 쉬프터, 이를 포함하는 전광 변조기 및 광집적 회로

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08279705A (ja) * 1995-04-07 1996-10-22 Nippon Telegr & Teleph Corp <Ntt> 非可逆回路とこれを用いた送受信回路
CN1620754A (zh) * 2002-01-22 2005-05-25 M/A-Com公司 改进正交混合电路和芯片尺度封装中使用其的改进矢量调制器
JP2008112974A (ja) * 2006-10-05 2008-05-15 Matsushita Electric Ind Co Ltd 半導体容量素子
JP2009027410A (ja) * 2007-07-19 2009-02-05 Panasonic Corp 無線通信装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
A 90-nm CMOS Doherty Power Amplifier With Minimum AM-PM Distortion;Mostafa Elmala 等;《IEEE JOURNAL OF SOLID-STATE CIRCUITS》;20061231;第41卷(第6期);正文第2-3页，附图3 *

Also Published As

Publication number Publication date
JP5793089B2 (ja) 2015-10-14
US9136580B2 (en) 2015-09-15
JP2013141162A (ja) 2013-07-18
CN103650342A (zh) 2014-03-19
US20140154981A1 (en) 2014-06-05
WO2013102964A1 (ja) 2013-07-11

Similar Documents

Publication Publication Date Title
CN103650342B (zh) 正交混合耦合器、放大器及无线通信装置
US7714679B2 (en) Spiral coupler
US9191072B2 (en) RF identification device with near-field-coupled antenna
CN101572492B (zh) 变压器功率合成器
US7741929B2 (en) Miniature quadrature hybrid
CN104737452B (zh) 高频模块
US8330551B2 (en) Dual band high frequency amplifier using composite right/left handed transmission line
EP1920533A2 (en) 3d mmic balun and methods of making the same
CN105453424A (zh) 具有提供高品质因数的多个互耦金属化层的矢量电感器
US8816796B2 (en) Multilayer filter
US8823468B2 (en) Multilayer filter
CN102332438A (zh) 电感键合引线电路
TW390109B (en) Slotline-mounted flip chip
CN1830116B (zh) 高频组件
CN105337014A (zh) 一种小型化不等分威尔金森功率分配器
US9172127B2 (en) Coupler and amplifier arrangement
CN1826671B (zh) 压缩型阻抗变换电路
CN108321484A (zh) 90度混合电路
US7782157B2 (en) Resonant circuit, filter circuit, and multilayered substrate
CN105070988A (zh) 一种基于ltcc的s波段功分滤波器
CN116566329A (zh) 巴伦、射频前端芯片和射频前端模组
CN102165639A (zh) 无源部件
CN101783336A (zh) 互补式金属传输线结构
JPH09246817A (ja) 高周波電力分配合成器
CN105206902A (zh) 一种混合UHF、L及Ku波段微型微波滤波器组

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20161116

Termination date: 20201116