JP2013141162A - 直交ハイブリッドカプラ、増幅器及び無線通信装置 - Google Patents

直交ハイブリッドカプラ、増幅器及び無線通信装置 Download PDF

Info

Publication number
JP2013141162A
JP2013141162A JP2012000793A JP2012000793A JP2013141162A JP 2013141162 A JP2013141162 A JP 2013141162A JP 2012000793 A JP2012000793 A JP 2012000793A JP 2012000793 A JP2012000793 A JP 2012000793A JP 2013141162 A JP2013141162 A JP 2013141162A
Authority
JP
Japan
Prior art keywords
wiring
zigzag
hybrid coupler
layer
quadrature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012000793A
Other languages
English (en)
Other versions
JP5793089B2 (ja
Inventor
Toshibumi Nakatani
俊文 中谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2012000793A priority Critical patent/JP5793089B2/ja
Priority to CN201280031826.3A priority patent/CN103650342B/zh
Priority to PCT/JP2012/007386 priority patent/WO2013102964A1/ja
Priority to US14/130,875 priority patent/US9136580B2/en
Publication of JP2013141162A publication Critical patent/JP2013141162A/ja
Application granted granted Critical
Publication of JP5793089B2 publication Critical patent/JP5793089B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/12—Coupling devices having more than two ports
    • H01P5/16—Conjugate devices, i.e. devices having at least one port decoupled from one other port
    • H01P5/19—Conjugate devices, i.e. devices having at least one port decoupled from one other port of the junction type
    • H01P5/20—Magic-T junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/12—Coupling devices having more than two ports
    • H01P5/16—Conjugate devices, i.e. devices having at least one port decoupled from one other port
    • H01P5/19—Conjugate devices, i.e. devices having at least one port decoupled from one other port of the junction type
    • H01P5/22—Hybrid ring junctions
    • H01P5/227—90° branch line couplers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0288—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers using a main and one or several auxiliary peaking amplifiers whereby the load is connected to the main amplifier using an impedance inverter, e.g. Doherty amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B5/00—Near-field transmission systems, e.g. inductive or capacitive transmission systems
    • H04B5/20—Near-field transmission systems, e.g. inductive or capacitive transmission systems characterised by the transmission technique; characterised by the transmission medium
    • H04B5/24—Inductive coupling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/192—A hybrid coupler being used at the input of an amplifier circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/198—A hybrid coupler being used as coupling circuit between stages of an amplifier circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/336—A I/Q, i.e. phase quadrature, modulator or demodulator being used in an amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/408—Indexing scheme relating to amplifiers the output amplifying stage of an amplifier comprising three power stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/411—Indexing scheme relating to amplifiers the output amplifying stage of an amplifier comprising two power stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/48—Networks for connecting several sources or loads, working on the same frequency or frequency band, to a common load or source

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Near-Field Transmission Systems (AREA)
  • Amplifiers (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Transceivers (AREA)

Abstract

【課題】誘導デバイスとグランドとの間に挿入するシャントキャパシタから誘導デバイス又はグランドへの各接続配線の長さを低減し、入力信号に対する出力信号の振幅誤差及び位相誤差を低減する。
【解決手段】シャントキャパシタは、第１の配線層に形成された長さの異なるジグザグ形状配線１２１、１２２と、第２の配線層に形成された長さの異なるジグザグ形状配線１２３、１２４と、誘導デバイス１０１と、グランド１０９とを備える。ジグザグ形状配線１２１、１２４は誘導デバイス１０１に接続され、ジグザグ形状配線１２２、１２３はグランド１０９に接続され、ジグザグ形状配線１２１と１２３、１２３と１２４は立体的に交差する。ビア１２６ａ及びｂ、１２７ａ及びｂから誘導デバイス１０１までの引き出し配線が不要になる。
【選択図】図２

Description

本発明は、無線通信に用いられる直交ハイブリッドカプラ、増幅器及び無線通信装置に関する。
近年、無線通信が可能な携帯端末（例えばスマートフォン）において、大容量なデジタルコンテンツを送受信することの需要が高まっている。例えば、１Ｇｂｐｓ以上の伝送レートを有するミリ波帯、特に６０ＧＨｚ帯の無線通信が注目されている。近年の半導体技術の進展により、ミリ波帯を用いた無線通信が可能となると期待されている。
ミリ波帯の無線通信に用いられる回路部品の１つに、直交ハイブリッドカプラがある。直交ハイブリッドカプラは例えば１入力及び２出力の回路部品であり、理想的には２つの出力信号は同振幅であって９０度の位相差を有する。ミリ波帯の無線通信では、直交ハイブリッドカプラは、無線通信端末のＩＣ（Integrated Circuit）に内蔵される。
直交ハイブリッドカプラには、分布定数回路を用いたタイプと集中定数回路を用いたタイプとがある。ミリ波帯において、小型であって低損失の直交ハイブリッドカプラを実現するには、例えばＬＣ集中定数回路が用いられることが望ましい。
図１８は、ＬＣ集中定数回路を用いた直交ハイブリッドカプラの回路図を示す。図１８（ａ）は、キャパシティブカップリング（capacitive coupling）型の直交ハイブリッドカプラを示す。図１８（ｂ）は、マグネティックカップリング（magnetic coupling）型の直交ハイブリッドカプラを示す。図１８（ｃ）は、波長短縮したマグネティックカップリング（magnetic coupling）型の直交ハイブリッドカプラを示す。図１８（ａ）〜（ｃ）に示す直交ハイブリッドカプラは、無線通信端末内の回路サイズ、及び無線通信に用いられる信号の帯域幅に応じて使い分けられる。
図１８（ａ）に示す直交ハイブリッドカプラは、信号入力端子ＴＡ１、スルー端子ＴＡ２、カップリング端子ＴＡ３、アイソレーション端子（絶縁端子）ＴＡ４、インダクタＬ１，Ｌ２、カップリングキャパシタＣＡ１，ＣＡ２、シャントキャパシタＣＢ１，ＣＢ２，ＣＢ３，ＣＢ４を含む構成である。
スルー端子ＴＡ２は出力Ｉ（ＯＵＴＩ）端子を表し、カップリング端子ＴＡ３は出力Ｑ（ＯＵＴＱ）端子を表す。アイソレーション端子ＴＡ４には、終端抵抗が接続される。カップリングキャパシタＣＡ１では、信号入力端子ＴＡ１とアイソレーション端子ＴＡ４との間の寄生容量が支配的である。シャントキャパシタＣＢ１，ＣＢ２，ＣＢ３，ＣＢ４は、それぞれ各端子（ＴＡ１，ＴＡ２，ＴＡ３，ＴＡ４）とグランドとの間に設けられる。キャパシティブカップリング型は、高周波信号の取り扱いに適したハイブリッドカプラである。
図１８（ｂ）に示す直交ハイブリッドカプラは、信号入力端子ＴＡ１０、スルー端子ＴＡ２０、カップリング端子ＴＡ３０、アイソレーション端子（絶縁端子）ＴＡ４０、インダクタＬ１０，Ｌ２０、カップリングキャパシタＣＡ１０，ＣＡ２０、及びシャントキャパシタＣＢ１０，ＣＢ２０，ＣＢ３０，ＣＢ４０を含む構成である。アイソレーション端子ＴＡ４０には、終端抵抗が接続される。インダクタＬ１０，Ｌ２０では、電磁誘導による結合容量が支配的である。シャントキャパシタＣＢ１０，ＣＢ２０，ＣＢ３０，ＣＢ４０は、それぞれ各端子（ＴＡ１０，ＴＡ２０，ＴＡ３０，ＴＡ４０）とグランド（交流的なグランドを含む）との間に設けられる。
図１８（ｃ）に示す直交ハイブリッドカプラは、信号入力端子としての入力ポートＴＡＰ１、ＯＵＴＩ端子としてのダイレクトポートＴＡＰ２、ＯＵＴＱ端子としての結合ポートＴＡＰ３、絶縁端子としてのアイソレーションポートＴＡＰ４、結合度ｋのインダクタ、容量ＣＣ１，ＣＣ２、容量ＣＰ１，ＣＰ２，ＣＰ３，ＣＰ４及び容量ＣＭ１ａ，ＣＭ１ｂを含む構成である。
容量ＣＣ１は、入力ポートＴＡＰ１とダイレクトポートＴＡＰ２との間の容量であって、寄生容量でもよい。容量ＣＣ２は、結合ポートＴＡＰ３とアイソレーションポートＴＡＰ４との間の容量であって、寄生容量でもよい。容量ＣＣ１，ＣＣ２は、共振回路を形成する。
容量ＣＭ１ａは、入力ポートＴＡＰ１と結合ポートＴＡＰ３との間の容量である。容量
ＣＭ１ｂは、ダイレクトポートＴＡＰ２とアイソレーションＴＡＰ４との間の容量である。各容量ＣＰ１，ＣＰ２，ＣＰ３，ＣＰ４は、各ポート（端子）とグランドとの間のシャント容量である。
図１９は、特許文献１に記載の直交ハイブリッドカプラを示す図である。図１９（ａ）は等価回路図、図１９（ｂ）はレイアウト図である。特許文献１の直交ハイブリッドカプラは、変形キャパシティブカップリング（capacitive coupling）型の直交ハイブリッドカプラである。カップリングキャパシタには、スパイラルインダクタＬ３，Ｌ４の間の寄生容量が用いられている。
図２０は、非特許文献１に記載の直交ハイブリッドカプラのレイアウト図である。図２０には、マグネティック結合（magnetic coupling）型の直交ハイブリッドカプラが示され、中心にトランスが配置され、両側にカップリングおよびシャントのキャパシタが配置されている。
なお、特許文献２には、ハイブリッドカプラの等価回路図及びレイアウト例が示されている。特許文献２に示すハイブリッドカプラは、波長短縮したマグネティックカップリング（magnetic coupling）型の直交ハイブリッドカプラである。カップリングキャパシタ、シャントキャパシタとして、トランス間の寄生容量が用いられている。
なお、特許文献３、特許文献４、特許文献５には、同様のハイブリッドカプラの回路が示されている。これらの回路については、実施形態の説明において適宜、参照することとして、ここでは説明を省略する。
米国特許第７４５９９８９号明細書 米国特許第６８０６７８９号明細書 特表２００３−５３０６９９号公報 特開２００８−１１２９７４号公報 特開平１１−１６８１８２号公報
Ｒ．Ｃ．Ｆｒｙｅ，ｅｔ ａｌ．，"Ａ ２ＧＨｚ Ｑｕａｄｒａｔｕｒｅ Ｈｙｂｒｉｄ Ｉｍｐｌｅｍｅｎｔｅｄ ｉｎ ＣＭＯＳ Ｔｅｃｈｎｏｌｏｇｙ．" ＩＥＥＥ ＪＳＳＣ，ｖｏｌ．３８，ｎｏ．３，ｐｐ．５５０−５５５，Ｍａｒｃｈ ２００３
しかしながら、特許文献１，２記載の直交ハイブリッドカプラは、インダクタ若しくはトランスとキャパシタとの値を独立に設計することが困難である。なぜならばインダクタ若しくはトランスの形状を最適に設計した場合に、キャパシタの値は２つのスパイラル（インダクタ若しくはトランスの構成要素）の間の絶縁体の膜厚によって決まるためである。
半導体装置の製造プロセスでは、膜厚を設計者が自由に選ぶことは困難である。このため、無線通信に用いられる周波数によっては、直交ハイブリッドカプラからの２つの出力信号の振幅誤差及び９０度からの位相誤差（位相偏差）を十分小さくすることが困難となる。
また、非特許文献１に記載の直交ハイブリッドカプラは、並行平板のＭＩＭ型、即ち、ｍｅｔａｌ−ｉｎｓｕｌａｔｏｒ−ｍｅｔａｌ型（導体層、絶縁層、導体層の順に積層した型）のキャパシタが用いられている。無線通信において例えば６０ＧＨｚ帯の高い周波数が用いられる場合には、キャパシタに要求される容量は小さくなる。ＭＩＭ容量の最小サイズは予め決められており、微小容量が必要な場合はフィンガータイプの配線を用いたＭＯＭ（metal-on-metal）キャパシタが用いられる。
しかしながら、従来のＭＯＭキャパシタを非特許文献１記載の直交ハイブリッドカプラのシャントキャパシタとして用いる場合、トランスとキャパシタとグランドとを接続する配線が長くなる。配線の寄生インダクタンス及び寄生抵抗により、例えば、直交ハイブリッドカプラの振幅誤差及び位相誤差が劣化する。従って、入力側と出力側とのインピーダンス不整合が発生するため、インピーダンスを整合させるための対策が必要となり、設計作業が煩雑になる。
そこで、本発明は、上述した従来の事情に鑑みてなされたものであり、誘導デバイスとグランドとの間に挿入するシャントキャパシタから誘導デバイス又はグランドへの各接続配線の長さを低減し、入力信号に対する出力信号の振幅誤差及び位相誤差を低減する直交ハイブリッドカプラ、増幅器及び無線通信装置を提供することを目的とする。
本発明は、直交ハイブリッドカプラであって、第１、第２、第３、第４の端子を含む誘導デバイスと、前記第１、第２、第３の端子に接続される第１、第２、第３のマイクロストリップ伝送線路と、前記第１、第２の端子の間、前記第３、第４の端子の間にそれぞれ配置される第１、第２のカップリングキャパシタと、前記第１、第２、第３、第４の端子と前記第１、第２、第３のマイクロストリップ線路のグランドとの間に挿入される第１、第２、第３、第４のシャントキャパシタと、前記第４の端子と前記第１、第２、第３のマイクロストリップ伝送線路のグランドとの間に挿入される終端抵抗と、を備え、前記第１、第２、第３、第４のシャントキャパシタは、Ｎ（Ｎは、２以上の整数）個の配線層として、少なくともＫ（Ｋは、１〜Ｎ−１のいずれか）番目の配線層に設けられるＫ層配線と、Ｋ＋１番目の配線層に設けられるＫ＋１層配線と、を有し、前記Ｋ層配線は、前記誘導デバイスに接続される第１のジグザグ形状配線と、前記マイクロストリップ伝送線路のグランドに接続され、前記第１のジグザグ形状配線とは長さが異なる第２のジグザグ形状配線と、を含み、前記Ｋ＋１層配線は、前記誘導デバイスに接続される第３のジグザグ形状配線と、前記マイクロストリップ伝送線路のグランドに接続され、前記第３のジグザグ形状配線とは長さが異なる第４のジグザグ形状配線と、を含み、前記第１、第２、第３及び第４の各ジグザグ形状配線は、第１方向に沿う配線と、前記第１方向に交差する第２方向に沿う配線とが結合し、前記第１方向に沿う配線と前記第２方向に沿う配線とが交互に繰り返されるジグザグ形状のパターンを有する。
本発明によれば、誘導デバイスとグランドとの間に挿入するシャントキャパシタから誘導デバイス又はグランドへの各接続配線の長さを低減し、入力信号に対する出力信号の振幅誤差及び位相誤差を低減できる。
（ａ）第１の実施形態のマグネティックカップリング型の直交ハイブリッドカプラのレイアウト図、（ｂ）第１の実施形態の直交ハイブリッドカプラの回路図 （ａ）第１の実施形態の直交ハイブリッドカプラにおけるシャントキャパシタのレイアウト図、（ｂ）シャントキャパシタのレイアウトの説明図、（ｃ）配線の交差の説明図 シャントキャパシタのレイアウトの最下層（第１層）の配線パターンを個別に示すレイアウト図 シャントキャパシタのレイアウトの最下層の一つ上位の層（第２層）の配線パターンを個別に示すレイアウト図 シャントキャパシタのレイアウトの最下層の二つ上位の層（第３層）の配線パターンを個別に示すレイアウト図 シャントキャパシタのレイアウトの最上層（第４層）の配線パターンを個別に示すレイアウト図 （ａ）第１の実施形態のシャントキャパシタにおいて、上層の配線層に設けられたジグザグ形状配線と、下層の配線層に設けられたジグザグ形状配線との関係の他の一例を示す図、（ｂ）第１の実施形態のシャントキャパシタにおいて、上層の配線層に設けられたジグザグ形状配線と、下層の配線層に設けられたジグザグ形状配線との関係の更に他の一例を示す図 （ａ）変形例１のシャントキャパシタのレイアウト図、（ｂ）上層の配線層に設けられたジグザグ形状配線と下層の配線層に設けられたジグザグ形状配線との角部の説明図、（ｃ）上層の配線層に設けられた別のジグザグ形状配線と下層の配線層に設けられた別のジグザグ形状配線との角部の説明図 変形例２のシャントキャパシタのレイアウト図 変形例３のシャントキャパシタのレイアウト図 （ａ）変形例４のシャントキャパシタのレイアウト図、（ｂ）最下層としての第１層に設けられたフローティング配線及びビアの位置関係を示す図、（ｃ）最下層の一つ上位の層としての第２層に設けられたフローティング配線及びビアの位置関係を示す図 第２の実施形態の直交ハイブリッドカプラのレイアウト図 直交ハイブリッドカプラを用いたドハティ増幅器のブロック図 直交ハイブリッドカプラを用いた無線通信装置のブロック図 直交ハイブリッドカプラを用いた無線通信装置の変形例のブロック図 ＭＯＭキャパシタを用いたシャントキャパシタのレイアウト図の一例 ＭＯＭキャパシタを用いたシャントキャパシタのレイアウト図の他の一例 ＬＣ集中定数回路を用いた直交ハイブリッドカプラの回路図、（ａ）キャパシティブ型の直交ハイブリッドカプラ、（ｂ）マグネティック型の直交ハイブリッドカプラ、（ｃ）波長短縮したマグネティック型の直交ハイブリッドカプラ 特許文献１に記載の直交ハイブリッドカプラを示す図、（ａ）等価回路図、（ｂ）レイアウト図 非特許文献１記載の直交ハイブリッドカプラのレイアウト図
以下、本発明の各実施形態について、図面を参照しながら説明する。
（第１の実施形態）
本実施形態の直交ハイブリッドカプラは、マイクロストリップ伝送線路を介して、電磁誘導又は相互誘導する誘導デバイス（例えば、トランス又はインダクタ）に、高周波信号を入力する。マイクロストリップ伝送線路は、例えば、グランド（例えば共通グランド導体であるグランドプレーン）を含む構成である。
図１（ａ）は本実施形態のマグネティックカップリング型の直交ハイブリッドカプラのレイアウトであり、図１（ｂ）は本実施形態の直交ハイブリッドカプラの回路図である。
図１（ａ）又は図１（ｂ）に示す直交ハイブリッドカプラ１００は、誘導デバイスとしてのトランス１０１、カップリングキャパシタ１０２，１０３、シャントキャパシタ１０４〜１０７、終端抵抗１０８、グランド１０９及び伝送線路１１０〜１１２を含む構成である。伝送線路１１０〜１１２は、グランド１０９及びマイクロストリップラインを構成する。
本実施形態の直交ハイブリッドカプラ１００では、入力信号ＩＮは端子Ｐ１から伝送線路１１０に入力される。出力信号ＯＵＴ＿Ｉは、伝送線路１１２を介して、端子Ｐ３から出力される。出力信号ＯＵＴ＿Ｑは、伝送線路１１１を介して、端子Ｐ２から出力される。出力信号ＯＵＴ＿Ｉの位相は、出力信号ＯＵＴ＿Ｑの位相より９０度遅れる。
直交ハイブリッドカプラ１００の構成について詳細に説明する。
誘導デバイスとしてのトランス１０１は、コイル１０１ａ、コイル１０１ｂ、及び各端子Ｔ１，Ｔ２，Ｔ３，Ｔ４を含む構成である。誘導デバイスは、トランス１０１に限らず、例えばインダクタでもよい。また、誘導デバイスは、複数の配線層が平行にスパイラル形状に構成されていれば、図１に示すトランス１０１に限定されない。
各端子Ｔ１，Ｔ２，Ｔ３には、それぞれ、マイクロストリップ伝送線路１１０，１１１，１１２が接続される。端子Ｔ１と端子Ｔ２の間にはカップリングキャパシタ１０２が配置され、端子Ｔ３と端子Ｔ４との間にはカップリングキャパシタ１０３が配置される。
各端子Ｔ１，Ｔ２，Ｔ３，Ｔ４と各マイクロストリップ伝送線路１１０，１１１，１１２のグランド１０９との間には、それぞれ、シャントキャパシタ１０４，１０５，１０６，１０７が配置されている。
端子Ｔ４と、マイクロストリップ伝送線路１１０，１１１，１１２のグランド１０９との間には、終端抵抗１０８が配置されている。
カップリングキャパシタ１０２，１０３は、長さの等しい複数の櫛形状配線を用いて構成されている。また、カップリングキャパシタ１０２，１０３は、長さの等しい複数のジグザグ（Zigzag）形状配線を用いて構成されていてもよい。
ここで、本発明の解決しようとする課題について、より具体的に説明する。図１６，図１７にシャントキャパシタのレイアウトの比較例を示す。図１６，図１７は、図１（ａ）の破線により囲まれたブロックの拡大図を示す。
図１６は、シャントキャパシタ１０４として特許文献３もしくは４記載のＭＯＭキャパシタを用いたシャントキャパシタのレイアウト図の一例である。なお、特許文献３ではＭＯＭキャパシタの配線として直線配線が用いられ、特許文献４ではジグザグ（Zigzag）配線が用いられている。
図１６では、端子がシャントキャパシタ１０４を挟んで両側に設けられている。このため、例えばＭＯＭキャパシタの一端をコイル１０１ａに接続すると、ＭＯＭキャパシタの他端をグランド１０９に接続するための配線１１３が必要となり、シャントキャパシタ１０４を構成する場合に配線長の短縮が困難となる。
図１７は、シャントキャパシタ１０４として特許文献５に記載の交差配線を用いたＭＯＭキャパシタを用いた場合のレイアウト図の他の一例である。図１６と同様に、シャントキャパシタ１０４からトランスを形成するコイル１０１ａ及びグランド１０９にそれぞれ接続するための配線１１３ａ、１１３ｂが必要となり、同様に配線長の短縮が困難となる。
次に、本実施形態の直交ハイブリッドカプラ１００のシャントキャパシタのレイアウトについて、図２を参照して詳細に説明する。図２（ａ）は第１の実施形態の直交ハイブリッドカプラ１００におけるシャントキャパシタ１０４のレイアウト図であり、図２（ｂ）はシャントキャパシタ１０４のレイアウトの説明図であり、同図（ｃ）は配線の交差の説明図である。図２（ａ）〜（ｃ）では、図１に示す各シャントキャパシタ１０４〜１０７のうち、一例としてシャントキャパシタ１０４を例に挙げて説明するが他のシャントキャパシタ１０５〜１０７でも同様であり、更に以下の各実施形態においても同様とする。
図２（ａ）に示す直交ハイブリッドカプラ１００のシャントキャパシタ１０４は、シャントキャパシタ１０４のための配置領域ＡＲに配置されている。
図２（ａ）に示すシャントキャパシタ１０４は、最下層としての第１層に設けられたメタル配線１２１，１２２、及び、最下層の一つ上位の層としての第２層に設けられたメタル配線１２３，１２４を含む構成である。メタル配線１２１とメタル配線１２４とは、ビア１２５ａ，１２５ｃを介して接続されている。メタル配線１２３とメタル配線１２２とは、ビア１２５ｂ，１２５ｄを介して接続されている。各ビア１２５ａ〜１２５ｄは、第１層のメタル配線と第２層のメタル配線とを接続し、具体的には、各ジグザグ形状のメタル配線（以下、「ジグザグ形状配線」という）の各角部を接続する。ジグザグ（Zigzag）形状配線については後述する。
メタル配線１２１〜１２４は、配線の直線部分が第１方向と第２方向とに交互に折れ曲がった形状を有し、所謂ジグザグ形状を有するパターンである。第１方向は、例えばコイル１０１ａ（図２（ａ）ではコイル１０１ａの直線部分）の延在方向であり、図２（ａ）におけるＸ方向である。第２方向は、マイクロストリップ伝送線路１１０〜１１２のグランド１０９、即ち共通の接地電位を提供するグランドプレーンの長手方向であり、図２（ａ）におけるＹ方向である。図２（ａ）においてＸ方向とＹ方向とは直角をなし、これらの２方向と垂直な方向がＺ方向であり、Ｚ方向は、所謂紙面に垂直な方向を表す。
ジグザグ形状配線について、図２（ｃ）を参照して説明する。
ジグザグ形状配線は、第１方向（Ｘ方向）に沿うジグザグ配線ｈａ１〜ｈａ３，ｈｂ１〜ｈｂ３と、第１方向に交差する第２方向（Ｙ方向）に沿うジグザグ配線ｖａ１〜ｖａ３，ｖｂ１〜ｖｂ３とが角部において結合する構成である。従って、ジグザグ形状配線は、第１方向に沿うジグザグ配線と、第２方向に沿うジグザグ配線とが交互に繰り返されたジグザグ形状のパターンを有する。
ジグザグ形状配線の長さについて、図２（ａ）を参照して説明する。最下層（第１層）に設けられたジグザグ形状配線１２１，１２２の長さについては、ジグザグ形状配線１２１はジグザグ形状配線１２２より長い。更に、最下層の一つ上位の層（第２層）に設けられたジグザグ形状配線１２３，１２４の長さについては、ジグザグ形状配線１２３はジグザグ形状配線１２４より長い。
ジグザグ形状配線１２１，１２４は、ビア１２６ａ，１２６ｂを介して、それぞれコイル１０１ａに接続される。ジグザグ形状配線１２２，１２３は、ビア１２７ｂ，１２７ａを介して、グランド１０９に接続される。
ジグザグ形状配線１２１とジグザグ形状配線１２２とは等間隔を空けて配列され、ジグザグ形状配線１２４とジグザグ形状配線１２３とは等間隔を空けて配列される。従って、シャントキャパシタ１０４は、等間隔に配置されるジグザグ形状配線の数が増えるため、高い容量を有する。また、シャントキャパシタ１０４は容量が高いため、小型化に適し、例えば集積回路（ＩＣ）に内蔵し易くなる。
シャントキャパシタ１０４は、具体的には、ジグザグ形状配線１２１，１２２の各側面にて発生する容量と、ジグザグ形状配線１２３，１２４の各側面にて発生する容量と、ジグザグ形状配線１２１，１２３の第１層と第２層との積層方向（以下、単に「積層方向」という）における交差部にて発生する容量と、フリンジ（角部）にて発生する容量との和に相当する容量を有する。
フリンジにて発生する容量は、例えば、一つのジグザグ形状配線の側面と、ジグザグ形状配線に対して上層又は下層のジグザグ形状配線との間にて生じるリーク容量である。シャントキャパシタ１０４は、フリンジにて発生する容量を有するため、容量密度を増やすことができる。
また、図２（ｂ）のシャントキャパシタ１０４は、ジグザグ形状配線の積層方向を基準にすることで、配置領域ＡＲにおいて、矢印の方向に、つまり斜めに立ち上がる配置となる。これにより、コイル１０１ａの直線状部分とグランド１０９とは、シャントキャパシタ１０４によって直接に接続され、余分な接続配線が不要となる。
これにより、シャントキャパシタ１０４は、図１６又は図１７に示すシャントキャパシタのレイアウトに比べて、トランス（コイル）又はグランドに接続するための余計な配線が不要となり、配線長を低減できる。従って、シャントキャパシタ１０４は、入力信号に対する出力信号の振幅誤差及び位相誤差を低減できる。なお、他のシャントキャパシタ１０５〜１０７のトランス（コイル）又はグランドに対する接続についても同様である。
次に、シャントキャパシタ１０４の各層に設けられたジグザグ形状配線について、図３〜図６を参照して説明する。各シャントキャパシタ１０４〜１０７は、複数のジグザグ形状配線が積み上げられた構造を有している。即ち、各シャントキャパシタ１０４〜１０７では、Ｎ（Ｎは、２以上の整数）個のジグザグ形状配線が積層されている。
図３は、シャントキャパシタ１０４のレイアウトの最下層（第１層）の配線パターンを個別に示すレイアウト図である。図３に示すシャントキャパシタ１０４の配置領域ＡＲでは、各層における配線層（配線パターン）としてのジグザグ形状配線１２１，１２２が設けられる。また、ビア１２５ａ〜１２５ｄ、ビア１２６ａ、ビア１２７ｂが設けられる。なお、以下の説明では、各ビアは、ビアの一部をなす導体層又は不導体層を含む。
図４は、シャントキャパシタ１０４のレイアウトの最下層の一つ上位の層（第２層）の配線パターンを個別に示すレイアウト図である。図４に示すシャントキャパシタ１０４の配置領域ＡＲでは、各層における配線層（配線パターン）としてのジグザグ形状配線１２４，１２３が設けられる。また、ビア１２６ａ〜１２６ｄ、ビア１２６ｂ、ビア１２７ａが設けられる。
図５は、シャントキャパシタ１０４のレイアウトの最下層の二つ上位の層（第３層）の配線パターンを個別に示すレイアウト図である。図５では、シャントキャパシタ１０４の配置領域ＡＲの近傍には、ビア１２６ａ，１２６ｂと、ビア１２７ａ，１２７ｂと、グランド１０９が設けられる。
図６は、シャントキャパシタ１０４のレイアウトの最上層（第４層）の配線パターンを個別に示すレイアウト図である。図６では、シャントキャパシタ１０４の配置領域ＡＲの近傍には、ビア１２６ａ，１２６ｂと、コイル１０１ａと、マイクロストリップ伝送線路の一部（例えばマイクロストリップ伝送線路１１２）とが設けられる。
以上により、本実施形態の直交ハイブリッドカプラ１００のシャントキャパシタ１０４〜１０７は、Ｋ（Ｋは、１〜Ｎ−１のうちいずれか）番目の配線層に設けられるジグザグ形状のＫ層配線と、Ｋ＋１番目の配線層に設けられるジグザグ形状の（Ｋ＋１）層配線とを含む構成である。
Ｋ層配線は、ビア１２６ａによって各端子Ｔ１〜Ｔ３のうちいずれかの端子（図２の例では端子Ｔ３）に電気的に接続されるジグザグ形状配線１２１と、ビア１２７ｂによってマイクロストリップ伝送線路のグランド１０９に接続され、ジグザグ形状配線１２１とは長さが異なるジグザグ形状配線１２２とを含む構成である。
更に、Ｋ＋１層配線は、ビア１２６ｂによって各端子Ｔ１〜Ｔ３のうちいずれかの端子に（図２の例では端子Ｔ３）に電気的に接続されるジグザグ形状配線１２４と、ビア１２７ａによってマイクロストリップ伝送線路のグランドに接続され、ジグザグ形状配線１２４とは長さが異なるジグザグ形状配線１２３とを含む構成である。
ジグザグ形状配線１２１〜１２４のうちのいずれかのジグザグ形状配線は、第１方向に沿うジグザグ配線と、第１方向に交差する第２方向に沿うジグザグ配線とが角部において立体的に交差（結合）し、第１方向に沿うジグザグ配線と第２方向に沿うジグザグ配線とが交互に繰り返されるジグザグ形状のパターンを有する（図２（ｃ）参照）。
また、図２（ａ）〜（ｃ）に示す直交ハイブリッドカプラ１００では、配線層の積層方向において、ジグザグ形状配線１２１のジグザグ配線ｈａ１〜ｈａ３とジグザグ配線Ｖａ１〜Ｖａ３とは、ジグザグ形状配線１２４のジグザグ配線Ｖｂ１〜Ｖｂ３とジグザグ配線ｈｂ１〜ｈｂ３とに対してそれぞれ立体的に交差する。
同様に、図２（ａ）〜（ｃ）に示す直交ハイブリッドカプラ１００では、配線層の積層方向において、ジグザグ形状配線１２２の第１方向に沿うジグザグ配線と第２方向に沿うジグザグ配線とは、ジグザグ形状配線１２４の第２方向に沿うジグザグ配線と第１方向に沿うジグザグ配線とに対してそれぞれ立体的に交差している。
これにより、立体構造のシャントキャパシタ１０４〜１０７が形成され、シャントキャパシタ１０４の容量密度を効率的に増やすことができる。好ましくは、第１方向と第２方向との交差の角度は９０°である。これにより、回路設計におけるレイアウトルールに従ったキャパシタレイアウトの設計が可能であり、直交ハイブリッドカプラの性能を向上できる。
以上により、本実施形態の直交ハイブリッドカプラ１００のシャントキャパシタ１０４〜１０７は、取り出し配線及びビアからトランス若しくはグランドまでの引き出し配線が不要になり、寄生インダクタンス及び寄生抵抗を低減できる。従って、直交ハイブリッドカプラ１００は、入力信号に対する出力信号の振幅誤差及び位相誤差を低減できる。
更に、直交ハイブリッドカプラ１００は、入力側と出力側とのインピーダンス整合を改善できる。更に、図２に示すシャントキャパシタは、シャントキャパシタのキャパシタンスとして、交差するジグザグ形状配線のフリンジキャパシタンスを用いることにより、単位面積あたりの容量（容量密度）を増大できる。
また、直交ハイブリッドカプラ１００は、配線層の積層方向において、ジグザグ形状配線１２１とジグザグ形状配線１２３とが立体的に交差する部分を接続するビア１２５ａ，１２５ｃと、ジグザグ形状配線１２２とジグザグ形状配線１２３とが立体的に交差する部分を接続するビア１２５ｂ，１２５ｄとを含む。
これにより、直交ハイブリッドカプラ１００は、フリンジ部分を用いたキャパシタンスによって、直交ハイブリッドカプラ１００自身の容量を増大できる。なお、直交ハイブリッドカプラ１００において、ビア１２５ａ〜１２５ｄは必ずしも必要ではないが、ジグザグ形状配線の側面によって生じる容量を用いることにより、容量を増大できる。
更に、多層のメタル配線がシャントキャパシタとして利用可能な場合、奇数番目の配線層には最下層の配線層と同じレイアウトが用いられ、偶数番目の配線層には最下層の一つ上位の配線層と同じレイアウトが用いられる。これにより、シャントキャパシタ１０４〜１０７は、より単位面積当たりの容量を大きくできる。
また、トランス１０１の形状は上下対称であることが望ましい。これにより、直交ハイブリッドカプラ１００がレイアウトの対称性を利用して、同振幅であって９０度の位相差を有する信号を出力できる。
トランス１０１は、半導体の複数のメタル配線層が平行にレイアウトされて形成され、交差部では上層と下層に分かれていることが望ましい。つまり、直交ハイブリッドカプラ１００において、誘導デバイスは、複数の配線層を平行にスパイラル形状に構成されることが望ましい。この構成により、トランス１０１の寄生抵抗を低減できる。
また、カップリングキャパシタ１０２、１０３は、長さの同じ櫛形のキャパシタ若しくは長さの同じジグザグ形状のキャパシタを用いてもよい。特に、櫛形のキャパシタを用いることにより、カップリング容量を増加できる。ジグザグ形状を用いても同様の効果が実現できる。
なお、トランス１０１のコイル１０１ａの末端の直線部分（コイル１０１ａ）と、グランド１０９と、いずれかのシャントキャパシタ１０４〜１０７により囲まれる三角形の空間が設けられる方が望ましい（図２（ｂ）参照）。
このため、ジグザグ形状配線の長さの差が大きくなり、つまり、ジグザグ形状配線１２１とジグザグ形状配線１２２との差、及び、ジグザグ形状配線１２３とジグザグ形状配線１２４との差が大きくなり、シャントキャパシタ１０４〜１０７の自己共振周波数の低下を低減できる。
つまり、ジグザグ形状配線１２１，１２４を、コイル１０１ａに接続する場合に、よりグランド１０９側に配置できる場合であっても、また、ジグザグ形状配線１２２，１２３を、グランド１０９に接続する場合に、よりコイル１０１ａ側に配置できる場合であっても、ジグザグ形状配線の長さの差を考慮して、図２に示すように配置する。
図７（ａ）は、第１の実施形態のシャントキャパシタ１０４において、上層の配線層に設けられたジグザグ形状配線１２３と、下層の配線層に設けられたジグザグ形状配線１２１，１２２との関係の他の一例を示す図である。図７（ｂ）は、第１の実施形態のシャントキャパシタ１０４において、上層の配線層に設けられたジグザグ形状配線１２４と、下層の配線層に設けられたジグザグ形状配線１２１，１２２との重なりの別の一例を示す図である。
図７（ａ）では、配線層の積層方向において、ジグザグ形状配線１２２とジグザグ形状配線１２３とは、それぞれ９０度の角度を成す角部において立体的に交差する。また、ジグザグ形状配線１２１とジグザグ形状配線１２３とは、各々の配線の直線部において立体的に交差する。
図７（ｂ）では、配線層の積層方向において、ジグザグ形状配線１２１とジグザグ形状配線１２４とは、それぞれ９０度の角度を成す角部において立体的に交差する。また、ジグザグ形状配線１２２とジグザグ形状配線１２４とは、各々の配線の直線部において立体的に交差する。従って、直交ハイブリッドカプラ１００は、高密度の容量形成が可能であり、直交ハイブリッドカプラ１００の性能を向上できる。
（第１の実施形態の変形例１）
図８（ａ）は、第１の実施形態の変形例１のシャントキャパシタ１０４のレイアウト図である。図８（ａ）に示すシャントキャパシタ１０４は、最下層としての第１層に設けられたジグザグ形状配線１３１，１３２、及び、最下層の一つ上位の層としての第２層に設けられたジグザグ形状配線１３３，１３４を含む構成である。ジグザグ形状配線１３１とジグザグ形状配線１３４とは、ビア１３５ａ〜１３５ｅを介して接続されている。ビア１３６ａ，１３６ｂは、ジグザグ形状配線１３１，１３４とコイル１０１ａの直線部分とを接続する。
また、ビア１３７ａ，１３７ｂは、ジグザグ形状配線１３２，１３３とグランド１０９とを接続する。ジグザグ形状配線１３１はジグザグ形状配線１３２より長く、ジグザグ形状配線１３３はジグザグ形状配線１３４より長い。図８（ａ）に示すシャントキャパシタ１０４は、ジグザグ形状配線１３１とジグザグ形状配線１３４とが立体的に交差する部分が、ビア１３５ａ〜１３５ｅにより接続されている。即ち、図８（ａ）に示すシャントキャパシタ１０４では、立体的に交差する各ジグザグ形状配線の角部において生じるフリンジ容量が用いられている。
また、図８（ａ）に示すシャントキャパシタ１０４では、ジグザグ形状配線１３１，１３３（図８（ｂ）参照）、ジグザグ形状配線１３２，１３４（図８（ｃ）参照）の各角部（図８（ｂ）及び（ｃ）の各点線部）において生じるオーバーラップ容量が用いられている。
以上により、本実施形態のシャントキャパシタ１０４は、図２（ａ）に示すシャントキャパシタ１０４と同様にシャントキャパシタからの引き出し配線が不要となり、振幅誤差及び位相誤差を低減でき、図２（ａ）に示すシャントキャパシタ１０４に比べて高い容量を有する。
（第１の実施形態の変形例２）
図９は、第１の実施形態の変形例２のシャントキャパシタ１０４のレイアウト図である。図９に示すシャントキャパシタ１０４は、最下層としての第１層に設けられたジグザグ形状配線１４１，１４２、及び、最下層の一つ上位の層としての第２層に設けられたジグザグ形状配線１４３，１４４を含む構成である。ジグザグ形状配線１４１，１４２とジグザグ形状配線１４３，１４４とは、ビア１４５，１４６（図９の点線内の各四角部分）を介して接続されている。ジグザグ形状配線１４１，１４２とジグザグ形状配線１４３，１４４とは、全長にわたって立体的に重なっている。
ビア１４７は、ジグザグ形状配線１４２、１４４とコイル１０１ａとを接続する。ビア１４８は、ジグザグ形状配線１４１，１４３とグランド１０９とを接続する。ジグザグ形状配線１４１はジグザグ形状配線１４２より長く、ジグザグ形状配線１４３はジグザグ形状配線１４４より長い。
図９の点線部分では、複数のビア１４５，１４６が、ジグザグ形状配線１４１，１４２とジグザグ形状配線１４３，１４４とを立体的に重ならせて接続している。図２（ａ）に示すシャントキャパシタ１０４のレイアウトとの違いは、配線層の積層方向において、ジグザグ形状配線１４１，１４２と、ジグザグ形状配線１４３，１４４とが立体的に重なり、且つ、両形状配線間がビア１４５，１４６にて接続されていることである。これにより、図９に示すシャントキャパシタ１０４は、隣接するビア間の容量を更に用いることができ、高密度の容量を形成できる。
以上により、本実施形態のシャントキャパシタ１０４は、図２（ａ）に示すシャントキャパシタ１０４と同様にシャントキャパシタからの引き出し配線が不要となり、振幅誤差及び位相誤差を低減でき、図２（ａ）に示すシャントキャパシタ１０４に比べて高い容量を有する。
（第１の実施形態の変形例３）
図１０は、第１の実施形態の変形例３のシャントキャパシタ１０４のレイアウト図である。図１０では、シャントキャパシタ１０４を分かり易く示すために、一部透視図が用いられている。
図１０に示すシャントキャパシタ１０４は、最下層としての第１層に設けられたジグザグ形状配線１５１，１５２、及び、最下層の一つ上位の層としての第２層に設けられたジグザグ形状配線１５３，１５４を含む構成である。ジグザグ形状配線１５２，１５３とコイル１０１ａとは、ビア１５５ａ，１５５ｂを介して接続されている。ジグザグ形状配線１５１，１５４とグランド１０９とは、ビア１５６ａ，１５６ｂを介して接続されている。
ジグザグ形状配線１５１とジグザグ形状配線１５３とは、図１０のジグザグ形状配線１５１が表示されている以外の部分において、立体的に重なっている。つまり、ジグザグ形状配線１５３は、グランド１０９に接続しない程度に、ジグザグ形状配線１５１と立体的に重なっており、ジグザグ形状配線１５１は、コイル１０１ａに接続しない程度に、ジグザグ形状配線１５３と立体的に重なっている。
また、ジグザグ形状配線１５２とジグザグ形状配線１５４とは、図１０のジグザグ形状配線１５２が表示されている以外の部分において、立体的に重なっている。つまり、ジグザグ形状配線１５２は、グランド１０９に接続しない程度に、ジグザグ形状配線１５４と立体的に重なっており、ジグザグ形状配線１５４は、コイル１０１ａに接続しない程度に、ジグザグ形状配線１５２と立体的に重なっている。
なお、ジグザグ形状配線１５１はジグザグ形状配線１５２より長く、ジグザグ形状配線１５３はジグザグ形状配線１５４より長い。
これにより、図１０に示すシャントキャパシタ１０４は、第１層と第２層との間に設けられた容量を用いることができる。図２（ａ）に示すシャントキャパシタ１０４のレイアウトとの違いは、配線層の積層方向において、ジグザグ形状配線１５１，１５２とジグザグ形状配線１５３，１５４とが立体的に重なっていることである。これにより、図１０に示すシャントキャパシタ１０４は、上下に重複するジグザグ形状配線１５１，１５２とジグザグ形状配線１５３，１５４とによって大きな容量を得ることができ、容量を得るための面積的も低減できる。
また、図１０に示すシャントキャパシタ１０４は、図９に示すシャントキャパシタ１０４と異なり、第１層と第２層の各ジグザグ形状配線を接続するためのビアを不要とできる。
以上により、本実施形態のシャントキャパシタ１０４は、簡単な構成によって、図２（ａ）に示すシャントキャパシタ１０４と同様にシャントキャパシタからの引き出し配線が不要となり、振幅誤差及び位相誤差を低減でき、図２（ａ）に示すシャントキャパシタ１０４に比べて高い容量を有する。
（第１の実施形態の変形例４）
図１１（ａ）は、第１の実施形態のシャントキャパシタ１０４の変形例４のレイアウト図である。図１１（ｂ）は、最下層としての第１層に設けられたフローティング配線及びビアの位置関係を示す図である。図１１（ｃ）は、最下層の一つ上位の層としての第２層に設けられたフローティング配線及びビアの位置関係を示す図である。
図１１（ａ）に示すシャントキャパシタ１０４は、最下層としての第１層に設けられたジグザグ形状配線１２１，１２２、最下層の一つ上位の層としての第２層に設けられたジグザグ形状配線１２３，１２４、第１層に設けられたフローティング配線１６７ａ，１６７ｃ，１６７ｅ，１６７ｇ、及び、第２層に設けられたフローティング配線１６７ｂ，１６７ｄ，１６７ｆを含む構成である。
図１１（ｂ）に示すフローティング配線１６７ａ、１６７ｃ、１６７ｅ，１６７ｇは、
ジグザグ形状配線１２１、１２２と同じ層にあり、図１１（ｃ）に示すフローティング配線１６７ｂ、１６７ｄ、１６７ｆは、ジグザグ形状配線１２３、１２４と同じ層にある。
なお、多層基板は、４層で構成されているが、フローティング配線とジグザグ形状配線とが配置されているのは２層である。
図１１（ａ）に示すシャントキャパシタ１０４の具体的な構成を、図１１（ｂ）及び（ｃ）を参照して説明する。
図１１（ｂ）に示すフローティング配線１６７ａ，１６７ｃ，１６７ｅは、配置領域ＡＲ内において、第１層のジグザグ形状配線１２１の外周であって、配線層の積層方向において第２層のジグザグ形状配線１２３の９０度の角度の折れ曲がり部分に対応する位置に設けられる。図１１（ｂ）に示すフローティング配線１６７ｇは、配置領域ＡＲ内において、第１層のジグザグ形状配線１２２の外周であって、配線層の積層方向において第２層のジグザグ形状配線１２４の９０度の角度の折れ曲がり部分に対応する位置に設けられる。
同様に、図１１（ｃ）に示すフローティング配線１６７ｂ，１６７ｄ，１６７ｆは、配置領域ＡＲ内において、第２層のジグザグ形状配線１２３の外周であって、配線層の積層方向において第１層のジグザグ形状配線１２１の９０度の角度の折れ曲がり部分に対応する位置に設けられる。
ビア１６９ａ，１６９ｃ，１６９ｅは、フローティング配線１６７ａ，１６７ｃ，１６７ｅと、配線層の積層方向においてフローティング配線１６７ａ，１６７ｃ，１６７ｅの各位置に対応する第２層に設けられたジグザグ形状配線１２３の折れ曲がり部分とを接続する。ビア１６９ｇは、フローティング配線１６７ｇと、配線層の積層方向においてフローティング配線１６７ｇの位置に対応する第２層に設けられたジグザグ形状配線１２４の折れ曲がり部分とを接続する。
同様に、ビア１６９ｂ，１６９ｄ，１６９ｆは、フローティング配線１６７ｂ，１６７ｄ，１６７ｆと、配線層の積層方向においてフローティング配線１６７ｂ，１６７ｄ，１６７ｆの各位置に対応する第１層に設けられたジグザグ形状配線１２３の折れ曲がり部分とを接続する。
図１１（ａ）に示すシャントキャパシタ１０４は、図２に示すシャントキャパシタ１０４のレイアウトの構成に、フローティング配線と、各配線層に設けられたフローティング配線と配線層とを接続するビアとを更に含む構成である。図１１（ａ）に示すシャントキャパシタ１０４は、フローティング配線及びビアを用いることにより、図２（ａ）に示すシャントキャパシタ１０４に比べて、単位面積当たりの容量を更に増加できる。
（第２の実施形態）
図１２は、第２の直交ハイブリッドカプラ２００のレイアウト例を示す図である。直交ハイブリッドカプラ２００は、キャパシティブカップリング（capacitive coupling）型のカプラである。
図１２に示す直交ハイブリッドカプラ２００は、誘導デバイスとしてのインダクタ２０１，２０２、カップリングキャパシタ２０３，２０４、シャントキャパシタ２０５，２０６，２０７，２０８、終端抵抗２０９及びグランド２１０，２１１を含む構成である。伝送線路２１２，２１３，２１４と、グランド２１０，２１１とは、マイクロストリップ伝送線路として機能する。
図１２に示すシャントキャパシタ２０５〜２０８に、第１の実施形態及び各変形例にて説明したシャントキャパシタ１０４〜１０７、具体的には、長さの異なるジグザグ形状配線を備えたレイアウト（図２、図７〜図１１のうちいずれか参照）を用いることにより、寄生インダクタ及び寄生抵抗を低減でき、振幅誤差及び位相誤差を低減できる。
（第３の実施形態）
図１３は、上述した各実施形態の直交ハイブリッドカプラを用いたドハティ増幅器７００のブロック図である。ドハティ増幅器７００は、上述した各実施形態のうちいずれかの直交ハイブリッドカプラ７０１、メイン増幅器７０２、１／４波長伝送線路７０３、及びピーク増幅器７０４を含む構成である。
ドハティ増幅器７００に入力される入力ＲＦ信号は、直交ハイブリッドカプラ７０１において、２つの出力信号に分岐される。一方の出力信号はメイン増幅器７０２に入力され、他方の出力信号はピーク増幅器７０４に入力される。メイン増幅器７０２に入力される信号の位相は、入力ＲＦ信号に対して９０度進んでいる。ピーク増幅器７０４に入力される信号の位相は、入力ＲＦ信号と同じ位相である。
メイン増幅器７０２において増幅された信号は、位相が１／４波長伝送線路７０３において９０度遅延されて出力され、ピーク増幅器７０４において増幅された信号と合成されて、最終的な出力信号となる。
ドハティ増幅器７００では、直交ハイブリッドカプラにおいて２つの出力信号間に位相誤差が生じると、最終的な出力信号において合成時の損失が生じる。上述した各実施形態の直交ハイブリッドカプラ７０１を用いることにより、ドハティ増幅器７００は、出力損失を低減でき、増幅性能を向上できる。
（第４の実施形態）
図１４は、上述した各実施形態のうちいずれかの直交ハイブリッドカプラ６０７，６０８を用いた無線通信装置６００のブロック図である。図１４に示す無線通信装置６００は、送信用のアンテナ６０１が接続された送信ＲＦ増幅器６０３、直交変調器６０５、上述した各実施形態の直交ハイブリッドカプラ６０７，６０８、スイッチ６０９、発振器６１０、ＰＬＬ（Phase Locked Loop）６１１、アナログベースバンド回路６１２，６１３、デジタルベースバンド回路６１４、直交復調器６０６、及び受信用のアンテナ６０２が接続された受信ＲＦ増幅器６０４を含む構成である。スイッチ６０９、発振器６１０及びＰＬＬ（Phase Locked Loop）６１１はローカル信号を生成するローカル信号発生部を構成する。
図１４に示す無線通信装置６００の動作について説明する。発振器６１０及びＰＬＬ６１１により発生したローカル信号は、スイッチ６０９を介して、送信回路側若しくは受信回路側に出力される。無線通信装置６００の送信回路は、送信用のアンテナ６０１が接続された送信ＲＦ増幅器６０３、直交変調器６０５、直交ハイブリッドカプラ６０７及びアナログベースバンド回路６１２を含む構成である。
送信回路側に出力される場合、ローカル信号は直交ハイブリッドカプラ６０７によって同振幅であって９０度位相の異なる２つの信号に分岐され、直交変調器６０５に入力される。即ち、直交ハイブリッドカプラ６０７は、ローカル信号を基に、同振幅であって９０度の位相差を有する２つの出力信号を生成して直交変調器６０５に出力する。直交変調器６０５は、直交ハイブリッドカプラ６０７からの２つの出力信号を基に、送信信号を直交変調して送信ＲＦ部６０３に出力する。
受信回路側に出力される場合、ローカル信号は直交ハイブリッドカプラ６０８によって同振幅であって９０度位相の異なる２つの信号に分岐され、直交復調器６０６に入力される。無線通信装置６００の受信回路は、受信用のアンテナ６０２が接続された受信ＲＦ増幅器６０４、直交復調器６０６、直交ハイブリッドカプラ６０８及びアナログベースバンド回路６１３を含む構成である。直交ハイブリッドカプラ６０８は、ローカル信号を基に、同振幅であって９０度の位相差を有する２つの出力信号を生成して直交復調器６０６に出力する。直交復調器６０６は、直交ハイブリッドカプラ６０８からの２つの出力信号を基に、受信信号を直交復調してアナログベースバンド回路６１３に出力する。
デジタルベースバンド回路６１４にて生成された送信ベースバンド信号はアナログベースバンド回路６１２によってデジタル−アナログ変換、増幅及びフィルタリングされる。アナログベースバンド回路６１２からの出力信号は、直交変調器６０５において送信用のＲＦ信号に変換され、ＲＦ増幅器６０３において増幅された後、アンテナ６０１から放射される。
アンテナ６０２にて受信された受信ＲＦ信号は、ＲＦ増幅器６０４において増幅された後、直交復調器６０６に入力され、直交復調器６０６においてベースバンド信号に変換される。ベースバンド信号はアナログベースバンド回路６１３にてアナログ−デジタル変換、増幅及びフィルタリングされ、デジタルベースバンド回路６１４においてデジタル復調される。
図１４に示す無線通信装置６００に上述した各実施形態の直交ハイブリッドカプラを用いることにより、直交変調器６０５の変調精度及び直交復調器６０６の復調精度を改善できる。これにより、無線通信装置６００は、送信信号の信号品質を向上でき、受信感度を向上できる。
（第４の実施形態の変形例）
図１５は、上述した各実施形態の直交ハイブリッドカプラを用いた無線通信装置８００の変形例のブロック図である。図１４に示す無線通信装置６００との違いは、直交ハイブリッドカプラ６０７の代わりに、直交ハイブリッドカプラ８０７が送信ＲＦ増幅器６０３と直交変調器８０５の間に挿入され、直交ハイブリッドカプラ６０８の代わりに、直交ハイブリッドカプラ８０８が受信ＲＦ増幅器６０４と直交復調器８０６の間に挿入されている点である。
図１５に示す無線通信装置８００の説明では、図１４に示す無線通信装置６００と異なる内容について説明し、同一の内容については説明を省略する。
図１５に示す無線通信装置８００は、送信用のアンテナ６０１が接続された送信ＲＦ増幅器６０３、直交変調器８０５、上述した各実施形態の直交ハイブリッドカプラ８０７，８０８、スイッチ６０９、発振器６１０、ＰＬＬ（Phase Locked Loop）６１１、アナログベースバンド回路６１２，６１３、デジタルベースバンド回路６１４、直交復調器８０６、及び受信用のアンテナ６０２が接続された受信ＲＦ増幅器６０４を含む構成である。スイッチ６０９、発振器６１０及びＰＬＬ（Phase Locked Loop）６１１はローカル信号を生成するローカル信号発生部を構成する。
図１５に示す無線通信装置８００は、直交変調器８０５、直交復調器８０６がサブハーモニックミキサ、即ち、ローカル信号入力の周波数がＲＦ周波数の整数分の１であるミキサである場合に有効である。
無線通信装置８００の送信回路は、送信用のアンテナ６０１が接続された送信ＲＦ増幅器６０３、直交ハイブリッドカプラ８０７、直交変調器８０５及びアナログベースバンド回路６１２を含む構成である。
直交変調器８０５は、ローカル信号発生部によって生成されたローカル信号を基に、９０度の位相差を有する２つの入力信号（送信信号）を直交変調して直交ハイブリッドカプラ８０７に出力する。
直交ハイブリッドカプラ８０７は、直交変調器８０５から出力された２つの９０度の位相差を有する入力信号を入力し、２つの入力信号のうち一方の位相を９０度進める又は遅延させて２つの入力信号の位相差を０度に調整する。直交ハイブリッドカプラ８０７は、位相の調整後に、２つの入力信号を合成することによって、１つの出力信号を送信ＲＦ増幅器６０３に出力する。送信ＲＦ増幅器６０３は、直交ハイブリッドカプラ８０７からの出力信号を増幅する。
また、無線通信装置８００の受信回路は、受信用のアンテナ６０２が接続された受信ＲＦ増幅器６０４、直交ハイブリッドカプラ８０８、直交復調器８０６及びアナログベースバンド回路６１３を含む構成である。直交ハイブリッドカプラ８０８は、入力された受信信号を、同振幅であって９０度の位相差を有する２つの受信信号を生成して直交復調器８０６に出力する。直交復調器８０６は、直交ハイブリッドカプラ８０８からの２つの受信出力信号を基に、受信信号を直交復調してアナログベースバンド回路６１３に出力する。
図１５に示す無線通信装置８００に上述した各実施形態の直交ハイブリッドカプラを用いることにより、直交変調器８０５からの２つの出力信号の合成時における出力損失を低減でき、受信ＲＦ増幅器６０４からの出力信号の信号分岐精度を向上できる。
以上、図面を参照しながら各種の実施の形態について説明したが、本発明はかかる例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇内において、各種実施形態の変更例又は修正例、更に各種実施の形態の組み合わせ例に想到し得ることは明らかであり、それらについても当然に本発明の技術敵範囲に属するものと了解される。
なお、上述した各実施形態の直交ハイブリッドカプラの利用範囲は広く、例えば、複素ミキサとしても利用が可能である。また、例えば、上述した各実施形態の直交ハイブリッドカプラは、ＩＱ位相平面において自由に位相差を作成する回路にも利用できる。
また、上述した各実施形態の直交ハイブリッドカプラに用いられる誘導デバイスとしては種々のものがあるが、例えば、オンチップのスパイラルインダクタを用いればＩＣに内蔵できる。また、シャントキャパシタ等もＩＣの製造方法によって製造が可能であり、量産化にも適する。
本発明は、誘導デバイスとグランドとの間に挿入するシャントキャパシタから誘導デバイス又はグランドへの各接続配線の長さを低減し、入力信号に対する出力信号の振幅誤差及び位相誤差を低減する直交ハイブリッドカプラ、増幅器及び無線通信装置として有用である。
１００ 直交ハイブリッドカプラ
１０１ａ、１０１ｂ コイル
１０１ トランス
１０２、１０３、２０３、２０４ カップリングキャパシタ
１０４〜１０７、２０５〜２０８ シャントキャパシタ
１０８、２０９ 終端抵抗
１０９、２１０、２１１ グランド
１１０、１１１、１１２、２１２、２１３、２１４ 伝送線路（マイクロストリップ伝送線路）
１２１〜１２４、１３１〜１３４、１４１〜１４４ ジグザグ形状配線（メタル配線）
１２５ａ〜１２５ｄ、１３５ａ〜１３５ｅ、１４５、１４６、１２６ａ、１２６ｂ、１２７ａ、１２７ｂ、１３６ａ、１３６ｂ、１３７ａ、１３７ｂ、１４７、１４８ ビア
２０１、２０２ インダクタ

Claims (18)

  1. 第１、第２、第３、第４の端子を含む誘導デバイスと、
    前記第１、第２、第３の端子に接続される第１、第２、第３のマイクロストリップ伝送線路と、
    前記第１、第２の端子の間、前記第３、第４の端子の間にそれぞれ配置される第１、第２のカップリングキャパシタと、
    前記第１、第２、第３、第４の端子と前記第１、第２、第３のマイクロストリップ線路のグランドとの間に挿入される第１、第２、第３、第４のシャントキャパシタと、
    前記第４の端子と前記第１、第２、第３のマイクロストリップ伝送線路のグランドとの間に挿入される終端抵抗と、を備え、
    前記第１、第２、第３、第４のシャントキャパシタは、
    Ｎ（Ｎは、２以上の整数）個の配線層として、
    少なくともＫ（Ｋは、１〜Ｎ−１のいずれか）番目の配線層に設けられるＫ層配線と、
    Ｋ＋１番目の配線層に設けられるＫ＋１層配線と、を有し、
    前記Ｋ層配線は、
    前記誘導デバイスに接続される第１のジグザグ形状配線と、
    前記マイクロストリップ伝送線路のグランドに接続され、前記第１のジグザグ形状配線とは長さが異なる第２のジグザグ形状配線と、を含み、
    前記Ｋ＋１層配線は、
    前記誘導デバイスに接続される第３のジグザグ形状配線と、
    前記マイクロストリップ伝送線路のグランドに接続され、前記第３のジグザグ形状配線とは長さが異なる第４のジグザグ形状配線と、を含み、
    前記第１、第２、第３及び第４の各ジグザグ形状配線は、
    第１方向に沿う配線と、前記第１方向に交差する第２方向に沿う配線とが結合し、前記第１方向に沿う配線と前記第２方向に沿う配線とが交互に繰り返されるジグザグ形状のパターンを有する直交ハイブリッドカプラ。
  2. 請求項１に記載の直交ハイブリッドカプラであって、
    前記第１及び第２のジグザグ形状配線は、等間隔を空けて交互に配列され、
    前記第３及び第４のジグザグ形状配線は、等間隔を空けて交互に配列される直交ハイブリッドカプラ。
  3. 請求項１又は２に記載のハイブリッドカプラであって、
    前記第１のジグザグ形状配線と前記第４のジグザグ形状配線との各角部は、前記配線層の積層方向において立体的に交差し、
    前記第２のジグザグ形状配線と前記第３のジグザグ形状配線との各角部は、前記配線層の積層方向において立体的に交差する直交ハイブリッドカプラ。
  4. 請求項３に記載の直交ハイブリッドカプラであって、
    前記第１のジグザグ形状配線の前記第１方向に沿う配線と前記第２方向に沿う配線とは、前記配線層の積層方向において、前記第４のジグザグ形状配線の前記第２方向に沿う配線と前記第１方向に沿う配線とに対して立体的に交差し、
    前記第２のジグザグ形状配線の前記第２方向に沿う配線と前記第１方向に沿う配線とは、前記配線層の積層方向において、前記第３のジグザグ形状配線の前記第１方向に沿う配線と前記第２方向に沿う配線とに対して立体的に交差する直交ハイブリッドカプラ。
  5. 請求項１又は２に記載の直交ハイブリッドカプラにおいて、
    前記第１のジグザグ形状配線と前記第３のジグザグ形状配線との各角部は、前記配線層の積層方向において、立体的に交差し、
    前記第２のジグザグ形状配線と前記第４のジグザグ形状配線との各角部は、前記配線層の積層方向において、立体的に交差する直交ハイブリッドカプラ。
  6. 請求項５に記載の直交ハイブリッドカプラであって、
    前記配線層の積層方向において、前記第１のジグザグ形状配線と前記第３のジグザグ形状配線との立体的に交差する部分を接続する第１のビアと、
    前記配線層の積層方向において、前記第２のジグザグ形状配線と前記第４のジグザグ形状配線との立体的に交差する部分を接続する第２のビアと、を更に備える直交ハイブリッドカプラ。
  7. 請求項１又は２に記載の直交ハイブリッドカプラであって、
    前記第１、前記第４のジグザグ形状配線が、前記配線層の積層方向において、立体的に重なり、
    前記第２、前記第３のジグザグ形状配線が、前記配線層の積層方向において、立体的に重なる直交ハイブリッドカプラ。
  8. 請求項１〜４のうちいずれか一項に記載の直交ハイブリッドカプラであって、
    前記Ｋ＋１層に設けられ、前記第１のジグザグ形状配線の外周であって、前記配線層の積層方向において前記第３のジグザグ形状配線の折れ曲がり部分に対応する位置に設けられた第１のフローティング配線と、
    前記Ｋ層に設けられ、第３のジグザグ形状配線の外周であって、前記配線層の積層方向において前記第１のジグザグ形状配線の折れ曲がり部分対応する位置に設けられた第２のフローティング配線と、
    前記第３のジグザグ形状配線と前記第１のフローティング配線とを接続する第１のビアと、
    前記第１のジグザグ形状配線と前記第２のフローティング配線とを接続する第２のビアと、を更に備える直交ハイブリッドカプラ。
  9. 請求項１〜８のうちいずれか一項に記載の直交ハイブリッドカプラであって、
    前記第１方向と前記第２方向との交差の角度は９０度である直交ハイブリッドカプラ。
  10. 請求項１〜９のうちいずれか一項に記載の直交ハイブリッドカプラであって、
    前記誘導デバイスは対称形状に構成されている直交ハイブリッドカプラ。
  11. 請求項１〜９のうちいずれか一項に記載の直交ハイブリッドカプラであって、
    前記誘導デバイスは複数の配線層を平行にスパイラル形状に構成されている直交ハイブリッドカプラ。
  12. 請求項１〜１１のうちいずれか一項に記載の直交ハイブリッドカプラであって、
    前記第１、第２のカップリングキャパシタは長さの等しい複数の櫛形状配線を用いて構成されている直交ハイブリッドカプラ。
  13. 請求項１〜１１のうちいずれか一項に記載の直交ハイブリッドカプラであって、
    前記第１、第２のカップリングキャパシタは長さの等しい複数のジグザグ形状配線で構成されている直交ハイブリッドカプラ。
  14. 請求項１〜１３のうちいずれか一項に記載の直交ハイブリッドカプラであって、
    前記第１のマイクロストリップ伝送線路に信号が入力され、前記第２、第３のマイクロストリップ伝送線路から同振幅であって９０度位相の異なる信号が出力される直交ハイブリッドカプラ。
  15. 請求項１〜１３のうちいずれか一項に記載の直交ハイブリッドカプラであって、
    前記第２、第３のマイクロストリップ伝送線路に同振幅であって９０度位相の異なる信号が入力され、前記第１のマイクロストリップ伝送線路から信号が出力される直交ハイブリッドカプラ。
  16. 請求項１４に記載の直交ハイブリッドカプラと、
    前記直交ハイブリッドカプラからの一方の出力信号を増幅するメイン増幅器と、
    前記直交ハイブリッドカプラからの他方の出力信号を増幅するピーク増幅器と、
    前記メイン増幅器からの出力信号の位相を９０度遅延させる１／４波長線路と、を備える増幅器。
  17. ローカル信号を生成するローカル信号発生部と、
    前記生成されたローカル信号を基に、同振幅であって９０度の位相差を有する２つの信号を出力する請求項１４に記載の第１、第２の直交ハイブリッドカプラと、
    前記第１の直交ハイブリッドカプラからの２つの出力信号を基に、送信信号を直交変調する直交変調器と、
    前記第２の直交ハイブリッドカプラからの２つの出力信号を基に、受信信号を直交復調する直交復調器と、を備える無線通信装置。
  18. ローカル信号を生成するローカル信号発生部と、
    前記生成されたローカル信号を基に、９０度の位相差を有する２つの入力信号を直交変調する直交復調器と、
    前記直交変調された９０度の位相差を有する２つの入力信号のうち、一方の入力信号の位相を９０度進め又は遅延させる請求項１５に記載の直交ハイブリッドカプラと、
    前記直交ハイブリッドカプラからの出力信号を増幅する送信ＲＦ増幅器と、を備える無線通信装置。
JP2012000793A 2012-01-05 2012-01-05 直交ハイブリッドカプラ、増幅器及び無線通信装置 Expired - Fee Related JP5793089B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2012000793A JP5793089B2 (ja) 2012-01-05 2012-01-05 直交ハイブリッドカプラ、増幅器及び無線通信装置
CN201280031826.3A CN103650342B (zh) 2012-01-05 2012-11-16 正交混合耦合器、放大器及无线通信装置
PCT/JP2012/007386 WO2013102964A1 (ja) 2012-01-05 2012-11-16 直交ハイブリッドカプラ、増幅器及び無線通信装置
US14/130,875 US9136580B2 (en) 2012-01-05 2012-11-16 Quadrature hybrid coupler, amplifier, and wireless communication device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012000793A JP5793089B2 (ja) 2012-01-05 2012-01-05 直交ハイブリッドカプラ、増幅器及び無線通信装置

Publications (2)

Publication Number Publication Date
JP2013141162A true JP2013141162A (ja) 2013-07-18
JP5793089B2 JP5793089B2 (ja) 2015-10-14

Family

ID=48745041

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012000793A Expired - Fee Related JP5793089B2 (ja) 2012-01-05 2012-01-05 直交ハイブリッドカプラ、増幅器及び無線通信装置

Country Status (4)

Country Link
US (1) US9136580B2 (ja)
JP (1) JP5793089B2 (ja)
CN (1) CN103650342B (ja)
WO (1) WO2013102964A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017175146A (ja) * 2017-05-02 2017-09-28 ルネサスエレクトロニクス株式会社 半導体装置
JP2020068463A (ja) * 2018-10-24 2020-04-30 ルネサスエレクトロニクス株式会社 移相器

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015123668A1 (en) 2014-02-14 2015-08-20 University Of Southern California Hybrid-based cancellation in presence of antenna mismatch
EP3143693A4 (en) * 2014-05-12 2017-12-27 Telefonaktiebolaget LM Ericsson (publ) Quadrature hybrid with multi-layer structure
KR102527018B1 (ko) 2015-10-12 2023-04-27 압툼 인크. 하이브리드 커플러 기반 무선 주파수 멀티플렉서
US10469034B2 (en) * 2015-11-09 2019-11-05 Telefonaktiebolaget Lm Ericsson (Publ) Amplifier circuit for compensating an output signal from a circuit
US9960473B2 (en) 2015-11-26 2018-05-01 International Business Machines Corporation Integrated differential phase shifter based on coupled wire coupler using a diagonal configuration
CN106098677B (zh) * 2016-07-20 2018-05-01 北京翰飞电子科技有限公司 单芯片正交混合耦合器管芯和平衡式功率放大器模块
KR102419926B1 (ko) * 2016-09-21 2022-07-11 코르보 유에스, 인크. 하이브리드 기반 무선 주파수 듀플렉서 및 멀티플렉서의 향상된 아이솔레이션
US10886612B2 (en) 2018-09-17 2021-01-05 Qualcomm Incorporated Bi-directional active phase shifting
JP7221115B2 (ja) * 2019-04-03 2023-02-13 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
US11316489B2 (en) 2019-08-30 2022-04-26 Qualcomm Incorporated Bidirectional variable gain amplification
US10784636B1 (en) * 2019-10-14 2020-09-22 Qualcomm Incorporated Asymmetrical quadrature hybrid coupler

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08279705A (ja) * 1995-04-07 1996-10-22 Nippon Telegr & Teleph Corp <Ntt> 非可逆回路とこれを用いた送受信回路
JP2005516452A (ja) * 2002-01-22 2005-06-02 メイコム インコーポレイテッド 改良された直交ハイブリッド及びそれを使用したチップ規模パッケージ内の改良されたベクトル変調器
JP2008112974A (ja) * 2006-10-05 2008-05-15 Matsushita Electric Ind Co Ltd 半導体容量素子
JP2009027410A (ja) * 2007-07-19 2009-02-05 Panasonic Corp 無線通信装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05152814A (ja) * 1991-11-27 1993-06-18 Murata Mfg Co Ltd チツプ型方向性結合器
JPH06284043A (ja) 1993-03-29 1994-10-07 Soshin Denki Kk 集中定数型方向性結合器
US5978206A (en) 1997-09-30 1999-11-02 Hewlett-Packard Company Stacked-fringe integrated circuit capacitors
US6822312B2 (en) 2000-04-07 2004-11-23 Koninklijke Philips Electronics N.V. Interdigitated multilayer capacitor structure for deep sub-micron CMOS
US8693959B1 (en) 2000-07-21 2014-04-08 Intel Corporation System and apparatus for a direct conversion receiver and transmitter
US6573801B1 (en) * 2000-11-15 2003-06-03 Intel Corporation Electromagnetic coupler
JP3900013B2 (ja) * 2001-07-30 2007-04-04 株式会社村田製作所 弾性表面波分波器、通信装置
JP2004095754A (ja) 2002-08-30 2004-03-25 Renesas Technology Corp キャパシタ
FR2901929B1 (fr) 2006-05-31 2008-08-15 St Microelectronics Sa Dephaseur integre de signaux differentiels en signaux en quadrature
US20080083967A1 (en) 2006-10-05 2008-04-10 Toshifumi Nakatani Capacitor integrated in semiconductor device
JP2009239882A (ja) * 2008-03-04 2009-10-15 Japan Radio Co Ltd 高周波電力増幅器
JP2010021719A (ja) 2008-07-09 2010-01-28 Toshiba Corp ドハティ増幅器
KR101138479B1 (ko) * 2010-10-14 2012-04-25 삼성전기주식회사 적층형 칩 필터용 커플링 구조, 적층형 칩 필터 및 이를 포함하는 전자 디바이스
KR101768676B1 (ko) * 2010-10-22 2017-08-16 삼성전자주식회사 실리콘 위상 쉬프터, 이를 포함하는 전광 변조기 및 광집적 회로

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08279705A (ja) * 1995-04-07 1996-10-22 Nippon Telegr & Teleph Corp <Ntt> 非可逆回路とこれを用いた送受信回路
JP2005516452A (ja) * 2002-01-22 2005-06-02 メイコム インコーポレイテッド 改良された直交ハイブリッド及びそれを使用したチップ規模パッケージ内の改良されたベクトル変調器
JP2008112974A (ja) * 2006-10-05 2008-05-15 Matsushita Electric Ind Co Ltd 半導体容量素子
JP2009027410A (ja) * 2007-07-19 2009-02-05 Panasonic Corp 無線通信装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JPN6015015802; Ｍ．Ｅｌｍａｌａ，　Ｊ．Ｐａｒａｍｅｓｈ，　Ｋ．Ｓｏｕｍｙａｎａｔｈ: '"Ａ　９０-ｎｍ　ＣＭＯＳ　Ｄｏｈｅｒｔｙ　Ｐｏｗｅｒ　Ａｍｐｌｉｆｉｅｒ　Ｗｉｔｈ　Ｍｉｎｉｍｕｍ　ＡＭ-ＰＭ　Ｄｉｓｔｏｒｔｉｏｎ"' ＩＥＥＥ　Ｊｏｕｒｎａｌ　ｏｆ　Ｓｏｌｉｄ-Ｓｔａｔｅ　Ｃｉｒｃｕｉｔｓ ＶＯＬ．４１，ＮＯ．６, 200606, Ｐａｇｅ　１３２３-１３３２, ＩＥＥＥ *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017175146A (ja) * 2017-05-02 2017-09-28 ルネサスエレクトロニクス株式会社 半導体装置
JP2020068463A (ja) * 2018-10-24 2020-04-30 ルネサスエレクトロニクス株式会社 移相器
JP7294790B2 (ja) 2018-10-24 2023-06-20 ルネサスエレクトロニクス株式会社 移相器

Also Published As

Publication number Publication date
WO2013102964A1 (ja) 2013-07-11
CN103650342A (zh) 2014-03-19
JP5793089B2 (ja) 2015-10-14
US20140154981A1 (en) 2014-06-05
US9136580B2 (en) 2015-09-15
CN103650342B (zh) 2016-11-16

Similar Documents

Publication Publication Date Title
JP5793089B2 (ja) 直交ハイブリッドカプラ、増幅器及び無線通信装置
US10008758B2 (en) Integrated directional coupler within an RF matching network
US7714679B2 (en) Spiral coupler
US8547188B2 (en) Filter with integrated loading capacitors
JP5051063B2 (ja) 薄膜バラン
US8816796B2 (en) Multilayer filter
US20100033265A1 (en) Miniature quadrature hybrid
US8823468B2 (en) Multilayer filter
JP5051062B2 (ja) 薄膜バラン
JP2009260288A (ja) 薄膜バラン
US10122328B2 (en) Broadside-coupled transformer
JP2016225399A (ja) 積層型電子部品
US8531261B2 (en) Transformer and method for using same
JP5578440B2 (ja) 差動伝送線路
JP5326931B2 (ja) 薄膜バラン
CN114024119B (zh) 一种全差分叠层变压器结构耦合器
US12009790B2 (en) Transmission line transformer and amplifying circuit
US11271530B2 (en) Transmission line transformer and amplifying circuit
US20220352914A1 (en) Impedance converting circuit and amplifier module
US20230299725A1 (en) Transmission line transformer and amplifying circuit
US11522503B2 (en) Transmission line transformer and amplifying circuit
CN116614089B (zh) 一种低相噪多核压控振荡器版图结构及振荡器结构
KR101139568B1 (ko) 적층형 나선 인덕터
JP2024042638A (ja) フィルタ装置およびそれを備えた高周波フロントエンド回路
Wang et al. Non‐Periodic Synthesized Transmission Lines for Circuit Miniaturization

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131225

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140623

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20150116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150421

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150617

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150714

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150807

R151 Written notification of patent or utility model registration

Ref document number: 5793089

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees