CN103534668B - 分层体、制造方法及其用途 - Google Patents

分层体、制造方法及其用途 Download PDF

Info

Publication number
CN103534668B
CN103534668B CN201280021936.1A CN201280021936A CN103534668B CN 103534668 B CN103534668 B CN 103534668B CN 201280021936 A CN201280021936 A CN 201280021936A CN 103534668 B CN103534668 B CN 103534668B
Authority
CN
China
Prior art keywords
conductor path
conductor
path
body ply
lattice structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201280021936.1A
Other languages
English (en)
Other versions
CN103534668A (zh
Inventor
A·乌尔曼
M·莫尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
PolylC GmbH and Co KG
Original Assignee
PolylC GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by PolylC GmbH and Co KG filed Critical PolylC GmbH and Co KG
Publication of CN103534668A publication Critical patent/CN103534668A/zh
Application granted granted Critical
Publication of CN103534668B publication Critical patent/CN103534668B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B38/00—Ancillary operations in connection with laminating processes
    • B32B38/0012—Mechanical treatment, e.g. roughening, deforming, stretching
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0445—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using two or more layers of sensing electrodes, e.g. using two layers of electrodes separated by a dielectric layer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B5/00—Non-insulated conductors or conductive bodies characterised by their form
    • H01B5/14—Non-insulated conductors or conductive bodies characterised by their form comprising conductive layers or films on insulating-supports
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2309/00—Parameters for the laminating or treatment process; Apparatus details
    • B32B2309/08—Dimensions, e.g. volume
    • B32B2309/10—Dimensions, e.g. volume linear, e.g. length, distance, width
    • B32B2309/105—Thickness
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/20—Displays, e.g. liquid crystal displays, plasma displays
    • B32B2457/208—Touch screens
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04107—Shielding in digitiser, i.e. guard or shielding arrangements, mostly for capacitive touchscreens, e.g. driven shields, driven grounds
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04111—Cross over in capacitive digitiser, i.e. details of structures for connecting electrodes of the sensing pattern where the connections cross each other, e.g. bridge structures comprising an insulating layer, or vias through substrate
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04112—Electrode mesh in capacitive digitiser: electrode for touch sensing is formed of a mesh of very fine, normally metallic, interconnected lines that are almost invisible to see. This provides a quite large but transparent electrode surface, without need for ITO or similar transparent conductive material
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/045—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means using resistive elements, e.g. a single continuous surface or two parallel surfaces put in contact
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Laminated Bodies (AREA)
  • Non-Insulated Conductors (AREA)
  • Position Input By Displaying (AREA)

Abstract

本发明涉及分层体，特别是具有两个电功能层的分层体，以及该分层体例如在具有改善的分辨率的触摸屏中的用途。通过改变交叉区域处的栅格结构，可避免图案叠加引起的莫尔效应。

Description

分层体、制造方法及其用途
技术领域
本发明涉及分层体，特别是具有两片导电功能层的分层体，以及制造方法和该分层体例如在具有改善的分辨率的触摸屏中的用途。
背景技术
从DE10 2009 014 757可知一种电功能层，其中导电的非透明路径被布置在透明支撑的表面，以这样的方式形成图案，即，功能层对于人眼是透明的且是导电的。
仅具有一个电功能层的分层体的劣势在于这里检测仅在一个方向是可能的。因此对已结合两片电功能层的分层体存在需求，例如在层结构中从85°到95°的范围的角度中层叠。
由于栅格和分层体中不想要的、不是特别精确的装配叠加，栅格结构的使用涉及已知的莫尔效应所导致的分层体不同程度的吸收或亮度(参见图3)。存在危险，即，导体路径的栅格结构的透明度(其自身对于人眼是不可见的)，将由于莫尔效应在层结构中完全丢失。足够精确的适于消除莫尔效应的栅格结构的叠加仅能以巨大的成本实现，不够经济，因为甚至叠加的栅格结构之间的最小差异，诸如例如仅10μm的差异，也会导致莫尔效应。
发明内容
本发明的目的因此是提供用于至少为两片层结构的分层体的结构，特别是透明支撑上的导体路径的布置，诸如具有不透明导体路径的透明导电功能层，其可被大量制造而莫尔效应不会损害或损坏分层体的透明度。
用于本发明的目的和主题的解决方案在本说明书、权利要求书和附图中公开。
因此，本发明的主题是分层体、具有至少两片导电且透明的功能层、该导电且透明的功能层具有在至少一个透明支撑上的导电不透明的导体路径，延伸为使第一片的各导体路径或由导体路径构成的栅格结构与第二片的各导体路径或栅格结构形成层结构的交叉区域，其中两片中的至少一片具有由导体路径组成的栅格结构，其在周期性中存在差异，特别是非周期性的，即，栅格结构的周期性的不规则差异，特别是其中两片中的至少一片具有非周期性的由导体路径组成的栅格结构。
栅格结构的周期性是在栅格中出现或返回的彼此平行其基本上等粗或厚的线的距离。
优选地，导体路径图案中的两个或更多个第一导体路径被布置为基本上彼此平行和/或基本上沿着在各导体路径段的纵向方向行进。导体路径被布置为基本上彼此平行是指导体路径在其间具有恒定的间隙，在+/-25％内变化。导体路径基本上沿着各导体路径段的纵向方向行进是指导体路径，其中央纵轴不会偏离导体路径段的中央纵轴超过30°。
但是也可能两个或更多个第一导体路径被布置为基本上彼此平行，但不会在各电极段的纵向方向延伸。
栅格常数指示距离和/或线厚度的特定值。在该情况下，线在透明支撑上由不透明导体路径形成。栅格结构可覆盖整个透明支撑表面，其因而被描述为是平面的，但其也可仅覆盖支撑区域的个别区域，其中由导体路径段构成的更高级的栅格结构随后可选地由支撑上的具有栅格结构的区域，所谓的导体路径段，构造。
栅格结构的非周期性其本身可同样被周期性地以及随机地或准随机地到统计地分布。
根据有益实施例，彼此平行延伸的导体路径线不沿着直线延伸，而是波浪线且特别是正弦波形。
波函数或正弦函数的周期优选地在500μm到3000μm之间，更优选地在1000μm到3000μm之间。波或正弦函数的幅度优选地位于50μm到1000μm之间，更优选地150μm到300μm之间。
本发明涉及其中导体路径、导电区域或导体路径段其本身从栅格结构(所谓的不透明导体路径网络)构造的两个实施例，以及其中由传统的导体路径例如布线组成的栅格结构覆盖透明支撑的整个表面的实施例。导体路径优选地从以上提到的透明导体构造，即，从被布置在透明支撑上的不透明的极薄导体的网络结构构造，该极薄导体例如0.5μm到40μm厚。这些导体路径在DE10 2009014757中公开。
形成层结构的两片的两个导体路径段中的至少一个不是在整个表面上形成，而是处于由导体路径构成的栅格结构的形式，即，结构化形成。
但是，也可能两个或更多个第一导体路径被基本上布置为彼此平行，其中其不会以与端子电极成90°的角度延伸。
不形成栅格结构的不透明的第二导体路径的统计分布仍然可选地被提供在透明支撑的表面上，例如在第一导体路径之间的交叉链路(cross-links)(参见图14到17)。
根据本发明的又一个实施例，导体路径图案具有两个或更多个第二导体路径，其被形成为交叉链路。这些交叉链路优选地使得两个相邻的第一导体路径彼此连接，即，被布置为基本上彼此平行的两个相邻的导体路径彼此连接。每个交叉链路优选地仅连接两个导体路径。交叉链路以规则或不规则的间隔连接两个相邻的第一导体路径。交叉链路优选地以垂直于两个相邻的第一导体路径所遵循的方向延伸。
导体路径图案中的这种导体路径布置在一方面产生上述的益处，减少生产过程中的浪费并提供特别强健和经济的分层体。而且，其也产生益处-特别是具有不规则的交叉链路布置以及仅连接两个相邻的导体路径的交叉链路布置的使用，特别是实现各个导体路径段的区域中一致的导电性。
至少在一区域中的交叉链路在导体路径图案中被不规则地分配，由此产生由可选地导体路径的均匀平行布置实施并由此产生区域中的交叉链路的均匀布置的周期性的差异。
在该情况下，由若干层构成的体，即叠层，在一个支撑上或位于若干支撑之间，被描述为分层体，其可例如被布置为位于显示器前面的触摸屏。在分层体中，例如导电且透明的功能层与绝缘功能层交替。分体层的基底是由例如透明支撑形成的，在透明支撑的一面或两面提供有导体路径。
在该情况下，例如功能层，如从DE10 2009 014 757所知，被描述为导电且透明的功能层。该功能层可具有可变的表面部分，覆盖有不透明的导体路径。例如，功能层的表面的20％、优选地是10％且特别优选地是7％覆盖有不透明的导体路径。
这里，导体路径段，即，导体路径图案的各第一导体路径的导体路径之间的间隙是从10μm到5mm、优选地是300μm到1mm的范围选择的。
导体路径段优选地具有500μm到15mm之间的宽度。
在导电功能层的栅格结构的周期性差异的区域中，具有不透明的导体路径的功能层的覆盖多于、少于或等于该区域外的覆盖密度。
导体路径的宽度可以相同的方式变化。例如，不透明的导体路径的宽度是小于40μm，优选地小于30μm，且特别优选的是小于20μm。
栅格结构中导体路径之间的距离可根据实施例而变化，由此例如在功能层中实现导体路径间至少100μm、优选地至少300μm的距离。
透明支撑上的不透明导体的厚度优选地小于250nm，特别是小于200nm，且非常优选地小于100nm。
不透明的导体路径例如由金属或合金构成。具有良好导电性且可例如通过印刷被处理的金属，诸如铜、银、铝和/或铬可在此被使用。
透明支撑例如由透明塑料，诸如聚乙烯、聚碳酸酯和/或聚酰胺及其任意混合物构造。
塑料膜，诸如具有层厚在18μm和450μm之间的PET膜也可被用作透明支撑。
根据有益实施例，位于分层体内的至少一个支撑上的两个导电功能层之间的垂直距离是例如小于30μm，优选地小于25μm，且特别优选地小于10μm。
导体路径图案的导体路径段优选地彼此平行地电连接。
在分层体的基底内或作为分层体的基底的这样的功能层的布置可被理解为是具有在透明支撑上的不透明导体路径的导电和透明的功能层的片，该透明支撑通常被形成为透明膜。
根据本发明的一个实施例，栅格结构的周期性的差异被限制在被布置在彼此顶上的两片的交叉区域以及交叉区域的边缘区域中。
根据一个有益实施例，周期性的差异是以这样的方式实现的，即，单个导体路径被实现为中断或锥形化(即，更薄)或点化(dotted)，即，在交叉区域中断或不连续，但相反，位于第二级或层上的具有栅格结构的周期性的对应导体路径完成了栅格结构以从导体路径的数量和强度来具有完全的周期性。
交叉区域也可通过穿通接触(through-contacts)被连接。
穿通接触例如仅是分隔分层体中的两片导电功能层的绝缘层中的结构或孔。
示出了在每种情况下如果栅格在不同层级被完成以仅形成整体，导致莫尔效应的精确匹配的重叠的小容差(small tolerance)变得不重要。用于这种的匹配精确度可用商业生产方法实现，因此是经济的。
根据特定实施例，栅格结构的非周期性不是突然的，但存在边缘区域，其中在形成非周期性的导体路径布置和/或导体路径形状之间存在平滑转变。
根据有益实施例，涉及的一个功能层的栅格结构例如被如下实现：在交叉区域，栅格结构的周期性被减半(half)，在交叉区域外的区域完整的栅格结构被实现，且交叉区域的边缘区域形成转变区域，其中一半的导体路径结束(参见图8到12)。随后由于其中栅格结构被减半的区域不是在片的表面上均匀即周期性分布的，产生非周期性。
交叉点的区域中的第一和/或第二片的导体路径段优选地具有多于4个、特别是多于6个的导体路径，优选地位于4个和16个导体路径之间。
在本发明的进一步实施例中，在分层体的活动区域中，相对于第一和/或第二片和/或具有导体路径，特别地栅格结构的导体路径，的导体路径段，的5mm x5mm、特别是3x3mm、更特别是1x1mm、还特别是0.5x0.5mm、还特别是0.3x0.3mm的表面面积，平均面积覆盖是恒定的。
根据本发明的又一个有益实施例，在分层体的活动区域中，第一和第二片的导体路径到被布置为平行于第一和第二片的基板上的投影的平均面积覆盖相对于5mm x5mm、特别是3x3mm、更特别是1x1mm、还特别是0.5x0.5mm、还特别是0.3x0.3mm的表面面积是恒定的。
根据本发明的又一个有益实施例，当由第一片的导体路径组成的栅格结构以及由第二片的导体路径组成的栅格结构被移位不超过5mm，特别是不超过3mm、且特别是不超过1mm的长度和/或旋转不超过10度、特别是不超过5°、以及特别是不超过3°的角度时，第一和第二片的导体路径的投影到被布置为平行于第一和第二片的基板上的投影的平均面积覆盖是恒定的。
根据本发明的一个优选实施例，由导体路径组成的栅格结构在分层体的整个活动区域、在整个导体路径段或在区域中是非周期性的。
根据本发明的又一个优选实施例，被布置为基本上彼此平行的第一导体路径通过多个第二导体路径连接。
根据本发明的一个实施例，被第二导体路径覆盖的表面小于50％、特别地小于30％、特别是小于10％的被第一导体路径和第二导体路径覆盖的表面。
根据本发明的下一个实施例，第二导体路径被随机或准随机布置，特别是以彼此之间随机或准随机的距离布置。特别地可假设第二导体路径被布置为基本上彼此平行。特别地，第二导体路径和第一导体路径可以彼此成80度和100度之间的角度，特别是成85度到95度之间的角度。
根据本发明的又一个实施例，导体路径段的导体路径图案以这样的方式形成，第一导体路径的方位角根据函数、特别是根据周期函数而变化。
根据本发明的又一个实施例，第一导体路径被取向为平行于第一优选方向和/或在每种情况下在一个周期内平均的导体路径的方向平行于第一优选方向。优选方向可平行于导体路径段的长度行进，或与其成85°到95°的范围的角度，以及与导体路径段的长度和/或端子电极成任何其他角度。
改变第一部分中的第一导体路径的方位角的函数的空间频率、幅度和/或相位可相对相邻部分被不同地选择，其中第一部分的空间频率、幅度或相位与相邻部分之间的差异在4％到8％之间，特别是小于10％。
形成栅格结构即，导体路径图案，的第一和/或第二导体路径，可在每种情况下形成或同时以这样的方式被形成，多个第一和第二部分彼此跟随，且导体路径的顺次的第一和第二部分的函数的空间频率、幅度和/或相位被随机或准随机选择。
本发明的一个有益实施例提供了，第一片和第二片具有组成导体路径的栅格结构，特别是由第一片的导体路径组成的栅格结构以及由第二片的导体路径组成的栅格结构都是非周期性的。
根据本发明的一个有益实施例，提供了，由第一片的导体路径组成的栅格结构具有多个被布置为基本平行的第一导体路径以及在每种情况下连接两个或更多个第一导体路径的作为横向导体路径的多个第二导体路径，以及由第二片的导体路径组成的栅格结构具有多个被布置为基本平行的第一导体路径，以及在每种情况下连接第二片的两个或更多个第一导体路径的作为横向导体路径的多个第二导体路径。
而且，提供了，第一片的第一导体路径和/或导体路径段以及第二片的第一导体路径和/或导体路径段至少在一区域中在每种情况下彼此成85°到95°之间的交叉角度，特别地，第一片地第一导体路径和/或导体路径段的优选方向以及第二片第一导体路径和/或导体路径段的优选方向彼此成85°到95°之间的角度。
例如，也提供了，第一和/或第二片的第一导体路径的优选方向和/或第二导体路径的优选方向不是被定向为平行于各导体路径段的端子电极之间的连接线，而是特别地，与连接各导体路径段的端子电极的直线成大约45度的角度。
在分层体的制造期间中，如果被层叠在具有绝缘中间层的基板上的、形成分层体的两片是来自单印刷带，即，例如是从同一条带切割，这是特别有益的。带可例如是印刷有不透明导体路径的透明支撑，如从DE102009014757中可知。对于栅格结构，两个片随后是相同的，且可在一个操作中被制造，例如在分层体中被布置为在彼此顶上、彼此间旋转一角度。层优选地被布置在彼此顶上、彼此间旋转40度到50度之间的角度。
附图说明
结合附图将更详细地描述本发明，附图示出了现有技术与本发明的示例性实施例的比较：
图1到3示出了现有技术，
图1a是“带和条”设计，以及
图1b是形成层结构的交叉点的两个单独片的部分区域的示意性表示的菱形结构；
图2a示出了形成层结构的交叉点的两个单独片的部分区域的示意性表示；
图2b示出了层结构中图2a的部分区域中的想要的“理想的”交叉点；
图2c示出了根据现有技术的层结构中的图2a的部分区域的实际交叉点；
图3示出了根据现有技术的产生的莫尔效应。
图4示出了本发明的实施例，具有形成层结构的交叉点的两个单独片的部分区域的示意性表示；
图5到8和图10到12详细示出了根据图4的本发明的可能实施例的例子；
图9示出了现有技术(图9a)如何与本发明不同的概述；
图9b通过比较示出了根据图8的实施例，
图9c通过比较示出了根据图7的实施例，
图13示出了现有技术(图13a)如何与本发明不同的概述；
图13b通过比较示出了根据图12的实施例；
图13c通过比较示出了根据图11的实施例；
图14示出了本发明的实施例，具有形成层结构的交叉点的两个单独片的部分区域的示意性表示，其中周期差异被统计地分布；
图15a和15b示出了本发明地一个实施例，具有形成层结构的交叉点的两个单独片的部分区域的示意性表示，
图15c示出了从图15a和15b表示的部分区域形成的交叉点；
图16a和b示出了本发明的实施例，具有形成层结构的交叉点的两个单独片的部分区域的示意性表示；
图16c示出了由图16a和16b表示的部分区域形成的交叉点。
图17a和b示出了本发明的一个实施例，具有形成层结构的交叉点的两个单独片的部分区域的示意性表示；
图17c示出了由图17a和17b表示的部分区域形成的交叉点。
具体实施方式
图1示出了实现电容的或电阻的两片触摸屏的两种基本可能的方式。首先，图1a示出了导体路径段的行和列的结构(条和带)的实现，其中例如接收器的传感器被水平布置的更厚和更暗的导体路径段表示，且例如发射器由垂直走向的更薄的段表示。本发明解决了根据例如图2c和图3示出的现有技术由于具有各自的栅格结构的层构造而在交叉区域产生的问题。
图1b示出了所谓的菱形结构，其中例如发射器再次被水平示出的棱形或菱形型结构表示，且更深，在第二更高层，接收器更浅且被布置为使得端子接触旋转90°。这里，产生于交叉区域的导体路径的重叠的问题被本发明解决。
图2示详细示出了要解决的问题。左侧示出了导电的透明功能层的两个静态分离的片，即，导体路径段6和7。在每种情况下，其具有第一导体路径8，其被作为栅格结构布置为菱形图案。第一导体路径8的宽度在这里是优选的是在5μm和25μm之间。第一导体路径8优选地根据常规1-维栅格被布置，且相邻的第一导体路径8基本彼此相距恒定的导体路径距离，优选地位于10μm到5nm的范围内，更优选的是在300μm到1mm之间。
右侧的图2b和示出了层构造中两片布置，以这样的方式以产生交叉区域。在图的右上角，可看到理想的状态2b，但是对于触摸屏其不能被经济地实现，而在右下角是实际状态2c，其可被当前制造技术实现。用于叠加两个栅格结构的装配的配准容差或精度太强地背离(即使在微米范围的分辨率的情况下)，以至于不能保证分层体中的叠加片的充分静态(still-adequate)亮度和透明度。而且，可见在右下角，发生所谓的莫尔效应，其可在叠加栅格结构时观察到，且带来在该点的分层体的透明度的明显降低。
图3最终示出了根据现有技术的分层体的经典莫尔效应，其中在这里效果因叠加片的稍微的角度移位而被进一步增强。从该表示可清楚地看到，这种类型的重叠不能被容忍，而是要妥协由本身是透明的片制造的分层体的透明度。
图4示出了一种以这样的方式设计来自图1b的菱形结构的可能性，在两片实施例中，在层构造中，实际上不仅在导体路径的交叉区域处的重叠会产生问题，移位也会产生问题，如从图4c所见。
图4a是两片菱形结构的非常经典的表示，其本身是相同的，但被布置为针对两片分层体例如触摸屏而旋转90°。图4a到4c示出了现有技术，而图4d和4e是根据本发明的方案。
图4b和4c示出了两种布置，其中片被叠加。对应于图2，可见在右上具有几乎不可能达到的装配精度的理想情况4b是什么样的，且在底部，实际表示4c，其中两片的单个菱形结构在构造分层体期间大部分被移位，且因此以彼此不同的距离被布置。这会导致不合理数量的干涉情况，因为有时候实际上从发射器到接收器没有距离(在每种情况下是在不同的层上)，且有时候的距离太大。
在图4d，假设在一片中，仅垂直走向的导体路径被实现，而在其他片中，所有的菱形结构(不管是发射器或接收器)在单片中被实现，然而却不具有一种菱形结构的必要导电结构，其中“一种”是分别指发射器或接收器菱形结构。如图4e所示，这些仅通过第二片被连接到导体路径。
需要叠加根据本发明实施例的第一和第二片的装配精确度远小于现有技术的精确度，其中两种菱形结构在每种情况下在单片上实现，通过层压叠层以形成分层体而形成触摸模块。
根据图4e的层结构因此将菱形结构触摸屏的两片结构导致的问题减小为传统行和列(“带和条”)结构的问题，也就是在交叉区域处的重叠。
图5示出了来自一片透明导电膜的段，具有由导电区域组成的栅格结构，这里被示出为水平和垂直走向的简单的带。导电区域示出了精细的不透明导体路径，其再次被布置为周期性栅格结构。通过减半或加倍交叉区域的区域中的单个精细导体路径的栅格常数，栅格结构在交叉区域的周期性的变化在此被非常简单地执行。叠加随后导致完整的图案。这里由于重叠，没有绝对的风险产生任何莫尔效应，因为在重叠点，即交叉区域，一半的精细导体路径缺失。
图6示出了与图5相同图像，但是，其中出现从完整周期性的栅格结构到具有不同周期性的栅格结构的转变，交叉区域的边缘区域被指示线示出，仅概略表示。这里，周期性已与栅格结构中的周期性不同，但不是跟交叉区域中的差异那么大。这里因此存在3个具有不同的模式区域，首先周期性相同的完整的栅格结构。随后存在其中从完整周期性到不同周期性的转变被形成的边缘区域，且随后是直接在交叉区域处的区域，其中不同的周期性是平滑的，且可被实现为与相同的周期性是明显相反的。
如可见的，利用不同的周期性，在两层上两片可相同地形成，但也可能忽略一片或层中的全部数量的冗余导体路径，而第二片保持不变。在此表示的例子仅表示对于本领域技术人员来说一些不可记数的可能性。关于栅格结构的周期性的差异如何在交叉区域中被实现，存在完全的设计自由。类似地，其中发生转变的边缘区域的设计可被自由选择。此外，由制造导致的不规则可被栅格结构的周期性和/或边缘区域的设计的差异的设计所抵消。
图7示出了规则栅格和来自图6示出的例子中的交叉区域之间的转变或边缘区域的放大图。这里转变发生在导体路径中，其中图7示出了其中导体路径慢慢消失的实施例，因为其被表示为越来越小的点，其间具有不断增加的距离。存在导体路径的不连续，以符号的形式，诸如点、矩形、方形、圆等分解。分解可首先来自于这样的事实，不断增大的距离在保持相同的尺寸的符号之间产生，和/或符号间的距离的尺寸不断增加。
图8示出了与图7的相同的段，具有这样的差异，代替逐渐消失的点，这里导体路径具有锥形的端部。
图9左侧示出了现有技术，在交叉区域具有不想要的重叠(9a)，右侧示出了图7(图像9c)和图8(图像9b)中示出的根据本发明在交叉区域具有不同周期性的两个实施例。图9b和9c清楚示出了精确装配重叠的微小差异在此不会导致交叉区域的莫尔效应，且边缘区域也示出了由于转换导致的亮度干扰。
图10、11和12再次示出了根据图7和图8的段，其中在此层或片的冗余导体路径在交叉区域的区域中不被免除，但是导体路径的厚度被简单改变，例如即使被减半。类似地，转换区域的不同设计也再次被示出。
为清楚起见，图中示出的实施例是例子，其中两片都以这样的方式被构造，栅格常数以某种方式在交叉区域被改变。但是根据本发明，栅格结构的变化可以发生在仅一片中。
与图9相似，图13示出了不同实施例的两片分层体中产生的光学效应。图13a再次示出了现有技术，在交叉区域具有莫尔效应，且图13b和13c示出了交叉区域，其产生了根据图12和11示出的实施例的分层体的两片结构。
图14示出了一个例子，其中栅格结构的周期性的差异被统计地分布，且不再限于布置在彼此顶上的两片的交叉区域和交叉区域的边缘区域的区域，而是其中栅格结构的周期性的差异涉及整个表面。第一导体路径8通过第二导体路径9彼此连接，其被形成为第一导体路径8之间的横向导体路径或交叉链路。如图14a和14b所示，两个相邻的第一导体路径8通过第二导体路径9以不规则的、统计分布的间隔彼此电连接。在第一导体路径8和第二导体路径9的交叉点，交叉点10还在每种情况下被形成，其中这些导体路径交叉，且这些导体路径彼此电连接。
而且根据图14，也提供端子电极11，其将第一导体路径8彼此接触，因此保证第一导体路径8彼此平行的电连接。端子电极11在此位于分层体的活动区域之外，且优选地具有至少为第一导体路径8的10倍的导体路径宽度。
代替交叉具有两片(例如，在透明支撑上具有不透明的导体路径的透明导电功能层)的分层体的两片结构的导电区域，这里存在相对彼此偏移设置的完全覆盖和导电格栅结构的基底上的不导电区域，在该格栅结构中具有第一导体路径8和统计地分布的第二导体路径9。第二导体路径9的统计分布在此被用来避免莫尔效应。
根据图14，片的全部表面被精细的不透明的第一导体路径8的栅格结构覆盖。第一导体路径8仅被简单布置为是平行的，其中为了实现表面导电性，其通过统计分布的桥连接，该桥形成第二导体路径9。这因此导致了连续线的规则图案，如其中具有第二导体路径9的统计分布的周期性栅格结构的通常情况。第二导体路径的统计分布可变化；例如其可以是1:3、1:4或1:5的比例。
该栅格填充分层体的整个活动区域并当第一片和第二片被叠加在分层体中时形成用于上层结构的基底，该上层结构形成交叉区域。分层体的活动区域为优选的是透明的一部分分层体，且其上安装有显示器、触摸模块、触摸屏等。端子电极例如不是通常在分层体的活动区域中。
在该基底上示出了位于导体路径段6和7之间的更高等级的栅格结构，其不是由具有导电性(如前述例子)的区域形成的，而是由没有导电性的区域形成的。在该情况下，出于简洁，导电区域内的这些不导体路径有时候也被称为“导体路径”，尽管其是“非导体路径”，且被理解为与导电且不透明的真实导体路径不同。这里更高等级的栅格结构仅具有两个条，其表示端子电极且通过两条白线连接。条是片的活动区域外的端子电极11，且在此为清楚起见，仅表示白色的不导电线。
第二导体路径9的统计分布，以及非导电区域也再次导致分层体中恒定的亮度，因为统计分布阻止了莫尔效应的形成。
图15a示出了来自具有栅格结构的片的段，其中周期性的差异再次不限于交叉点的区域，而是覆盖整个区域且如图14被统计地分布。
图15a示出了第一导体路径8，其跟随波浪线且被布置为基本上彼此平行。第一导体路径8优选地根据规则一维栅格被布置，且相邻地第一导体路径8彼此具有基本上恒定的导体路径距离，优选地是在10μm到5mm之间的范围，更优选地是在300μm到1mm之间。而且，两个相邻的第一导体路径8在每种情况下通过第二导体路径9彼此连接，该第二导体路径9形成两个相邻的第一导体路径8之间的交叉链接。如图15a所示，两个相邻的第一导体8被第二导体路径以不规则的间隔彼此电连接。
而且，在操作区域外也提供了端子电极11，其使第一导体路径8彼此接触，且因此保证第一导体路径8彼此平行地电连接。端子电极11在这里位于分层体的活动区域之外，且优选地具有为第一导体路径8的10倍的导体路径宽度。
此外，也提供了隐伏结构(blind structure)，其不是电连接到任一个导体路径。这允许同质化的视觉印象以这样地方式被实现，使得在特定的不导电区域中，即，相邻的导体路径段6和7之间的间隙区域对人眼不是明显的。当这样的分层体在触摸屏中被使用时，这导致高度的操作者可接受性，且具有非常好的操作性。
片的导体路径段6因此在每种情况下由若干第一导体路径8组成，其通过第二导体路径9和端子电极11彼此连接。在分层体的活动区域，导体路径段6被导体路径图案13形成，其如图15a所示由导体路径8和9形成。导体路径段6彼此电分离，且以距离23被不导电区域隔开地布置。由到各个导体路径段6的外部轮廓的距离，即，由到各导体路径段6的形成导体路径段6的外部轮廓的最外部导体路径的各外部边缘的间隙，确定导体路径段6的宽度22，如图15所示。导体路径段6之间的间隙23中的不导电区域类似地由导体路径段6的外部轮廓之间的间隙确定，也如图15b所示。
图15b示出了导体路径段7的对应设计，其类似地由以被布置为基本上彼此平行的曲线走向的第一导体路径8、形成交叉链接的第二导体路径9和端子电极11构成。而且，图15b还示出了第一导体路径8和第二导体路径9之间的交叉点10，还示出了布置在第一导体路径8之间的隐伏结构12。导体路径段7被形成在导体路径图案14的分层体的活动区域中，通过导体路径8和9形成。对于导体路径8、9和端子电极11的设计，可参考根据图15a的针对导体路径8、9和端子电极11的相关实施例。
在该实施例中，根据图15a的导体路径图案13，导体路径段6在整个区域中形成，根据图15b示出的导体路径图案14，导体路径段7被形成。在图15c的每个交叉区域5中，导体路径段6还被根据具有若干第一导体路径8和若干第二导体路径9的导体路径图案13形成。在每个交叉区域5中，导体路径7还被进一步形成为具有若干第一导体路径8和若干第二导体路径9的导体路径图案14的形式。
图15c现在示出了两个导体路径段6和两个导体路径段7的叠加，以及因此交叉区域5的区域中的导体路径图案13和14的导体路径的对应布置。如图15c所示，导体路径8和9在此基本上沿着各个导体路径段6或7的纵向方向以这样的方式延伸，使得图15c示出的交叉区域5用图案15形成。与图5到8以及图10到12以及图14、16和17示出的实施例的交叉区域相似，图案15没有莫尔效应。
图16a到图16c示出了导体路径团13和14的进一步的实施例，据此形成导体路径段6和7。根据图16a到图16c的导体路径图案13和14与根据图15a到图15c的导体路径段13和14的差异仅在于被形成为交叉链路的第二导体路径9被第二导体路径16替代。第二导体路径16在此不再以相对于导体路径8成90°的角度而横向取向，而是被取向为与这些导体路径成80°到10°之间的角度的平均纵向方向。这产生了优势，主要阻止交叉链路完全覆盖例如位于下方的显示元件的单个图像像素。
至于其他，可参考根据图15a到图15c的实施例。
根据图17a到17c的示例性实施例的导体路径图案13和14对应于根据图15a到15c的导体路径图案13和14，差异在于第二导体路径9被第二导体路径17代替。第二导体路径17在此也被形成为波浪线或弯曲的，且在每种情况下形成交叉链路，其将两个或更多个相邻的第一导体路径8彼此电接触。这样，交叉链路的设计导致已利用图16a到16c而解释的优势，以及进一步降低了光学干扰效果的形成。
至于其他，对于根据图17a到17c的导体路径段6和7的设计，也可参考根据图15a到15c的相关实施例。
在图14到17中，在每种情况下，交叉区域是通过叠加两个相同结构的片而形成的。但是本发明不限于这样的分层体，而是类似地涵盖这样的实施例，其中例如具有来自图15a的栅格结构的第一片，与示出了另一种栅格结构的第二片(例如来自图14)结合，以形成分层体。
本发明涉及分层体，特别是具有两片电功能层的分层体，以及该分层体例如在具有改善的分辨率的触摸屏中的用途。通过改变活动区域中和/或在交叉区域处的栅格结构，可通过叠加单个片的栅格结构而避免莫尔效应。

Claims (67)

1.一种分层体，具有至少两片导电且透明的功能层，所述导电且透明的功能层具有在至少一个透明支撑上的导电不透明导体路径，延伸为使第一片的各导体路径或由导体路径构成的栅格结构与第二片的各导体路径或栅格结构形成层结构的交叉区域，其特征在于，所述两片中的至少一片具有非周期性的由导体路径构成的栅格结构，其中所述栅格结构具有被布置为彼此基本平行的多个第一导体路径，以及作为横向导体路径的多个第二导体路径，其中在每种情况下两个或更多个所述第一导体路径通过所述第二导体路径连接以及所述第二导体路径被随机或准随机布置，
所述第一片的第一导体路径和/或导体路径段的优选方向与所述第二片的第一导体路径和/或导体路径段的优选方向具有相对彼此的85°到95°之间的角度，
所述第二导体路径覆盖的表面覆盖小于10％的所述第一导体路径和所述第二导体路径覆盖的表面，
在每种情况下所述栅格结构在不同层级被完成以仅形成整体。
2.如权利要求1所述的分层体，其中，作为横向导体路径的所述第二导体路径以彼此间随机或准随机的距离被布置。
3.如权利要求1或2所述的分层体，其特征在于，所述栅格结构的非周期性出现在所述交叉区域。
4.如权利要求1或2所述的分层体，其特征在于，所述栅格结构的非周期性通过栅格常数的变化实现。
5.如权利要求1或2所述的分层体，其特征在于，所述栅格结构的非周期性通过各导体路径的窄化或中断而实现。
6.如权利要求1或2所述的分层体，其特征在于，所述交叉区域的边缘区域中的所述栅格结构的周期性的差异与所述交叉区域处的所述栅格结构的周期性的差异不同。
7.如权利要求1或2所述的分层体，其特征在于，边缘区域中和/或交叉区域处的栅格结构的周期性的差异通过省略各导体路径而实现的。
8.如权利要求1或2所述的分层体，其特征在于，边缘区域中的栅格结构的周期性的差异通过所述导体路径的窄化、所述导体路径分解为越来越小的符号和/或所述符号间距离的增加而实现。
9.如权利要求1或2所述的分层体，其特征在于，在所述分层体的活动区域中，至少一个透明功能层被不透明导体路径覆盖的平均面积不超过10％。
10.如权利要求9所述的分层体，其特征在于，所述不透明导体路径包括所述栅格结构的导体路径。
11.如权利要求1或2所述的分层体，其中所述栅格结构的导体路径的导体路径宽度小于20μm。
12.如权利要求1或2所述的分层体，其中所述栅格结构的导体路径之间的距离为至少100μm。
13.如权利要求1或2所述的分层体，其中所述功能层的层级已实现了在形成分层体的叠层中彼此间小于30μm的距离。
14.如权利要求1或2所述的分层体，其中到平行于具有不透明导体路径的所述第一和所述第二片的基板上的穿过所述两片的投影中在所述交叉区域中的透明导电功能层的面积覆盖小于所述栅格结构中的所述交叉区域外的面积覆盖的两倍。
15.如权利要求1或2所述的分层体，其中所述导体路径的厚度小于200nm。
16.如权利要求1或2所述的分层体，其中所述不透明导体路径的材料是金属或金属合金。
17.如权利要求1或2所述的分层体，其中所述透明支撑由透明塑料膜组成。
18.如权利要求1或2所述的分层体，其特征在于，以具有两种菱形图案的菱形结构形成第一片的栅格结构，以便在由两片组成的分层体的层结构中，第二片仅电连接所述第一片的菱形图案。
19.如权利要求1或2所述的分层体，其特征在于，由导体路径构成的所述栅格结构在所述分层体的全部活动区域内、在导体路径段或区域地是非周期性的。
20.如权利要求19所述的分层体，其特征在于，所述第二导体路径被布置为基本上彼此平行。
21.如权利要求19所述的分层体，其特征在于，所述第二导体路径和所述第一导体路径彼此间具有80度到100度之间的角度。
22.如权利要求21所述的分层体，其特征在于，所述第二导体路径和所述第一导体路径彼此间具有85度到95度之间的角度。
23.如权利要求19所述的分层体，其特征在于，所述第一导体路径的方位角根据函数而变化。
24.如权利要求23所述的分层体，其特征在于，所述函数包括周期函数。
25.如权利要求19所述的分层体，其特征在于，所述第一导体路径被取向为与第一优选方向平行和/或每种情况中周期内平均的所述第一导体路径的方向被取向为与第一优选方向平行。
26.如权利要求19所述的分层体，其特征在于，在一个部分中相对于相邻部分不同地选择改变所述第一导体路径的方位角的函数的空间频率、幅度和/或相位，其中所述部分和所述相邻部分的空间频率、幅度或相位之间的差异小于10％。
27.如权利要求26所述的分层体，其特征在于，其中所述部分和所述相邻部分的空间频率、幅度或相位之间的差异在4％到8％之间。
28.如权利要求26或27所述的分层体，其特征在于，多个部分相继出现，且顺次部分的函数的空间频率、幅度和/或相位之间的差异是随机或准随机选择的。
29.如权利要求1或2所述的分层体，其特征在于，所述第一片和所述第二片具有由导体路径构成的栅格结构。
30.如权利要求29所述的分层体，其特征在于，由所述第一片的导体路径构成的栅格结构以及由所述第二片的导体路径构成的栅格结构二者是非周期性的。
31.如权利要求1或2所述的分层体，其特征在于
由所述第一片的导体路径构成的栅格结构具有多个基本上平行布置的第一导体路径以及在每种情况下连接两个或更多个所述第一导体路径的作为横向导体路径的多个第二导体路径，且由所述第二片的导体路径构成的栅格结构具有多个基本上被平行布置的第一导体路径以及在每种情况下连接所述第二片的两个或更多个第一导体路径的作为横向导体路径的多个第二导体路径。
32.如权利要求1或2所述的分层体，其特征在于，所述第一片的第一导体路径和/或导体路径段以及所述第二片的第一导体路径和/或导体路径段在每种情况下，至少区域地具有相对彼此的85°到95°之间的交叉角度。
33.如权利要求1或2所述的分层体，其特征在于，所述第一片和/或所述第二片的第一导体路径的优选方向和/或第二导体路径的优选方向不被取向为平行于各导体路径段的端子电极之间的连接线。
34.如权利要求33所述的分层体，其特征在于，所述第一片和/或所述第二片的第一导体路径的优选方向和/或第二导体路径的优选方向与连接各导体路径段的端子电极的直线成45度的角度。
35.如权利要求1或2所述的分层体，其特征在于，在所述分层体中的活动区域中，平均面积覆盖相对于所述第一和/或所述第二片和/或具有导体路径的导体路径段的5mm x 5mm的表面面积是恒定的。
36.如权利要求1或2所述的分层体，其特征在于，在所述分层体中的活动区域中，平均面积覆盖相对于所述第一和/或所述第二片和/或具有导体路径的导体路径段的3mm x 3mm的表面面积是恒定的。
37.如权利要求1或2所述的分层体，其特征在于，在所述分层体中的活动区域中，平均面积覆盖相对于所述第一和/或所述第二片和/或具有导体路径的导体路径段的1mm x 1mm的表面面积是恒定的。
38.如权利要求1或2所述的分层体，其特征在于，在所述分层体中的活动区域中，平均面积覆盖相对于所述第一和/或所述第二片和/或具有导体路径的导体路径段的0.5mm x0.5mm的表面面积是恒定的。
39.如权利要求1或2所述的分层体，其特征在于，在所述分层体中的活动区域中，平均面积覆盖相对于所述第一和/或所述第二片和/或具有导体路径的导体路径段的0.3mm x0.3mm的表面面积是恒定的。
40.如权利要求1或2所述的分层体，其特征在于，在所述分层体的活动区域中，到被布置为平行于所述第一和所述第二片的基板上的所述第一和所述第二片的导体路径的投影的平均面积覆盖相对于5mm x 5mm的表面积是恒定的。
41.如权利要求40所述的分层体，其特征在于，当由所述第一片的导体路径组成的栅格结构和由所述第二片的导体路径组成的栅格结构被移位不超过5mm和/或旋转不超过10°的角度时，到被布置为平行于所述第一和所述第二片的基板上的所述第一和所述第二片的导体路径的投影的平均面积覆盖是恒定的。
42.如权利要求1或2所述的分层体，其特征在于，在所述分层体的活动区域中，到被布置为平行于所述第一和所述第二片的基板上的所述第一和所述第二片的导体路径的投影的平均面积覆盖相对于3mm x 3mm的表面积是恒定的。
43.如权利要求42所述的分层体，其特征在于，当由所述第一片的导体路径组成的栅格结构和由所述第二片的导体路径组成的栅格结构被移位不超过5mm和/或旋转不超过10°的角度时，到被布置为平行于所述第一和所述第二片的基板上的所述第一和所述第二片的导体路径的投影的平均面积覆盖是恒定的。
44.如权利要求1或2所述的分层体，其特征在于，在所述分层体的活动区域中，到被布置为平行于所述第一和所述第二片的基板上的所述第一和所述第二片的导体路径的投影的平均面积覆盖相对于1mm x 1mm的表面积是恒定的。
45.如权利要求44所述的分层体，其特征在于，当由所述第一片的导体路径组成的栅格结构和由所述第二片的导体路径组成的栅格结构被移位不超过5mm和/或旋转不超过10°的角度时，到被布置为平行于所述第一和所述第二片的基板上的所述第一和所述第二片的导体路径的投影的平均面积覆盖是恒定的。
46.如权利要求1或2所述的分层体，其特征在于，在所述分层体的活动区域中，到被布置为平行于所述第一和所述第二片的基板上的所述第一和所述第二片的导体路径的投影的平均面积覆盖相对于0.5mm x 0.5mm的表面积是恒定的。
47.如权利要求46所述的分层体，其特征在于，当由所述第一片的导体路径组成的栅格结构和由所述第二片的导体路径组成的栅格结构被移位不超过5mm和/或旋转不超过10°的角度时，到被布置为平行于所述第一和所述第二片的基板上的所述第一和所述第二片的导体路径的投影的平均面积覆盖是恒定的。
48.如权利要求1或2所述的分层体，其特征在于，在所述分层体的活动区域中，到被布置为平行于所述第一和所述第二片的基板上的所述第一和所述第二片的导体路径的投影的平均面积覆盖相对于0.3mm x 0.3mm的表面积是恒定的。
49.如权利要求48所述的分层体，其特征在于，当由所述第一片的导体路径组成的栅格结构和由所述第二片的导体路径组成的栅格结构被移位不超过5mm和/或旋转不超过10°的角度时，到被布置为平行于所述第一和所述第二片的基板上的所述第一和所述第二片的导体路径的投影的平均面积覆盖是恒定的。
50.一种分层体，具有至少两片导电且透明的功能层，所述导电且透明的功能层具有在至少一个透明支撑上的导电不透明导体路径，延伸为使第一片的各导体路径或由导体路径构成的栅格结构与第二片的各导体路径或栅格结构形成层结构的交叉区域，其特征在于：
在所述分层体的活动区域中，平均面积覆盖相对于所述第一和/或所述第二片和/或具有导体路径的导体路径段的5mm x 5mm的表面积是恒定的，
其中所述栅格结构具有被布置为彼此基本平行的多个第一导体路径，以及作为横向导体路径的多个第二导体路径，其中在每种情况下两个或更多个所述第一导体路径通过所述第二导体路径连接以及所述第二导体路径被随机或准随机布置，
所述第一片的第一导体路径和/或导体路径段的优选方向与所述第二片的第一导体路径和/或导体路径段的优选方向具有相对彼此的85°到95°之间的角度，
所述第二导体路径覆盖的表面覆盖小于10％的所述第一导体路径和所述第二导体路径覆盖的表面，
在每种情况下所述栅格结构在不同层级被完成以仅形成整体。
51.一种分层体，具有至少两片导电且透明的功能层，所述导电且透明的功能层具有在至少一个透明支撑上的导电不透明导体路径，延伸为使第一片的各导体路径或由导体路径构成的栅格结构与第二片的各导体路径或栅格结构形成层结构的交叉区域，其特征在于：
在所述分层体的活动区域中，平均面积覆盖相对于所述第一和/或所述第二片和/或具有导体路径的导体路径段的3mm x 3mm的表面积是恒定的，
其中所述栅格结构具有被布置为彼此基本平行的多个第一导体路径，以及作为横向导体路径的多个第二导体路径，其中在每种情况下两个或更多个所述第一导体路径通过所述第二导体路径连接以及所述第二导体路径被随机或准随机布置，
所述第一片的第一导体路径和/或导体路径段的优选方向与所述第二片的第一导体路径和/或导体路径段的优选方向具有相对彼此的85°到95°之间的角度，
所述第二导体路径覆盖的表面覆盖小于10％的所述第一导体路径和所述第二导体路径覆盖的表面，
在每种情况下所述栅格结构在不同层级被完成以仅形成整体。
52.一种分层体，具有至少两片导电且透明的功能层，所述导电且透明的功能层具有在至少一个透明支撑上的导电不透明导体路径，延伸为使第一片的各导体路径或由导体路径构成的栅格结构与第二片的各导体路径或栅格结构形成层结构的交叉区域，其特征在于：
在所述分层体的活动区域中，平均面积覆盖相对于所述第一和/或所述第二片和/或具有导体路径的导体路径段的1mm x 1mm的表面积是恒定的，
其中所述栅格结构具有被布置为彼此基本平行的多个第一导体路径，以及作为横向导体路径的多个第二导体路径，其中在每种情况下两个或更多个所述第一导体路径通过所述第二导体路径连接以及所述第二导体路径被随机或准随机布置，
所述第一片的第一导体路径和/或导体路径段的优选方向与所述第二片的第一导体路径和/或导体路径段的优选方向具有相对彼此的85°到95°之间的角度，
所述第二导体路径覆盖的表面覆盖小于10％的所述第一导体路径和所述第二导体路径覆盖的表面，
在每种情况下所述栅格结构在不同层级被完成以仅形成整体。
53.一种分层体，具有至少两片导电且透明的功能层，所述导电且透明的功能层具有在至少一个透明支撑上的导电不透明导体路径，延伸为使第一片的各导体路径或由导体路径构成的栅格结构与第二片的各导体路径或栅格结构形成层结构的交叉区域，其特征在于：
在所述分层体的活动区域中，平均面积覆盖相对于所述第一和/或所述第二片和/或具有导体路径的导体路径段的0.5mm x 0.5mm的表面积是恒定的，
其中所述栅格结构具有被布置为彼此基本平行的多个第一导体路径，以及作为横向导体路径的多个第二导体路径，其中在每种情况下两个或更多个所述第一导体路径通过所述第二导体路径连接以及所述第二导体路径被随机或准随机布置，
所述第一片的第一导体路径和/或导体路径段的优选方向与所述第二片的第一导体路径和/或导体路径段的优选方向具有相对彼此的85°到95°之间的角度，
所述第二导体路径覆盖的表面覆盖小于10％的所述第一导体路径和所述第二导体路径覆盖的表面，
在每种情况下所述栅格结构在不同层级被完成以仅形成整体。
54.一种分层体，具有至少两片导电且透明的功能层，所述导电且透明的功能层具有在至少一个透明支撑上的导电不透明导体路径，延伸为使第一片的各导体路径或由导体路径构成的栅格结构与第二片的各导体路径或栅格结构形成层结构的交叉区域，其特征在于：
在所述分层体的活动区域中，平均面积覆盖相对于所述第一和/或所述第二片和/或具有导体路径的导体路径段的0.3mm x 0.3mm的表面积是恒定的，
其中所述栅格结构具有被布置为彼此基本平行的多个第一导体路径，以及作为横向导体路径的多个第二导体路径，其中在每种情况下两个或更多个所述第一导体路径通过所述第二导体路径连接以及所述第二导体路径被随机或准随机布置，
所述第一片的第一导体路径和/或导体路径段的优选方向与所述第二片的第一导体路径和/或导体路径段的优选方向具有相对彼此的85°到95°之间的角度，
所述第二导体路径覆盖的表面覆盖小于10％的所述第一导体路径和所述第二导体路径覆盖的表面，
在每种情况下所述栅格结构在不同层级被完成以仅形成整体。
55.一种分层体，具有至少两片导电且透明的功能层，所述导电且透明的功能层具有在至少一个透明支撑上的导电不透明导体路径，延伸为使第一片的各导体路径或由导体路径构成的栅格结构与第二片的各导体路径或栅格结构形成层结构的交叉区域，其特征在于：
在所述分层体的活动区域中，到布置为平行于所述第一和第二片的基板上的所述第一和第二片的导体路径的投影的平均面积覆盖相对于5mm x 5mm的表面积是恒定的，
其中所述栅格结构具有被布置为彼此基本平行的多个第一导体路径，以及作为横向导体路径的多个第二导体路径，其中在每种情况下两个或更多个所述第一导体路径通过所述第二导体路径连接以及所述第二导体路径被随机或准随机布置，
所述第一片的第一导体路径和/或导体路径段的优选方向与所述第二片的第一导体路径和/或导体路径段的优选方向具有相对彼此的85°到95°之间的角度，
所述第二导体路径覆盖的表面覆盖小于10％的所述第一导体路径和所述第二导体路径覆盖的表面，
在每种情况下所述栅格结构在不同层级被完成以仅形成整体。
56.如权利要求55所述的分层体，其特征在于：当由所述第一片的导体路径组成的栅格结构和由所述第二片的导体路径组成的栅格结构被移位不超过5mm和/或旋转不超过10°的角度时，到布置为平行于所述第一和所述第二片的基板上的所述第一和所述第二片的导体路径的投影的平均面积覆盖是恒定的。
57.一种分层体，具有至少两片导电且透明的功能层，所述导电且透明的功能层具有在至少一个透明支撑上的导电不透明导体路径，延伸为使第一片的各导体路径或由导体路径构成的栅格结构与第二片的各导体路径或栅格结构形成层结构的交叉区域，其特征在于：
在所述分层体的活动区域中，到布置为平行于所述第一和第二片的基板上的所述第一和第二片的导体路径的投影的平均面积覆盖相对于3mm x 3mm的表面积是恒定的，
其中所述栅格结构具有被布置为彼此基本平行的多个第一导体路径，以及作为横向导体路径的多个第二导体路径，其中在每种情况下两个或更多个所述第一导体路径通过所述第二导体路径连接以及所述第二导体路径被随机或准随机布置，
所述第一片的第一导体路径和/或导体路径段的优选方向与所述第二片的第一导体路径和/或导体路径段的优选方向具有相对彼此的85°到95°之间的角度，
所述第二导体路径覆盖的表面覆盖小于10％的所述第一导体路径和所述第二导体路径覆盖的表面，
在每种情况下所述栅格结构在不同层级被完成以仅形成整体。
58.如权利要求57所述的分层体，其特征在于：当由所述第一片的导体路径组成的栅格结构和由所述第二片的导体路径组成的栅格结构被移位不超过5mm和/或旋转不超过10°的角度时，到布置为平行于所述第一和所述第二片的基板上的所述第一和所述第二片的导体路径的投影的平均面积覆盖是恒定的。
59.一种分层体，具有至少两片导电且透明的功能层，所述导电且透明的功能层具有在至少一个透明支撑上的导电不透明导体路径，延伸为使第一片的各导体路径或由导体路径构成的栅格结构与第二片的各导体路径或栅格结构形成层结构的交叉区域，其特征在于：
在所述分层体的活动区域中，到布置为平行于所述第一和第二片的基板上的所述第一和第二片的导体路径的投影的平均面积覆盖相对于1mm x 1mm的表面积是恒定的，
其中所述栅格结构具有被布置为彼此基本平行的多个第一导体路径，以及作为横向导体路径的多个第二导体路径，其中在每种情况下两个或更多个所述第一导体路径通过所述第二导体路径连接以及所述第二导体路径被随机或准随机布置，
所述第一片的第一导体路径和/或导体路径段的优选方向与所述第二片的第一导体路径和/或导体路径段的优选方向具有相对彼此的85°到95°之间的角度，
所述第二导体路径覆盖的表面覆盖小于10％的所述第一导体路径和所述第二导体路径覆盖的表面，
在每种情况下所述栅格结构在不同层级被完成以仅形成整体。
60.如权利要求59所述的分层体，其特征在于：当由所述第一片的导体路径组成的栅格结构和由所述第二片的导体路径组成的栅格结构被移位不超过5mm和/或旋转不超过10°的角度时，到布置为平行于所述第一和所述第二片的基板上的所述第一和所述第二片的导体路径的投影的平均面积覆盖是恒定的。
61.一种分层体，具有至少两片导电且透明的功能层，所述导电且透明的功能层具有在至少一个透明支撑上的导电不透明导体路径，延伸为使第一片的各导体路径或由导体路径构成的栅格结构与第二片的各导体路径或栅格结构形成层结构的交叉区域，其特征在于：
在所述分层体的活动区域中，到布置为平行于所述第一和第二片的基板上的所述第一和第二片的导体路径的投影的平均面积覆盖相对于0.5mm x 0.5mm的表面积是恒定的，
其中所述栅格结构具有被布置为彼此基本平行的多个第一导体路径，以及作为横向导体路径的多个第二导体路径，其中在每种情况下两个或更多个所述第一导体路径通过所述第二导体路径连接以及所述第二导体路径被随机或准随机布置，
所述第一片的第一导体路径和/或导体路径段的优选方向与所述第二片的第一导体路径和/或导体路径段的优选方向具有相对彼此的85°到95°之间的角度，
所述第二导体路径覆盖的表面覆盖小于10％的所述第一导体路径和所述第二导体路径覆盖的表面，
在每种情况下所述栅格结构在不同层级被完成以仅形成整体。
62.如权利要求61所述的分层体，其特征在于：当由所述第一片的导体路径组成的栅格结构和由所述第二片的导体路径组成的栅格结构被移位不超过5mm和/或旋转不超过10°的角度时，到布置为平行于所述第一和所述第二片的基板上的所述第一和所述第二片的导体路径的投影的平均面积覆盖是恒定的。
63.一种分层体，具有至少两片导电且透明的功能层，所述导电且透明的功能层具有在至少一个透明支撑上的导电不透明导体路径，延伸为使第一片的各导体路径或由导体路径构成的栅格结构与第二片的各导体路径或栅格结构形成层结构的交叉区域，其特征在于：
在所述分层体的活动区域中，到布置为平行于所述第一和第二片的基板上的所述第一和第二片的导体路径的投影的平均面积覆盖相对于0.3mm x 0.3mm的表面积是恒定的，
其中所述栅格结构具有被布置为彼此基本平行的多个第一导体路径，以及作为横向导体路径的多个第二导体路径，其中在每种情况下两个或更多个所述第一导体路径通过所述第二导体路径连接以及所述第二导体路径被随机或准随机布置，
所述第一片的第一导体路径和/或导体路径段的优选方向与所述第二片的第一导体路径和/或导体路径段的优选方向具有相对彼此的85°到95°之间的角度，
所述第二导体路径覆盖的表面覆盖小于10％的所述第一导体路径和所述第二导体路径覆盖的表面，
在每种情况下所述栅格结构在不同层级被完成以仅形成整体。
64.如权利要求63所述的分层体，其特征在于：当由所述第一片的导体路径组成的栅格结构和由所述第二片的导体路径组成的栅格结构被移位不超过5mm和/或旋转不超过10°的角度时，到布置为平行于所述第一和所述第二片的基板上的所述第一和所述第二片的导体路径的投影的平均面积覆盖是恒定的。
65.一种通过将两片以叠层形式层叠在基板上制造根据前述任一权利要求所述的分层体的方法，其中绝缘层被布置在两个导电层之间，所述两个导电层是具有在透明支撑上的导电不透明导体路径的两个透明功能层，其中各片的导体路径或导体路径段的栅格结构的图案被选择为，当在彼此的顶上层叠时由未精确装配的片导致的制造缺陷被抵消。
66.一种制造根据前述任一权利要求的分层体的方法，其中两个导电片从一个印刷带制造。
67.一种根据前述任一权利要求所述的分层体在触摸屏中的用途。
CN201280021936.1A 2011-03-22 2012-03-22 分层体、制造方法及其用途 Active CN103534668B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102011014748.9 2011-03-22
DE102011014748.9A DE102011014748B4 (de) 2011-03-22 2011-03-22 Schichtkörper, Herstellungsverfahren und Verwendung dazu
PCT/EP2012/055109 WO2012126996A2 (de) 2011-03-22 2012-03-22 Schichtkörper, herstellungsverfahren und verwendung dazu

Publications (2)

Publication Number Publication Date
CN103534668A CN103534668A (zh) 2014-01-22
CN103534668B true CN103534668B (zh) 2017-09-19

Family

ID=46001147

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280021936.1A Active CN103534668B (zh) 2011-03-22 2012-03-22 分层体、制造方法及其用途

Country Status (6)

Country Link
US (1) US9018536B2 (zh)
EP (1) EP2699987A2 (zh)
KR (1) KR101905741B1 (zh)
CN (1) CN103534668B (zh)
DE (1) DE102011014748B4 (zh)
WO (1) WO2012126996A2 (zh)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5839541B2 (ja) * 2011-05-13 2016-01-06 富士フイルム株式会社 導電シート及びタッチパネル
DE102011108153A1 (de) * 2011-07-22 2013-01-24 Polyic Gmbh & Co. Kg Mehrschichtkörper
DE102011108803B4 (de) 2011-07-29 2017-06-29 Polyic Gmbh & Co. Kg Touchsensor mit einer Kunststofffolie, Verwendung der Kunststofffolie und Verfahren zur Herstellung einer multimodalen Eingabevorrichtung
DE102012105713A1 (de) 2012-06-28 2014-01-02 Polyic Gmbh & Co. Kg Mehrschichtkörper und Verwendung eines Mehrschichtkörpers
TR201807964T4 (tr) 2012-06-28 2018-06-21 Polyic Gmbh & Co Kg Çok katmanlı gövde.
US9229553B2 (en) * 2012-11-30 2016-01-05 3M Innovative Properties Company Mesh patterns for touch sensor electrodes
EP2950186A4 (en) * 2013-01-24 2016-09-28 Toppan Printing Co Ltd TOUCH SCREEN AND DISPLAY DEVICE
EP2950187A4 (en) * 2013-01-25 2016-10-19 Toppan Printing Co Ltd TOUCH PANEL, AND DISPLAY DEVICE
CN104969160B (zh) * 2013-01-29 2017-08-08 夏普株式会社 输入装置及其制造方法和电子信息设备
JP2014203378A (ja) * 2013-04-09 2014-10-27 ホシデン株式会社 導電シート対、およびタッチパネル
DE102013104644B4 (de) 2013-05-06 2020-06-04 Polylc Gmbh & Co. Kg Schichtelektrode für Berührungsbildschirme
CN104347153A (zh) * 2013-07-31 2015-02-11 南昌欧菲光科技有限公司 一种透明导电膜
KR101502910B1 (ko) * 2013-08-30 2015-03-16 크루셜텍 (주) 터치 검출 및 시인성 개선을 위한 터치 검출 장치
US20160313828A1 (en) * 2014-01-16 2016-10-27 Mitsubishi Paper Mills Limited Optically transparent conductive material
CN105448386B (zh) * 2014-08-18 2018-10-12 深圳欧菲光科技股份有限公司 触控元件及其导电膜
US20160062499A1 (en) * 2014-09-02 2016-03-03 Apple Inc. Touch pixel design for reducing visual artifacts
JP5957059B2 (ja) * 2014-10-21 2016-07-27 欣永立企業有限公司 タッチセンサの電極回路
JP6494287B2 (ja) * 2015-01-08 2019-04-03 三菱電機株式会社 タッチスクリーン、タッチパネル、表示装置、および電子機器
KR102329810B1 (ko) * 2015-04-14 2021-11-22 삼성디스플레이 주식회사 메시 형태의 전극 패턴 및 전극 패턴의 형성 방법, 그리고 전극 패턴을 포함하는 터치 패널
KR102450285B1 (ko) * 2015-06-12 2022-10-04 솔브레인 주식회사 터치패널
KR102456050B1 (ko) * 2015-09-16 2022-10-20 삼성디스플레이 주식회사 터치 패널
CN105975141B (zh) * 2016-06-28 2019-03-29 业成光电（深圳）有限公司 触控面板及触控显示屏
JPWO2018034324A1 (ja) * 2016-08-19 2019-06-20 日本電気硝子株式会社 タッチセンサ部材、タッチセンサ、及びディスプレイパネルユニット
CN106241376A (zh) * 2016-09-01 2016-12-21 肖智柏 自动链道生产组件铺设站
CN107731364A (zh) * 2017-09-22 2018-02-23 北京必革家科技有限公司 导电板材及家具
TWI657359B (zh) * 2017-11-24 2019-04-21 友達光電股份有限公司 觸控裝置
KR102442801B1 (ko) * 2017-12-08 2022-09-13 엘지디스플레이 주식회사 터치 스크린 패널 및 이를 포함하는 표시 장치
KR200492401Y1 (ko) * 2018-07-12 2020-10-06 동우 화인켐 주식회사 터치 센서 및 이를 포함하는 화상 표시 장치
TWI735006B (zh) 2019-07-15 2021-08-01 友達光電股份有限公司 電子裝置
KR20220021977A (ko) 2020-08-14 2022-02-23 삼성디스플레이 주식회사 표시장치
CN115826799A (zh) 2020-12-07 2023-03-21 昆山国显光电有限公司 触控面板及显示面板
DE102022122745A1 (de) 2022-09-07 2024-03-07 Ams-Osram International Gmbh Verfahren zum erzeugen von leiterbahnen und transparente verbundscheibe

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1764895A (zh) * 2003-03-25 2006-04-26 3M创新有限公司 高透明度触摸屏
CN1767079A (zh) * 2004-09-22 2006-05-03 Tdk株式会社 透明导电材料和透明导电体
CN101620492A (zh) * 2008-07-04 2010-01-06 清华大学 触摸屏的制备方法
WO2010013679A1 (ja) * 2008-07-31 2010-02-04 グンゼ株式会社 面状体及びタッチスイッチ
CN101699377A (zh) * 2009-09-11 2010-04-28 深超光电（深圳）有限公司 触控面板
WO2010108692A2 (de) * 2009-03-27 2010-09-30 Polyic Gmbh & Co. Kg Elektrische funktionsschicht, herstellungsverfahren und verwendung dazu
GB2469386A (en) * 2009-04-10 2010-10-13 Apple Inc Touch sensitive panel with sense and drive line array

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5159159A (en) 1990-12-07 1992-10-27 Asher David J Touch sensor and controller
US5543588A (en) 1992-06-08 1996-08-06 Synaptics, Incorporated Touch pad driven handheld computing device
GB9406702D0 (en) 1994-04-05 1994-05-25 Binstead Ronald P Multiple input proximity detector and touchpad system
JP2000181612A (ja) 1998-12-16 2000-06-30 Fujitsu Takamisawa Component Ltd 座標入力装置
US7129935B2 (en) * 2003-06-02 2006-10-31 Synaptics Incorporated Sensor patterns for a capacitive sensing apparatus
GB0500530D0 (en) 2005-01-12 2005-02-16 Zi Medical Plc Position transducer
GB0519170D0 (en) 2005-09-20 2005-10-26 Philipp Harald Capacitive touch sensor
DE102006045514B4 (de) 2006-08-16 2012-04-05 Saint-Gobain Sekurit Deutschland Gmbh & Co. Kg Transparente Flächenelektrode
US8284332B2 (en) 2008-08-01 2012-10-09 3M Innovative Properties Company Touch screen sensor with low visibility conductors
CN104090673B (zh) * 2008-02-28 2018-02-23 3M创新有限公司 具有低可见度导体的触屏传感器
JP5174575B2 (ja) * 2008-07-31 2013-04-03 グンゼ株式会社 タッチパネル
JP2010217967A (ja) 2009-03-13 2010-09-30 Alps Electric Co Ltd 入力装置
DE102009058138A1 (de) 2009-12-12 2011-06-16 Volkswagen Ag Verfahren zur Herstellung eines Näherungssensors für ein Fahrzeug, Näherungssensor, Lenkrad und Fahrzeug
WO2011096580A1 (en) 2010-02-03 2011-08-11 Gunze Limited Transparent planar body and transparent touch switch

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1764895A (zh) * 2003-03-25 2006-04-26 3M创新有限公司 高透明度触摸屏
CN1767079A (zh) * 2004-09-22 2006-05-03 Tdk株式会社 透明导电材料和透明导电体
CN101620492A (zh) * 2008-07-04 2010-01-06 清华大学 触摸屏的制备方法
WO2010013679A1 (ja) * 2008-07-31 2010-02-04 グンゼ株式会社 面状体及びタッチスイッチ
WO2010108692A2 (de) * 2009-03-27 2010-09-30 Polyic Gmbh & Co. Kg Elektrische funktionsschicht, herstellungsverfahren und verwendung dazu
GB2469386A (en) * 2009-04-10 2010-10-13 Apple Inc Touch sensitive panel with sense and drive line array
CN101699377A (zh) * 2009-09-11 2010-04-28 深超光电（深圳）有限公司 触控面板

Also Published As

Publication number Publication date
CN103534668A (zh) 2014-01-22
WO2012126996A2 (de) 2012-09-27
KR20140012136A (ko) 2014-01-29
US9018536B2 (en) 2015-04-28
DE102011014748A1 (de) 2012-09-27
WO2012126996A3 (de) 2012-12-13
DE102011014748B4 (de) 2022-10-27
US20140060909A1 (en) 2014-03-06
EP2699987A2 (de) 2014-02-26
KR101905741B1 (ko) 2018-12-05

Similar Documents

Publication Publication Date Title
CN103534668B (zh) 分层体、制造方法及其用途
US9377914B2 (en) Capacitively operating touch panel device
CN102365612B (zh) 电功能层及其制造方法和使用
US20170031490A1 (en) Touch sensor electrode, touch panel and display device
US11310909B2 (en) Printed wiring line, electronic device, touch panel, gravure plate, printed wiring line formation method, touch panel production method, and electronic device production method
CN103984454B (zh) 触控面板
KR20150029507A (ko) 정전용량 방식의 터치 스크린 센서, 터치 스크린 패널 및 영상표시장치
US20190114006A1 (en) Touch panel
TWI678585B (zh) 生產觸控面板之方法
WO2013017460A1 (de) Kunststofffolie mit leitungen für eine eingabevorrichtung und verfahren zur deren herstellung
JP6678553B2 (ja) 電子デバイス及びタッチパネル
CN104656967A (zh) 触控板
US20120194450A1 (en) Multicontact tactile sensor with intermediate resistive layer
CN103294269A (zh) 单层多点式触控导电膜及其制备方法
TW201640309A (zh) 觸控裝置及其製造方法
TWI690834B (zh) 觸控面板及觸控面板之生產方法
US11875004B2 (en) Optically transparent conductor assembly with electrical tracks and touch sensor comprising the same
TW201627842A (zh) 電容式觸控面板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant