CN103456720A - 用于具有多重电力领域的电路的静电放电保护设备 - Google Patents

用于具有多重电力领域的电路的静电放电保护设备 Download PDF

Info

Publication number
CN103456720A
CN103456720A CN2013102037576A CN201310203757A CN103456720A CN 103456720 A CN103456720 A CN 103456720A CN 2013102037576 A CN2013102037576 A CN 2013102037576A CN 201310203757 A CN201310203757 A CN 201310203757A CN 103456720 A CN103456720 A CN 103456720A
Authority
CN
China
Prior art keywords
nmos
core
coupled
source
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2013102037576A
Other languages
English (en)
Other versions
CN103456720B (zh
Inventor
林盈彰
赖大伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Singapore Pte Ltd
Original Assignee
GlobalFoundries Singapore Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Singapore Pte Ltd filed Critical GlobalFoundries Singapore Pte Ltd
Publication of CN103456720A publication Critical patent/CN103456720A/zh
Application granted granted Critical
Publication of CN103456720B publication Critical patent/CN103456720B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Emergency Protection Circuit Devices (AREA)

Abstract

本发明揭示一种用于具有多重电力领域的电路的静电放电保护设备。具体实施例包括：使第一电源箝制电路耦合至第一领域的第一电源导轨及第一接地导轨；使第二电源箝制电路耦合至第二领域的第二电源导轨及第二接地导轨；提供用以阻断来自静电放电事件的电流的阻断电路；在该第一领域中提供I/O接口连接用以传送来自该第一领域的讯号至该阻断电路；在该第二领域中提供核心接口连接用以传送来自该阻断电路的讯号至该第二领域；使该阻断电路的输入连接耦合至该I/O接口连接；以及使该阻断电路的输出连接耦合至核心接口连接。

Description

用于具有多重电力领域的电路的静电放电保护设备
技术领域
本揭示内容是有关于用于具有多重电力领域的电路的静电放电(ESD)保护设备。本揭示内容特别适用于利用先进技术(例如，28奈米(nm)以下的半导体制程)的电路的ESD保护设备。
背景技术
集成电路通常会包括多重电力领域。例如，设备可包含各自可与不同电力领域关连的输入/输出(I/O)电路及核心电路，例如，I/O电路可与高电压电力领域关连，核心电路可与低电压电力领域关连，等等。因此，讯号可由高电压电力领域行进到低电压电力领域。以ESD保护设计的观点视之，跨领域接口电路的最关键问题之一是低电压金属氧化物半导体场效晶体管(MOSFET)的栅极氧化物崩溃。由于整体栅极氧化物崩溃电压(VBD)随着技术推进而减少，例如，ESD接地栅极n型MOS(ggNMOS)的Vt1(例如，触发电压)与MOSFET栅极氧化物的VBD之间的余裕(margin)会迅速递减。
图1示意说明包含传统跨领域ESD保护方案的电路。如图所示，图1的电路包含连接至晶体管103及105的I/O输入端子101，晶体管103及105的漏极连接至晶体管107及109的栅极。此外，该电路包含设计路径111a(例如，通过箝制电路(clamp)117、接地导轨119及二极管121由电源导轨113至接地导轨115)及111b(例如，通过箝制电路117、接地导轨119、二极管121、接地导轨115及箝制电路125的寄生二极管由电源导轨113至电源导轨123)以致能ESD电流，例如，可各自由VDD1行进至VSS2以及由VDD1行进至VDD2。然而，有些ESD电流也可沿着路径127行进通过晶体管103而破坏晶体管109的栅极氧化物(例如，在由VDD1至VSS2的ESD轰击(zapping)下)，以及沿着路径129行进通过晶体管103而破坏晶体管107的栅极氧化物(例如，在由VDD1至VDD2的ESD轰击下)。
图2示意说明传统跨领域ESD保护方案的问题的常见解决方案。如图所示，图2的电路包含与图1的电路类似的组件，例如晶体管201、203、205及207，电源导轨209及211(例如，VDD1与VDD2)，接地导轨213及215(例如，VSS1与VSS2)，箝制电路217及219，以及二极管221。为了克服某些与传统跨领域ESD保护方案有关的问题，图2的电路更包含电阻器223、二极管225及晶体管227(例如，接地栅极晶体管)。电阻器223减少晶体管205及207中的每一个的栅极与源极之间的压降，用以减少晶体管205及207因ESD事件(例如，ESD轰击)而造成栅极氧化物损坏的可能性。在由电源导轨209至电源导轨211的ESD事件(例如，由VDD1至VDD2的ESD轰击)期间，二极管225保护晶体管205(例如，PMOS晶体管)以防栅极氧化物崩溃。在由电源导轨209至接地导轨215的ESD事件(例如，由VDD1至VSS2的ESD轰击)期间，晶体管227保护晶体管207(例如，NMOS晶体管)以防栅极氧化物崩溃。
尽管图2的ESD保护方案可提高成熟技术的栅极氧化物保护，然而该方案仍有多个缺点。例如，虽然电阻器223减少晶体管205及207中的每一个的栅极与源极之间的压降，然而电路加入电阻器223对于高速I/O应用有负面影响。此外，在正常操作期间泄露可能通过二极管225发生(例如，VDD1在VDD2通电之前通电时可能发生泄露）。尽管可实现通电顺序(power-on sequence)以缓解泄露问题，然而此一解决方案妨碍与电路关连的弹性。此外，尽管当前技术添加晶体管227可保护晶体管207以防栅极氧化物崩溃，然而此一方法在更进一步的技术不会有效，因为，例如，晶体管227的Vt1与晶体管207的栅极氧化物的VBD之间几乎不存在任何余裕。
图3示意说明传统跨领域ESD保护方案的问题的另一解决方案。如图所示，图3的电路包含与图1的电路类似的组件，例如晶体管301、303、305及307，电源导轨309及311(例如，VDD1与VDD2)，接地导轨313及315(例如，VSS1与VSS2)，箝制电路317及319，以及二极管321。为了克服某些与图1及图2的ESD保护方案有关的问题，图3的电路包含电阻器323、325及327，晶体管329及331，以及源泵电阻器(source pump resistor)333及335。例如，添加源泵电阻器333及335可进一步减少晶体管305及307中的每一个的栅极与源极的电位差，同时包含电阻器327及晶体管329的结构可去除对于通电顺序的需要。
不过，图3的ESD保护方案也有多个缺点。例如，如指示符337所示，晶体管331可能受苦于由有噪声的I/O接地导轨313造成的假触发(例如，瞬间切换输出以及瞬间切换噪声(SSO/SSN))，导致核心输出功能失真。此外，包含源泵电阻器333及335更会减少高速I/O应用的速度以及增加电路的设计复杂度。此外，电阻器(例如，电阻器323、325及327，以及源泵电阻器333及335)的数目增加导致实现设计需要更多芯片面积，而增加与此种设计关连的设备尺寸。
因此，亟须具备更有效的ESD解决方案的电路，例如，以对于设备尺寸有最小冲击的方式补充高速I/O应用，以及有可行的方法。
发明内容
本揭示内容的一方面为一种实现用以阻断电力领域间的ESD放电电流的ESD保护设备的电路。
本揭示内容的另一方面为一种实现用以阻断电力领域间的ESD放电电流的ESD保护设备的方法。
本揭示内容的额外方面及其它特征会在以下说明中提出以及部分在本技艺一般技术人员审查以下内容或学习本揭示内容的实施后会明白。按照随附权利要求书的特别提示，可实现及得到本揭示内容的优点。
根据本揭示内容，用一种电路可部分达成一些技术效果，该电路是包含：第一领域，其包含：耦合至第一电源导轨及第一接地导轨的第一电源箝制电路(first power clamp)，以及经组态成传送来自该第一领域的讯号的第一接口连接；第二领域，其包含：耦合至第二电源导轨及第二接地导轨的第二电源箝制电路，以及经组态成接收进入该第二领域的讯号的第二接口连接；以及用以阻断来自ESD事件的电流的阻断电路，该阻断电路具有耦合至该第一接口连接的输入连接与耦合至该第二接口连接的输出连接。
方面包括一种阻断电路，其包含：第一NMOS，其具有第一NMOS栅极、第一NMOS漏极及耦合至第一接地导轨的第一NMOS源极；第二NMOS，其具有第二NMOS栅极、第二NMOS漏极及耦合至该第一接地导轨的第二NMOS源极；以及反相器，其具有耦合至输入连接及该第一NMOS栅极的输入，以及具有耦合至该第二NMOS栅极的输出。有些方面包括一种阻断电路，其更包含：第一核心PMOS，其具有第一核心PMOS栅极、第一核心PMOS漏极、以及耦合至第二电源导轨的第一核心PMOS源极；以及第二核心PMOS，其具有第二核心PMOS栅极、第二核心PMOS漏极及耦合至该第二电源导轨的第二核心PMOS源极，其中第一NMOS漏极耦合至该第一核心PMOS漏极及该第二核心PMOS栅极，以及其中输出连接耦合至该第二核心PMOS漏极、第二NMOS漏极及该第一核心PMOS栅极。另一方面包括第二领域，更包含有核心PMOS栅极、核心PMOS漏极及耦合至第二电源导轨的核心PMOS源极的核心PMOS；以及核心NMOS，其具有耦合至该核心PMOS栅极及第二接口连接的核心NMOS栅极，耦合至该核心PMOS漏极的核心NMOS漏极，以及耦合至第二接地导轨的核心NMOS源极，其中第一NMOS及反相器的栅极氧化物崩溃电压大于该核心PMOS及该核心NMOS的栅极氧化物崩溃电压，以及其中，第一电源导轨有大于该第二电源导轨的电压。附加方面包括一种电路，其中第一NMOS及反相器具有7伏特至8伏特之间的栅极氧化物崩溃电压，以及核心PMOS及核心NMOS各自具有4伏特至5伏特之间以及3.5伏特至4.5伏特之间的栅极氧化物崩溃电压，以及其中，第一电源导轨具有1.65伏特至2伏特的电压以及第二电源导轨具有0.8伏特至1伏特的电压。其它方面包括一种电路，其具有：耦合至第一电源导轨及第一接地导轨的第一RC箝制电路(first RC clamp)；以及具有耦合至该第一接地导轨的阳极及耦合至第二接地导轨的阴极的二极管，其中来自ESD事件的电流经由该第一RC箝制电路及该二极管在由该第一电源导轨至该第二接地导轨的路径上放电。有些方面包括一种电路，其具有耦合至第二电源导轨及第二接地导轨的第二RC箝制电路，其中来自ESD事件的电流经由第一RC箝制电路、二极管及该第二RC箝制电路在由第一电源导轨至该第二电源导轨的路径上放电。附加方面包括一种电路，其中当该第一电源导轨在该第二电源导轨之前通电时，不会有由第一电源导轨至第二电源导轨的泄露电流流经阻断电路。
本揭示内容的另一方面为一种方法，其包含下列步骤：将第一电源箝制电路耦合至第一领域的第一电源导轨及第一接地导轨；将第二电源箝制电路耦合至第二领域的第二电源导轨及第二接地导轨；提供用以阻断来自ESD事件的电流的阻断电路；在该第一领域中提供I/O接口连接用以传送来自该第一领域的讯号至该阻断电路；在该第二领域中提供核心接口连接用以传送来自该阻断电路的讯号至该第二领域；将该阻断电路的输入连接耦合至该I/O接口连接；以及将该阻断电路的输出连接耦合至核心接口连接。
有些方面包括：在阻断电路中提供有第一NMOS源极、第一NMOS漏极及第一NMOS栅极的第一NMOS晶体管；将该第一NMOS源极耦合至第一接地导轨；在该阻断电路中提供有第二NMOS源极、第二NMOS漏极及第二NMOS栅极的第二NMOS晶体管；将该第二NMOS源极耦合至该第一接地导轨；在该阻断电路中提供反相器；将该反相器的输出耦合至该第二NMOS栅极；以及将该反相器的输入耦合至该第一NMOS栅极及输入连接。其它方面包括：在阻断电路中提供有第一核心PMOS源极、第一核心PMOS漏极及第一核心PMOS栅极的第一核心PMOS晶体管；将该第一核心PMOS源极耦合至第二电源导轨；在该阻断电路中提供有第二核心PMOS源极、第二核心PMOS漏极及第二核心PMOS栅极的第二核心PMOS晶体管；将该第二核心PMOS源极耦合至该第二电源导轨；将该第一NMOS漏极耦合至该第一核心PMOS漏极，以及耦合至该第二核心PMOS栅极；以及将该第二NMOS漏极耦合至该第二核心PMOS漏极、该第一核心PMOS栅极、以及输出连接。其它方面包括：在第二领域中提供有核心PMOS源极、核心PMOS漏极及核心PMOS栅极的核心PMOS晶体管，该核心PMOS晶体管的栅极氧化物崩溃电压小于第一NMOS及反相器的栅极氧化物崩溃电压；将该核心PMOS源极耦合至第二电源导轨；在该第二领域中提供有核心NMOS源极、核心NMOS漏极及核心NMOS栅极的核心NMOS晶体管，该核心NMOS晶体管的栅极氧化物崩溃电压小于该第一NMOS及该反相器的栅极氧化物崩溃电压；将该核心NMOS源极耦合至第二接地导轨；耦合该核心NMOS栅极、该核心NMOS栅极及输出连接；以及将该核心NMOS漏极耦合至该核心NMOS漏极，其中第一电源导轨有大于该第二电源导轨的电压。附加方面包括具有7伏特至8伏特之间的栅极氧化物崩溃电压的第一NMOS及反相器，以及各自具有4伏特至5伏特之间以及3.5伏特至4.5伏特之间的栅极氧化物崩溃电压的核心PMOS及核心NMOS，以及其中第一电源导轨有1.65伏特至2伏特的电压以及第二电源导轨有0.8伏特至1伏特的电压。其它方面包括：在第一领域中提供第一RC箝制电路用以放电来自ESD事件的电流；将该第一RC箝制电路耦合至第一电源导轨及第一接地导轨；提供有阳极及阴极连接的二极管；将该阳极连接耦合至该第一接地导轨；以及将该阴极连接耦合至第二接地导轨，其中来自ESD事件的电流经由该第一RC箝制电路及该二极管在由该第一电源导轨至该第二接地导轨的路径上放电。有些方面包括：在第二领域中提供第二RC箝制电路用以放电来自ESD事件的电流；以及使该第二RC箝制电路耦合至第二电源导轨及第二接地导轨，其中来自ESD事件的电流经由第一RC箝制电路、二极管及该第二RC箝制电路在由第一电源导轨至该第二电源导轨的路径上放电。附加方面包括一种方法，其中当该第一电源导轨在该第二电源导轨之前通电时，不会有由第一电源导轨至第二电源导轨的泄露电流流经阻断电路。
本揭示内容的另一方面为一种电路，其包含：第一领域，其包含：耦合至第一电源导轨及第一接地导轨的第一电源箝制电路，以及I/O接口连接用以传送来自该第一领域的讯号；第二领域，其包含：耦合至第二电源导轨及第二接地导轨的第二电源箝制电路；用以传送讯号至该第二领域的核心接口连接；第一核心PMOS，其具有第一核心PMOS栅极、第一核心PMOS漏极及耦合至该第二电源导轨的第一核心PMOS源极；以及核心NMOS，其具有耦合至该第一核心PMOS栅极及该核心接口连接的一核心NMOS栅极，耦合至该第一核心PMOS漏极的核心NMOS漏极，以及耦合至该第二接地导轨的核心NMOS源极；以及经组态成阻断来自ESD事件的电流的阻断电路，其具有耦合至该I/O接口连接的输入连接与耦合至该核心接口连接的输出连接，该阻断电路包含：有第一NMOS栅极、第一NMOS漏极及耦合至该第一接地导轨的第一NMOS源极的第一NMOS；有第二NMOS栅极、第二NMOS漏极及耦合至该第一接地导轨的第二NMOS源极的第二NMOS，其中该输入连接耦合至该第一NMOS栅极，以及经由反相器耦合至该第二NMOS栅极，其中该第一NMOS及该反相器的栅极氧化物崩溃电压大于该第一核心PMOS及该核心NMOS的栅极氧化物崩溃电压；第二核心PMOS，其具有第二核心PMOS栅极、第二核心PMOS漏极及耦合至该第二电源导轨的第二核心PMOS源极；以及第三核心PMOS，其具有第三核心PMOS栅极、第三核心PMOS漏极及耦合至该第二电源导轨的第三核心PMOS源极，其中该第一NMOS漏极耦合至该第二核心PMOS漏极，以及该第三核心PMOS栅极，以及其中该输出连接耦合至该第三核心PMOS漏极、该第二NMOS漏极及第二核心PMOS栅极。
有些方面包括一种电路，其中第一NMOS及反相器具有7伏特至8伏特之间的栅极氧化物崩溃电压，以及第一核心PMOS及核心NMOS各自具有4伏特至5伏特之间以及3.5伏特至4.5伏特之间的栅极氧化物崩溃电压，以及其中第一电源导轨具有1.65伏特至2伏特的电压以及第二电源导轨具有0.8伏特至1伏特的电压。某些方面包括有耦合至第一接地导轨的阳极以及耦合至第二接地导轨的阴极的二极管，其中第一领域更包括耦合至第一电源导轨及该第一接地导轨的第一RC箝制电路，其中第二领域更包括耦合至第二电源导轨及该第二接地导轨的第二RC箝制电路，其中来自ESD事件的电流在由该第一电源导轨经由该第一RC箝制电路及该二极管至该第二接地导轨的路径上放电或经由该第一RC箝制电路、该二极管及该第二RC箝制电路在由该第一电源导轨至该第二电源导轨的路径上放电。其它方面包括一种电路，其中当该第一电源导轨在该第二电源导轨之前通电时，不会有由第一电源导轨至第二电源导轨的泄露电流流经I/O及核心接口连接。
本领域技术人员由以下详细说明可明白本揭示内容的额外方面及技术效果，其中仅以预期可实现本揭示内容的最佳模式举例描述本揭示内容的具体实施例。应了解，本揭示内容能够做出其它及不同的具体实施例，以及在各种明显的方面，能够修改多个细节而不脱离本揭示内容。因此，附图及说明内容本质上应被视为图解说明用而不是用来限定。
附图说明
在此用附图举例说明而不是限定本揭示内容，图中类似的组件用相同的组件符号表示。
图1示意说明包含传统跨领域ESD保护方案的电路；
图2示意说明传统跨领域ESD保护方案的问题的常见解决方案；
图3示意说明传统跨领域ESD保护方案的问题的另一解决方案；以及
图4A及图4B根据本揭示内容的示范具体实施例示意说明实现多重电力领域的ESD保护方案的电路。
符号说明
101                 I/O输入端子
103、105、107、109  晶体管
111a、111b          设计路径
113                 电源导轨
115                 接地导轨
117                 箝制电路
119                 接地导轨
121                 二极管
123                 电源导轨
125                 箝制电路
127、129            路径
201、203、205、207  晶体管
209、211            电源导轨
213、215            接地导轨
217、219            箝制电路
221                 二极管
223                 电阻器
225                 二极管
227                 晶体管
301、303、305、307  晶体管
309、311            电源导轨
313、315             接地导轨
317、319             箝制电路
321                  二极管
323、325、327        电阻器
329、331             晶体管
333、335             源泵电阻器
337                  指示符
401、403、405、407   晶体管
409                  二极管
411、413             RC箝制电路
415、417             电源导轨
419、421             接地导轨
423、425             路径
427                  阻断电路
429、431             NMOS
433、435             核心PMOS
437                  反相器
439                  输入连接
441                  输出连接。
具体实施方式
为了解释，在以下的说明中，提出各种特定的细节供彻底了解示范具体实施例。不过，显然没有所述特定细节或用等价配置仍可实施示范具体实施例。在其它情况下，众所周知的结构及装置用方块图说明以免不必要地混淆示范具体实施例。此外，除非明示，在本专利说明书及权利要求书中表示成分、反应状态等等的数量、比例及数值性质的所有数字应被理解为在所有情况下可用措辞“约”来修饰。
本揭示内容是针对及解决在具有多重电力领域的电路(包括跨领域接口电路)有ESD轰击时造成晶体管栅极氧化物崩溃的问题。本揭示内容针对及解决此类问题，例如，除了其它以外，是通过提供阻断电路用以阻断电力领域间的ESD放电电流，从而防止跨领域电路中的脆弱晶体管(例如，耦合至ESD晶体管)的栅极氧化物崩溃。
图4A及图4B根据本揭示内容的示范具体实施例示意说明实现用于多重电力领域的ESD保护方案的电路。例如，图4A所示的电路(例如，除了其它组件以外，包含与图1的组件类似的晶体管401、403、405及407，二极管409，RC箝制电路411及413，电源导轨415及417(例如，VDD1与VDD2)，以及接地导轨419及421(例如，VSS1与VSS2))实现路径423及425。如图所示，路径423(例如，由电源导轨415至接地导轨421)包含RC箝制电路411与二极管409，以及路径425(例如，由电源导轨415至电源导轨417)包含RC箝制电路411及413，以及二极管409。
注意图4A，在跨领域VDD1至VSS2的ESD轰击下，目标可包括，例如，防止晶体管407的栅极氧化物崩溃。在ESD事件期间，阻断电路427防止来自ESD事件的ESD电流流经一个或多个传统设计路径(例如，图1的设计路径111a)。同样，在跨领域VDD1至VDD2的ESD轰击下，目标可包括，例如，防止晶体管405的栅极氧化物崩溃。阻断电路427防止来自ESD事件的ESD电流流经另一个或多个传统设计路径(例如，图1的设计路径127或129)。
图4B的电路说明实现阻断电路用以阻断电力领域间的ESD放电电流的电路。如图所示，阻断电路427包含源极耦合至接地导轨419的NMOS429及431，源极耦合至电源导轨417的核心PMOS433及435，以及反相器437。输入连接439耦合至NMOS429的栅极以及经由反相器437至NMOS431的栅极。另外，NMOS429的漏极耦合至核心PMOS433的漏极，以及核心PMOS435的栅极。此外，输出连接441耦合至核心PMOS435的漏极，NMOS431的漏极，以及核心PMOS433的栅极。
除了保护晶体管405及407的栅极氧化物以外，图4A及图4B的ESD保护方案不需要通电顺序，因为核心PMOS433及435的源极都耦合至电源导轨417。实现图4A及图4B的ESD保护方案的电路也有显著减少的尺寸，因为所述方案不需要占用大量芯片面积的多余电阻器(例如，电阻器323、325及327，源泵电阻器(source pump resistor)333及335、等等)。此外，如上述，所述方案补充高速I/O应用(例如，没有减少此类应用的速度的源泵电阻器333及335)。此外，接地反弹(ground bounce)及假触发不造成问题，因为NMOS429及431的源极都耦合至接地导轨419。因此，图4A及图4B的ESD保护方案不会经历由接地导轨419上的噪声造成的核心输出功能失真。
本揭示内容的具体实施例可达成多项技术效果，包括保护脆弱MOSFET晶体管的栅极氧化物，高速I/O应用，设计简单，以及减少设备(及电路)尺寸。本揭示内容的具体实施例可用于各种工业应用，例如，微处理器、智能型手机、行动电话、手机、机上盒、DVD烧录机及播放机、汽车导航、打印机及接口设备，网络及电信设备，游戏系统、数字照相机、或使用逻辑或高电压技术节点的任何设备。因此，本揭示内容在产业上可用于各种高度整合的半导体组件，包括使用ESD保护设备以通过ESD/闭锁标准规格(例如，液晶显示器(LCD)驱动器，同步随机存取内存(SRAM)，单次程序化(OTP)，以及电源管理产品)的设备。
在以上说明中，本揭示内容用多个示范具体实施例来描述。不过，显然仍可做出各种修饰及改变而不脱离本揭示内容更宽广的精神及范畴，如权利要求书所述。因此，本专利说明书及附图应被视为图解说明用而非限定。应了解，本揭示内容能够使用各种其它组合及具体实施例以及在如本文所述的本发明概念范畴内能够做出任何改变或修改。

Claims (20)

1.一种电路，其包含：
第一领域，其包含耦合至第一电源导轨及第一接地导轨的第一电源箝制电路，以及经组态成传送来自该第一领域的讯号的第一接口连接；
第二领域，其包含耦合至第二电源导轨及第二接地导轨的第二电源箝制电路，以及经组态成接收进入该第二领域的讯号的第二接口连接；以及
阻断电路，其用以阻断来自ESD事件的电流，该阻断电路具有耦合至该第一接口连接的输入连接与耦合至该第二接口连接的输出连接。
2.根据权利要求1所述的电路，其中，该阻断电路包含：
具有第一NMOS栅极、第一NMOS漏极及耦合至该第一接地导轨的第一NMOS源极的第一NMOS；
具有第二NMOS栅极、第二NMOS漏极及耦合至该第一接地导轨的第二NMOS源极的第二NMOS；以及
具有耦合至该输入连接及该第一NMOS栅极的输入以及具有耦合至该第二NMOS栅极的输出的反相器。
3.根据权利要求2所述的电路，其中，该阻断电路更包含：
第一核心PMOS，其具有第一核心PMOS栅极、第一核心PMOS漏极及耦合至该第二电源导轨的第一核心PMOS源极；以及
第二核心PMOS，其具有第二核心PMOS栅极、第二核心PMOS漏极及耦合至该第二电源导轨的第二核心PMOS源极，其中，该第一NMOS漏极耦合至该第一核心PMOS漏极及该第二核心PMOS栅极，以及其中，该输出连接耦合至该第二核心PMOS漏极、该第二NMOS漏极及该第一核心PMOS栅极。
4.根据权利要求2所述的电路，其中，该第二领域更包含具有核心PMOS栅极、核心PMOS漏极及耦合至该第二电源导轨的核心PMOS源极的核心PMOS；以及核心NMOS，其具有耦合至该核心PMOS栅极及该第二接口连接的核心NMOS栅极、耦合至该核心PMOS漏极的核心NMOS漏极，以及耦合至该第二接地导轨的核心NMOS源极，其中，该第一NMOS及该反相器的栅极氧化物崩溃电压大于该核心PMOS及该核心NMOS的栅极氧化物崩溃电压，以及其中，该第一电源导轨具有大于该第二电源导轨的电压。
5.根据权利要求4所述的电路，其中，该第一NMOS及该反相器具有在7伏特至8伏特之间的栅极氧化物崩溃电压，以及该核心PMOS及该核心NMOS各自具有4伏特至5伏特之间以及3.5伏特至4.5伏特之间的栅极氧化物崩溃电压，以及其中，该第一电源导轨具有1.65伏特至2伏特的电压以及该第二电源导轨具有0.8伏特至1伏特的电压。
6.根据权利要求1所述的电路，更包含：
耦合至该第一电源导轨及该第一接地导轨的第一RC箝制电路；以及
具有耦合至该第一接地导轨的阳极及耦合至该第二接地导轨的阴极的二极管，其中，来自ESD事件的电流经由该第一RC箝制电路及该二极管在由该第一电源导轨至该第二接地导轨的路径上放电。
7.根据权利要求6所述的电路，更包含耦合至该第二电源导轨及该第二接地导轨的第二RC箝制电路，其中，来自ESD事件的电流经由该第一RC箝制电路、该二极管及该第二RC箝制电路在由该第一电源导轨至该第二电源导轨的路径上放电。
8.根据权利要求1所述的电路，其中，当该第一电源导轨在该第二电源导轨之前通电时，不会有由该第一电源导轨至该第二电源导轨的泄露电流流经该阻断电路。
9.一种方法，其包含：
将第一电源箝制电路耦合至第一领域的第一电源导轨及第一接地导轨；
将第二电源箝制电路耦合至第二领域的第二电源导轨及第二接地导轨；
提供用以阻断来自ESD事件的电流的阻断电路；
在该第一领域中提供I/O接口连接，用以传送来自该第一领域的讯号至该阻断电路；
在该第二领域中提供核心接口连接，用以传送来自该阻断电路的讯号至该第二领域；
将该阻断电路的输入连接耦合至该I/O接口连接；以及
将该阻断电路的输出连接耦合至核心接口连接。
10.根据权利要求9所述的方法，更包括：
在该阻断电路中提供具有第一NMOS源极、第一NMOS漏极及第一NMOS栅极的第一NMOS晶体管；
将该第一NMOS源极耦合至该第一接地导轨；
在该阻断电路中提供具有第二NMOS源极、第二NMOS漏极及第二NMOS栅极的第二NMOS晶体管；
将该第二NMOS源极耦合至该第一接地导轨；
在该阻断电路中提供反相器；
将该反相器的输出耦合至该第二NMOS栅极；以及
将该反相器的输入耦合至该第一NMOS栅极及该输入连接。
11.根据权利要求10所述的方法，更包括：
在该阻断电路中提供具有第一核心PMOS源极、第一核心PMOS漏极及第一核心PMOS栅极的第一核心PMOS晶体管；
将该第一核心PMOS源极耦合至该第二电源导轨；
在该阻断电路中提供具有第二核心PMOS源极、第二核心PMOS漏极及第二核心PMOS栅极的第二核心PMOS晶体管；
将该第二核心PMOS源极耦合至该第二电源导轨；
将该第一NMOS漏极耦合至该第一核心PMOS漏极，以及耦合至该第二核心PMOS栅极；以及
将该第二NMOS漏极耦合至该第二核心PMOS漏极、该第一核心PMOS栅极及该输出连接。
12.根据权利要求10所述的方法，更包括：
在该第二领域中提供具有核心PMOS源极、核心PMOS漏极及核心PMOS栅极的核心PMOS晶体管，该核心PMOS晶体管的栅极氧化物崩溃电压小于该第一NMOS及该反相器的栅极氧化物崩溃电压；
将该核心PMOS源极耦合至该第二电源导轨；
在该第二领域中提供具有核心NMOS源极、核心NMOS漏极及核心NMOS栅极的核心NMOS晶体管，该核心NMOS晶体管的栅极氧化物崩溃电压小于该第一NMOS及该反相器的栅极氧化物崩溃电压；
将该核心NMOS源极耦合至该第二接地导轨；
耦合该核心NMOS栅极、该核心NMOS栅极及该输出连接；以及
将该核心NMOS漏极耦合至该核心NMOS漏极，其中，该第一电源导轨具有大于该第二电源导轨的电压。
13.根据权利要求12所述的方法，其中，该第一NMOS及该反相器具有7伏特至8伏特之间的栅极氧化物崩溃电压，以及该核心PMOS及该核心NMOS各自具有4伏特至5伏特之间以及3.5伏特至4.5伏特之间的栅极氧化物崩溃电压，以及其中，该第一电源导轨具有1.65伏特至2伏特的电压以及该第二电源导轨具有0.8伏特至1伏特的电压。
14.根据权利要求9所述的方法，更包括：
在该第一领域中提供第一RC箝制电路，用以放电来自ESD事件的电流；
将该第一RC箝制电路耦合至该第一电源导轨及该第一接地导轨；
提供具有阳极及阴极连接的二极管；
将该阳极连接耦合至该第一接地导轨；以及
将该阴极连接耦合至该第二接地导轨，其中，来自ESD事件的电流经由该第一RC箝制电路及该二极管在由该第一电源导轨至该第二接地导轨的路径上放电。
15.根据权利要求14所述的方法，更包括：
在该第二领域中提供第二RC箝制电路，用以放电来自ESD事件的电流；以及
将该第二RC箝制电路耦合至该第二电源导轨及该第二接地导轨，其中，来自ESD事件的电流经由该第一RC箝制电路、该二极管及该第二RC箝制电路在由该第一电源导轨至该第二电源导轨的路径上放电。
16.根据权利要求9所述的方法，其中，当该第一电源导轨在该第二电源导轨之前通电时，不会有由该第一电源导轨至该第二电源导轨的泄露电流流经该阻断电路。
17.一种电路，其包含：
第一领域，其包含耦合至第一电源导轨及第一接地导轨的第一电源箝制电路，以及I/O接口连接，用以传送来自该第一领域的讯号；
第二领域，其包含：
耦合至第二电源导轨及第二接地导轨的第二电源箝制电路；
用以传送讯号至该第二领域的核心接口连接；
第一核心PMOS，其具有第一核心PMOS栅极、第一核心PMOS漏极及耦合至该第二电源导轨的第一核心PMOS源极；以及
核心NMOS，其具有耦合至该第一核心PMOS栅极及该核心接口连接的核心NMOS栅极、耦合至该第一核心PMOS漏极的核心NMOS漏极，以及耦合至该第二接地导轨的核心NMOS源极；以及
经组态成阻断来自ESD事件的电流的阻断电路，其具有耦合至该I/O接口连接的输入连接与耦合至该核心接口连接的输出连接，该阻断电路包含：
具有第一NMOS栅极、第一NMOS漏极及耦合至该第一接地导轨的第一NMOS源极的第一NMOS；
具有第二NMOS栅极、第二NMOS漏极及耦合至该第一接地导轨的第二NMOS源极的第二NMOS，其中，该输入连接耦合至该第一NMOS栅极，以及经由反相器耦合至该第二NMOS栅极，其中，该第一NMOS及该反相器的栅极氧化物崩溃电压大于该第一核心PMOS及该核心NMOS的栅极氧化物崩溃电压；
第二核心PMOS，其具有第二核心PMOS栅极、第二核心PMOS漏极及耦合至该第二电源导轨的第二核心PMOS源极；以及
第三核心PMOS，其具有第三核心PMOS栅极、第三核心PMOS漏极及耦合至该第二电源导轨的第三核心PMOS源极，其中，该第一NMOS漏极耦合至该第二核心PMOS漏极，以及该第三核心PMOS栅极，以及其中，该输出连接耦合至该第三核心PMOS漏极、该第二NMOS漏极及该第二核心PMOS栅极。
18.根据权利要求17所述的电路，其中，该第一NMOS及该反相器具有7伏特至8伏特之间的栅极氧化物崩溃电压，以及该第一核心PMOS及该核心NMOS各自具有4伏特至5伏特之间以及3.5伏特至4.5伏特之间的栅极氧化物崩溃电压，以及其中，该第一电源导轨具有1.65伏特至2伏特的电压以及该第二电源导轨具有0.8伏特至1伏特的电压。
19.根据权利要求17所述的电路，更包含具有耦合至该第一接地导轨的阳极及耦合至该第二接地导轨的阴极的二极管，其中，该第一领域更包含耦合至该第一电源导轨及该第一接地导轨的第一RC箝制电路，其中，该第二领域更包含耦合至该第二电源导轨及该第二接地导轨的第二RC箝制电路，其中，来自ESD事件的电流经由该第一RC箝制电路及该二极管在由该第一电源导轨至该第二接地导轨的路径上放电或经由该第一RC箝制电路、该二极管及该第二RC箝制电路在由该第一电源导轨至该第二电源导轨的路径上放电。
20.根据权利要求17所述的电路，其中，当该第一电源导轨在该第二电源导轨之前通电时，不会有由该第一电源导轨至该第二电源导轨的泄露电流流经该I/O及核心接口连接。
CN201310203757.6A 2012-05-29 2013-05-28 用于具有多重电力领域的电路的静电放电保护设备 Active CN103456720B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/482,413 US8767360B2 (en) 2012-05-29 2012-05-29 ESD protection device for circuits with multiple power domains
US13/482,413 2012-05-29

Publications (2)

Publication Number Publication Date
CN103456720A true CN103456720A (zh) 2013-12-18
CN103456720B CN103456720B (zh) 2016-04-20

Family

ID=49579650

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310203757.6A Active CN103456720B (zh) 2012-05-29 2013-05-28 用于具有多重电力领域的电路的静电放电保护设备

Country Status (6)

Country Link
US (1) US8767360B2 (zh)
KR (1) KR20130133678A (zh)
CN (1) CN103456720B (zh)
DE (1) DE102013207488B4 (zh)
SG (1) SG195443A1 (zh)
TW (1) TWI525954B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106257668A (zh) * 2015-06-19 2016-12-28 株式会社索思未来 半导体器件
CN106357261A (zh) * 2015-07-15 2017-01-25 台湾类比科技股份有限公司 具自身静电防护功能的输出缓冲电路
CN112075134A (zh) * 2018-06-05 2020-12-11 株式会社富士 带式供料器

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160005404A (ko) 2014-07-07 2016-01-15 에스케이하이닉스 주식회사 시스템
EP3054481A1 (en) * 2015-02-04 2016-08-10 Nxp B.V. Semiconductor device comprising an ESD protection circuit
TWI547096B (zh) * 2015-08-07 2016-08-21 敦泰電子股份有限公司 靜電放電箝位電路
TWI669816B (zh) * 2018-04-18 2019-08-21 友達光電股份有限公司 拼接用顯示面板及其製造方法
US10854594B2 (en) 2018-05-31 2020-12-01 Microsoft Technology Licensing, Llc Electrostatic discharge circuit for cross domain ESD protection
KR102681356B1 (ko) * 2018-12-21 2024-07-05 주식회사 엘엑스세미콘 정전기 방전 보호 회로
US11774487B2 (en) * 2020-01-02 2023-10-03 Texas Instruments Incorporated Electrical and logic isolation for systems on a chip
US11539206B2 (en) * 2021-02-01 2022-12-27 Macronix International Co., Ltd. Input output circuit and electrostatic discharge protection circuit

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060114047A1 (en) * 2004-11-26 2006-06-01 Nec Electronics Corporation Semiconductor unit
US20070223163A1 (en) * 2006-03-24 2007-09-27 Chih-Ming Hung Circuit to reduce internal ESD stress on device having multiple power supply domains
CN101938118A (zh) * 2009-06-29 2011-01-05 智原科技股份有限公司 具有多重电源区域集成电路的静电放电防护电路
US20110205673A1 (en) * 2010-02-23 2011-08-25 Renesas Electronics Corporation Semiconductor device including electrostatic protection circuit

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI234266B (en) 2004-06-24 2005-06-11 Novatek Microelectronics Corp Level shifter circuits for ESD protection
US8976496B2 (en) * 2010-12-21 2015-03-10 Infineon Technologies Ag Electrostatic discharge blocking circuits

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060114047A1 (en) * 2004-11-26 2006-06-01 Nec Electronics Corporation Semiconductor unit
US20070223163A1 (en) * 2006-03-24 2007-09-27 Chih-Ming Hung Circuit to reduce internal ESD stress on device having multiple power supply domains
CN101938118A (zh) * 2009-06-29 2011-01-05 智原科技股份有限公司 具有多重电源区域集成电路的静电放电防护电路
US20110205673A1 (en) * 2010-02-23 2011-08-25 Renesas Electronics Corporation Semiconductor device including electrostatic protection circuit

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106257668A (zh) * 2015-06-19 2016-12-28 株式会社索思未来 半导体器件
CN106257668B (zh) * 2015-06-19 2020-01-17 株式会社索思未来 半导体器件
CN106357261A (zh) * 2015-07-15 2017-01-25 台湾类比科技股份有限公司 具自身静电防护功能的输出缓冲电路
CN112075134A (zh) * 2018-06-05 2020-12-11 株式会社富士 带式供料器

Also Published As

Publication number Publication date
US20130321961A1 (en) 2013-12-05
DE102013207488B4 (de) 2022-03-03
CN103456720B (zh) 2016-04-20
DE102013207488A1 (de) 2013-12-05
TW201411977A (zh) 2014-03-16
TWI525954B (zh) 2016-03-11
KR20130133678A (ko) 2013-12-09
SG195443A1 (en) 2013-12-30
US8767360B2 (en) 2014-07-01

Similar Documents

Publication Publication Date Title
CN103456720B (zh) 用于具有多重电力领域的电路的静电放电保护设备
US7692907B2 (en) Circuit for electrostatic discharge (ESD) protection
EP2526618B1 (en) HIGH VOLTAGE, HIGH FREQUENCY ESD PROTECTION CIRCUIT FOR RF ICs
US6867461B1 (en) ESD protection circuit
CN103311239B (zh) 跨域静电放电保护方案
US20070182444A1 (en) Semiconductor integrated circuit device
CN103456721B (zh) 静电放电强度输入输出驱动电路
JP2017037949A (ja) 半導体装置
US7417837B2 (en) ESD protection system for multi-power domain circuitry
KR101128897B1 (ko) 반도체 장치
CN103247697B (zh) 去耦电容器及具有该去耦电容器的集成电路
US20120257308A1 (en) Surge Protection Circuit
US7250660B1 (en) ESD protection that supports LVDS and OCT
KR20010061378A (ko) 정전기방전 보호회로
KR100885375B1 (ko) 정전기 방지 회로를 포함하는 반도체 소자
CN116670957A (zh) 静电防护电路、芯片和终端
CN219181190U (zh) 一种芯片esd保护电路及对应的cmos集成电路、芯片
JP2011096879A (ja) 半導体集積回路
CN101854058A (zh) 一种工作电压可高于vdd的静电保护电路及其应用
KR100631957B1 (ko) 정전기 방전 보호 회로
CN100382308C (zh) 静电放电保护装置
KR19990061127A (ko) 반도체 소자의 esd 보호회로
KR101043776B1 (ko) 반도체 장치의 정전기 보호회로
US20090195949A1 (en) Integrated circuit with electrostatic discharge protection circuit
JP6536274B2 (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant