CN103456647B - 具有基板的集成电路封装系统及其制造方法 - Google Patents

具有基板的集成电路封装系统及其制造方法 Download PDF

Info

Publication number
CN103456647B
CN103456647B CN201310218417.0A CN201310218417A CN103456647B CN 103456647 B CN103456647 B CN 103456647B CN 201310218417 A CN201310218417 A CN 201310218417A CN 103456647 B CN103456647 B CN 103456647B
Authority
CN
China
Prior art keywords
packaging body
perforation
layer
substrate
interaction layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310218417.0A
Other languages
English (en)
Other versions
CN103456647A (zh
Inventor
Y·林
I·K·石
J·具
J·A·卡帕拉斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changdian Integrated Circuit Shaoxing Co ltd
Stats Chippac Pte Ltd
Original Assignee
Stats Chippac Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stats Chippac Pte Ltd filed Critical Stats Chippac Pte Ltd
Publication of CN103456647A publication Critical patent/CN103456647A/zh
Application granted granted Critical
Publication of CN103456647B publication Critical patent/CN103456647B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Wire Bonding (AREA)

Abstract

一种具有基板的集成电路封装系统及其制造方法，包括：一基板，该基板具有一上端绝缘层与一上端传导层；一互作用层，该互作用层在该基板上面；一集成电路晶粒，该集成电路晶粒在该基板上面；一封装体，该封装体在该互作用层与该集成电路晶粒上面；以及一上端焊锡凸块，该上端焊锡凸块在该上端传导层上面，该上端焊锡凸块在一3D穿孔中，该3D穿孔为通过该封装体、该互作用层、与该上端绝缘层形成，用以暴露在该3D穿孔中的该上端传导层。

Description

具有基板的集成电路封装系统及其制造方法
相关申请案的交互参照
本专利申请主张在2012年6月4日申请的美国临时专利申请案第61/655,431号的权益，其在此是以引用方式并入本文供参考。
技术领域
本发明通常有关一种集成电路封装系统，更特别是，有关一种用于具有基板的集成电路封装系统的系统。
背景技术
半导体芯片已变得日益增加地更复杂，且主要是受到使用在小型或可携式电子装置(诸如行动电话、智能电话、个人媒体系统、超轻便计算机)的较小芯片尺寸，增加处理能力需求的驱驶。
有许多封装集成电路(IC，Integrated Circuit)晶粒的传统制程。经由范例，许多IC封装利用已从金属薄板冲印或蚀刻的金属导线架以提供对外部装置的电气互接。晶粒可经由接合线、焊锡凸块、或其它适当电气连接以电气连接至导线架。
大体上，晶粒与导线架的一些部分为使用一制模材料囊封，以保护在晶粒的作用端(active side)上面的精密电气组件，而留下暴露导线架的选定部分，以有助于电气连接至外部装置。
响应对较小芯片尺寸的需求，封装技术已有所发展，例如，允许增加导线密度，此可减少在印刷电线板(PCB，Printed Circuit Board)上面安装一封装的覆盖区域(footprint area)。一些封装技术可通过提供数行(rows)导线连接至导线架的可处置部分以增加导线密度。
不过，此导线架的制程不具有可扩展性。当导线密度需求进一步增加时，从导线密度的观点，想要使用更大可扩展性的封装技术。
而且，想要采用额外方式以进一步减少封装尺寸。同时，想要维持足够结构完整性以及有助于PCB封装的表面安装。也想要制定符合这些目的而设计的一封装制程。目前的封装解决方案可符合这些目的之中的一些部分，但可能无法符合这些目的之中的大部分、或者所有部分。
因此，依然需要增加密度与结构完整性。鉴于不断增加商业竞争压力、连同增长消费者期待及减少市场上有意义产品差异性的机会，重要的是发现这些问题的答案。此外，减少成本、改善效率与效能、与符合竞争压力的需求对于发现这些问题答案的重要需求方面增添甚至更大的迫切性。
这些问题的解决方案已长期寻找，但先前的发展并未示明或建议任何解决方案，因此，熟谙此技者长期以来缺乏这些问题的解决方案。
发明内容
本发明提供一种制造集成电路封装系统的方法，包括：提供一集成电路晶粒；囊封该集成电路晶粒在封装体；施加一互作用(inter-react)层在该封装体上面；形成一基板在该互作用层上面，该基板具有一上端绝缘层与一上端传导层；形成一3D穿孔，该3D穿孔通过该封装体、该互作用层、与该上端绝缘层，用以暴露在该3D穿孔中的该上端传导层；以及沉积一上端焊锡凸块在该上端传导层上面的3D穿孔中。
本发明提供一集成电路封装系统，包括：一基板，该基板具有一上端绝缘层与一上端传导层；一互作用层，该互作用层在该基板上面；一集成电路晶粒，该集成电路晶粒在该基板上面；一封装体，该封装体在该互作用层与该集成电路晶粒上面；以及一上端焊锡凸块，该上端焊锡凸块在该上端传导层上面，该上端焊锡凸块在一3D穿孔中，该3D穿孔为通过该封装体、该互作用层、与该上端绝缘层形成，用以暴露在该3D穿孔中的该上端传导层。
除了或取代这些前面描述，本发明的特定具体实施例具有其它步骤或组件。这些步骤或组件可在熟谙此技者阅读下列详细描述，连同参考附图变得更明白。
附图说明
图1为本发明的一具体实施例的集成电路封装系统的上视图。
图2为沿着图1所示虚线2--2的集成电路封装系统的截面图。
图3为在制造的囊封阶段中的封装体的上视图。
图4为沿着图3所示虚线4--4的封装体的截面图。
图5为在制造的翘曲控制阶段中的图4所示结构。
图6为在制造的穿孔形成阶段中的图5所示结构。
图7为本发明的一进一步具体实施例的制造集成电路封装系统的方法的流程图。
具体实施方式
下列具体实施例将详细描述，使熟谙此技者可制造及利用本发明。应明白，其它具体实施例可基于本揭露变得更明白，且可达成系统、制程或机械的变更，不致悖离本发明的范踌。
在下列描述中，给予许多特殊细节以提供对本发明的彻底了解。不过，应明白，本发明可在没有这些特殊细节实施。为了要避免模糊本发明，未详细揭示一些熟知的电路、系统结构与制程步骤。
显示系统的具体实施例的附图为半图式且未依比例绘制，特别是，一些尺寸是为了清楚呈现且在附图中放大显示。同样地，虽然为了方便描述，但图式中的示图通常显示相同方向，但图式的描述对于大部分的图式可随意变化。通常，本发明能以任何方向加以实施。
在多个具体实施例揭示及描述有共同特征的情况，为了清楚与容易说明、描述与理解，彼此类似与同样特征通常采用类似参考数字表示。相同特征采用相同参考数字描述。
为了说明的目的，在此使用的术语「水平」定义为一平面平行于集成电路的一作用面的平面，不管其方向。术语「垂直」视为一方向垂直于如前所定义的水平。诸如「上方(above)」、「下方(below)」、「底端(bottom)」、「上端(top)」、「侧端(side)」(如在「侧壁」)、「较高(higher)」、「较低(lower)」、「之上(upper)」、「在…上面(over)」、与「之下(under)」等术语的定义是与水平有关联，如图所示。
术语「在上面(on)」意指组件间存在接触。术语「直接在上面」意指在一组件与另一组件间存在直接实体接触，其间没有插入的组件。
在此使用的术语「制程」包括在形成描述结构所需的沉积材料或光阻、图案化、曝光、显影、蚀刻、清洗、及/或去除材料或光阻。
请参考图1，其显示本发明的一具体实施例的一集成电路封装系统100的上视图。上视图显示一翘曲平衡层102、一在3D(三维空间的)穿孔106中的上端焊锡凸块104、以及一封装体108的一部分。该翘曲平衡层102的功能如同一加固构件(stiffener)，可通过提供防止机械翘曲以避免集成电路封装的翘曲。该翘曲平衡层102可通过机械式防翘曲以提供超薄集成电路封装的结构完整性。
该翘曲平衡层102可包括一防翘曲材料，该防翘曲材料有一选定热膨胀系数(CTE，Coefficient of Thermal Expansion)，可在组装、测试、或操作集成电路封装系统过程中，平衡由于热应力所导致在集成电路(IC)封装上施加的翘曲力。例如，该翘曲平衡层102可包括一翘曲平衡材料，该翘曲平衡材料包括因瓦合金(Invar Alloy)42、一金属材料、与一金属合金。该翘曲平衡层102为集成电路封装系统100的一选择性组件。
该3D穿孔106通过至少翘曲平衡层102与封装体108。该上端焊锡凸块104可见于3D穿孔106中，且为一传导结构，诸如一焊锡球。该3D穿孔106也可暴露在该上端焊锡凸块104周围的封装体108的一部分。该封装体108(诸如一囊封)可保护组件不受外部环境的影响。
为了说明的目的，上视图显示在集成电路封装系统100的中央区域周围的3D穿孔106中的单排上端焊锡凸块104，但应明白，可有上端焊锡凸块104与3D穿孔106的不同结构。例如，可为采用网格方式的两、三、或多行(rows)排列，或为交错行(rows)。
已发现，该翘曲平衡层102提供改善集成电路封装系统100的可靠度，因为翘曲平衡层102可避免由于差异性热膨胀力与不同材料层间的力矩所引起集成电路封装系统100的翘曲。
请参考图2，其显示沿着图1所示虚线2--2的集成电路封装系统100的截面图。集成电路封装系统100显示具有在3D穿孔106中的上端焊锡凸块104、一基板210、一集成电路晶粒222、底端连接器224、封装体108、一互作用层226、与翘曲平衡层102。
基板210可充当一重新布线层(RDL，Redistribution Layer)，且从底端至上端有一底端绝缘层212、一底端传导层214、一中间绝缘层216、一上端传导层218、与一上端绝缘层220。该底端传导层214与该上端传导层218嵌入在周围的绝缘层，且从基板210的上端与底端暴露在不同点上。该底端传导层214与该上端传导层218可利用诸如铜、钛、钨、或其组合的传导金属制成。底端绝缘层212、中间绝缘层216、与上端绝缘层220可利用诸如一介电质的电绝缘材料制成。
基板210显示有五层，但应明白，此只是范例且基板210可有不同层数。例如，基板210可有6、7、8、或更多的层，即为交互介电层与传导层。
集成电路晶粒222连接至该上端传导层218且可在上端绝缘层220上面。例如，集成电路晶粒222的作用端可在底端上面，且连接至该上端传导层218。集成电路晶粒222可例如利用晶粒附接(die-attach)粘合剂附接在该上端绝缘层220。该互作用层226显示直接在集成电路晶粒222旁边周围的该上端绝缘层220的上端表面。该互作用层226可为一薄、透明层，且可具有约0.1-10微米厚度。
互作用层226的功能如同一阻障(barrier)，可选择性阻断在互作用层上施加的特定类型能量。例如，互作用层226可能对一特定波长或能源振幅特别灵敏。该互作用层226可衰减导向该互作用层226的表面的辐射能量。该互作用层226可在电磁辐射的特定频率范围内反应或崩溃(break down)。例如，该互作用层226也称为一互动(inter-action)层。
封装体108为直接在互作用层226上面。封装体108囊封集成电路晶粒222。封装体108、翘曲平衡层102、互作用层226、与上端绝缘层220有3D穿孔106，该3D穿孔通过上述各层以从上端绝缘层220暴露该上端传导层218的接触焊垫228。该接触焊垫228可利用诸如钛、钨、铜、或其组合的材料制成。
3D穿孔106定义为在一集成电路封装的多层中的一孔口，其中，3D穿孔106有一侧壁230，由于一多重步骤程序用来形成3D穿孔106，所以该侧壁有至少两不同斜率区段。在此范例，由具有陡峭的斜率的侧壁230围起的一孔口为通过翘曲平衡层102，且大部分路程为通过封装体108。该斜率可通过封装体108的最后部分加以改变，且再次通过互作用层226与上端绝缘层220加以改变。由于3D穿孔106的侧壁230的不同区段斜率会变化的结果，侧壁230可有一步阶式多重斜率形状。
3D穿孔106显示在特定点上有各种不同斜率，但应明白，此只是范例且3D穿孔106的侧部可改变在不同点上的斜率。例如，相较于在此范例所示，该斜率可改变较接近互作用层226。
该上端焊锡凸块104是在3D穿孔106中，直接接触该上端传导层218的接触焊垫228以及3D穿孔106的侧壁230的一部分。该上端焊锡凸块104遵循该3D穿孔106底端的步阶式多斜率形状，且因此该上端焊锡凸块104在上端焊锡凸块104的底端部分上面也有一步阶式多斜率形状。该上端焊锡凸块104的上端可低于该翘曲平衡层102的上端表面。
底端连接器224通过底端绝缘层212连接至底端传导层214。底端连接器224为传导结构，诸如焊锡球、传导柱、凸块、或导柱。
请参考图3，其显示在制造的囊封阶段中的封装体108的上视图。在此示图可以看到，封装体108为方形结构，但应明白，可为其它形状。例如，封装体108可为一矩形、五角形、或其它形状。
请参考图4，其显示沿着图3所示虚线4--4的封装体108的截面图。可以看到集成电路晶粒222是在基板210上并嵌入封装体108，且底端连接器224附接在基板210的底端。
基板210及其各种不同层可依序建立在已嵌入集成电路晶粒222的封装体108上面。或者，基板210可先形成并附接集成电路晶粒222，附接使用封装体108加以囊封。在建立基板层210或附接集成电路晶粒222以前，可施加该互作用层226。
在连接基板210至集成电路晶粒222之后，底端连接器可通过在底端绝缘层212中的开口形成或沉积在底端传导层214上面。
请参考图5，其显示在制造的翘曲控制阶段中的图4所示结构。在此示图，可以看到翘曲平衡层102直接地施加在集成电路晶粒222的上端表面。
在形成或沉积底端连接器224之后，一背磨胶带贴膜(back grinding tape)532可选择性施加在底端连接器224与底端绝缘层212，以助于将组件保持在定位。附接是由湿蚀刻、化学机械拋光/平坦化(CMP，Chemical Mechanical Polishing/Planarization)、或干蚀刻执行一背磨步骤，使封装薄化至想要的厚度，并平坦化该封装体108与该集成电路晶粒222。
在平坦化后，翘曲平衡层102可施加在集成电路晶粒222与封装体108的上端表面。翘曲平衡层102可为叠加(laminated)、沉积、或者另外的形成在集成电路晶粒222与封装体108上面。然后去移背磨胶带贴膜532(若存在)。
请参考图6，其显示在制造的穿孔形成阶段中的图5所示结构。翘曲平衡层102、封装体108、互作用层226、与上端绝缘层220的部分已去除以形成3D穿孔106。
3D穿孔106能以一些不同方式形成。许多类型雷射能以特别顺序用来切除(ablate)或雷射钻孔(laser drill)3D穿孔106。例如，一紫外线(UV)雷射与一红外线(IR)雷射可组合用来形成3D穿孔106。
如一更特殊的范例，首先，IR雷射可用来去除或切除翘曲平衡层102与封装体108的大部分垂直部分，以在封装体108中形成一凹部。例如，多数可为大于等于封装体108的垂直高度的99%。附接，UV雷射可用来通过去移或切除剩余材料以形成一孔口而完成3D穿孔106，包括剩余的封装体108、互作用层226、与上端绝缘层220，以暴露该接触焊垫228。
如另一范例，UV雷射可用来切除在翘曲平衡层102的孔口，然后IR雷射用来切除封装体108的大部分垂直部分。其它制程部分将保持相同。因为IR雷射无法很有效去除透明或半透明材料，所以如果翘曲平衡层102是透明，相较于IR雷射，UV雷射在完全去除翘曲平衡层102会更有效，IR雷射可能留下太多的残留物。
由于IR与UV雷射的切除速度差异，使得3D穿孔106的侧壁230的斜率会随着所施加的雷射类型而变化。较高速雷射切除典型可对侧壁230提供一较陡斜率，且较低速雷射切除典型对侧壁230提供较浅的斜率。经由不同材料的切除率也可影响侧壁230的斜率。例如，在接近封装体108的底端的侧壁230的斜率变化可标示所要使用雷射从IR雷射切换成UV雷射的点，且第二斜率变化可标示封装体108结束且其它层开始的点。IR与UV雷射的切除速度差异可能导致3D穿孔106的侧壁230的步阶式多重斜率形状。
除了IR与UV雷射以外，有许多不同类型雷射，并可使用具有经由封装体108与上端绝缘层220适当切除特征的任何雷射。例如，使用的雷射类型可包括IR、UV、GREEN、或更明确是，钇铝石榴石(YAG，yttrium aluminum garnet)、掺钕钇铝石榴石(ND-YAG，neodymium-doped YAG)或二氧化碳(CO2)。
雷射切除机构可使用至少一UV雷射头与至少一IR雷射头构成，使制造能力最大化，并控制基板210的良好成品品质，也可称为RDL叠加。例如，一UV雷射与两或多个IR雷射可整合在相同机构。
形成3D穿孔106的侧壁230的翘曲平衡层102、封装体108、互作用层226、与上端绝缘层220的部分可能会有雷射切除的非平坦表面特征。例如，非平坦表面可包括一浅凹槽、一微凹部、烧痕、或其它去除痕。
在雷射钻孔或切除后，一清洁程序可施加在3D穿孔106的表面，该清洁程序可为诸如利用具有表面活化剂的清洁剂/去离子(DI)水的湿式清洗、电浆清洗、或针对接触焊垫228的蚀刻步骤。若要结束制造图1所示的集成电路封装系统100需要图1所示的上端焊锡凸块104通过一程序形成在3D穿孔106的接触焊垫228上面，该程序可为诸如焊膏印刷(solderpaste printing)、或锡球布植(ball drop)。
已发现，由于不同雷射源的组合，具有不同角度多重斜率表面的3D穿孔106的侧壁230提供改善的可靠度，因为侧壁230的多重斜率表面提供用于附接上端焊锡凸块104的额外表面区域。额外表面区域可提供上端焊锡凸块104的改善结构完整性，以使另一封装或组件叠加在集成电路封装系统100上面。
已发现，形成3D穿孔106的侧壁230的翘曲平衡层102、封装体108、互作用层226、与上端绝缘层220的非平坦表面提供改善的可靠度。例如，侧壁230的非平坦表面提供增加上端焊锡凸块104的接合表面区域，达成改善结构性硬度。
已发现，用以在基板210中形成3D穿孔106的多个雷射组合(包括IR雷射与UV雷射)提供改善的可靠度以及增加能力。多个雷射的组合可通过处理一些挑战执行此目的。一IR雷射(尤其在低功率)在切除透明与半透明材料(包括透明介电薄膜、一些类型的翘曲平衡层102、背侧保护胶带贴膜、或互作用层226)上面的孔口或穿孔是没有效率。因此，利用一低功率IR雷射可能导致无法去除的少量互作用层226或上端绝缘层220，由于透明或半透明材料的无效率去除。利用一高功率IR雷射以暴露通过封装体108的接触焊垫228将可避免无法去除材料的问题，但可能导致接触焊垫228与中间绝缘层216之间的脱层(delamination)分开问题。相较于IR雷射，UV雷射在切除透明与非透明材料两者非常慢，且会导致达成高能力的某些困难度，但不致引起脱层问题。因此，利用高功率IR雷射以在封装体108快速建立孔口，然后利用一UV雷射切除剩余层(包括透明的互作用层226)将可导致高能力，没有脱层问题。
已发现，因为互作用层226的功能如同一阻障(barrier)，以选择性阻断在互作用层226的表面上面施加的特别能源形式，所以互作用层226提供改善的可靠度。例如，互作用层226(可为透明)可提供一方法以确保在IR雷射到达任何绝缘层以前，将一IR雷射改变成一不同雷射源，以可靠地形成通过上端绝缘层220的3D穿孔106，而不会在接触焊垫228与中间绝缘层216之间产生脱层。
已发现，用以形成3D穿孔106的多个雷射组合(包括IR雷射与UV雷射)可提供改善的切除准确度，因为雷射源有较窄光束宽度，可用来局部去该互作用层226与该上端绝缘层220。相较于较宽光束宽度的雷射源，较窄光束宽度的雷射源允许在上端传导层218的预定位置上面直接地执行精密切除，借此提供改善的切除品质。
请参考图7，其显示本发明的一进一步具体实施例的制造集成电路封装系统的方法700的流程图。该方法700包括下列步骤：在步骤702，提供一集成电路晶粒；在步骤704，囊封集成电路晶粒在封装体；在步骤706，施加一互作用层在封装体上面；在步骤708，形成一基板在互作用层上面，该基板具有一上端绝缘层与一上端传导层；在步骤710，形成一3D穿孔，该3D穿孔通过封装体、互作用层、与上端绝缘层，用以暴露在3D穿孔中的上端传导层；以及在步骤712，沉积一上端焊锡凸块在上端传导层上面的3D穿孔中。
因此，已发现，本发明的集成电路封装系统100提供一具有基板的集成电路封装系统的重要且至现阶段未知、无法取得的解决方案、能力、与功能方面。生成的方法、制程、装置、器件、产品、及/或系统为简单易懂、经济有效、不复杂、高度用途广泛、且有效，可通过调适的已知技术加以特别与非显著性实施，且如此容易适于有效率与经济有效地制造完全与习知制造方法或制程与技术兼容的集成电路封装系统。
本发明的另一重要方面在于可有效支持及给予降低费用、简化系统、与提高效能的传统趋势。
本发明的这些及其它重要方面使最新科技发展到至少下一阶段。
虽然本发明已连同一特定最佳模式描述，但应了解，鉴于前述，熟谙此技者应明白许多替代选择、修改、与变化。因此，所有此替代选择、修改、与变化是在文后权利要求书的范畴内。在此发表或附图显示的所有内容只是说明而不是限制。

Claims (10)

1.一种制造集成电路封装系统的方法，该方法包括：
提供一集成电路晶粒；
囊封该集成电路晶粒在一封装体；
施加一互作用层在该封装体上面；
形成一基板在该互作用层上面，该基板具有一上端绝缘层与一上端传导层，其中，该互作用层直接在该上端绝缘层上面以及在该封装体及该上端绝缘层之间；
形成一3D穿孔，该3D穿孔通过该封装体、该互作用层、与该上端绝缘层，用以暴露在该3D穿孔中的该上端传导层；以及
沉积一上端焊锡凸块在该上端传导层上面的该3D穿孔中。
2.根据权利要求1所述的方法，更包括施加一翘曲平衡层在该封装体与该集成电路晶粒的上端表面。
3.根据权利要求1所述的方法，其中，形成该3D穿孔，该3D穿孔通过该封装体、该互作用层、与该上端绝缘层，用以暴露在该3D穿孔中的该上端传导层，包括：
利用一红外线雷射在该封装体中形成一凹部；以及
利用一紫外线雷射形成一孔口，该孔口通过该封装体、该互作用层、与该上端绝缘层的剩余部分，用以暴露该上端传导层。
4.根据权利要求1所述的方法，其中，施加该互作用层包括施加具有0.1-10微米厚度的该互作用层。
5.根据权利要求1所述的方法，其中，形成该3D穿孔包括形成具有一侧壁的该3D穿孔，该侧壁有一步阶式多重斜率形状，其中，该3D穿孔通过该封装体的斜率与通过该基板的斜率不同。
6.一种集成电路封装系统，包括：
一基板，该基板具有一上端绝缘层与一上端传导层；
一互作用层，该互作用层直接在该基板的该上端绝缘层上面；
一集成电路晶粒，该集成电路晶粒在该基板上面；
一封装体，该封装体在该互作用层与该集成电路晶粒上面，其中，该互作用层在该封装体及该上端绝缘层之间；以及
一上端焊锡凸块，该上端焊锡凸块在该上端传导层上面，该上端焊锡凸块在一3D穿孔中，该3D穿孔为通过该封装体、该互作用层、与该上端绝缘层形成，用以暴露在该3D穿孔中的该上端传导层。
7.根据权利要求6所述的系统，更包括一翘曲平衡层，该翘曲平衡层在该封装体与该集成电路晶粒的上端表面上面。
8.根据权利要求6所述的系统，其中，该3D穿孔有一侧壁，该侧壁有一非平坦表面。
9.根据权利要求6所述的系统，其中，该互作用层具有0.1-10微米厚度。
10.根据权利要求6所述的系统，其中，该3D穿孔有一侧壁，该侧壁有一步阶式多重斜率形状，其中，该3D穿孔通过该封装体的斜率与通过该基板的斜率不同。
CN201310218417.0A 2012-06-04 2013-06-04 具有基板的集成电路封装系统及其制造方法 Active CN103456647B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201261655431P 2012-06-04 2012-06-04
US61/655,431 2012-06-04
US13/842,582 US9059157B2 (en) 2012-06-04 2013-03-15 Integrated circuit packaging system with substrate and method of manufacture thereof
US13/842,582 2013-03-15

Publications (2)

Publication Number Publication Date
CN103456647A CN103456647A (zh) 2013-12-18
CN103456647B true CN103456647B (zh) 2017-10-24

Family

ID=49669234

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310218417.0A Active CN103456647B (zh) 2012-06-04 2013-06-04 具有基板的集成电路封装系统及其制造方法

Country Status (4)

Country Link
US (1) US9059157B2 (zh)
CN (1) CN103456647B (zh)
SG (1) SG195464A1 (zh)
TW (1) TWI598969B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103268862B (zh) * 2013-05-03 2016-12-28 日月光半导体制造股份有限公司 半导体封装构造及其制造方法
SG10201501172RA (en) 2015-02-13 2016-09-29 Delta Electronics Int’L Singapore Pte Ltd Packaging process of electronic component
US10090241B2 (en) * 2015-05-29 2018-10-02 Taiwan Semiconductor Manufacturing Co., Ltd. Device, package structure and method of forming the same
TWI622142B (zh) * 2016-11-07 2018-04-21 財團法人工業技術研究院 晶片封裝體以及晶片封裝方法
TWI695459B (zh) * 2018-09-07 2020-06-01 矽品精密工業股份有限公司 電子封裝結構及其製法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101276805A (zh) * 2007-06-15 2008-10-01 日月光半导体制造股份有限公司 具电磁干扰屏蔽功能的半导体封装构造及其制造方法
US8319338B1 (en) * 2007-10-01 2012-11-27 Amkor Technology, Inc. Thin stacked interposer package
CN203325878U (zh) * 2012-06-04 2013-12-04 星科金朋有限公司 具有基板的集成电路封装系统

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI982568A (fi) 1997-12-02 1999-06-03 Samsung Electro Mech Menetelmä monikerroksisen painetun piirilevyn valmistamiseksi
JP2001077301A (ja) * 1999-08-24 2001-03-23 Amkor Technology Korea Inc 半導体パッケージ及びその製造方法
SG108245A1 (en) * 2001-03-30 2005-01-28 Micron Technology Inc Ball grid array interposer, packages and methods
US6790710B2 (en) * 2002-01-31 2004-09-14 Asat Limited Method of manufacturing an integrated circuit package
JP4271590B2 (ja) * 2004-01-20 2009-06-03 新光電気工業株式会社 半導体装置及びその製造方法
KR100792352B1 (ko) * 2006-07-06 2008-01-08 삼성전기주식회사 패키지 온 패키지의 바텀기판 및 그 제조방법
US8298931B2 (en) 2007-09-28 2012-10-30 Sandisk 3D Llc Dual damascene with amorphous carbon for 3D deep via/trench application
JP5395360B2 (ja) * 2008-02-25 2014-01-22 新光電気工業株式会社 電子部品内蔵基板の製造方法
TWI473553B (zh) * 2008-07-03 2015-02-11 Advanced Semiconductor Eng 晶片封裝結構
US8592992B2 (en) * 2011-12-14 2013-11-26 Stats Chippac, Ltd. Semiconductor device and method of forming vertical interconnect structure with conductive micro via array for 3-D Fo-WLCSP
US9064936B2 (en) * 2008-12-12 2015-06-23 Stats Chippac, Ltd. Semiconductor device and method of forming a vertical interconnect structure for 3-D FO-WLCSP
US8012797B2 (en) * 2009-01-07 2011-09-06 Advanced Semiconductor Engineering, Inc. Method for forming stackable semiconductor device packages including openings with conductive bumps of specified geometries
US8604602B2 (en) * 2009-05-15 2013-12-10 Stats Chippac Ltd. Integrated circuit packaging system with reinforced encapsulant having embedded interconnect and method of manufacture thereof
US20110024899A1 (en) * 2009-07-28 2011-02-03 Kenji Masumoto Substrate structure for cavity package
US8643181B2 (en) 2010-03-24 2014-02-04 Stats Chippac Ltd. Integrated circuit packaging system with encapsulation and method of manufacture thereof
TWI492349B (zh) * 2010-09-09 2015-07-11 矽品精密工業股份有限公司 晶片尺寸封裝件及其製法
US10049964B2 (en) * 2012-03-23 2018-08-14 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming a fan-out PoP device with PWB vertical interconnect units
US9082780B2 (en) * 2012-03-23 2015-07-14 Stats Chippac, Ltd. Semiconductor device and method of forming a robust fan-out package including vertical interconnects and mechanical support layer
US9368438B2 (en) * 2012-12-28 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Package on package (PoP) bonding structures
US9378982B2 (en) * 2013-01-31 2016-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. Die package with openings surrounding end-portions of through package vias (TPVs) and package on package (PoP) using the die package

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101276805A (zh) * 2007-06-15 2008-10-01 日月光半导体制造股份有限公司 具电磁干扰屏蔽功能的半导体封装构造及其制造方法
US8319338B1 (en) * 2007-10-01 2012-11-27 Amkor Technology, Inc. Thin stacked interposer package
CN203325878U (zh) * 2012-06-04 2013-12-04 星科金朋有限公司 具有基板的集成电路封装系统

Also Published As

Publication number Publication date
US20130320525A1 (en) 2013-12-05
SG195464A1 (en) 2013-12-30
US9059157B2 (en) 2015-06-16
CN103456647A (zh) 2013-12-18
TW201405678A (zh) 2014-02-01
TWI598969B (zh) 2017-09-11

Similar Documents

Publication Publication Date Title
US8319329B2 (en) Stacked integrated circuit package having recessed sidewalls
JP5246831B2 (ja) 電子デバイス及びそれを形成する方法
CN103456647B (zh) 具有基板的集成电路封装系统及其制造方法
CN103178032B (zh) 使用穿透硅通道的半导体封装方法
JP4922193B2 (ja) 自己整合ウェハまたはチップ構造、自己整合積層構造およびそれを製造する方法
CN107408541A (zh) 系统级封装扇出叠层架构以及工艺流程
US9093457B2 (en) Stacked microelectronic packages having patterned sidewall conductors and methods for the fabrication thereof
CN107408552A (zh) 薄型低翘曲扇出封装件中的双面安装存储器集成
CN107533985A (zh) 包括第一级裸片、背对背堆叠的第二级裸片和第三级裸片以及对应的第一再分配层、第二再分配层和第三再分配层的竖直堆叠系统级封装及其制造方法
TW201225762A (en) Package substrate having an embedded via hole medium layer and method of forming same
TW201143011A (en) Chip package and method for forming the same
TW201236088A (en) Semiconductor package having through substrate via (TSV) interposer and method of manufacturing the semiconductor package
JP4115326B2 (ja) 半導体パッケージの製造方法
CN103946965B (zh) 封装上受控的管芯上焊料集成及其装配方法
TW201240018A (en) Package interconnects
CN108630739A (zh) 半导体装置及其制造方法
CN106206476A (zh) 电子封装件及其制法
TW201110247A (en) Method of forming package structure
JP2003086762A (ja) 半導体装置及びその製造方法
JP2009027130A (ja) 電子部品パッケージおよびその製造方法
US20170278810A1 (en) Embedded die in panel method and structure
JP2006041512A (ja) マルチチップパッケージ用集積回路チップの製造方法及びその方法により形成されたウエハ及びチップ
JP6298720B2 (ja) 積層デバイスの製造方法
CN203325878U (zh) 具有基板的集成电路封装系统
CN105161451B (zh) 半导体叠层封装方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Singapore, Singapore City

Patentee after: STATS ChipPAC Pte. Ltd.

Address before: Singapore, Singapore City

Patentee before: Stats Chippac Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20200108

Address after: No. 500, Linjiang Road, Yuecheng District, Shaoxing City, Zhejiang Province

Patentee after: Changdian integrated circuit (Shaoxing) Co.,Ltd.

Address before: Singapore, Singapore City

Patentee before: STATS ChipPAC Pte. Ltd.