CN103400805A - 一种基于框架采用切割刀优化技术的扁平封装件的制作工艺 - Google Patents

一种基于框架采用切割刀优化技术的扁平封装件的制作工艺 Download PDF

Info

Publication number
CN103400805A
CN103400805A CN2013102755942A CN201310275594A CN103400805A CN 103400805 A CN103400805 A CN 103400805A CN 2013102755942 A CN2013102755942 A CN 2013102755942A CN 201310275594 A CN201310275594 A CN 201310275594A CN 103400805 A CN103400805 A CN 103400805A
Authority
CN
China
Prior art keywords
manufacturing process
cutter
dfn
cutting device
technique
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2013102755942A
Other languages
English (en)
Inventor
李站
李万霞
魏海东
崔梦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huatian Technology Xian Co Ltd
Original Assignee
Huatian Technology Xian Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huatian Technology Xian Co Ltd filed Critical Huatian Technology Xian Co Ltd
Priority to CN2013102755942A priority Critical patent/CN103400805A/zh
Publication of CN103400805A publication Critical patent/CN103400805A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明公开了一种基于框架采用切割刀优化技术的扁平封装件的制作工艺，所述制作工艺：晶圆减薄→划片→上芯（粘片）→压焊→塑封→后固化→使用长切割刀切割→检验→包装→入库。本发明提高了产品生产周期，降低了生产成本。

Description

一种基于框架采用切割刀优化技术的扁平封装件的制作工艺
 
技术领域
本发明涉及集成电路封装技术领域，具体是一种基于框架采用切割刀优化技术的扁平封装件的制作工艺。
背景技术
QFN（四面扁平无引脚封装）及DFN（双扁平无引脚封装）封装是在近几年随着通讯及便携式小型数码电子产品(数码相机、手机、PC、MP3)的产生而发展起来的、适用于高频、宽带、低噪声、高导热、小体积、高速度等电性要求的中小规模集成电路的封装。QFN/DFN封装有效地利用了引线脚的封装空间，从而大幅度地提高了封装效率。但目前大部分半导体封装厂商QFN/DFN的制造过程中都面临一些工艺困惑，原因是现有QFN/DFN工艺的塑封工序中，由于框架结构的局限性，使用的台阶状引线框架的防缺陷（分层）工艺措施并非完全有效，导致QFN/DFN封装存在以下不足：
在产品生产过程中，由于各种尺寸的产品都有可能加工，但是加工所用的切割夹具价格非常昂贵，限制了很多不同尺寸产品的加工；也由于厚度过大，切割刀无法穿透，其中就包括较厚产品（厚度大于3.0mm的产品厚度）的封装。
发明内容
为了克服上述现有技术存在的问题，本发明的目的是提供一种基于框架采用切割刀优化技术的扁平封装件的制作工艺，在产品生产过程中不用重新制作切割夹具，提高了产品生产周期，降低了生产成本。
一种基于框架采用切割刀优化技术的扁平封装件的工艺流程如下：晶圆减薄→划片→上芯（粘片）→压焊→塑封→后固化→使用长切割刀切割→检验→包装→入库。
一种基于框架采用切割刀优化技术的扁平封装件的制作工艺，具体按照以下步骤进行：
第一步、晶圆减薄：晶圆减薄厚度50μm～200μm，粗糙度Ra 0.10mm～0.05mm ；
第二步、划片：150μm以上晶圆同普通QFN/DFN划片工艺，但厚度在150μm以下晶圆，使用双刀划片机及其工艺；
第三步、上芯（粘片）：既可采用粘片胶又可采用胶膜片（DAF）上芯；
第四步、压焊，塑封，后固化，打印，与常规QFN/DFN工艺相同；
第五步、切割：使用增加了长度的切割刀进行切割；
在常规封装过程中，在切割工序中使用优化后的切割刀，增加切割刀的长度，使用本法在进行厚产品的封装时既解决了切割刀无法穿透的问题又避免做新尺寸的切割夹具的问题，降低了生产成本，也省去了制作切割夹具的时间，缩短了生产周期；
第六步、检验、包装等均与常规QFN/DFN工艺相同。
附图说明
图1引线框架剖面图；
图2产品上芯后剖面图；
图3 产品压焊后剖面图；
图4产品塑封后剖面图；
图5产品后固化后剖面图；
图6产品分离后剖面图；
图7成品剖面图。
图中，1为引线框架，2为粘片胶，3为芯片，4为键合线，5为塑封体。
具体实施方式
以下根据附图对该发明做进一步的说明。
如图7所示，一种基于框架的扁平封装件主要由引线框架1、粘片胶2、芯片3、键合线4和塑封体5组成。所述引线框架1与芯片3通过粘片胶2连接，键合线4连接引线框架1和芯片3，塑封体5包围了引线框架1、粘片胶2、芯片3和键合线4。塑封体5对芯片3和键合线4起到了支撑和保护作用。芯片3、键合线4、塑封体5、引线框架1构成了电路的电源和信号通道。
一种基于框架采用切割刀优化技术的扁平封装件的工艺流程如下：晶圆减薄→划片→上芯（粘片）→压焊→塑封→后固化→使用长切割刀切割→检验→包装→入库。
如图所示，一种基于框架采用切割刀优化技术的扁平封装件的制作工艺，按照以下步骤进行：
第一步、晶圆减薄：晶圆减薄厚度50μm～200μm，粗糙度Ra 0.10mm～0.05mm ；
第二步、划片：150μm以上晶圆同普通QFN/DFN划片工艺，但厚度在150μm以下晶圆，使用双刀划片机及其工艺；
第三步、上芯（粘片）：既可采用粘片胶又可采用胶膜片（DAF）上芯；
第四步、压焊，塑封，后固化，打印，与常规QFN/DFN工艺相同；
第五步、切割：使用增加了长度的切割刀进行切割；
在常规封装过程中，在切割工序中使用优化后的切割刀，增加切割刀的长度，使用本法在进行厚产品的封装时既解决了切割刀无法穿透的问题又避免做新尺寸的切割夹具的问题，降低了生产成本，也省去了制作切割夹具的时间，缩短了生产周期；
第六步、检验、包装等均与常规QFN/DFN工艺相同。
本发明可用于单芯片封装。

Claims (1)

1.一种基于框架采用切割刀优化技术的扁平封装件的制作工艺，其特征在于：按照以下步骤进行：
第一步、晶圆减薄：晶圆减薄厚度50μm～200μm，粗糙度Ra 0.10mm～0.05mm ；
第二步、划片：150μm以上晶圆同普通QFN/DFN划片工艺，但厚度在150μm以下晶圆，使用双刀划片机及其工艺；
第三步、上芯（粘片）：既可采用粘片胶又可采用胶膜片（DAF）上芯；
第四步、压焊、塑封、后固化、打印，与常规QFN/DFN工艺相同；
第五步、切割：使用增加了长度的切割刀进行切割；
第六步、检验、包装等均与常规QFN/DFN工艺相同。
 
 
CN2013102755942A 2013-07-03 2013-07-03 一种基于框架采用切割刀优化技术的扁平封装件的制作工艺 Pending CN103400805A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2013102755942A CN103400805A (zh) 2013-07-03 2013-07-03 一种基于框架采用切割刀优化技术的扁平封装件的制作工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2013102755942A CN103400805A (zh) 2013-07-03 2013-07-03 一种基于框架采用切割刀优化技术的扁平封装件的制作工艺

Publications (1)

Publication Number Publication Date
CN103400805A true CN103400805A (zh) 2013-11-20

Family

ID=49564403

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2013102755942A Pending CN103400805A (zh) 2013-07-03 2013-07-03 一种基于框架采用切割刀优化技术的扁平封装件的制作工艺

Country Status (1)

Country Link
CN (1) CN103400805A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090194854A1 (en) * 2008-02-01 2009-08-06 Infineon Technologies Ag Semiconductor device package and method of making a semiconductor device package
CN101697348A (zh) * 2009-10-11 2010-04-21 天水华天科技股份有限公司 一种小载体四面扁平无引脚封装件及其制备方法
US20120205811A1 (en) * 2011-02-14 2012-08-16 Byung Tai Do Integrated circuit packaging system with terminal locks and method of manufacture thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090194854A1 (en) * 2008-02-01 2009-08-06 Infineon Technologies Ag Semiconductor device package and method of making a semiconductor device package
CN101697348A (zh) * 2009-10-11 2010-04-21 天水华天科技股份有限公司 一种小载体四面扁平无引脚封装件及其制备方法
US20120205811A1 (en) * 2011-02-14 2012-08-16 Byung Tai Do Integrated circuit packaging system with terminal locks and method of manufacture thereof

Similar Documents

Publication Publication Date Title
CN103474406A (zh) 一种aaqfn框架产品无铜扁平封装件及其制作工艺
TW200511525A (en) Semiconductor package having high quantity of I/O connections and method for making the same
CN103346135A (zh) 一种基于框架采用键合线连接技术的封装件及其制作工艺
CN103400806A (zh) 一种基于框架采用切割道优化技术的扁平封装件的制作工艺
CN103606539A (zh) 一种基于框架采用开孔优化技术的扁平封装件及其制作工艺
CN103021996A (zh) 一种带有方形凹槽的冲压框架的扁平多芯片封装件及其制作方法
CN203260570U (zh) 一种基于框架腐蚀凸点的无载体式新型封装件
CN103050451A (zh) 一种双排引脚四面扁平无引脚封装件及其绝缘处理方法
CN103400805A (zh) 一种基于框架采用切割刀优化技术的扁平封装件的制作工艺
CN103400811A (zh) 一种基于框架采用特殊点胶技术的扁平封装件及其制作工艺
CN103681578A (zh) 一种基于框架采用引脚优化技术的扁平封装件及其制作工艺
CN202084532U (zh) To92型号封装盒及配套模具
CN203103287U (zh) 一种带有方形凹槽的冲压框架的扁平多芯片封装件
CN203481210U (zh) 一种基于框架采用点胶技术的扁平封装件
CN203589000U (zh) 一种基于无框架csp封装背面植球塑封封装件
CN211507626U (zh) 一种p系列的微型双通道静电防护芯片封装结构
CN209515637U (zh) 一种功率模块结构
CN203339152U (zh) 一种基于冲压框架的单芯片扁平封装件
CN202772132U (zh) 一种基于冲压框架的多芯片堆叠式扁平封装件
CN203254606U (zh) 一种dip引线框塑封模具
CN102832141A (zh) 一种基于框架的无载体式封装件的制作工艺
CN102738009A (zh) 一种基于刷磨的aaqfn框架产品扁平封装件制作工艺
CN203690287U (zh) 一种基于框架采用镀银技术的封装件
CN103346140A (zh) 一种基于框架采用镀银技术的封装件及其制作工艺
CN203481191U (zh) 一种基于框架采用预塑封优化技术的aaqfn封装件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20131120

WD01 Invention patent application deemed withdrawn after publication