CN103325753A - 一种基于无框架csp封装背面植球塑封封装件及其制作工艺 - Google Patents

一种基于无框架csp封装背面植球塑封封装件及其制作工艺 Download PDF

Info

Publication number
CN103325753A
CN103325753A CN2013101816239A CN201310181623A CN103325753A CN 103325753 A CN103325753 A CN 103325753A CN 2013101816239 A CN2013101816239 A CN 2013101816239A CN 201310181623 A CN201310181623 A CN 201310181623A CN 103325753 A CN103325753 A CN 103325753A
Authority
CN
China
Prior art keywords
chip
plastic packaging
plastic
bonding
packaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2013101816239A
Other languages
English (en)
Inventor
马利
郭小伟
朱文辉
钟环清
谌世广
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huatian Technology Xian Co Ltd
Original Assignee
Huatian Technology Xian Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huatian Technology Xian Co Ltd filed Critical Huatian Technology Xian Co Ltd
Priority to CN2013101816239A priority Critical patent/CN103325753A/zh
Publication of CN103325753A publication Critical patent/CN103325753A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector

Abstract

本发明公开了一种基于无框架CSP封装背面植球塑封封装件及其制作工艺，所述封装件主要由一次塑封体、二次塑封体、键合线、Bump引脚、芯片、铜板、锡球、粘片胶组成。所述芯片与铜板通过粘片胶相连，铜板植有Bump引脚，键合线直接从芯片打到Bump引脚上。一次塑封体和二次塑封体包围了粘片胶、芯片、Bump引脚、键合线、锡球，并构成了电路的整体，芯片、键合线、Bump引脚和锡球构成了电路的电源和信号通道。所述制作工艺流程如下：晶圆减薄→划片→上芯（粘片）→压焊植球→压焊→一次塑封→铜板背面蚀刻→锡膏印刷、回流焊→背面贴膜→二次塑封→打印→产品分离→检验→包装→入库。本发明增强了引脚牢固性，提高了产品的封装可靠性。

Description

一种基于无框架CSP封装背面植球塑封封装件及其制作工艺
 
技术领域
本发明属于集成电路封装技术领域，具体涉及一种基于无框架CSP封装背面植球塑封封装件及其制作工艺。
背景技术    
CSP(Chip Scale Package)封装，是芯片级封装的意思。CSP封装最新一代的内存芯片封装技术，其技术性能又有了新的提升。与BGA封装相比，同等空间下CSP封装可以将存储容量提高三倍。
CSP产品的主要特点：封装体尺寸小。CSP封装内存不但体积小，同时也更薄，大大提高了内存芯片在长时间运行后的可靠性，线路阻抗显著减小，芯片速度也随之得到大幅度提高。CSP封装内存芯片的中心引脚形式有效地缩短了信号的传导距离，其衰减随之减少，芯片的抗干扰、抗噪性能也能得到大幅提升，这也使得CSP的存取时间比有极大提高。CSP是最先进的集成电路封装形式，它具有体积小，输入／输出端数可以很多，电性能好，热性能好，体积小重量轻等特点。
但现有技术存在Bump脱落或Bump过小，影响产品的封装可靠性的问题。
发明内容
为了解决上述现有技术存在的问题，本发明提供了一种基于无框架CSP封装背面植球塑封封装件及其制作工艺，其增加产品背面植球工艺及二次塑封工艺，使表面贴装引脚由原来的Bump转换成锡球，增加外露引脚大小，且第二次塑封的塑封料可以与第一次塑封的塑封料在Bump引脚及锡球之间形成更加有效的防拖拉结构，增强引脚牢固性,使引脚不受外界环境影响，直接提高产品的封装可靠性，并在一定程度上降低成本。
一种基于无框架CSP封装背面植球塑封封装件主要由一次塑封体、二次塑封体、键合线、Bump引脚、芯片、铜板、锡球、粘片胶组成。所述芯片与铜板通过粘片胶相连，铜板植有Bump引脚，键合线直接从芯片打到Bump引脚上。一次塑封体和二次塑封体包围了粘片胶、芯片、Bump引脚、键合线、锡球，并构成了电路的整体，塑封体对芯片、Bump引脚、键合线和锡球起到了支撑和保护作用，芯片、键合线、Bump引脚和锡球构成了电路的电源和信号通道。
一种基于无框架CSP封装背面植球塑封封装件的工艺流程如下：晶圆减薄→划片→上芯（粘片）→压焊植球→压焊→一次塑封→铜板背面蚀刻→锡膏印刷、回流焊→背面贴膜→二次塑封→打印→产品分离→检验→包装→入库。
附图说明
图1铜板剖面图；
图2 上芯后产品剖面图；
图3 压焊植Bump引脚剖面图；
图4 压焊键合后产品剖面图；
图5 一次塑封后产品剖面图；
图6 框架背面蚀刻后产品剖面图；
图7 刷锡膏回流焊后产品剖面图；
图8 背面贴膜后产品剖面图；
图9 二次塑封后产品剖面图；
图10产品成品剖面。
图中，1为铜板，2为粘片胶，3为芯片，4为Bump引脚，5为键合线，6为一次塑封体、7为锡球，8为胶膜，9为二次塑封体。
具体实施方式
下面结合附图对本发明做进一步的说明。
本发明主要适用于单芯片封装件。
如图10所示，一种基于无框架CSP封装背面植球塑封封装件主要由一次塑封体6、二次塑封体9、键合线5、Bump引脚4、芯片3、铜板1、锡球7、粘片胶2组成。所述芯片3与铜板1通过粘片胶2相连，铜板1植有Bump引脚4，键合线5直接从芯片3打到Bump引脚4上。一次塑封体6和二次塑封体9包围了粘片胶2、芯片3、Bump引脚4、键合线5、锡球7，并构成了电路的整体，塑封体对芯片3、Bump引脚4、键合线5和锡球7起到了支撑和保护作用，芯片3、键合线4、Bump引脚5和锡球7构成了电路的电源和信号通道。
一种基于无框架CSP封装背面植球塑封封装件的工艺流程如下：晶圆减薄→划片→上芯（粘片）→压焊植球→压焊→一次塑封→铜板背面蚀刻→锡膏印刷、回流焊→背面贴膜→二次塑封→打印→产品分离→检验→包装→入库。
如图1到图10所示，一种基于无框架CSP封装背面植球塑封封装件的制作工艺，主要按照以下步骤进行：
1、晶圆减薄：减薄厚度50μm～200μm，粗糙度Ra 0.10mm～0.05mm；
2、划片：150μm以上晶圆同普通QFN划片工艺，但厚度在150μm以下晶圆，使用双刀划片机及其工艺；
3、上芯（粘片）：采用粘片胶2上芯；
4、压焊：先使用粗线径键合丝在铜板1上植入Bump作为引脚，再使用常规键合丝在芯片3与Bump引脚4之间键合连接；
5、一次塑封：用传统塑封料（如9220）一次塑封体6进行塑封；
6、铜片蚀刻：使用三氯化铁溶液及微蚀液，蚀刻完所有铜板1；
7、丝网印刷、回流焊工艺：同常规工艺；
8、背面贴膜：同框架贴膜工艺，在一次塑封体6背面锡球7表面贴胶膜8，保护住表面锡球7； 
9、二次塑封：在一次塑封体6与锡球7表面的胶膜8之间进行注塑二次塑封体9，实现二次塑封。注意二次塑封使用30~32um颗粒度的塑封料填充，由于用量小，对产品成本影响较小；
10、后固化、磨胶、锡化、打印、产品分离、检验、包装等均与常规QFN工艺相同。

Claims (2)

1.一种基于无框架CSP封装背面植球塑封封装件，其特征在于：所述封装件主要由一次塑封体（6）、二次塑封体（9）、键合线（5）、Bump引脚（4）、芯片（3）、铜板（1）、锡球（7）、粘片胶（2）组成；所述芯片（3）与铜板（1）通过粘片胶（2）相连，铜板（1）植有Bump引脚（4），键合线（5）直接从芯片（3）打到Bump引脚（4）上；一次塑封体（6）和二次塑封体（9）包围了粘片胶（2）、芯片（3）、Bump引脚（4）、键合线（5）、锡球（7），并构成了电路的整体，芯片（3）、键合线（4）、Bump引脚（5）和锡球（7）构成了电路的电源和信号通道。
2.一种基于无框架CSP封装背面植球塑封封装件的制作工艺，其特征在于：主要按照以下步骤进行：
（1）、晶圆减薄：减薄厚度50μm～200μm，粗糙度Ra 0.10mm～0.05mm；
（2）、划片：150μm以上晶圆同普通QFN划片工艺，但厚度在150μm以下晶圆，使用双刀划片机及其工艺；
（3）、上芯（粘片）：采用粘片胶（2）上芯；
（4）、压焊：先使用粗线径键合丝在铜板（1）上植入Bump作为引脚，再使用常规键合丝在芯片（3）与Bump引脚（4）之间键合连接；
（5）、一次塑封：用一次塑封体（6）作为传统塑封料进行塑封；
（6）、铜片蚀刻：使用三氯化铁溶液及微蚀液，蚀刻完所有铜板（1）；
（7）、丝网印刷、回流焊工艺：同常规工艺；
（8）、背面贴膜：同框架贴膜工艺，在一次塑封体（6）背面锡球（7）表面贴胶膜（8），保护住表面锡球（7）； 
（9）、二次塑封：在一次塑封体（6）与锡球（7）表面的胶膜（8）之间进行注塑二次塑封体（9），实现二次塑封；
（10）、后固化、磨胶、锡化、打印、产品分离、检验、包装等均与常规QFN工艺相同。
CN2013101816239A 2013-05-16 2013-05-16 一种基于无框架csp封装背面植球塑封封装件及其制作工艺 Pending CN103325753A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2013101816239A CN103325753A (zh) 2013-05-16 2013-05-16 一种基于无框架csp封装背面植球塑封封装件及其制作工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2013101816239A CN103325753A (zh) 2013-05-16 2013-05-16 一种基于无框架csp封装背面植球塑封封装件及其制作工艺

Publications (1)

Publication Number Publication Date
CN103325753A true CN103325753A (zh) 2013-09-25

Family

ID=49194421

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2013101816239A Pending CN103325753A (zh) 2013-05-16 2013-05-16 一种基于无框架csp封装背面植球塑封封装件及其制作工艺

Country Status (1)

Country Link
CN (1) CN103325753A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105489542A (zh) * 2015-11-27 2016-04-13 矽力杰半导体技术(杭州)有限公司 芯片封装方法及芯片封装结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1144016A (zh) * 1994-03-18 1997-02-26 日立化成工业株式会社 半导体组件的制造方法及半导体组件
US20090087953A1 (en) * 2006-10-13 2009-04-02 Hung-Tsun Lin Manufacturing process of leadframe-based BGA packages
CN203589000U (zh) * 2013-05-16 2014-05-07 华天科技（西安）有限公司 一种基于无框架csp封装背面植球塑封封装件

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1144016A (zh) * 1994-03-18 1997-02-26 日立化成工业株式会社 半导体组件的制造方法及半导体组件
US20090087953A1 (en) * 2006-10-13 2009-04-02 Hung-Tsun Lin Manufacturing process of leadframe-based BGA packages
CN203589000U (zh) * 2013-05-16 2014-05-07 华天科技（西安）有限公司 一种基于无框架csp封装背面植球塑封封装件

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105489542A (zh) * 2015-11-27 2016-04-13 矽力杰半导体技术(杭州)有限公司 芯片封装方法及芯片封装结构
CN105489542B (zh) * 2015-11-27 2019-06-14 矽力杰半导体技术(杭州)有限公司 芯片封装方法及芯片封装结构

Similar Documents

Publication Publication Date Title
EP2033220A2 (en) Stack die packages
CN104465595A (zh) 基于定制引线框架的csp型mems封装件及生产方法
CN105185717A (zh) 晶圆级芯片封装方法
CN103021994A (zh) 一种aaqfn二次塑封与二次植球优化的封装件及其制作工艺
CN104332462A (zh) 一种芯片倾斜堆叠的圆片级封装单元及其封装方法
CN103594447B (zh) 封装密度大高频性能好的ic芯片堆叠封装件及制造方法
CN104465581A (zh) 一种低成本高可靠性芯片尺寸cis封装
CN104538376A (zh) 一种带有铜柱的pop封装结构及其制备方法
CN203589000U (zh) 一种基于无框架csp封装背面植球塑封封装件
CN103021996A (zh) 一种带有方形凹槽的冲压框架的扁平多芯片封装件及其制作方法
CN103325753A (zh) 一种基于无框架csp封装背面植球塑封封装件及其制作工艺
CN103107098B (zh) 方形扁平无引脚的封装方法及其封装结构
CN111128918B (zh) 一种芯片封装方法及芯片
CN202196776U (zh) 一种扁平无载体无引线引脚外露封装件
CN201829483U (zh) 倒装薄的四边无引线封装的引线框及其封装结构
CN103325693A (zh) 一种采用塑封技术优化fcbga封装的封装件及其制作工艺
CN104201168A (zh) 一种芯片倾斜堆叠的圆片级封装单元及封装方法
CN102738018A (zh) 一种基于框架载体开孔和锡球贴膜的aaqfn产品的二次塑封制作工艺
CN220358072U (zh) 封装结构
CN202772132U (zh) 一种基于冲压框架的多芯片堆叠式扁平封装件
CN203339152U (zh) 一种基于冲压框架的单芯片扁平封装件
CN202178252U (zh) 多圈排列无载体双ic芯片封装件
CN206250175U (zh) 一种双向esd防护二极管的dfn封装结构
CN202736909U (zh) 一种引线框架的宝塔式ic芯片堆叠封装件
CN203103287U (zh) 一种带有方形凹槽的冲压框架的扁平多芯片封装件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130925

WD01 Invention patent application deemed withdrawn after publication