CN103258738B - 超晶格纳米线场效应晶体管及其形成方法 - Google Patents

Abstract

一种超晶格纳米线场效应晶体管及其形成方法，超晶格纳米线场效应晶体管的形成方法包括：提供衬底，衬底具有凹槽，衬底上具有至少两层叠置的纳米线、栅极结构，纳米线悬置于凹槽，相互叠置的纳米线之间具有预定间距，栅极结构包括栅极、位于栅极和纳米线之间的栅介质层，栅极结构位于凹槽底部上且包围至少两层叠置的纳米线，纳米线的长度大于栅极的宽度；在栅极结构四周形成侧墙；去除伸出侧墙的纳米线；利用外延生长法在侧墙的外侧形成源极、漏极。本技术方案用外延生长法形成源极和漏极，可以将需要掺杂的离子伴随着源极和漏极的形成掺杂在源极、漏极中，避免现有技术中利用离子注入形成源极、漏极而导致源极和漏极中的离子掺杂不均匀的问题。

Description

超晶格纳米线场效应晶体管及其形成方法

技术领域

本发明涉及半导体技术领域，尤其涉及超晶格纳米线场效应晶体管(superlatticenanowireFET)及其形成方法。

背景技术

集成电路已经从单一的芯片上集成数十个器件发展为集成数百万器件。传统的集成电路的性能和复杂性已经远远超过了最初的想象。为了实现在复杂性和电路密度(在一定芯片面积上所能容纳的器件的数量)方面的提高，器件的特征尺寸，也称为“几何尺寸(geometry)”，随着每一代的集成电路已经越变越小。提高集成电路密度不仅可以提高集成电路的复杂性和性能，而且对于消费者来说也能降低消费。基于对集成电路芯片高密度、高速度、低功耗的需求，集成电路越来越向高密度、高速度、低功耗方向发展。

当集成电路中的场效应晶体管的特征尺寸减小到32nm以下时，传统的场效应晶体管的形成方法已不适应，提出了纳米线场效应晶体管。其中纳米线场效应晶体管是指沟道长度为纳米(nm)数量级的场效应晶体管，实际上，也就是沟道的长度短到与沟道的厚度可相比拟时的场效应晶体管。纳米线场效应晶体管具有高的电流开关比，同时受短沟道效应和漏致势垒降低效应影响较小。

随着纳米技术的发展，在纳米材料中引入了超晶格材料，其中，超晶格是由两种或多种不同掺杂、不同组分的半导体超薄层交替叠合生长在基底上，并且在其外延方向上形成附加一维周期的人造结构。随着超晶格材料在纳米器件中应用的不断深入，目前在一维纳米材料纳米线中引入了超晶格结构，以扩充纳米线的功能。

图1～图6为现有技术中形成超晶格纳米线场效应晶体管的方法的剖面结构示意图，参考图1～图6，现有技术中，形成超晶格纳米线场效应晶体管的方法包括：

参考图1，提供SOI衬底10，所述SOI衬底10包括单晶硅层11、位于所述单晶硅层11上的埋层12、位于所述埋层12上的单晶硅层13；在单晶硅层13上交叠形成单晶锗硅层14和单晶硅层15，单晶锗硅层14和单晶硅层15均至少为一层，图1中显示两层单晶硅层15和两层单晶锗硅层14。

参考图2，图形化单晶锗硅层14和单晶硅层15、单晶硅层13和埋层12，形成多层叠置的纳米线21、凹槽22、源极区域23和漏极区域24，所述纳米线21悬置于所述凹槽22。

参考图3，利用湿法刻蚀去除相互叠置的纳米线21之间的单晶锗硅层14。

参考图4，依次形成导电层和介质层，覆盖所述相互叠置的纳米线21和凹槽22、源极区域23和漏极区域24，在导电层形成图形化的硬掩膜层26，该图形化的硬掩膜层；以图形化的硬掩膜层26为掩膜图形化所述导电层和介质层，形成栅极25和栅介质层(图中未示出)。

参考图5，湿法刻蚀去除所述纳米线21下方的导电层，之后，对源极区域23、漏极区域24进行离子注入形成源极、漏极。

现有技术的形成超晶格纳米线场效应晶体管的方法，对所述源极区域和漏极区域进行离子注入形成源极和漏极时，由于源极区域和漏极区域均为叠层结构，由至少两层单晶硅层组成，因此进行离子注入形成源极和漏极时，源极和漏极中的离子分布不均匀，越靠近下层离子分布越少。由于源极和漏极中离子分布不均匀，从而影响了器件的性能。

现有技术中，有许多关于纳米线场效应晶体管的方法，例如公开号为US2011315950A1的美国专利申请中公开的“NanowireFETwithTrapezoidgatestructure(具有梯形栅结构的纳米场效应晶体管)”，然而，均没有解决以上所述现有技术的缺点。

发明内容

本发明解决的问题是现有技术形成超晶格纳米线场效应晶体管的方法，其源极和漏极的离子分布不均匀的问题。

为解决上述问题，本发明提供形成超晶格纳米线场效应晶体管的方法，包括：

提供衬底，所述衬底具有凹槽，所述衬底上具有至少两层叠置的纳米线、栅极结构，所述纳米线悬置于所述凹槽，相互叠置的纳米线之间具有预定间距，所述栅极结构包括栅极、位于所述栅极和纳米线之间的栅介质层，所述栅极结构位于所述凹槽底部上且包围所述至少两层叠置的纳米线，所述纳米线的长度大于所述栅极的宽度；

在所述栅极结构四周形成侧墙；

去除伸出侧墙的纳米线；

利用外延生长法在所述侧墙的外侧形成源极、漏极。

可选的，在所述栅极结构四周形成侧墙包括：

形成介质层，覆盖所述衬底、纳米线和栅极；

刻蚀所述介质层在所述栅极结构四周形成侧墙。

可选的，所述介质层为单层结构或叠层结构。

可选的，单层结构的介质层为氧化硅层。

可选的，利用各向异性干法刻蚀去除伸出侧墙的纳米线。

可选的，利用选择性原位掺杂外延生长法在所述侧墙的外侧形成源极、漏极。

可选的，利用各向异性干法刻蚀去除伸出侧墙的纳米线之后，形成源极和漏极之前，还包括：

氧化暴露出的纳米线，在暴露出的纳米线上形成氧化层；

去除所述氧化层。

可选的，去除氧化层的方法为：湿法剥离。

可选的，所述提供衬底，所述衬底具有凹槽，所述衬底上具有至少两层叠置的纳米线、栅极结构，所述纳米线悬置于所述凹槽，相互叠置的纳米线之间具有预定间距，所述栅极结构包括栅极、位于所述栅极和纳米线之间的栅介质层，所述栅极结构位于所述凹槽底部上且包围所述至少两层叠置的纳米线，所述纳米线的长度大于所述栅极的宽度包括：

提供SOI衬底，所述SOI衬底包括第一半导体层、位于所述第一半导体层上的埋层、位于所述埋层上的第二半导体层；

在所述第二半导体层上交叠形成第三半导体层和第四半导体层，所述第四半导体层位于第三半导体层上，且所述第三半导体层和第四半导体层均至少为一层，所述第三半导体层和所述第二半导体层、第四半导体层晶格常数匹配；

图形化所述第四半导体层、所述第三半导体层、所述第二半导体层和部分厚度的所述埋层，形成至少两层叠置的纳米线和凹槽，所述纳米线悬置于所述凹槽，相邻叠置的纳米线之间为第三半导体层；

去除相邻叠置的纳米线之间的第三半导体层；

形成栅介质层和导电层，覆盖所述至少两层叠置的纳米线和凹槽；

图形化所述导电层和栅介质层，形成包括栅极、位于栅极和纳米线之间的栅介质层的栅极结构；

去除所述相邻叠置的纳米线之间的导电层。

可选的，所述第四半导体层和第二半导体层材料相同。

可选的，所述第一半导体层为硅层。

可选的，所述第二半导体层为硅层，所述第三半导体层为锗硅层。

可选的，图形化所述第四半导体层、所述第三半导体层、所述第二半导体层和部分厚度的所述埋层的方法为光刻、刻蚀。

可选的，去除所述相邻叠置的纳米线之间的第三半导体层的方法为高选择比湿法或干法刻蚀。

可选的，所述图形化所述导电层和栅介质层，形成包括栅极、位于栅极和纳米线之间的栅介质层的栅极结构包括：

在所述导电层上形成硬掩膜层；

图形化所述硬掩膜层，定义出栅极的位置；

以所述图形化后的硬掩膜层为掩膜，依次刻蚀所述导电层、栅介质层形成包括栅极、位于栅极和纳米线之间的栅介质层的栅极结构。

可选的，所述导电层为金属层或多晶硅层。

可选的，去除所述相邻叠置的纳米线之间的导电层的方法为各向同性干法刻蚀或湿法刻蚀。

本发明还提供一种超晶格纳米线场效应晶体管，包括：

衬底，所述衬底具有凹槽，所述衬底上具有至少两层叠置的纳米线、栅极结构，所述纳米线悬置于所述凹槽，相互叠置的纳米线之间具有预定间距，所述栅极结构包括栅极、位于所述栅极和纳米线之间的栅介质层，所述栅极结构位于所述凹槽底部上且包围所述至少两层叠置的纳米线；

在所述栅极结构的四周具有侧墙，在纳米线延伸方向上所述纳米线的长度等于所述栅极的宽度与所述侧墙的宽度之和；

在所述侧墙的外侧具有源极和漏极，所述纳米线的两端分别与所述源极、漏极接触。

可选的，所述衬底包括半导体层、位于所述半导体层上的埋层，所述凹槽位于所述埋层。

可选的，所述纳米线的材料为单晶硅。

可选的，所述栅极的材料为多晶硅或金属。

可选的，所述源极和漏极的材料为原位掺杂选择性外延生长单晶硅。

可选的，所述半导体层为单晶硅层。

与现有技术相比，本发明具有以下优点：

本技术方案形成超晶格纳米线场效应晶体管的方法，先形成包括栅极和栅介质层的栅极结构、纳米线；然后在栅极结构四周形成侧墙，之后去除伸出侧墙的纳米线；接着，利用原位掺杂外延生长法，在侧墙的外侧形成源极和漏极。由于用外延生长法形成源极和漏极，因此可以将需要掺杂的离子伴随着源极和漏极的形成掺杂在源极、漏极中。由于外延生长法形成源极和漏极时，掺杂的离子也相应的进行生长，掺杂的离子可以均匀的掺杂在源极和漏极，避免现有技术中利用离子注入形成源极、漏极而导致各层纳米线对应的源极和漏极中的离子掺杂不均匀的问题。

附图说明

图1～图5为现有技术中形成超晶格纳米线场效应晶体管的方法的剖面结构示意图；

图6为本发明具体实施例的形成超晶格纳米线场效应晶体管的方法的流程示意图；

图7～图14为本发明具体实施例中形成超晶格纳米线场效应晶体管的方法的剖面结构示意图。

具体实施方式

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

在以下描述中阐述了具体细节以便于充分理解本发明。但是本发明能够以多种不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施方式的限制。

图6为本发明具体实施例的形成超晶格纳米线场效应晶体管的方法的流程示意图，参考图6，本发明具体实施例的形成超晶格纳米线场效应晶体管的方法包括：

步骤S61，提供衬底，所述衬底具有凹槽，所述衬底上具有至少两层叠置的纳米线、栅极结构，所述纳米线悬置于所述凹槽，相互叠置的纳米线之间具有预定间距，所述栅极结构包括栅极、位于所述栅极和纳米线之间的栅介质层，所述栅极结构位于所述凹槽底部上且包围所述至少两层叠置的纳米线，所述纳米线的长度大于所述栅极的宽度；

步骤S62，在所述栅极结构四周形成侧墙；

步骤S63，去除伸出侧墙的纳米线；

步骤S64，利用外延生长法在所述侧墙的外侧形成源极、漏极。

图7～图14为本发明具体实施例中形成超晶格纳米线场效应晶体管的方法的剖面结构示意图，下面结合参考图6和图7～图14详细说明本发明具体实施例形成超晶格纳米线场效应晶体管的方法。

结合参考图6和图11，执行步骤S61，提供衬底，所述衬底具有凹槽72，所述衬底上具有至少两层叠置的纳米线71、栅极结构，所述纳米线71悬置于所述凹槽72，相互叠置的纳米线71之间具有预定间距，所述栅极结构包括栅极75、位于所述栅极75和纳米线71之间的栅介质层(图中未示出)，所述栅极结构位于所述凹槽72底部上且包围所述至少两层叠置的纳米线71，所述纳米线71的长度d1大于所述栅极75的宽度d2。具体的，本发明具体实施例中，以上衬底的具体形成方法包括：

参考图7，提供SOI衬底60，所述SOI衬底60包括第一半导体层61、位于所述第一半导体层61上的埋层62、位于所述埋层62上的第二半导体层63；在所述第二半导体层63上交叠形成第三半导体层64和第四半导体层65，所述第四半导体层65位于第三半导体层64上，且所述第三半导体层和第四半导体层均至少为一层，所述第三半导体层64和所述第二半导体层63、第四半导体层65晶格常数匹配。在图7中示意出了两层第三半导体层64和两层第四半导体层65，具体应用中，需要根据实际需求确定第三半导体层64和第四半导体层65的层数。在本发明具体实施例中，第一半导体层61、第四半导体层65、第二半导体层63材料相同；其中，第一半导体层61、第四半导体层65、第二半导体层63为硅层，第三半导体层64为锗硅层。但本发明中，第一半导体层61、第二半导体层63、第三半导体层64、第四半导体层65的材料不限于以上列举的材料。在确保第三半导体层64和所述第二半导体层63、第四半导体层65晶格常数匹配的情况下，第一半导体层61、第二半导体层63、第三半导体层64、第四半导体层65可以选自单晶硅、单晶锗或者单晶锗硅、III-V族元素化合物、单晶碳化硅。埋层72为氧化硅层，但不限于氧化硅层，也可以为本领域技术人员公知的其他介质层。形成第三半导体层64、第四半导体层65的方法为选择性外延。

参考图8，图形化所述第四半导体层65、所述第三半导体层64、所述第二半导体层63和部分厚度的所述埋层62，形成至少两层叠置的纳米线71和凹槽72，所述纳米线71悬置于所述凹槽72，相邻叠置的纳米线71之间为第三半导体层64。另外，在该具体实施例中，图形化所述第四半导体层65、所述第三半导体层64、所述第二半导体层63和部分厚度的所述埋层62时，也形成了与现有技术中相同的源极区域73和漏极区域74，而且，源极区域73和漏极区域74也为叠层结构，一层源极区域、漏极区域对应一层纳米线，但本发明中源极区域73和漏极区域74对本发明的贡献不大，该源极区域73和漏极区域74在之后的工艺中会被去除。其中，相邻叠置的纳米线71、源极区域73、漏极区域74之间为图形化后的第三半导体层64。本发明具体实施例中，利用光刻、刻蚀工艺图形化所述第四半导体层65、所述第三半导体层64、所述第二半导体层63和部分厚度的所述埋层62。具体的，在图8中示意出了三层叠置的纳米线71，具体的纳米线71的层数根据实际情况确定，可以通过调整第三半导体层64、第四半导体层65的层数调整形成的纳米线71的层数。相邻叠置的纳米线71之间的预定间距由第三半导体层64的厚度决定，与第三半导体层64的厚度相等。

结合参考图8和图9，去除相邻叠置的纳米线71之间的第三半导体层64。具体的，去除相邻叠置的纳米线71之间的第三半导体层64的方法为高选择比湿法刻蚀或干法刻蚀。其中，高选择比指的是对第二半导体层和第四半导体层具有高选择比。在实际操作中，通过控制刻蚀的时间刻蚀去除邻叠置的纳米线71之间的第三半导体层64后，停止进行刻蚀，但不可避免相邻叠置的源极区域73和漏极区域74之间的部分第三半导体层64的会被刻蚀一部分。

参考图10，依次形成栅介质层和导电层，覆盖所述至少两层叠置的纳米线71和凹槽72，在本发明具体实施例中，也覆盖源极区域73和漏极区域74；之后，图形化所述导电层和栅介质层，形成包括栅极75、位于栅极75和纳米线71之间的栅介质层的栅极结构。具体的，图形化导电层和栅介质层，形成栅极结构的方法包括：在导电层上形成硬掩膜层76；图形化所述硬掩膜层76，定义出栅极75的位置；以所述图形化后的硬掩膜层76为掩膜，刻蚀所述导电层和栅介质层形成栅极75、位于栅极75和纳米线之间的栅介质层，刻蚀的方法为干法刻蚀。发明具体实施例中，导电层为金属层或多晶硅层，但不限于列举的材料，也可以为本领域技术人员公知的其他材料。

结合参考图10和图11，去除相邻叠置的纳米线71之间的导电层和栅介质层。本发明具体实施例中，形成导电层的方法为物理气相沉积法，栅介质层、导电层不仅形成在纳米线71、凹槽72、源极区域73和漏极区域74的表面，相邻叠置的纳米线71之间、源极区域73和漏极区域74之间也形成有栅介质层、导电层，所以刻蚀形成栅极结构后，需要去除相邻叠置纳米线之间的栅介质层、导电层，其去除方法为各向同性干法刻蚀或湿法刻蚀；相应的，相邻叠置的源极区域73和漏极区域74之间的栅介质层、导电层也被去除一部分。

在各向同性干法刻蚀或湿法刻蚀过程中，栅极75的宽度即沿纳米线延伸方向的尺寸也损失一部分；栅极75顶部由于有硬掩膜层76，因此不会损失，除非硬掩膜层被损耗完。为了弥补栅极75的宽度在刻蚀过程中的损失，在利用图形化后的硬掩膜层76定义栅极位置时，可以考虑损失的栅极宽度，将干法刻蚀形成的栅极的宽度加宽。

需要说明的是，本发明具体实施例中，由于源极区域73和漏极区域74在之后的工艺中会被去除，在该步骤中，源极区域73和漏极区域74起到支撑、连接纳米线的作用。本发明中，图形化所述第四半导体层65、所述第三半导体层64、所述第二半导体层63和部分厚度的所述埋层62形成纳米线时，也可以不形成与现有技术相同的源极区域、漏极区域，只要在纳米线的两端图形化时形成有支撑结构即可。

结合参考图6和图12，执行步骤S72，在所述栅极结构四周形成侧墙77。具体的形成方法包括：形成介质层，覆盖所述衬底、纳米线71和栅极结构，在本发明具体实施例中，介质层具体覆盖凹槽72、栅极结构、图形化后的硬掩膜层76、源极区域73和漏极区域74；之后，利用回刻(etchback)工艺刻蚀所述介质层在所述栅极结构四周形成侧墙77。其中，介质层为单层结构或叠层结构。单层结构的介质层可以为氧化硅层，但不限于氧化硅层。叠层结构的介质层可以为ONO(oxide-nitride-oxide)结构的三层结构，但不限于三层结构。

结合参考图6和图13，执行步骤S73，去除伸出侧墙77的纳米线71。利用各向异性干法刻蚀去除伸出侧墙的纳米线71，保留位于栅极75和侧墙77内的纳米线71，相应的，刻蚀之后栅极75和侧墙77的宽度之和d3+2d4等于纳米线71的长度d5，纳米线71的两端暴露在外。在本发明具体实施例中，不仅去除伸出侧墙77的纳米线71，也去除了源极区域和漏极区域，也就是去除了侧墙外侧的结构，保留衬底即第一半导体层61和具有凹槽72的埋层62。

本发明具体实施例中，利用各向异性干法刻蚀去除伸出侧墙的纳米线之后，在执行之后的步骤S74形成源极和漏极之前，还包括：氧化暴露出的纳米线，在暴露出的纳米线上形成氧化层，具体的氧化纳米线的方法为：高温条件下干氧或湿氧氧化纳米线，在纳米线两端生成一层氧化层，其中高温氧化的温度范围可以很大，一般在700-1200度之间，温度越高，氧化速度越快；之后，去除所述氧化层。其中，干氧指通氧气进行氧化，湿氧指通水蒸气进行氧化。去除所述氧化层的方法为：湿法剥离，即利用湿法刻蚀去除氧化层。因为干法刻蚀去除伸出侧墙的纳米线会对其产生等离子体损伤，经过氧化剥离工艺之后等离子体损伤随氧化层一起被剥离。

结合参考图6和图14，执行步骤S74，利用外延生长法在所述侧墙77的外侧形成源极78、漏极79。具体为利用选择性原位掺杂外延生长法在所述侧墙的外侧形成源极、漏极。具体的，N型MOS管利用原位掺杂磷选择性外延生长单晶硅形成源极和漏极，P型MOS管利用原位掺杂硼选择性外延生长锗硅形成源极和漏极。

由于用原位掺杂外延生长法形成源极和漏极，因此可以将需要掺杂的离子伴随着源极和漏极的形成掺杂在源极、漏极中。由于外延生长法形成源极和漏极时，掺杂的离子也相应的进行生长，掺杂的离子可以均匀的掺杂在源极和漏极，避免现有技术中利用离子注入形成源极、漏极而导致各层纳米线对应的源极和漏极中的离子掺杂不均匀的问题。本发明具体实施例中，第一半导体层、第二半导体层为单晶硅层，第三半导体层为单晶锗硅层，第四半导体层为单晶硅层，但本发明中，第一半导体层、第二半导体层、第三半导体层、第四半导体层的材料不限于列举的材料，例如，也可以为：第一半导体层、第二半导体层为单晶锗硅层，第三半导体层为单晶硅层，第四半导体层为单晶锗硅层；确保第三半导体层、第四半导体层的材料不同，第二半导体层的材料与第三半导体层的材料不同即可。

本发明具体实施例还提供一种超晶格纳米线场效应晶体管，参考图14，本发明具体实施例的超晶格纳米线场效应晶体管包括：衬底，所述衬底具有凹槽72，所述衬底上具有至少两层叠置的纳米线71(结合参考图13)、栅极结构，所述纳米线71悬置于所述凹槽72，相互叠置的纳米线71之间具有预定间距，所述栅极结构包括栅极75、位于所述栅极75和纳米线71之间的栅介质层(图中未示出)，所述栅极结构位于所述凹槽72底部上且包围至少两层叠置的纳米线；在所述栅极结构的四周具有侧墙77，在纳米线71延伸方向上所述纳米线71的长度等于所述栅极75的宽度与所述侧墙77的宽度之和；在所述侧墙77的外侧具有源极78和漏极79。本发明具体实施例中，衬底包括半导体层即第一半导体层61、位于所述半导体层上的埋层62，所述凹槽72位于所述埋层62。

本发明具体实施例中，纳米线的材料为单晶硅。栅极的材料为多晶硅或金属，源极和漏极的材料为具有掺杂离子的单晶硅，具体可以为原位掺杂选择性外延生长单晶硅。半导体层为单晶硅层或锗硅层。

本发明具体实施例中，形成超晶格纳米线场效应晶体管方法中有关结构和材料的内容可以援引于此，在此不做赘述。

本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (23)

1.一种形成超晶格纳米线场效应晶体管的方法，其特征在于，包括：

提供衬底，所述衬底具有凹槽，所述衬底上具有至少两层叠置的纳米线、栅极结构，所述纳米线悬置于所述凹槽，相互叠置的纳米线之间具有间距，所述栅极结构包括栅极、位于所述栅极和纳米线之间的栅介质层，所述栅极结构位于所述凹槽底部上且包围所述至少两层叠置的纳米线，所述纳米线的长度大于所述栅极的宽度；

在所述栅极结构四周形成侧墙；

去除伸出侧墙的纳米线；

利用原位掺杂外延方法在所述侧墙的外侧形成源极、漏极。

2.如权利要求1所述的形成超晶格纳米线场效应晶体管的方法，其特征在于，在所述栅极结构四周形成侧墙包括：

形成介质层，覆盖所述衬底、纳米线和栅极结构；

刻蚀所述介质层在所述栅极结构四周形成侧墙。

3.如权利要求2所述的形成超晶格纳米线场效应晶体管的方法，其特征在于，所述介质层为单层结构或叠层结构。

4.如权利要求3所述的形成超晶格纳米线场效应晶体管的方法，其特征在于，单层结构的介质层为氧化硅层。

5.如权利要求1所述的形成超晶格纳米线场效应晶体管的方法，其特征在于，利用各向异性干法刻蚀去除伸出侧墙的纳米线。

6.如权利要求1所述的形成超晶格纳米线场效应晶体管的方法，其特征在于，利用选择性原位掺杂外延生长法在所述侧墙的外侧形成源极、漏极。

7.如权利要求5所述的形成超晶格纳米线场效应晶体管的方法，其特征在于，利用各向异性干法刻蚀去除伸出侧墙的纳米线之后，形成源极和漏极之前，还包括：

氧化暴露出的纳米线，在暴露出的纳米线上形成氧化层；

之后，再去除所述氧化层。

8.如权利要求7所述的形成超晶格纳米线场效应晶体管的方法，其特征在于，

去除所述氧化层的方法为：湿法剥离。

9.如权利要求1所述的形成超晶格纳米线场效应晶体管的方法，其特征在于，所述提供衬底，所述衬底具有凹槽，所述衬底上具有至少两层叠置的纳米线、栅极结构，所述纳米线悬置于所述凹槽，相互叠置的纳米线之间具有间距，所述栅极结构包括栅极、位于所述栅极和纳米线之间的栅介质层，所述栅极结构位于所述凹槽底部上且包围所述至少两层叠置的纳米线，所述纳米线的长度大于所述栅极的宽度，包括：

提供SOI衬底，所述SOI衬底包括第一半导体层、位于所述第一半导体层上的埋层、位于所述埋层上的第二半导体层；

在所述第二半导体层上交叠形成第三半导体层和第四半导体层，所述第四半导体层位于第三半导体层上，且所述第三半导体层和第四半导体层均至少为一层，所述第三半导体层和所述第二半导体层、第四半导体层晶格常数匹配；

图形化所述第四半导体层、所述第三半导体层、所述第二半导体层和部分厚度的所述埋层，形成至少两层叠置的纳米线和凹槽，所述纳米线悬置于所述凹槽，相邻叠置的纳米线之间为第三半导体层；

去除相邻叠置的纳米线之间的第三半导体层；

依次形成栅介质层和导电层，覆盖所述至少两层叠置的纳米线和凹槽；

图形化所述导电层和栅介质层，形成包括栅极、位于栅极和纳米线之间的栅介质层的栅极结构；

去除所述相邻叠置的纳米线之间的导电层和栅介质层。

10.如权利要求9所述的形成超晶格纳米线场效应晶体管的方法，其特征在于，所述第四半导体层和第二半导体层材料相同。

11.如权利要求9所述的形成超晶格纳米线场效应晶体管的方法，其特征在于，所述第一半导体层为硅层。

12.如权利要求9所述的形成超晶格纳米线场效应晶体管的方法，其特征在于，所述第二半导体层为硅层，所述第三半导体层为锗硅层。

13.如权利要求9所述的形成超晶格纳米线场效应晶体管的方法，其特征在于，图形化所述第四半导体层、所述第三半导体层、所述第二半导体层和部分厚度的所述埋层的方法为光刻、刻蚀。

14.如权利要求9所述的形成超晶格纳米线场效应晶体管的方法，其特征在于，去除所述相邻叠置的纳米线之间的第三半导体层的方法为高选择比湿法刻蚀或干法刻蚀。

15.如权利要求9所述的形成超晶格纳米线场效应晶体管的方法，其特征在于，所述图形化所述导电层和栅介质层，形成包括栅极、位于栅极和纳米线之间的栅介质层的栅极结构包括：

在所述导电层上形成硬掩膜层；

图形化所述硬掩膜层，定义出栅极的位置；

以所述图形化后的硬掩膜层为掩膜，依次刻蚀所述导电层、栅介质层形成包括栅极、位于栅极和纳米线之间的栅介质层的栅极结构。

16.如权利要求9所述的形成超晶格纳米线场效应晶体管的方法，其特征在于，所述导电层为金属层或多晶硅层。

17.如权利要求9所述的形成超晶格纳米线场效应晶体管的方法，其特征在于，去除所述相邻叠置的纳米线之间的导电层和栅介质层的方法为各向同性干法刻蚀或湿法刻蚀。

18.一种超晶格纳米线场效应晶体管，其特征在于，包括：

衬底，所述衬底具有凹槽，所述衬底上具有至少两层叠置的纳米线、栅极结构，所述纳米线悬置于所述凹槽，相互叠置的纳米线之间具有间距，所述栅极结构包括栅极、位于所述栅极和纳米线之间的栅介质层，所述栅极结构位于所述凹槽底部上且包围所述至少两层叠置的纳米线；

在所述栅极结构的四周具有侧墙，在纳米线延伸方向上所述纳米线的长度等于所述栅极的宽度与所述侧墙的宽度之和；

在所述侧墙的外侧具有通过原位掺杂外延方法形成的源极和漏极，所述纳米线的两端分别与所述源极、漏极接触。

19.如权利要求18所述的超晶格纳米线场效应晶体管，其特征在于，所述衬底包括半导体层、位于所述半导体层上的埋层，所述凹槽位于所述埋层。

20.如权利要求18所述的超晶格纳米线场效应晶体管，其特征在于，所述纳米线的材料为单晶硅。

21.如权利要求18所述的超晶格纳米线场效应晶体管，其特征在于，所述栅极的材料为多晶硅或金属。

22.如权利要求18所述的超晶格纳米线场效应晶体管，其特征在于，所述源极和漏极的材料为原位掺杂选择性外延生长单晶硅。

23.如权利要求19所述的超晶格纳米线场效应晶体管，其特征在于，所述半导体层为单晶硅层或单晶锗硅层。