CN103177949B - 金属硅化物栅极的形成方法 - Google Patents

金属硅化物栅极的形成方法 Download PDF

Info

Publication number
CN103177949B
CN103177949B CN201110440593.XA CN201110440593A CN103177949B CN 103177949 B CN103177949 B CN 103177949B CN 201110440593 A CN201110440593 A CN 201110440593A CN 103177949 B CN103177949 B CN 103177949B
Authority
CN
China
Prior art keywords
metal silicide
layer
gate
resilient coating
oxide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110440593.XA
Other languages
English (en)
Other versions
CN103177949A (zh
Inventor
国天增
刘鹏
陈华伦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201110440593.XA priority Critical patent/CN103177949B/zh
Publication of CN103177949A publication Critical patent/CN103177949A/zh
Application granted granted Critical
Publication of CN103177949B publication Critical patent/CN103177949B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种金属硅化物栅极的形成方法，包括步骤：依次在硅基板上形成栅极介质层、栅极多晶硅、缓冲层或缓冲层和阻挡层、金属硅化物层；采用光刻刻蚀工艺依次对上述各层进行刻蚀形成金属硅化物栅极；利用碱性刻蚀液对缓冲层进行刻蚀并形成一凹槽形貌；采用氧化工艺形成第一氧化层；对第一氧化层进行刻蚀形成氧化层侧壁。本发明能消除在形成栅极多晶硅的侧壁氧化层时缓冲层被氧化而突出的问题，能使后续形成的栅极侧墙的关键尺寸得到精确的控制，从而能提高栅极侧墙的质量并消除栅极和源漏之间的漏电。

Description

金属硅化物栅极的形成方法
技术领域
本发明涉及一种半导体集成电路制造工艺方法，特别是涉及一种金属硅化物栅极的形成方法。
背景技术
相对于埋沟(buriedchannel)器件，表面沟道(surfacechannel)器件具有较低的漏电流。但是，采用表面沟道器件时，为了使NMOS器件和PMOS器件都具有较低的阈值电压，需要对NMOS器件和PMOS的栅极多晶硅采用不同类型的掺杂，对NMOS器件要采用N型掺杂的栅极多晶硅，对PMOS器件要采用P型掺杂的栅极多晶硅，最后通过在各栅极多晶硅上形成金属硅化物实现两种不同掺杂的栅极多晶硅的互连。但是直接用金属硅化物覆盖所述栅极多晶硅时，所述栅极多晶硅中的掺杂元素会扩散到所述金属硅化物中，最后对器件的性能造成影响。故现有技术中为了避免栅极多晶硅中的掺杂元素扩散到所述金属硅化物中，需要在所述栅极多晶硅和所述金属硅化物之间增加一层阻挡层如TiN和缓冲层如Ti。在现有的一些器件工艺中，需要加入带有氧气的高温氧化工艺在栅极多晶硅侧壁上形成一层几十埃左右的氧化层以提高可靠性性能。高温氧化工艺带来的问题是，在形成栅极多晶硅的硅氧化层的同时，缓冲层的金属也被氧化。缓冲层的金属被氧化后会体积膨胀而造成缓冲层突出的缺陷。
如图1所示，为现有方法形成的金属硅化物栅极的结构示意图；在所述硅基板1上形成有栅极介质层2，金属硅化物栅极由刻蚀后的依次叠加于所述栅极介质层2上的所述栅极多晶硅3、缓冲层4、阻挡层5和金属硅化物6。在所述金属硅化物栅极的所述栅极多晶硅3的侧壁上形成有硅氧化层7，由于是采用高温氧化工艺形成所述硅氧化层7，对缓冲层4也被氧化。所述缓冲层4被氧化后形成了一突出的金属氧化层8。该突出的金属氧化层8会造成栅极侧墙(spacer)关键尺寸不易控制以及栅极和源漏之间的漏电问题。
发明内容
本发明所要解决的技术问题是提供一种金属硅化物栅极的形成方法，能消除缓冲层突出的问题，从而能精确控制栅极侧墙的关键尺寸、提高栅极侧墙的质量并消除栅极和源漏之间的漏电。
为解决上述技术问题，本发明提供的金属硅化物栅极的形成方法包括如下步骤：
步骤一、在硅基板上形成一层栅极介质层。
步骤二、在所述栅极介质层上形成栅极多晶硅。
步骤三、在所述栅极多晶硅上形成一中间结构层；该中间结构层为一缓冲层，或一缓冲层加上一阻挡层。
步骤四、在所述中间结构层上形成金属硅化物层。
步骤五、采用光刻刻蚀工艺依次对所述金属硅化物层、所述中间结构层和所述栅极多晶硅进行刻蚀并将金属硅化物栅极区域外的所述金属硅化物层、所述中间结构层和所述栅极多晶硅全部去除，形成由所述栅极多晶硅、所述中间结构层和所述金属硅化物层叠加而成的金属硅化物栅极。
步骤六、利用碱性刻蚀液对所述金属硅化物栅极的所述缓冲层进行刻蚀，从所述金属硅化物栅极的侧面往里，所述缓冲层被刻蚀掉一段距离并形成一凹槽形貌。
步骤七、采用氧化工艺在形成有所述凹槽形貌的所述金属硅化物栅极的所述栅极多晶硅侧面、以及多晶栅极区域外的所述硅基板的表面形成第一氧化层；所述缓冲层也同时被氧化形成第二氧化层，所述第二氧化层从所述凹槽形貌的里侧向外生长，所述第二氧化层的外侧表面位于所述第一氧化层的外侧表面的里侧或相平。
步骤八、对所述第一氧化层进行刻蚀，所述多晶栅极区域外的所述硅基板的表面的所述第一氧化层完全被去除、所述金属硅化物栅极的侧面上的所述第一氧化层部分保留并形成所述金属硅化物栅极的氧化层侧壁。
进一步的改进是，步骤三中所述缓冲层为Ti，所述阻挡层为TiN或者WN。
进一步的改进是，步骤六中所述碱性刻蚀液的组成成分包含NH4OH和H2O2，且所述碱性刻蚀液对成分满足对所述缓冲层的刻蚀速率大于100埃/分钟、对所述栅极多晶硅的刻蚀速率小于5埃/分钟、对所述金属硅化物不刻蚀，所述碱性刻蚀液的温度50℃。
进一步的改进是，所述碱性刻蚀液的组成成分为NH4OH、H2O2和H2O，NH4OH、H2O2和H2O的体积比为1∶1∶5。
进一步的改进是，步骤六中刻蚀形成所述凹槽形貌时要求保证对所述栅极多晶硅的刻蚀量小于5埃。
进一步的改进是，步骤七中所述第一氧化层的厚度为几十埃。
进一步的改进是，步骤四中所述金属硅化物层为WSix，CoSix，TiSix，MoSix，NiSix。
进一步的改进是，步骤四中采用物理气相沉积(PVD)或化学气相沉积(CVD)工艺形成所述金属硅化物层，且形成所述金属硅化物层的温度条件要小于600度。
进一步的改进是，步骤一中所述栅极介质层为氧化硅，氮化硅，或者氧化硅和氮化硅的组合。
进一步的改进是，步骤四中还包括在所述金属硅化物层上形成一顶层介质层的步骤，步骤五中也需要采用刻蚀工艺将所述金属硅化物栅极区域外的所述顶层介质层去除。
本发明方法通过在栅极多晶硅的侧面形成硅氧化层即第一氧化层之前，利用碱性刻蚀液对缓冲层进行刻蚀并形成一凹槽形貌，从而能在采用氧化工艺在栅极多晶硅的侧面形成硅氧化层时，使缓冲层被氧化形成的金属氧化层即第二氧化层并不往外突出，即不会突出到硅氧化层外侧表面之外，从而能消除缓冲层突出的问题。消除缓冲层突出的问题消除后，能使后续形成的栅极侧墙的关键尺寸得到精确的控制，从而能提高栅极侧墙的质量并消除栅极和源漏之间的漏电。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有方法形成的金属硅化物栅极的结构示意图；
图2是本发明实施例方法的流程图；
图3-图5是本发明实施例方法的流程中的器件的结构示意图。
具体实施方式
如图2所示，是本发明实施例方法的流程图。如图3至图5所示，是本发明实施例方法的流程中的器件的结构示意图。本发明实施例金属硅化物栅极的形成方法包括如下步骤：
步骤一、如图3所示，在硅基板101上依次形成一层栅极介质层102。所述栅极介质层102为氧化硅，采用热氧化工艺生长形成，所述栅极介质层102的氧化硅厚度为32埃。所述栅极介质层102也能为氮化硅，或者氧化硅和氮化硅的组合。
步骤二、如图3所示，采用CVD工艺在所述栅极介质层102上淀积一厚度为800埃的栅极多晶硅103，CVD工艺的温度为550℃。
步骤三、如图3所示，采用PVD工艺方法在所述栅极多晶硅103上形成一中间结构层104。本发明实例中，所述中间结构层104为一缓冲层加上一阻挡层，所述缓冲层为厚度为20埃左右的Ti，所述阻挡层为厚度为50埃左右的TiN。在其它实例中，所述中间结构层104也能只由一缓冲层组成。
步骤四、如图3所示，采用PVD或CVD工艺在所述中间结构层104上形成金属硅化物层105。PVD或CVD工艺的温度条件要小于600度，这样能避免团簇的形成。本发明实施例中所述金属硅化物层105为WSix，厚度为700埃左右。在其它实施例中所述金属硅化物层105也能为CoSix，TiSix，MoSix，NiSix。
采用等离子体增强化学气相沉积(PECVD)或者CVD工艺在所述金属硅化物层105上形成一顶层介质层106，所述顶层介质层106的成分为氮化硅，为了防止团簇的形成，所述顶层介质层106的沉积温度小于600℃。
步骤五、如图3所示，在所述顶层介质层106上涂布光刻胶并用光刻胶定义出金属硅化物栅极区域。以所述光刻胶为掩模，采用干法刻蚀工艺依次对所述顶层介质层106、所述金属硅化物层105、所述中间结构层104和所述栅极多晶硅103进行刻蚀并将金属硅化物栅极区域外的所述顶层介质层106、所述金属硅化物层105、所述中间结构层104和所述栅极多晶硅103全部去除，形成由所述栅极多晶硅103、所述中间结构层104和所述金属硅化物层105叠加而成的金属硅化物栅极。
步骤六、如图4所示，利用碱性刻蚀液对所述金属硅化物栅极的所述缓冲层进行刻蚀，从所述金属硅化物栅极的侧面往里，所述缓冲层被刻蚀掉一段距离并形成一凹槽形貌。
所述碱性刻蚀液的组成成分为NH4OH、H2O2和H2O，NH4OH、H2O2和H2O的体积比为1∶1∶5。所述碱性刻蚀液的温度50℃。所述碱性刻蚀液对成分对所述缓冲层的刻蚀速率为120埃/分钟、对所述栅极多晶硅103的刻蚀速率小于5埃/分钟、对所述金属硅化物不刻蚀。
刻蚀形成所述凹槽形貌时要求保证对所述栅极多晶硅103的刻蚀量小于5埃，在本发明实施例中对所述栅极多晶硅103的刻蚀量为3埃至4埃。
步骤七、如图5所示，采用快速加热氧化(RTO)工艺在形成有所述凹槽形貌的所述金属硅化物栅极的所述栅极多晶硅103侧面、以及多晶栅极区域外的所述硅基板101的表面形成第一氧化层107；所述缓冲层也同时被氧化形成第二氧化层，所述第二氧化层从所述凹槽形貌的里侧向外生长，所述第二氧化层的外侧表面位于所述第一氧化层107的外侧表面的里侧或相平。
所述RTO工艺的温度条件为970℃，通O2，快速高温退火时间为20秒。所述第一氧化层107的厚度为40埃左右。
由图5可知，所述第二氧化层并未往外突出，即所述金属硅化物栅极两侧并没有缓冲层突出的问题。
步骤八、如图5所示，对所述第一氧化层107进行刻蚀，所述多晶栅极区域外的所述硅基板101的表面的所述第一氧化层107完全被去除、所述金属硅化物栅极的侧面上的所述第一氧化层107部分保留并形成所述金属硅化物栅极的氧化层侧壁。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (10)

1.一种金属硅化物栅极的形成方法，其特征在于，包括如下步骤：
步骤一、在硅基板上形成一层栅极介质层；
步骤二、在所述栅极介质层上形成栅极多晶硅；
步骤三、在所述栅极多晶硅上形成一中间结构层；该中间结构层为一缓冲层，或一缓冲层加上一阻挡层；
步骤四、在所述中间结构层上形成金属硅化物层；
步骤五、采用光刻刻蚀工艺依次对所述金属硅化物层、所述中间结构层和所述栅极多晶硅进行刻蚀并将金属硅化物栅极区域外的所述金属硅化物层、所述中间结构层和所述栅极多晶硅全部去除，形成由所述栅极多晶硅、所述中间结构层和所述金属硅化物层叠加而成的金属硅化物栅极；
步骤六、利用碱性刻蚀液对所述金属硅化物栅极的所述缓冲层进行刻蚀，从所述金属硅化物栅极的侧面往里，所述缓冲层被刻蚀掉一段距离并形成一凹槽形貌；
步骤七、采用氧化工艺在形成有所述凹槽形貌的所述金属硅化物栅极的所述栅极多晶硅侧面、以及多晶栅极区域外的所述硅基板的表面形成第一氧化层；所述缓冲层也同时被氧化形成第二氧化层，所述第二氧化层从所述凹槽形貌的里侧向外生长，所述第二氧化层的外侧表面位于所述第一氧化层的外侧表面的里侧或相平；
步骤八、对所述第一氧化层进行刻蚀，所述多晶栅极区域外的所述硅基板的表面的所述第一氧化层完全被去除、所述金属硅化物栅极的侧面上的所述第一氧化层部分保留并形成所述金属硅化物栅极的氧化层侧壁。
2.如权利要求1所述的金属硅化物栅极的形成方法，其特征在于：步骤三中所述缓冲层为Ti，所述阻挡层为TiN或者WN。
3.如权利要求1所述的金属硅化物栅极的形成方法，其特征在于：步骤六中所述碱性刻蚀液的组成成分包含NH4OH和H2O2，且所述碱性刻蚀液对成分满足对所述缓冲层的刻蚀速率大于100埃/分钟、对所述栅极多晶硅的刻蚀速率小于5埃/分钟、对所述金属硅化物不刻蚀，所述碱性刻蚀液的温度50℃。
4.如权利要求3所述的金属硅化物栅极的形成方法，其特征在于：所述碱性刻蚀液的组成成分为NH4OH、H2O2和H2O，NH4OH、H2O2和H2O的体积比为1:1:5。
5.如权利要求3所述的金属硅化物栅极的形成方法，其特征在于：步骤六中刻蚀形成所述凹槽形貌时要求保证对所述栅极多晶硅的刻蚀量小于5埃。
6.如权利要求1所述的金属硅化物栅极的形成方法，其特征在于：步骤七中所述第一氧化层的厚度为几十埃。
7.如权利要求1所述的金属硅化物栅极的形成方法，其特征在于：步骤四中所述金属硅化物层为钨硅化物或钴硅化物或钛硅化物或钼硅化物或镍硅化物。
8.如权利要求1所述的金属硅化物栅极的形成方法，其特征在于：步骤四中采用物理气相沉积或化学气相沉积工艺形成所述金属硅化物层，且形成所述金属硅化物层的温度条件要小于600度。
9.如权利要求1所述的金属硅化物栅极的形成方法，其特征在于：步骤一中所述栅极介质层为氧化硅，氮化硅，或者氧化硅和氮化硅的组合。
10.如权利要求1所述的金属硅化物栅极的形成方法，其特征在于：步骤四中还包括在所述金属硅化物层上形成一顶层介质层的步骤，步骤五中也需要采用刻蚀工艺将所述金属硅化物栅极区域外的所述顶层介质层去除。
CN201110440593.XA 2011-12-23 2011-12-23 金属硅化物栅极的形成方法 Active CN103177949B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110440593.XA CN103177949B (zh) 2011-12-23 2011-12-23 金属硅化物栅极的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110440593.XA CN103177949B (zh) 2011-12-23 2011-12-23 金属硅化物栅极的形成方法

Publications (2)

Publication Number Publication Date
CN103177949A CN103177949A (zh) 2013-06-26
CN103177949B true CN103177949B (zh) 2016-02-10

Family

ID=48637726

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110440593.XA Active CN103177949B (zh) 2011-12-23 2011-12-23 金属硅化物栅极的形成方法

Country Status (1)

Country Link
CN (1) CN103177949B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112447519A (zh) * 2019-09-04 2021-03-05 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7358171B2 (en) * 2001-08-30 2008-04-15 Micron Technology, Inc. Method to chemically remove metal impurities from polycide gate sidewalls
US20060186491A1 (en) * 2003-02-19 2006-08-24 Park Hee-Sook Methods of forming semiconductor devices having metal gate electrodes and related devices
CN1272832C (zh) * 2003-02-21 2006-08-30 力晶半导体股份有限公司 制作栅极和金属氧化物半导体晶体管的方法
CN100353523C (zh) * 2004-08-13 2007-12-05 上海华虹Nec电子有限公司 常温淀积钛的硅化钛在cmos工艺中的实现方法
KR100881391B1 (ko) * 2006-09-29 2009-02-05 주식회사 하이닉스반도체 반도체 소자의 게이트 형성방법

Also Published As

Publication number Publication date
CN103177949A (zh) 2013-06-26

Similar Documents

Publication Publication Date Title
CN1973368B (zh) 结合互补金属氧化物半导体集成电路的nmos和pmos晶体管使用不同的栅介质
CN100487911C (zh) 用于cmos工艺的双金属栅极晶体管及其制造方法
CN102487048A (zh) 半导体器件的形成方法
JP2011166119A (ja) 半導体素子の製造方法
CN105448814A (zh) 半导体结构的形成方法
CN103681291B (zh) 一种金属硅化物的形成方法
JPH08111527A (ja) 自己整合シリサイド領域を有する半導体デバイスの製造方法
CN103177949B (zh) 金属硅化物栅极的形成方法
CN103681274A (zh) 半导体器件制造方法
CN102983104B (zh) Cmos晶体管的制作方法
JP3782962B2 (ja) ＳｉＧｅＢｉＣＭＯＳ集積化技法によるポリシリコン−ポリシリコン間キャパシタの形成方法
CN100590800C (zh) 金属硅化物接触层的制造方法
CN105097477A (zh) 一种镍硅化物的制作方法
CN103579317A (zh) 栅极结构及制造方法
CN101452814B (zh) 提高自对准接触孔击穿电压的方法和多晶硅栅极结构
CN102420118B (zh) 一种金属硅化物栅极的形成方法
CN101436544A (zh) 薄膜晶体管的制造方法
CN101740386B (zh) 闪存存储器的制作方法
US20050239287A1 (en) Silicide formation using a metal-organic chemical vapor deposited capping layer
CN104347510A (zh) 一种半导体器件及其制作的方法
KR100772262B1 (ko) 반도체 소자의 살리사이드 방지막 제조 방법
CN103794557B (zh) 半导体器件的制作方法
CN103165441A (zh) 一种High K栅极电介质/金属层叠栅极制作方法
CN100423212C (zh) 高压金属氧化物半导体晶体管元件及其制造方法
KR20090032893A (ko) 반도체 소자 형성 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20140107

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TA01 Transfer of patent application right

Effective date of registration: 20140107

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Applicant before: Shanghai Huahong NEC Electronics Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant