CN100353523C - 常温淀积钛的硅化钛在cmos工艺中的实现方法 - Google Patents

常温淀积钛的硅化钛在cmos工艺中的实现方法 Download PDF

Info

Publication number
CN100353523C
CN100353523C CNB2004100537338A CN200410053733A CN100353523C CN 100353523 C CN100353523 C CN 100353523C CN B2004100537338 A CNB2004100537338 A CN B2004100537338A CN 200410053733 A CN200410053733 A CN 200410053733A CN 100353523 C CN100353523 C CN 100353523C
Authority
CN
China
Prior art keywords
titanium
normal temperature
silicide
deposit
titanium silicide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB2004100537338A
Other languages
English (en)
Other versions
CN1734747A (zh
Inventor
马巍
金炎
陈华伦
陈波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CNB2004100537338A priority Critical patent/CN100353523C/zh
Publication of CN1734747A publication Critical patent/CN1734747A/zh
Application granted granted Critical
Publication of CN100353523C publication Critical patent/CN100353523C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明有关一种常温淀积钛的硅化钛在CMOS工艺中的实现方法,首先包括前非晶化注入,在形成了源、漏和栅极的CMOS上进行前非晶化注入;接着常温溅射淀积钛,在室温条件下通过普通淀积方法对上述CMOS溅射淀积钛,并追加进行氮化钛的溅射淀积;然后进行第一次快速退火;接着使用NH4OH、H2O2和H2O的混合液选择性湿法刻蚀;最后进行第二次快速退火,在源、漏和栅极形成硅化钛。通过以上方式,有效地抑制接触电阻的窄沟道效应,并保持硅化钛的低成本,工艺兼容性强的优势,且能够使元件漏电有很大改善,同时提高了利用率的生产能力,节约了时间和成本。

Description

常温淀积钛的硅化钛在CMOS工艺中的实现方法
技术领域
本发明有关一种淀积钛的硅化钛在CMOS工艺中的实现方法,尤其是一种常温淀积钛的硅化钛在CMOS工艺中的实现方法。
背景技术
在深亚微米半导体工艺中,线宽、接触面积及接面深度等都逐渐缩小,为了能有效地提高集成电路的工作效率,降低电阻并减少电阻及电容(RC)所造成的信号传递延迟,硅化钛合金(metal silicides)的应用已愈来愈普遍。
Silicide(硅化物)的工艺是在形成栅极和源漏扩散区后,以溅射沉积(sputtering deposition)的方式沉积一层金属(一般为Ti,Co或Ni),经过第一次快速退火(lst RTA)处理,使金属和硅反应成为金属硅化物,而在绝缘层(nitride或oxide)上的金属不会和绝缘层反应形成silicide,因此该过程是自对准过程。之后,再利用一选择性湿法刻蚀(一般采用NH4OH、H2O2和H2O或H2SO4和H2O2的混合溶液)去除未反应成silicide的金属部份,留下形成在栅、源和漏表面的silicide。再进行一次RTA处理使silicide的阻值进一步降低已达到产品的要求。
随着器件的线宽减小,对于硅化钛,会有些问题产生,造成其发展的瓶颈。当线宽缩小后方块电阻(sheet resistance)会随之升高,这种现象称为(narrow-line-width effect)。该现象的机理较复杂,据实验发现,当线宽变小或silicide厚度变薄后,在硅化钛C-49转变为C-54相位的过程需要较久的时间或较高的温度,但矛盾的是,较小的线宽或较薄的TiSi2热稳定性变差。形成的silicide呈多晶状(polycrystalline)的结构,当温度太高或高温处理时间稍长时,薄膜材料就会发生团块化(agglomeration)的现象,也就是silicide会变成一块块不相联的团状物,导致方块电阻的上升。由於上述原因,在深亚微米半导体工艺中Tisilicide工艺变得格外困难。温度T1是使TiSi2转换为C54的温度下限,T2则为避免agglomeration的温度上限(假设RTA时间一定),T1和T2之间为工艺窗口(process window)。线宽缩小或硅化物变薄后,T1会上升而T2下降,造成process window的窄化甚至消失不见。因此,当半导体工艺尺寸不断减小,金属硅化物的选择从Ti转移到了Co和Ni,但是硅化钛有成本低,工艺兼容性强的特点,如果能够改善窄沟道效应(Narrow-line-width effect)现象,硅化钛在深亚微米的应用空间是非常巨大的。
为了抑制Narrow-line-width effect现象,可在硅化物工艺前加以一前非晶化注入(pre-amorphization implant,PAI),一般使用重离子,(如As+,Ge+)。也有研究发现,(~400℃)搭配PAI,可得到更好的结果。非晶化会使TiSi2的grain size(晶粒尺寸)变小,由研究分析指出,缩小grain size能降低C-49转换为C-54的过程所需的温度或缩短其时间,等效上放大了process window(因为T1降低)不过非晶化处理和提高Ti的溅射淀积温度在CMOS工艺时容易造成接面(junction)的缺陷,会增加浅接面的漏电流,以及其它不良的影响。
发明内容
为改变已有技术中的缺陷,本发明的目的在于提供一种常温淀积钛的硅化钛在CMOS工艺中的实现方法,有效地抑制接触电阻的窄沟道效应,并保持硅化钛的低成本,工艺兼容性强的优势。
为了实现本发明的发明目的,本发明的一种常温淀积钛的硅化钛在CMOS工艺中的实现方法,其特征在于包括以下步骤:
前非晶化注入,在形成了源、漏和栅极的CMOS上进行前非晶化注入;
常温溅射淀积钛,在室温条件下通过普通淀积方法对上述CMOS溅射淀积钛;
第一次快速退火,使钛和硅反应成为硅化钛;
选择性湿法刻蚀,去除未反应的钛;
第二次快速退火,在源、漏和栅极形成稳定的硅化钛。
由于采用上述技术方案,本发明有效地抑制接触电阻的窄沟道效应,并保持硅化钛的低成本,工艺兼容性强的优势,且能够使元件漏电有很大改善,同时提高了生产能力,节约了时间和成本。
附图简单说明
图1是本发明的一个实施例的流程图。
图2是本发明的一个实施例中随着线宽的变化方块电阻的变化情况示意图。
图3是本发明的一个实施例与传统工艺中高温淀积方法的硅化物在P型有源区结漏电情况的比较示意图,其中上方的曲线表示传统工艺方法制作的器件的漏电情况,而下方的曲线则表示使用本发明的工艺方法制作的器件的漏电情况。
图4为本发明的一个实施例与传统工艺中高温淀积方法的硅化物在P型有源区STI(浅槽隔离)边缘漏电的比较示意图,其中上方曲线代表高温方法,下方曲线代表本发明的方法。
具体实施方式
下面结合附图和实施例对本发明作进一步描述。
参阅图1所示,其为本发明的一个实施例的流程图,一种常温淀积钛的硅化钛在CMOS工艺中的实现方法,所述CMOS为0.25微米工艺的逻辑产品,其特征在于包括以下步骤:
前非晶化注入,在形成了源、漏和栅极的CMOS上进行前非晶化注入,利用As+注入,As+剂量为3e14atom/cm3,使要形成硅化钛的区域非晶化,其能量对后续的硅化钛形成有很大影响,在不改变器件特性同时,优化其能量,使其对硅化钛形成最有利,同时如果使用Ge+离子进行注入,也可以达到理想效果;
常温溅射淀积钛,在室温25℃条件下通过普通淀积方法对上述CMOS溅射淀积厚度为300淀积钛;然后追加进行常温下氮化钛的溅射淀积,形成的氮化钛的厚度为100;
第一次快速退火,使钛和硅反应成为硅化钛,快速热退火的温度为710℃,时间为30秒;
选择性湿法刻蚀,去除未反应的钛,采用的化学药液为NH4OH、H2O2、H2O的混合液,温度为25℃,时间为40分钟;
第二次快速退火,在源、漏和栅极形成稳定的硅化钛,第二次快速热退火的温度为850℃,时间为30秒。
在上述的处理步骤中,如果产品为0.25微米的射频产品,则在上述步骤中淀积钛的厚度为350,而氮化钛的厚度为100。
经过本发明的方法制成的器件,有效地抑制了窄沟道效应,请参阅图2所示,随着线宽的不断减小,常温钛溅射淀积硅化钛所得到的方块电阻变化不大,窄沟道效应有效的抑制。有效减小了P型器件的漏电,请参阅图3及图4所示,对于P型器件的漏电而言,不论是从数量级还是从分布上讲,下方的曲线代表的常温溅射沉积钛形成硅化钛要比上方曲线代表的高温钛溅射淀积硅化钛有很大改善。另外,本发明还提高了设备的利用率,节约了时间和成本。硅化钛工艺是先进半导体生产的必须工艺,生产线上使用高温淀积钛的设备通常只有两台,而常温的设备会有十几台,使用本发明的方法,其生产能力要比原技术高将近十倍。而且,原有的工艺使用的是淀积方法,需要准直筛,该部件是耗材,清洗或更换需要几万到几十万美元的费用和还有宝贵的时间。而新技术则不需要该部件,大大节约了该工艺的成本和时间。

Claims (9)

1、一种常温淀积钛的硅化钛在CMOS工艺中的实现方法,其特征在于包括以下步骤:
前非晶化注入,在形成了源、漏和栅极的CMOS上进行前非晶化注入;
常温溅射淀积钛,在室温条件下通过普通淀积方法对上述CMOS溅射淀积钛;
第一次快速退火,使钛和硅反应成为硅化钛;
选择性湿法刻蚀,去除未反应的钛;
第二次快速退火,在源、漏和栅极形成稳定的硅化钛。
2、如权利要求1所述的常温淀积钛的硅化钛在CMOS工艺中的实现方法,其特征在于:在常温溅射淀积钛之后,然后追加进行常温下氮化钛的溅射淀积。
3、如权利要求2所述的常温淀积钛的硅化钛在CMOS工艺中的实现方法,其特征在于:淀积钛的厚度为300,而氮化钛的厚度为100。
4、如权利要求2所述的常温淀积钛的硅化钛在CMOS工艺中的实现方法,其特征在于:淀积钛的厚度为350,而氮化钛的厚度为100。
5、如权利要求1所述的常温淀积钛的硅化钛在CMOS工艺中的实现方法,其特征在于:前非晶化注入时采用重离子注入,重离子为As+或Ge+。
6、如权利要求1所述的常温淀积钛的硅化钛在CMOS工艺中的实现方法,其特征在于:所述第一次快速热退火的温度为710-740℃,时间为30±5秒。
7、如权利要求1所述的常温淀积钛的硅化钛在CMOS工艺中的实现方法,其特征在于:所述选择性湿法刻蚀时采用的化学药液为NH4OH、H2O2和H2O的混合液。
8、如权利要求7所述的常温淀积钛的硅化钛在CMOS工艺中的实现方法,其特征在于:所述选择性湿法刻蚀时的温度为25℃,时间为40分钟。
9、如权利要求1所述的常温淀积钛的硅化钛在CMOS工艺中的实现方法,其特征在于:所述常温溅射淀积钛的温度为25℃。
CNB2004100537338A 2004-08-13 2004-08-13 常温淀积钛的硅化钛在cmos工艺中的实现方法 Expired - Lifetime CN100353523C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2004100537338A CN100353523C (zh) 2004-08-13 2004-08-13 常温淀积钛的硅化钛在cmos工艺中的实现方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2004100537338A CN100353523C (zh) 2004-08-13 2004-08-13 常温淀积钛的硅化钛在cmos工艺中的实现方法

Publications (2)

Publication Number Publication Date
CN1734747A CN1734747A (zh) 2006-02-15
CN100353523C true CN100353523C (zh) 2007-12-05

Family

ID=36077050

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100537338A Expired - Lifetime CN100353523C (zh) 2004-08-13 2004-08-13 常温淀积钛的硅化钛在cmos工艺中的实现方法

Country Status (1)

Country Link
CN (1) CN100353523C (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102437088B (zh) * 2010-09-29 2014-01-01 中国科学院微电子研究所 一种半导体结构及其制造方法
CN102184845B (zh) * 2011-04-08 2013-01-02 上海先进半导体制造股份有限公司 提高钛硅化物方块电阻的片上均匀性的方法
CN103177949B (zh) * 2011-12-23 2016-02-10 上海华虹宏力半导体制造有限公司 金属硅化物栅极的形成方法
CN103412423B (zh) * 2013-08-27 2016-05-11 江西合力泰科技有限公司 一种低温印刷钛化硅的工艺
US9391152B1 (en) * 2015-01-20 2016-07-12 International Business Machines Corporation Implantation formed metal-insulator-semiconductor (MIS) contacts

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0722606A (ja) * 1993-06-23 1995-01-24 Nippondenso Co Ltd 半導体装置の製造方法
JPH118206A (ja) * 1997-06-13 1999-01-12 Nec Corp 半導体装置の製造方法
US6632736B2 (en) * 1992-06-12 2003-10-14 Micron Technology, Inc. Method of forming low-resistance contact to silicon having a titanium silicide interface and an amorphous titanium carbonitride barrier layer

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6632736B2 (en) * 1992-06-12 2003-10-14 Micron Technology, Inc. Method of forming low-resistance contact to silicon having a titanium silicide interface and an amorphous titanium carbonitride barrier layer
JPH0722606A (ja) * 1993-06-23 1995-01-24 Nippondenso Co Ltd 半導体装置の製造方法
JPH118206A (ja) * 1997-06-13 1999-01-12 Nec Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
CN1734747A (zh) 2006-02-15

Similar Documents

Publication Publication Date Title
CN1973368B (zh) 结合互补金属氧化物半导体集成电路的nmos和pmos晶体管使用不同的栅介质
CN101661957B (zh) 具有掺杂导电金属氧化物作为栅电极的cmos器件结构和方法
US6306698B1 (en) Semiconductor device having metal silicide regions of differing thicknesses above the gate electrode and the source/drain regions, and method of making same
US20070037373A1 (en) Salicide process utilizing a cluster ion implantation process
US8866195B2 (en) III-V compound semiconductor device having metal contacts and method of making the same
CN102087969A (zh) 一种全硅化金属栅的制备方法
CN100353523C (zh) 常温淀积钛的硅化钛在cmos工艺中的实现方法
CN105489638A (zh) 绝缘栅双极晶体管的背面结构及其制作方法
CN101447454B (zh) 一种调节全硅化金属栅的栅功函数的方法
CN102446730A (zh) 一种微波退火形成镍硅化物的方法
CN1937181B (zh) 具有镍硅化物的半导体元件与制作镍硅化物的方法
CN110911280A (zh) 一种金属硅化物的形成方法
CN101447421B (zh) 一种制备金属栅电极的方法
CN110942984B (zh) 一种硅化钴膜的制备方法
CN100431105C (zh) 自对准金属硅化物工艺
CN103177947A (zh) Mos晶体管的多晶硅栅电极的制备方法
CN102522327A (zh) 自对准低电阻栅极rf ldmos的制造方法
CN102543701B (zh) 制作金属硅化物的方法
JP2000286397A (ja) 半導体装置の製造方法
CN102136417B (zh) 一种制作半导体器件的方法
CN102074468A (zh) 一种实现源漏和栅分开硅化的方法
CN102479812A (zh) 半导体器件及其制造方法
CN110729196A (zh) 一种降低沟槽型金属氧化物半导体导通电阻的方法
CN106033721B (zh) 形成金属硅化物的方法
CN105762104A (zh) 接触孔结构的制作方法及半导体器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20171214

Address after: Zuchongzhi road 201203 Shanghai Pudong New Area Zhangjiang High Tech Park No. 1399

Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corp.

Address before: No. 1188, Chuan Qiao Road, Pudong, Shanghai

Patentee before: Shanghai Hua Hong NEC Electronics Co.,Ltd.

CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20071205