CN103794557B - 半导体器件的制作方法 - Google Patents

半导体器件的制作方法 Download PDF

Info

Publication number
CN103794557B
CN103794557B CN201210417953.9A CN201210417953A CN103794557B CN 103794557 B CN103794557 B CN 103794557B CN 201210417953 A CN201210417953 A CN 201210417953A CN 103794557 B CN103794557 B CN 103794557B
Authority
CN
China
Prior art keywords
layer
patterning
resistance glue
optical resistance
glue layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210417953.9A
Other languages
English (en)
Other versions
CN103794557A (zh
Inventor
周朝礼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201210417953.9A priority Critical patent/CN103794557B/zh
Publication of CN103794557A publication Critical patent/CN103794557A/zh
Application granted granted Critical
Publication of CN103794557B publication Critical patent/CN103794557B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3088—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers

Abstract

本发明公开了一种半导体器件的制作方法：预先提供一具有多层沉积膜的半导体衬底，在沉积膜表面形成第一底部抗反射层和第一图案化的光阻胶层，第一图案化的光阻胶层定义外围电路的有源区；以第一图案化的光阻胶层为掩膜，刻蚀半导体衬底至预定深度形成沟槽；去除第一底部抗反射层和第一图案化的光阻胶层后，在沟槽内及沉积膜的表面沉积第一氧化层；在第一氧化层的表面形成APF、DARC、第二底部抗反射层和第二图案化的光阻胶层，第二图案化的光阻胶层定义单元阵列的有源区；以第二图案化的光阻胶层为掩膜，刻蚀APF；采用SADP方法以APF作为牺牲层，形成具有预定宽度的氧化线；刻蚀氧化线至半导体衬底预定深度。本发明使工艺简单化。

Description

半导体器件的制作方法
技术领域
本发明涉及半导体器件的制作技术，特别涉及一种半导体器件的制作方法。
背景技术
目前，存储器件包括外围电路区和单元阵列区，一般采用自对准双图案（SADP，Self-AlignedDoublePatterning）技术，形成存储器件的单元阵列区。而且单元阵列区先于外围电路区制作完成，但是制作过程比较复杂，需要在多层沉积膜表面依次沉积不定性碳膜（APF）、介质抗反射层（DARC）、APF、DARC、底部抗反射层以及光阻胶层等，先后制作单元阵列区和外围电路区，多层沉积膜在半导体衬底上依次包括栅氧化层（GOX）、多晶硅层（poly）、氮化硅层（SiN）和衬垫氧化层（OX）。现有的制作技术是比较复杂的，实现起来生产效率较低。
发明内容
有鉴于此，本发明提供一种半导体器件的制作方法，使工艺简单化。
本发明的技术方案是这样实现的：
一种半导体器件的制作方法，所述半导体器件包括外围电路区和单元阵列区，该方法包括：
预先提供一具有多层沉积膜的半导体衬底，在所述沉积膜表面依次形成第一底部抗反射层和第一图案化的光阻胶层，所述第一图案化的光阻胶层定义外围电路的有源区；
以所述第一图案化的光阻胶层为掩膜，刻蚀半导体衬底至预定深度形成沟槽；
去除第一底部抗反射层和第一图案化的光阻胶层后，在沟槽内及沉积膜的表面沉积第一氧化层；
在所述第一氧化层的表面依次形成不定性碳膜APF、介质抗反射层、第二底部抗反射层和第二图案化的光阻胶层，所述第二图案化的光阻胶层定义单元阵列的有源区；
以所述第二图案化的光阻胶层为掩膜，刻蚀APF；
采用自对准双图案方法以APF作为牺牲层，形成具有预定宽度的氧化线；
涂布第三光阻胶层或者第三底部抗反射层以覆盖氧化线，并回刻第三光阻胶层或者第三底部抗反射层显露出氧化线的上表面；
刻蚀氧化线至半导体衬底预定深度。
所述自对准双图案方法为：
在APF表面以及第一氧化层表面沉积第二氧化层；
对第二氧化层进行各向异性刻蚀，形成位于APF侧壁的氧化线后，去除APF。
所述第二氧化层采用原子层沉积方法形成。
所述多层沉积膜在半导体衬底上依次包括栅氧化层、多晶硅层、氮化硅层和衬垫氧化层。
所述氧化线的个数为多个，依次排列而成。
所述第一氧化层的沉积采用高密度等离子体化学气相沉积方法，或者深高宽比的亚大气压制程化学气相沉积方法。
所述介质抗反射层为含硅的氧化物。
所述第二氧化层的厚度为所形成的氧化线的宽度。
从上述方案可以看出，本发明先制作外围电路的有源区，再采用SADP技术制作单元阵列的有源区，不需要像现有技术那样沉积很多层复杂的膜，实现起来比较简单。而且，本发明在制作单元阵列的有源区时，涂布第三光阻胶层或者第三底部抗反射层以覆盖氧化线，并回刻第三光阻胶层或者第三底部抗反射层显露出氧化线的上表面；刻蚀氧化线至半导体衬底预定深度。正是由于上述刻蚀掩埋在第三光阻胶层或者第三底部抗反射层中的氧化线，因此刻蚀氧化线的尺寸更准确，最终得到的每个隔离区域尺寸更趋于相同。
附图说明
图1为本发明半导体器件的制作方法流程示意图。
图2a至2i为本发明具体实施例半导体器件的制作过程剖面示意图。
具体实施方式
为使本发明的目的、技术方案及优点更加清楚明白，以下参照附图并举实施例，对本发明作进一步详细说明。
本发明半导体器件的制作方法流程示意图如图1所示，其包括以下步骤，下面结合图2a至图2i进行说明。
步骤11、请参阅图2a，预先提供一具有多层沉积膜的半导体衬底100，在所述沉积膜表面依次形成第一底部抗反射层101和第一图案化的光阻胶层102，所述第一图案化的光阻胶层102定义外围电路的有源区；
其中，多层沉积膜在半导体衬底上依次包括栅氧化层（GOX）、多晶硅层（poly）、氮化硅层（SiN）和衬垫氧化层（OX）。
步骤12、请参阅图2b，以所述第一图案化的光阻胶层102为掩膜，刻蚀半导体衬底100至预定深度形成沟槽；
实际上在该区域会形成多个沟槽，为清楚说明本发明，图2b只示意出部分沟槽的剖面图。
一般地，在该步骤中刻蚀半导体衬底的深度为3000埃。
步骤13、请参阅图2c，去除第一底部抗反射层101和第一图案化的光阻胶层102后，在沟槽内及沉积膜的表面沉积第一氧化层103；
第一氧化层的沉积可以采用多种方法，例如高密度等离子体化学气相沉积（HDPCVD）方法，或者深高宽比的亚大气压制程化学气相沉积（HARP-CVD）方法形成。
步骤14、请参阅图2d，在所述第一氧化层103的表面依次形成不定性碳膜（APF）104、介质抗反射层（DARC）105、第二底部抗反射层106和第二图案化的光阻胶层107，所述第二图案化的光阻胶层定义单元阵列的有源区；
其中，介质抗反射层105为含硅的氧化物，沉积在APF104的表面。后续在去除光阻胶层时，一般采用氧气灰化的方法，灰化会消耗APF，所以介质抗反射层105用于保护后续经过刻蚀的APF104不受损伤。
步骤15、请参阅图2e，以所述第二图案化的光阻胶层为掩膜，刻蚀APF104；
步骤16、采用自对准双图案方法以APF104作为牺牲层，形成具有预定宽度的氧化线108’；
SADP方法有多种实现方式，本发明实施例以其中一种具体进行说明。
请参阅图2f，在APF104表面以及第一氧化层103表面沉积第二氧化层108；
请参阅图2g，对第二氧化层108进行各向异性刻蚀，形成位于APF104侧壁的氧化线108’后，去除APF104；
其中，第二氧化层108优选采用原子层沉积方法（AtomicLayerDeposition，ALD）形成。第二氧化层108的厚度决定了氧化线108’的宽度。实际上，在单元阵列区会形成多个氧化线，氧化线之间具有一定的间隔（space），依次排列而成，为更好理解本发明，图2g只示意出部分剖面图。也就是说，实际上，在步骤24中第二图案化的光阻胶层也不只一个图形，多个图形依次排列，用于通过SADP方法刻蚀形成氧化线。
步骤17、请参阅图2h，涂布第三光阻胶层或者第三底部抗反射层109以覆盖氧化线108’，并回刻第三光阻胶层或者第三底部抗反射层109显露出氧化线108’的上表面；
步骤18、请参阅图2i，刻蚀氧化线108’至半导体衬底预定深度。
一般地，该步骤中刻蚀半导体衬底的深度为1800埃。
该步骤在单元阵列区刻蚀成具有一定间隔的隔离区域，在每个隔离区域内形成单元阵列的存储元件有源区，存储元件有源区的形成方法为现有技术，在此不再赘述。
综上，本发明实施例先制作外围电路的有源区，再制作单元阵列的有源区，不需要像现有技术那样沉积很多层复杂的膜，实现起来比较简单。而且，本发明制作外围电路的有源区先刻蚀半导体衬底至大约3000埃，然后制作单元阵列的有源区再刻蚀半导体衬底至大约1800埃，每次刻蚀一次性完成。而现有技术中，由于先制作单元阵列的有源区，而且单元阵列的有源区刻蚀和外围电路的有源区同时进行，所以两者同时刻蚀半导体衬底至大约1800埃，接下来，再单独对外围电路的有源区内的沟槽继续刻蚀，达到半导体衬底之下3000埃，所以不是连续完成刻蚀会造成有阶梯的不连续面出现，在电性表现会有漏电的可能。进一步地，现有技术中先制作单元阵列的有源区，并且采用SADP技术，所以对准和叠对标记容易受损伤变形，再制作外围电路的有源区时，利用变形的对准标记形成的外围电路有源区图形质量很差，而本发明实施例先制作外围电路的有源区，再制作单元阵列的有源区，外围电路的有源区图形被一次性制作完成，后续再利用对准和叠对标记制作单元阵列的有源区，也不会有任何影响。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。

Claims (8)

1.一种半导体器件的制作方法，所述半导体器件包括外围电路区和单元阵列区，该方法包括：
预先提供一具有多层沉积膜的半导体衬底，在所述沉积膜表面依次形成第一底部抗反射层和第一图案化的光阻胶层，所述第一图案化的光阻胶层定义外围电路的有源区；
以所述第一图案化的光阻胶层为掩膜，刻蚀半导体衬底至预定深度形成沟槽；
去除第一底部抗反射层和第一图案化的光阻胶层后，在沟槽内及沉积膜的表面沉积第一氧化层；
在所述第一氧化层的表面依次形成不定性碳膜APF、介质抗反射层、第二底部抗反射层和第二图案化的光阻胶层，所述第二图案化的光阻胶层定义单元阵列的有源区；
以所述第二图案化的光阻胶层为掩膜，刻蚀不定性碳膜APF；
采用自对准双图案方法以不定性碳膜APF作为牺牲层，形成具有预定宽度的氧化线；
涂布第三光阻胶层或者第三底部抗反射层以覆盖氧化线，并回刻第三光阻胶层或者第三底部抗反射层显露出氧化线的上表面；
刻蚀氧化线至半导体衬底预定深度。
2.如权利要求1所述的方法，其特征在于，所述自对准双图案方法为：
在不定性碳膜APF表面以及第一氧化层表面沉积第二氧化层；
对第二氧化层进行各向异性刻蚀，形成位于不定性碳膜APF侧壁的氧化线后，去除不定性碳膜APF。
3.如权利要求2所述的方法，其特征在于，所述第二氧化层采用原子层沉积方法形成。
4.如权利要求3所述的方法，其特征在于，所述多层沉积膜在半导体衬底上依次包括栅氧化层、多晶硅层、氮化硅层和衬垫氧化层。
5.如权利要求4所述的方法，其特征在于，所述氧化线的个数为多个，依次排列而成。
6.如权利要求5所述的方法，其特征在于，所述第一氧化层的沉积采用高密度等离子体化学气相沉积方法，或者深高宽比的亚大气压制程化学气相沉积方法。
7.如权利要求6所述的方法，其特征在于，所述介质抗反射层为含硅的氧化物。
8.如权利要求7所述的方法，其特征在于，所述第二氧化层的厚度为所形成的氧化线的宽度。
CN201210417953.9A 2012-10-26 2012-10-26 半导体器件的制作方法 Active CN103794557B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210417953.9A CN103794557B (zh) 2012-10-26 2012-10-26 半导体器件的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210417953.9A CN103794557B (zh) 2012-10-26 2012-10-26 半导体器件的制作方法

Publications (2)

Publication Number Publication Date
CN103794557A CN103794557A (zh) 2014-05-14
CN103794557B true CN103794557B (zh) 2016-04-06

Family

ID=50670092

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210417953.9A Active CN103794557B (zh) 2012-10-26 2012-10-26 半导体器件的制作方法

Country Status (1)

Country Link
CN (1) CN103794557B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6559499B2 (ja) * 2015-08-10 2019-08-14 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6995425B2 (en) * 2000-09-29 2006-02-07 Kabushiki Kaisha Toshiba Semiconductor memory device having memory cell section and peripheral circuit section and method of manufacturing the same
CN101271839A (zh) * 2007-03-19 2008-09-24 海力士半导体有限公司 制造半导体器件的方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8513637B2 (en) * 2007-07-13 2013-08-20 Macronix International Co., Ltd. 4F2 self align fin bottom electrodes FET drive phase change memory
US8293656B2 (en) * 2009-05-22 2012-10-23 Applied Materials, Inc. Selective self-aligned double patterning of regions in an integrated circuit device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6995425B2 (en) * 2000-09-29 2006-02-07 Kabushiki Kaisha Toshiba Semiconductor memory device having memory cell section and peripheral circuit section and method of manufacturing the same
CN101271839A (zh) * 2007-03-19 2008-09-24 海力士半导体有限公司 制造半导体器件的方法

Also Published As

Publication number Publication date
CN103794557A (zh) 2014-05-14

Similar Documents

Publication Publication Date Title
CN102651312B (zh) 栅极的形成方法
CN103632949B (zh) 沟槽型双层栅mos的多晶硅间的热氧介质层的形成方法
CN103871968A (zh) Mos晶体管的制作方法
US20080206944A1 (en) Method for fabricating trench DMOS transistors and schottky elements
CN102117776A (zh) 埋入式栅极字元线装置的堆迭式电容结构及电容制造方法
CN105047607A (zh) 氧化物半导体tft基板的制作方法及其结构
CN105355589B (zh) 阵列基板及其制造方法
WO2016165516A1 (zh) 分栅功率器件的制造方法
CN101567320A (zh) 功率mos晶体管的制造方法
CN105448703A (zh) 一种刻蚀方法
US20130154014A1 (en) Semiconductor Device and Method for Fabricating the Same
CN103035506B (zh) Rfldmos隔离介质层深沟槽的刻蚀方法
CN103794557B (zh) 半导体器件的制作方法
CN103227143B (zh) 浅沟槽隔离工艺
CN102931089B (zh) Ldmos器件及其制造方法
CN102130036B (zh) 浅沟槽隔离结构制作方法
CN104576510B (zh) 自对准接触孔刻蚀方法
KR20090016841A (ko) 반도체 소자 제조 방법
CN101976685B (zh) 具有蚀刻停止层的晶体管结构及其制作方法
CN105655347A (zh) 一种tft背板、其制备方法及显示装置
CN101740386B (zh) 闪存存储器的制作方法
KR100832015B1 (ko) 반도체 소자의 콘택홀 형성 방법
US11094531B2 (en) Semiconductor structure and method for forming the same
CN104465502A (zh) 一种半导体接触孔的刻蚀方法
CN103177949B (zh) 金属硅化物栅极的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant