CN103165509A - 准绝缘体上硅场效应晶体管的制备方法 - Google Patents

Abstract

本发明提供了一种准绝缘体上硅场效应晶体管的制备方法，在现有工艺的基础上，使用温度不高于650℃的化学气相沉积进行准SOI埋氧层制备，避免了现有技术使用热氧化制备准SOI埋氧层时，高温对栅氧化层的不良影响，提高了准绝缘体上硅场效应晶体管的性能，且工艺步骤简单有效，与现有场效应晶体管的工艺相兼容。

Description

准绝缘体上硅场效应晶体管的制备方法

技术领域

本发明涉及半导体制造领域，尤其涉及准绝缘体上硅(SOI)场效应晶体管的制备方法。

背景技术

场效应晶体管(FET)一直是用来制造专用集成电路芯片、静态随机存储器(SRAM)芯片等产品的主导半导体技术。随着半导体器件的日趋小型化，FET短沟道效应愈发严重，为解决如当FET进入22nm节点后的短沟道效应及其他，进而发展出采用SOI(silicon on insulator，绝缘体上硅)技术的场效应晶体管。

SOI场效应晶体管相较传统体硅FET具有许多优势，如抗辐射、无栓锁效应、源漏寄生电容小以及可以有效地抑制短沟道效应等，但是SOI场效应晶体管也有固有的缺点，由于SOI中的埋氧层的热导率比较小，仅为体硅热导率的1％左右，所以导致SOI场效应晶体管工作时产生的热量不能及时耗散，因而产生严重的自热效应(self heating)，热量的积累将造成器件的温度升高，迁移率的退化，从而引起注入驱动电流下降、工作点不稳定等问题。

为了解决SOI场效应晶体管的自热效应，在SOI技术的基础上进一步发展出准SOI技术，如图1所示的准SOIMOSFET(金属氧化物半导体场效应管)，包括衬底1、STI(浅沟槽隔离)2、栅氧化层3以及栅极4，侧壁氧化层5形成在栅极4两侧，L型埋氧层7形成与衬底1与源漏极6之间，MOS的沟道下方没有埋氧层，让沟道与衬底1相连，而源漏区6绝大部分由L型埋氧层包围，即在常规SOI场效应晶体管沟道下方的埋氧层7开一个窗口，使器件工作时产生的热量可以通过埋氧层7中的窗口经硅衬底及时耗散出去。

现有实现准SOI场效应晶体管一般采用图形化注氧隔离(SIMOX)技术或选择性外延(selective epitaxy)等方法和工艺，而这些方法，如SIMOX技术中，注入的氧经高温退火形成的SiO2体积会膨胀，导致埋氧层和体硅之间过渡区域存在大量缺陷，且这些工艺需要特定的设备，制备流程也比较复杂，并与传统场效应晶体管工艺兼容性差，限制了SOI在集成电路的应用。

中国专利申请200410101391.2提供了一种准SOI场效应晶体管的制备方法，其采用传统场效应晶体管的工艺方法形成栅极和栅氧化层后，通过刻蚀凹陷源漏区体硅，并对凹陷的体硅进行热氧化形成埋氧层，再沉积源漏材料形成源漏区，从而实现准SOI结构。虽然该方法流程简单，与传统场效应晶体管的工艺兼容性好，但是由于其埋氧层是通过热氧化体硅形成的，在热氧化工艺中，高温会对栅氧化层产生负面影响，引起器件电性能退化，所以该方法仍需改进。

发明内容

本发明提供了一种准绝缘体上硅场效应晶体管的制备方法，解决现有工艺方法高温热氧化形成埋氧层时对栅氧化层产生负面影响的问题。

本发明采用的技术手段如下：一种准绝缘体上硅场效应晶体管的制备方法，包括：

提供半导体衬底，并在所述半导体衬底上形成浅沟槽隔离；

在半导体衬底上依次沉积栅氧化层、多晶硅层及硬掩膜层；

图案化硬掩膜，以所述图案化的硬掩膜为阻挡依次刻蚀多晶硅层及栅氧化层形成栅极结构，并在所述栅极结构外侧形成第一侧墙；

以所述栅极结构、浅沟槽隔离以及所述第一侧墙作为阻挡刻蚀所述半导体衬底至距所述半导体衬底表面第一深度H1，形成第一凹槽；

在所述第一侧墙表面和第一凹槽侧壁及底面中进行化学气相沉积氧化物，其中，所述化学气相沉积的温度不高于650℃；

在所述第一凹槽内沉积源漏区材料层，并以所述浅沟槽隔离、栅极结构以及第一侧墙表面氧化物作为阻挡，对源漏区材料层进行刻蚀至距所述半导体衬底表面第二深度H2，以形成第二凹槽，其中，所述H2小于H1，以暴露所述第一侧墙表面氧化物及部分第一凹槽侧壁上的氧化物；

刻蚀去除所述暴露的氧化物，以暴露所述第一侧墙及对应所述部分第一凹槽侧壁上的氧化物的部分衬底，再次沉积源漏区材料层，并刻蚀形成未掺杂的源漏区；

对所述未掺杂的源漏区进行离子注入，形成源漏区。

进一步，在刻蚀去除所述暴露的氧化物后，以暴露的半导体衬底部分为种子层进行选择性外延后，再次沉积源漏区材料层，并刻蚀形成未掺杂的源漏区。

进一步，所述在第一凹槽内沉积源漏区材料层后，刻蚀形成所述第二凹槽前，还包括有以栅极结构上的图案化的硬掩膜层为停止层，进行化学机械研磨的步骤；

所述再次沉积源漏区材料层，并刻蚀形成未掺杂的源漏区的步骤包括：沉积源漏区材料层，以栅极结构顶端所述图案化的硬掩膜层为停止层，进行化学机械研磨，以分开源漏区；刻蚀所述源漏区材料层，使所述源漏区材料层表面高于所述栅氧化层表面。

进一步，所述形成源漏区的步骤包括：以所述栅极结构及第一侧墙作为阻挡，对所述未掺杂源漏区进行离子注入，以形成轻掺杂漏极区；在所述第一侧墙表面形成所述第二侧墙，以所述栅极结构及第二侧墙为阻挡，进行离子注入，以形成源漏区。

进一步，所述半导体衬底材料为单晶硅，所述硬掩膜层和第一侧墙材料为氮化硅，所述氧化物材料为氧化硅，所述源漏区材料层的材料为多晶硅，所述第二侧墙材料为氧化硅。

依据本发明提供的方法，使用温度不高于650℃的化学气相沉积进行准SOI埋氧层制备，避免了现有技术使用热氧化制备准SOI埋氧层时，高温对栅氧化层的不良影响，提高了SOIFET的性能，且工艺步骤简单有效，与现有场效应晶体管的工艺相兼容。

附图说明

图1为准SOIMOSFET的结构示意图；

图2为本发明准绝缘体上硅场效应晶体管的制备方法流程图；

图3a～图3j为本发明制作准绝缘体上硅场效应晶体管的流程结构示意图。

具体实施方式

以下结合附图对本发明的原理和特征进行描述，所举实例只用于解释本发明，并非用于限定本发明的范围。

本发明提供了一种准绝缘体上硅场效应晶体管的制备方法，如图2所示，包括如下步骤：

提供半导体衬底，并在半导体衬底上形成浅沟槽隔离；

在半导体衬底上依次沉积栅氧化层、多晶硅层及硬掩膜层；

图案化硬掩膜，以图案化的硬掩膜为阻挡依次刻蚀多晶硅层及栅氧化层形成栅极结构，并在栅极结构外侧形成第一侧墙；

以栅极结构、浅沟槽隔离以及第一侧墙作为阻挡刻蚀所述半导体衬底至距所述半导体衬底表面第一深度H1，形成第一凹槽；

在所述第一侧墙表面和第一凹槽侧壁及底面中进行化学气相沉积氧化物，其中，化学气相沉积的温度不高于650℃；

在第一凹槽内沉积源漏区材料层，并以浅沟槽隔离、栅极结构以及第一侧墙表面氧化物作为阻挡，对源漏区材料层进行刻蚀至距半导体衬底表面第二深度H2，以形成第二凹槽，其中，H2小于H1，以暴露第一侧墙表面氧化物及部分第一凹槽侧壁上的氧化物；

刻蚀去除暴露的氧化物，以暴露第一侧墙及对应部分第一凹槽侧壁上的氧化物的部分衬底，再次沉积源漏区材料层，并刻蚀形成未掺杂的源漏区；

对所述未掺杂的源漏区进行离子注入，形成源漏区。

以下结合附图3a～3j详细描述本发明制作准绝缘体上硅场效应晶体管的方法过程。

如图3a所示，提供半导体衬底11，半导体基底11的材料一般为单晶硅材料，在半导体衬底11上形成浅沟槽隔离12，并在半导体衬底11上依次沉积栅氧化层13、多晶硅层14和硬掩膜层15，硬掩膜层15优选材料为氮化硅。

参照图3b，图案化硬掩膜层15，以图案化的硬掩膜层15’依次刻蚀多晶硅层14和栅氧化层13，形成由刻蚀后的栅氧化层13’和刻蚀后的多晶硅层14’构成的栅极结构；在栅极结构外侧形成第一侧墙16，第一侧墙16材料优选为氮化硅。

如图3c所示，以栅极结构、浅沟槽隔离12以及第一侧墙16作为阻挡刻蚀半导体衬底11至距半导体衬底11表面第一深度H1，形成第一凹槽17；并在浅沟槽隔离12表面、第一侧墙16表面及第一凹槽17表面通过化学气相沉积形成一层氧化物，如氧化硅，其中，化学气相沉积的温度不高于650℃，如图3d所示。

参照3e，在第一凹槽17内沉积源漏区材料层19，并以栅极结构上的图案化的硬掩膜层15’为停止层，进行化学机械研磨，其中源漏区材料层19的材料优选为多晶硅。

如图3f所示的，以所述浅沟槽隔离12、栅极结构以及第一侧墙16表面氧化物作为阻挡，对多晶硅源漏区材料层19进行回刻，回刻后的源漏区材料层19’表面至距半导体衬底11表面为第二深度H2，以形成第二凹槽20，其中，第二凹槽深度H2小于第一凹槽深度H1，以暴露第一侧墙16表面氧化物及部分第一凹槽侧壁上的氧化物；

参照图3g，利用湿法刻蚀去除暴露的氧化物，以暴露第一侧墙16及对应部分第一凹槽侧壁上的氧化物的部分衬底，并再次沉积源漏极材料层，且仍利用栅极结构顶部的图案化的硬掩膜层15’为停止层，进行化学机械研磨，接着，对再次沉积的源漏极材料层进行回刻，形成未掺杂的源漏区后，以栅极结构及第一侧墙16作为阻挡，对未掺杂源漏区进行离子注入，以形成轻掺杂漏极区；在第一侧墙16表面形成第二侧墙，以栅极结构及第二侧墙为阻挡，进行离子注入，以形成源漏区。需要在此说明的是，此步骤为本领域人员惯用技术手段，是以不再结合附图以赘述。

依据本发明提供的方法，使用温度不高于650℃的化学气相沉积进行准SOI埋氧层制备，避免了现有技术使用热氧化制备准SOI埋氧层时，高温对栅氧化层的不良影响，提高了SOIFET的性能，且工艺步骤简单有效，与现有场效应晶体管的工艺相兼容。

作为本发明的进一步优选实施例，在刻蚀去除暴露的氧化物后，如图3h所示的，还可以增加以暴露的半导体衬底11部分为种子层进行选择性外延生长外延部21的步骤，如在单晶硅衬底的暴露部分选择性外延生长单晶硅；然后参照图3i所示，再次沉积源漏区材料层22，以栅极结构顶端图案化的硬掩膜层15’为停止层，进行化学机械研磨，以分开源漏区；刻蚀源漏区材料层22，使源漏区材料层22表面高于栅氧化层13’表面。

接着，如图3j，利用湿法刻蚀去除图案化的硬掩膜层15’，以所述栅极结构及第一侧墙作为阻挡，对未掺杂源漏区进行离子注入，以形成轻掺杂漏极区；在第一侧墙16表面形成第二侧墙23，第二侧墙23的材料优选为氧化硅，以栅极结构及第二侧墙23为阻挡，进行离子注入，以形成源漏区。

在该优选实施例中，增加的选择性外延生长步骤，可以增大后续沉积的源漏极材料层22与衬底接触的表面积，使得后续经离子注入形成的轻掺杂漏极区以及源漏区的串联电阻变小，且以外延生长的外延部21(如单晶硅)，作为源漏极材料层22(如多晶硅)与半导体衬底11(如单晶硅衬底)之间的过渡，可以减少晶格位错等缺陷，提高半导体器件的性能；进一步的，刻蚀源漏区材料层22，以使源漏区材料层22表面高于栅氧化层13’表面，可保证器件后续通过离子注入形成的源漏极的结深深度，避免结深过浅，导致器件工作时，沟道难以形成的问题。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。

Claims (5)

1.一种准绝缘体上硅场效应晶体管的制备方法，包括：

提供半导体衬底，并在所述半导体衬底上形成浅沟槽隔离；

在半导体衬底上依次沉积栅氧化层、多晶硅层及硬掩膜层；

图案化硬掩膜，以所述图案化的硬掩膜为阻挡依次刻蚀多晶硅层及栅氧化层形成栅极结构，并在所述栅极结构外侧形成第一侧墙；

以所述栅极结构、浅沟槽隔离以及所述第一侧墙作为阻挡刻蚀所述半导体衬底至距所述半导体衬底表面第一深度H1，形成第一凹槽；

在所述第一侧墙表面和第一凹槽侧壁及底面中进行化学气相沉积氧化物，其中，所述化学气相沉积的温度不高于650℃；

在所述第一凹槽内沉积源漏区材料层，并以所述浅沟槽隔离、栅极结构以及第一侧墙表面氧化物作为阻挡，对源漏区材料层进行刻蚀至距所述半导体衬底表面第二深度H2，以形成第二凹槽，其中，所述H2小于H1，以暴露所述第一侧墙表面氧化物及部分第一凹槽侧壁上的氧化物；

刻蚀去除所述暴露的氧化物，以暴露所述第一侧墙及对应所述部分第一凹槽侧壁上的氧化物的部分衬底，再次沉积源漏区材料层，并刻蚀形成未掺杂的源漏区；

对所述未掺杂的源漏区进行离子注入，形成源漏区。

2.根据权利要求1所述的方法，其特征在于，在刻蚀去除所述暴露的氧化物后，以暴露的半导体衬底部分为种子层进行选择性外延后，再次沉积源漏区材料层，并刻蚀形成未掺杂的源漏区。

3.根据权利要求1或2所述的方法，其特征在于，所述在第一凹槽内沉积源漏区材料层后，刻蚀形成所述第二凹槽前，还包括有以栅极结构上的图案化的硬掩膜层为停止层，进行化学机械研磨的步骤；

所述再次沉积源漏区材料层，并刻蚀形成未掺杂的源漏区的步骤包括：沉积源漏区材料层，以栅极结构顶端所述图案化的硬掩膜层为停止层，进行化学机械研磨，以分开源漏区；刻蚀所述源漏区材料层，使所述源漏区材料层表面高于所述栅氧化层表面。

4.根据权利要求3所述的方法，其特征在于，所述形成源漏区的步骤包括：以所述栅极结构及第一侧墙作为阻挡，对所述未掺杂源漏区进行离子注入，以形成轻掺杂漏极区；在所述第一侧墙表面形成所述第二侧墙，以所述栅极结构及第二侧墙为阻挡，进行离子注入，以形成源漏区。

5.根据权利要求4所述的方法，其特征在于，所述半导体衬底材料为单晶硅，所述硬掩膜层和第一侧墙材料为氮化硅，所述氧化物材料为氧化硅，所述源漏区材料层的材料为多晶硅，所述第二侧墙材料为氧化硅。

Images