CN103137672A - 兼容自对准孔和表面沟道的金-氧-半场效应管的栅极膜结构及其制造方法 - Google Patents

兼容自对准孔和表面沟道的金-氧-半场效应管的栅极膜结构及其制造方法 Download PDF

Info

Publication number
CN103137672A
CN103137672A CN2011103828833A CN201110382883A CN103137672A CN 103137672 A CN103137672 A CN 103137672A CN 2011103828833 A CN2011103828833 A CN 2011103828833A CN 201110382883 A CN201110382883 A CN 201110382883A CN 103137672 A CN103137672 A CN 103137672A
Authority
CN
China
Prior art keywords
surface channel
electrode film
gold
compatible
oxygen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011103828833A
Other languages
English (en)
Inventor
刘剑
熊涛
孙尧
罗啸
陈瑜
陈华伦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN2011103828833A priority Critical patent/CN103137672A/zh
Publication of CN103137672A publication Critical patent/CN103137672A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种兼容自对准孔和表面沟道的金-氧-半场效应管的栅极膜结构及其制造方法，在硅衬底上依次包括以下的薄膜结构：栅极氧化膜、栅极多晶硅、金属钛以及氮化钛或者氮化钨、金属硅化物、自对准通孔用氮化硅；上述一系列膜整体构成MOSFET栅极膜层，亦即栅极层最终的图形纵向结构。本发明可以同时兼容SAC和表面沟道的工艺，从而既进一步缩小了器件尺寸，又降低了工作电压，提高了驱动电流，从而提高芯片整体性能。

Description

兼容自对准孔和表面沟道的金-氧-半场效应管的栅极膜结构及其制造方法
技术领域
本发明涉及一种集成电路制造技术。
背景技术
随着半导体集成电路芯片中器件的集成度越来越高，其中常用的金属-氧化物-半导体场效应管(MOSFET)的尺寸将进一步缩小，且要求更低的工作电压及更大的驱动电流。为缩小器件尺寸，降低成本，业界常常采用所谓的“自对准通孔”(SAC)的方法；而对降低工作电压，提高驱动电流，尤其是P型沟道的MOS管，则需要用到表面沟道(surface channel)器件。但是，当二者结合起来的时候，对于栅极结构及工艺将会有特殊的要求：
1)在栅极多晶硅刻蚀之前进行多晶硅N型与P型掺杂。
2)N型多晶硅与P型多晶硅必须通过金属或者金属硅化物相连，以保证CMOS以及SRAM的正常工作。
3)在后续的热过程中，必须有效控制P型多晶硅的重掺杂离子硼(B)向金属或者金属硅化物的扩散，否则会引起P型多晶硅的耗尽以及与金属或金属硅化物的非欧姆接触。
4)由于前段工艺中引入金属或金属硅化物，必须有效控制工艺之间的交叉污染。
因此，要同时达到以上2个目标，必须引入新的多晶硅栅极膜层结构。
发明内容
本发明所要解决的技术问题是提供一种兼容自对准孔和表面沟道的金-氧-半场效应管的栅极膜结构，它可以同时兼容SAC和表面沟道的工艺，缩小器件尺寸，降低工作电压，提高驱动电流，提高芯片整体性能。
为了解决以上技术问题，本发明提供了一种兼容自对准孔和表面沟道的金-氧-半场效应管的栅极膜结构，在硅衬底上依次包括以下的薄膜结构：栅极氧化膜、栅极多晶硅、金属钛以及氮化钛或者氮化钨、金属硅化物、自对准通孔用氮化硅；上述一系列膜整体构成MOSFET栅极膜层，亦即栅极层最终的图形纵向结构。
本发明的有益效果在于：可以同时兼容SAC和表面沟道的工艺，从而既进一步缩小了器件尺寸，又降低了工作电压，提高了驱动电流，从而提高芯片整体性能。
所述金属硅化物是硅化钨。
本发明还提供了上述兼容自对准孔和表面沟道的金-氧-半场效应管的栅极膜结构的制造方法，栅极多晶硅层采用低压化学气相沉积，在NMOS区域P为N型饱和掺杂，在PMOS区域为P型饱和掺杂，这样两种MOS都可形成表面沟道。
金属钛以及氮化钛或者氮化钨采用物理气相沉积。
金属硅化物层既可采用物理气相沉积，又能采用化学气相沉积。金属硅化物层厚度为500～1000埃。
顶层氮化硅采用化学气相沉积，，和之后形成的氮化硅侧墙共同形成自对准通孔。所述顶层氮化硅厚度为1000～2000埃。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细说明。
图1是在硅衬底上形成所需栅极层膜结构的示意图；
图2是利用光刻和蚀刻形成栅极图形的示意图；
图3是采用快速热氧化的方法在多晶硅表面形成修复氧化膜的示意图；
图4是用化学气相沉积的方法形成覆盖于栅极图形结构表面的侧墙氮化硅层的示意图；
图5是用蚀刻的方法形侧墙氮化硅，完成最终栅极图形的示意图。
图中附图标记说明：
1为顶层氮化硅(top SiN)，2为金属硅化物(MSix，通常是硅化钨)，3为钛以及氮化钛(TI/TIN)，4为N型多晶硅(N+poly)，5为P型多晶硅(P+poly)，6为栅极氧化硅(gate oxide)，7为P阱(P well)，8为N阱(N well)，9为修复氧化膜(protect oxide)，10为侧墙氮化硅(spacer SiN)。
具体实施方式
为了突破目前的技术瓶颈，本发明提出了一种新型的MOSFET的栅极膜结构，可以同时兼容SAC和表面沟道的工艺，从而既进一步缩小了器件尺寸，又降低了工作电压，提高了驱动电流，从而提高芯片整体性能。
此结构从下而上依次为硅半导体-栅极氧化硅-栅极多晶硅-栅极钛以及氮化钛-栅极金属硅化物-氮化硅，其中对于栅极多晶硅而言，N型沟道MOS为N型掺杂，P型沟道MOS为P型掺杂。采用此种结构，既实现了N/PMOS管的表面沟道，又能满足足够大的驱动电流，同时兼容自对准孔所需要的氮化硅膜，从而提高了芯片的整体性能。
采用本发明的的栅极膜层结构，在栅极多晶硅刻蚀之前分别进行多晶硅N型与P型掺杂，使得表面沟道N/PMOS管的形成成为可能；金属钛以及氮化钛(或者氮化钨)的物理气相沉积，其既能降低栅极多晶硅与金属硅化物的接触电阻，又能阻挡P型多晶硅的重掺杂离子硼(B)向金属或者金属硅化物中的扩散；金属硅化物的存在，则不仅顺利连接N型多晶硅与P型多晶硅，使CMOS以及SRAM得以正常工作，更为重要的是其相比金属较低的污染特性使得大规模量产的交叉污染更为容易控制；最顶层的氮化硅膜则使得自对准孔能够最终得以实现，从而缩小了器件的尺寸。正是以上的新栅极结构，才能使得我们的2个目标得以实现。
1、如图1所示，采用热氧化的方法在硅衬底(substrate)上形成栅极氧化硅(gate oxide)；
2、采用低压化学气相沉积法沉积多晶硅膜(poly silicon)；
3、对NMOS和PMOS区域分别进行N+和P+离子注入，离子注入要饱和；
4、采用物理气相沉积形成钛以及氮化钛(TI/TIN)；
5、采用物理或者化学气相沉积形成金属硅化物(MSix)；
6、采用化学气相沉积方法形成顶层氮化硅(top SiN)；
7、如图2所示，光刻和蚀刻定义栅极层图形结构；
8、如图3所示，快速热氧化在多晶硅表面形成修复氧化膜(protect oxide)保护栅极结构；
9、如图4所示，采用化学气相沉积方法形成侧墙(spacer)氮化硅；
10、如图5所示，蚀刻形成侧墙，完成栅极图形。
本发明并不限于上文讨论的实施方式。以上对具体实施方式的描述旨在于为了描述和说明本发明涉及的技术方案。基于本发明启示的显而易见的变换或替代也应当被认为落入本发明的保护范围。以上的具体实施方式用来揭示本发明的最佳实施方法，以使得本领域的普通技术人员能够应用本发明的多种实施方式以及多种替代方式来达到本发明的目的。

Claims (8)

1.一种兼容自对准孔和表面沟道的金-氧-半场效应管的栅极膜结构，其特征在于，在硅衬底上依次包括以下的薄膜结构：
栅极氧化膜、栅极多晶硅、金属钛以及氮化钛或者氮化钨、金属硅化物、自对准通孔用氮化硅；
上述一系列膜整体构成MOSFET栅极膜层，亦即栅极层最终的图形纵向结构。
2.如权利要求1所述的兼容自对准孔和表面沟道的金-氧-半场效应管的栅极膜结构，其特征在于，所述金属硅化物是硅化钨。
3.如权利要求1所述的兼容自对准孔和表面沟道的金-氧-半场效应管的栅极膜结构的制造方法，其特征在于，栅极多晶硅层采用低压化学气相沉积，在NMOS区域P为N型饱和掺杂，在PMOS区域为P型饱和掺杂，这样两种MOS都可形成表面沟道。
4.如权利要求3所述的兼容自对准孔和表面沟道的金-氧-半场效应管的栅极膜结构的制造方法，其特征在于，金属钛以及氮化钛或者氮化钨采用物理气相沉积。
5.如权利要求4所述的兼容自对准孔和表面沟道的金-氧-半场效应管的栅极膜结构的制造方法，其特征在于，金属硅化物层既可采用物理气相沉积，又能采用化学气相沉积。
6.如权利要求5所述的兼容自对准孔和表面沟道的金-氧-半场效应管的栅极膜结构的制造方法，其特征在于，金属硅化物层厚度为500～1000埃。
7.如权利要求5所述的兼容自对准孔和表面沟道的金-氧-半场效应管的栅极膜结构的制造方法，其特征在于，顶层氮化硅采用化学气相沉积，，和之后形成的氮化硅侧墙共同形成自对准通孔。
8.如权利要求7所述的兼容自对准孔和表面沟道的金-氧-半场效应管的栅极膜结构的制造方法，其特征在于，所述顶层氮化硅厚度为1000～2000埃。
CN2011103828833A 2011-11-25 2011-11-25 兼容自对准孔和表面沟道的金-氧-半场效应管的栅极膜结构及其制造方法 Pending CN103137672A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2011103828833A CN103137672A (zh) 2011-11-25 2011-11-25 兼容自对准孔和表面沟道的金-氧-半场效应管的栅极膜结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011103828833A CN103137672A (zh) 2011-11-25 2011-11-25 兼容自对准孔和表面沟道的金-氧-半场效应管的栅极膜结构及其制造方法

Publications (1)

Publication Number Publication Date
CN103137672A true CN103137672A (zh) 2013-06-05

Family

ID=48497261

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011103828833A Pending CN103137672A (zh) 2011-11-25 2011-11-25 兼容自对准孔和表面沟道的金-氧-半场效应管的栅极膜结构及其制造方法

Country Status (1)

Country Link
CN (1) CN103137672A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1430249A (zh) * 2002-01-03 2003-07-16 联华电子股份有限公司 避免尖峰现象的方法
US20040195635A1 (en) * 2003-04-02 2004-10-07 Hynix Semiconductor Inc. Semiconductor device and method for manufacturing the same
US20040209432A1 (en) * 2003-04-16 2004-10-21 Ku Ja-Hum Nickel salicide process with reduced dopant deactivation
CN101136328A (zh) * 2006-08-29 2008-03-05 东部高科股份有限公司 半导体器件的栅极及其形成方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1430249A (zh) * 2002-01-03 2003-07-16 联华电子股份有限公司 避免尖峰现象的方法
US20040195635A1 (en) * 2003-04-02 2004-10-07 Hynix Semiconductor Inc. Semiconductor device and method for manufacturing the same
US20040209432A1 (en) * 2003-04-16 2004-10-21 Ku Ja-Hum Nickel salicide process with reduced dopant deactivation
CN101136328A (zh) * 2006-08-29 2008-03-05 东部高科股份有限公司 半导体器件的栅极及其形成方法

Similar Documents

Publication Publication Date Title
CN100362648C (zh) 半导体器件及其制造方法
CN102386234B (zh) 半导体元件与其形成方法
CN101834206B (zh) 半导体器件结构及其形成方法
CN1973368A (zh) 结合互补金属氧化物半导体集成电路的nmos和pmos晶体管使用不同的栅介质
CN103594365B (zh) Pmos晶体管的形成方法
CN101861642B (zh) 薄膜晶体管、薄膜晶体管的制作方法以及显示装置
CN101068030B (zh) 半导体器件和制造半导体器件的方法
CN103996680A (zh) 高电压晶体管结构及其方法
CN105047721A (zh) 一种碳化硅沟槽栅功率MOSFETs器件及其制备方法
CN105336620A (zh) 半导体结构及其形成方法
CN110729357A (zh) 薄膜晶体管及其制造方法
CN104377236A (zh) 一种栅堆叠及其制造方法
CN104966697A (zh) Tft基板结构及其制作方法
CN101599459A (zh) 半导体器件的制造方法
CN111063735B (zh) 多级耦合栅隧穿场效应晶体管及制作方法
CN102479818B (zh) 半导体器件及其制造方法
CN100592482C (zh) 半导体器件及其制造方法
CN101217112A (zh) 一种纳米尺度W/TiN复合难熔金属栅制备方法
CN103137672A (zh) 兼容自对准孔和表面沟道的金-氧-半场效应管的栅极膜结构及其制造方法
CN101807597A (zh) 一种自对准亚微米栅结构及其制作方法
CN105304568A (zh) 一种降低高k金属栅器件阈值电压波动的方法
CN102446962A (zh) 兼容自对准孔的mosfet闸极膜结构及图形制作方法
CN1300827C (zh) 堆叠式栅极结构及具有该堆叠式栅极结构的场效晶体管的制造方法
CN102088032A (zh) 小线宽沟槽式功率mos晶体管及制造方法
CN101459068A (zh) 金属硅化物接触层的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20140107

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TA01 Transfer of patent application right

Effective date of registration: 20140107

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Applicant before: Shanghai Huahong NEC Electronics Co., Ltd.

C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130605