CN101217112A - 一种纳米尺度W/TiN复合难熔金属栅制备方法 - Google Patents

Abstract

一种纳米尺度W/TiN复合难熔金属栅制备方法，步骤如下：在器件源/漏区钴硅化物形成后进行平坦化工艺，腐蚀栅槽和漂去替代栅氧化硅，再栅氧化；真空热退火处理；溅射难熔金属TiN，厚度25－45nm；溅射W薄膜，厚度为90－110nm；用丙酮、无水乙醇各超声清洗，去离子水冲洗，热N₂中甩干；光刻W/TiN T型栅；反应离子刻蚀W/TiN T型栅，刻蚀气体为Cl₂和SF₆；等离子增强化学汽相沉积SiO₂，SiO₂厚度500－700nm；接触孔形成；金属化退火。本发明解决了常规多晶硅栅存在的栅电阻过高、PMOS器件硼穿透严重、多晶硅栅耗尽及与高K栅介质不兼容等一系列严重问题，从而获得优良的器件特性。

Description

一种纳米尺度W/TiN复合难熔金属栅制备方法

技术领域

本发明属于纳米尺度CMOS器件及半导体集成技术领域，具体地说涉及用于纳米尺度CMOS器件制造的一种W/TiN复合难熔金属栅制备方法。

背景技术

当多晶硅栅MOSFET”s的栅长缩小到纳米尺度时，常规多晶硅栅由于过高的栅电阻、PMOS器件严重的硼穿透效应、多晶硅栅耗尽效应及与高K栅介质不兼容，热稳定性不好，存在费米钉扎效应等一系列严重问题而成为进一步提高CMOS器件性能的瓶颈。用难熔金属代替传统的掺杂多晶硅作MOSFET’s的栅电极可以圆满地解决以上问题，并有希望为下一代集成技术所应用。

采用金属作栅电极，可以从根本上消除B穿透现象和栅耗尽效应，同时获得非常低的栅电极薄层电阻，同时与高K栅介质兼容性有比较大的改善。但还存在两个主要问题急待解决：

(1)为了提高金属栅MOS器件的稳定性和可靠性，用物理溅射(PVD)淀积金属栅电极比用化学汽相沉积(CVD)方法淀积更为可取。但溅射栅电极对薄栅氧化层的表面损伤一直是国际上一个未曾解决的问题。

(2)中间带隙栅材料通常会导致过高的阈值电压。

发明内容

本发明的目的在于提供一种纳米尺度W/TiN复合难熔金属栅制备方法。

为实现上述目的，本发明提供的纳米尺度W/TiN复合难熔金属栅制备方法，步骤如下：

A)在器件源/漏区钴硅化物形成后进行平坦化工艺，然后腐蚀栅槽和漂去替代栅氧化硅，再栅氧化；

B)真空热退火处理，本底真空度2-8×10^-7乇，加温至250-350℃，恒温5-15分，然后降温，待真空恢复至4-8×10^-7乇，预溅射TiN 5分；

C)溅射难熔金属TiN，本底真空度2-8×10^-7乇，溅射功率700-900瓦，工作压力4-6×10^-7乇；Ar/N₂＝4/1体积比，TiN薄膜厚度为25-45nm；

D)溅射W薄膜，本底真空度2-8×10^-7乇，溅射功率700-900瓦，Ar，工作压力4-6×10^-7乇；W薄膜厚度为90-110nm；

E)先后用丙酮、无水乙醇各超声清洗5-8分，然后去离子水冲洗，热N₂中甩干；

F)光刻W/TiN T型栅，I线646光刻胶；

G)反应离子刻蚀W/TiN T型栅，射频(RF)功率150-200瓦，刻蚀气体为Cl₂和SF₆；

H)等离子增强化学汽相沉积SiO₂，工作温度为300-350℃，SiO₂厚度500-700nm；

I)接触孔形成；

J)金属化退火，N₂保护下，退火温度为420-460℃，退火时间为25-40分。

所述的制备方法，其中，步骤D中预溅射W为5分。

所述的制备方法，其中，步骤G中主刻蚀时Cl₂/SF₆＝0.8/1-1.5/1，过刻蚀时Cl₂/SF₆＝4-6/1，过刻蚀40％；

所述的制备方法，其中，步骤G中W/TiN刻蚀速率比控制在接近0.9/1-1.1/1为佳。

本发明提供的纳米尺度W/TiN复合难熔金属栅制备方法，获得了表面态密度小于8E10/cm²的良好结果。并且由于采用高能注入重离子形成了超陡的倒掺杂沟道剖面，把它应用到W/TiN复合难熔金属栅CMOS器件中，克服了通常采用W/TiN中间带隙材料导致阈值电压过高的现象。

附图说明

图1a为表面态密度、平带电压与退火温度关系；

图1b为W/TiN金属栅和多晶硅栅MOS电容C-V特性的比较；

图2为高能注入重离子形成的超陡的倒掺杂沟道剖面；

图3为T型栅W/TiN叠层栅SEM照片；

图4为W/TiN叠层金属栅器件的输出特性曲线；其中图4a为N沟道场效应管，图4b为P沟道场效应管；

图5为W/TiN叠层金属栅器件的亚阈值特性曲线；其中图5a为N沟道场效应管，图5b为P沟道场效应管。

具体实施例

下面是应用本发明的W/TiN复合难熔金属栅制备方法而制成性能优良的栅长90nm(纳米)W/TiN复合难熔金属栅CMOS器件：

步骤1：在器件源/漏区钴硅化物形成后进行平坦化工艺，然后腐蚀栅槽和漂去替代栅氧化硅，再栅氧化(为公知技术)；

步骤2：真空热退火处理：本底真空度：8×10^-7乇，加温至300℃，恒温10分，然后降温，待真空恢复至8×10^-7乇，预溅射TiN 5分；

步骤3：溅射难熔金属TiN，本底真空度8×10^-7乇，溅射功率800瓦，工作压力5×10^-7乇；Ar/N₂＝4/1体积比，TiN薄膜厚度为35nm；

步骤3：溅射W薄膜：本底真空度8×10^-7乇，溅射功率800瓦，Ar，工作压力5×10^-7乇；W薄膜厚度为100nm；

步骤4：先后用丙酮、无水乙醇各超声清洗5分，然后去离子水冲洗，热N₂中甩干；

步骤4：光刻W/TiN T型栅，I线646光刻胶；

步骤5：反应离子刻蚀W/TiN T型栅，RF功率160瓦，刻蚀气体为Cl₂和SF₆；

步骤6：等离子增强化学汽相沉积SiO₂，温度320℃，SiO₂膜厚600nm；

步骤7：接触孔形成；

步骤8：金属化，温度450℃，N₂气氛，时间30分。

本发明采用了W/TiN复合金属栅结构，这是因为TiN的功函数为4.8eV，属中间带隙材料；它与W和SiO₂间都有很好的黏附性；W/TiN双层结构不但可以获得足够低的薄层电阻及NMOS和PMOS器件对称的阈值电压，而且热稳定性与工艺兼容性也都较好。

本发明采取如下方法降低溅射损伤，降低表面态：

·降低TiN膜的溅射速率，以减轻对薄栅氧化膜的表面损伤；

·优化W/Ti复合栅中双层膜的厚度，使应力减小；

·W/TiN复合栅在N₂气氛中退火进一步减少表面态。

结果获得了表面态密度小于8E10/cm²的良好结果，参看图1a；图1b给出了W/TiN金属栅和多晶硅栅MOS电容C-V特性的比较，可以看到，W/TiN金属栅MOS电容有很好的C-V特性，多晶硅栅耗尽效应得到克服。这一结果为制作高性能金属栅CMOS器件奠定了坚实的基础。

本发明用TSUPREM4工艺模拟软件模拟了高能注入重离子形成的超陡的倒掺杂沟道剖面(参看图2)，并应用到W/TiN复合难熔金属栅CMOS器件中，使阈值电压降到了±0.3v适用的程度。如果把栅氧化膜从3.0nm降到1.5nm以下，阈值电压将成倍降低，可适用于亚50nm的CMOS器件制备。

应用上述W/TiN复合难熔金属栅制备方法研制成功了性能优良的栅长90纳米W/TiN复合难熔金属栅CMOS器件(参看图3)。

图4a、b给出了W/TiN叠层金属栅器件的输出特性曲线。NMOS和PMOS的饱和跨到分别为414ms/mm和321ms/mm，表明器件有较大的驱动能力。

图5a、b给出了W/TiN叠层金属栅器件的亚阈值特性曲线，可以看到，NMOS和PMOS的阈值电压分别为：0.332V和-0.298V；NMOS和PMOS的DIBL分别为30mV/V和25mV/V；亚阈值斜率分别为86mV/Dec和88mV/Dec，这表明器件有很好的短沟道特性、亚阈值特性。

研制成功了0.1μm W/TiN叠层金属栅57级环形振荡器，每级延迟3V下为13ps，1.5V下为25ps。

Claims (4)

1.一种纳米尺度W/TiN复合难熔金属栅制备方法，步骤如下：

A)在器件源/漏区钴硅化物形成后进行平坦化工艺，然后腐蚀栅槽和漂去替代栅氧化硅，再栅氧化；

B)真空热退火处理，本底真空度2-8×10^-7乇，加温至250-350℃，恒温5-15分，然后降温，待真空恢复至4-8×10^-7乇，预溅射TiN 5分；

C)溅射难熔金属TiN，本底真空度2-8×10^-7乇，溅射功率700-900瓦，工作压力4-6×10^-7乇；Ar/N₂＝4/1体积比，TiN薄膜厚度为25-45nm；

D)溅射W薄膜，本底真空度2-8×10^-7乇，溅射功率700-900瓦，Ar，工作压力4-6×10^-7乇；W薄膜厚度为90-110nm；

E)先后用丙酮、无水乙醇各超声清洗5-8分，然后去离子水冲洗，热N₂中甩干；

F)光刻W/TiN T型栅，I线646光刻胶；

G)反应离子刻蚀W/TiN T型栅，射频功率150-200瓦，刻蚀气体为Cl₂和SF₆；

H)等离子增强化学汽相沉积SiO₂，工作温度为300-350℃，SiO₂厚度50-70nm；

I)接触孔形成；

J)金属化退火，N₂保护下，退火温度为420-460℃，退火时间为25-40分。

2.根据权利要求1的制备方法，其中，步骤D中，预溅射W为5分。

3.根据权利要求1的制备方法，其中，步骤G中，主刻蚀时Cl₂/SF₆＝0.8/1-1.5/1，过刻蚀时Cl₂/SF₆＝4-6/1，过刻蚀40。

4.根据权利要求1的制备方法，其中，步骤G中，W/TiN刻蚀速率比为0.9/1-1.1/1。

Images