CN103021926B - 浅沟槽隔离结构的形成方法及存储器的形成方法 - Google Patents

Abstract

本发明公开了一种浅沟槽隔离结构的形成方法及存储器的形成方法，在浅沟槽隔离结构的形成方法中，半导体衬底包括第一及第二区域，第一区域形成有第一浅沟槽，第一区域与第二区域之间形成有第二浅沟槽，在第一及第二浅沟槽上形成绝缘层之后，通过在绝缘层上方形成阻挡层增加了第一浅沟槽隔离结构及第二浅沟槽隔离结构的高度。这样，第一浅沟槽隔离结构及第二浅沟槽隔离结构外露边缘形成的凹陷的最低点不会低于半导体衬底的上表面，因而不会造成半导体衬底的边缘暴露出来，在后续制作工艺中，在第一浅沟槽隔离结构及第二浅沟槽隔离结构的保护作用下，半导体衬底的边角不会被去除，从而提高了在半导体衬底上最终形成半导体器件的生产合格率及性能。

Description

浅沟槽隔离结构的形成方法及存储器的形成方法

技术领域

本发明属于半导体制造领域，特别是涉及一种浅沟槽隔离结构的形成方法，另外，本发明还涉及一种包含该浅沟槽隔离结构形成方法的存储器形成方法。

背景技术

在现今的集成电路工业，数以千万的半导体元件是可形成在单一晶片中。每一晶片上的元件必须彼此电性绝缘，以不影响其它的元件。半导体元件的绝缘已成为金属氧化物半导体晶体管及双极集成电路技术的重要组成部分。随着半导体元件的高度整合，在元件中不良的电性隔离会导致例如漏电流、耗能及影响元件的功能。浅沟槽隔离是一较佳的电性隔离技术，特别适用于具有高整合度的半导体晶片。具有次微米尺寸的浅沟槽隔离结构可有效防止闭锁和穿透现象。

下面结合图1至图4对现有一种浅沟槽隔离结构的形成方法作简单介绍。

如图1所示，提供半导体衬底1，在半导体衬底1上形成氮化硅层2，对氮化硅层2及半导体衬底1进行刻蚀以在半导体衬底1内形成若干间隔的第一浅沟槽3及第二浅沟槽4。其中，第二浅沟槽4的宽度大于第一浅沟槽3的宽度。根据半导体衬底1上欲形成半导体器件的需要，在半导体衬底1上形成氮化硅层2之前还可形成其它材料层(未图示)，在这种情况下此步骤中该材料层会同氮化硅层2及半导体衬底1一起被刻蚀，并被分割成若干间隔的部分。

结合图1及图2所示，在氮化硅层2、第一浅沟槽3及第二浅沟槽4上形成氧化硅层5，第一浅沟槽3及第二浅沟槽4被氧化硅层5填满。

结合图2及图3所示，利用化学机械研磨(CMP)工艺去除多余的氧化硅层5，化学机械研磨工艺之后，填充有氧化硅层的第一浅沟槽3(结合图1)形成第一浅沟槽隔离结构6，填充有氧化硅层的第二浅沟槽4(结合图1)形成第二浅沟槽隔离结构7，且第一浅沟槽隔离结构6及第二浅沟槽隔离结构7高出半导体衬底1的上表面S。将第一浅沟槽隔离结构6的高度定义为h₁，第二浅沟槽隔离结构7的高度定义为h₂。

如图4所示，去除图3所示剩余的氮化硅层2。

继续参照图4所示，但去除剩余的氮化硅层2之后会发现第一浅沟槽隔离结构6及第二浅沟槽隔离结构7的外露边缘常常会形成凹陷8，凹陷8致使原先与第一浅沟槽隔离结构6、第二浅沟槽隔离结构7接触的半导体衬底1的边缘暴露出来。在半导体衬底1上进行后续形成所需半导体器件的制作工艺，如清洗工艺、刻蚀工艺等工艺中，边缘暴露出来的半导体衬底1会被腐蚀，致使半导体衬底1的边角1a被去除，从而降低了在半导体衬底上最终形成半导体器件的生产合格率，或影响在半导体衬底上最终形成半导体器件的性能。当根据半导体衬底1上欲形成半导体器件的需要，在半导体衬底1与氮化硅层2之间还形成有其它材料层时，去除剩余的氮化硅层2之后该材料层的边缘会暴露出来，当凹陷8比较严重时，不仅会使该材料层的边缘暴露出来，还会使原先与第一浅沟槽隔离结构6、第二浅沟槽隔离结构7接触的半导体衬底1侧壁暴露出来，这样，在半导体衬底1上进行后续形成所需半导体器件的制作工艺，如清洗工艺、刻蚀工艺等工艺中，不仅该材料层的边角会被去除，半导体衬底1的边角也会被去除。

更多的浅沟槽隔离结构及其形成方法可参照于2006年5月31日公开、公开号为CN1779944A的中国专利。

发明内容

本发明要解决的技术问题是现有浅沟槽隔离结构形成方法中浅沟槽隔离结构的外露边缘常常会形成凹陷，致使半导体衬底的边角或半导体衬底上相应层的边角被去除，从而降低了在半导体衬底上最终形成半导体器件的生产合格率，或影响在半导体衬底上最终形成半导体器件的性能。

为了解决上述问题，本发明提供了一种浅沟槽隔离结构的形成方法，其包括：

提供半导体衬底，其包括第一区域及第二区域；

在所述半导体衬底上形成第一阻挡层，对所述第一阻挡层及半导体衬底进行刻蚀，以在半导体衬底第一区域至少形成一个第一浅沟槽、在半导体衬底第一区域与半导体衬底第二区域之间形成第二浅沟槽；

在所述第一阻挡层、第一浅沟槽及第二浅沟槽上形成绝缘层；

在所述绝缘层上形成第二阻挡层；

利用化学机械研磨工艺去除所述第二阻挡层及多余的绝缘层，填充有绝缘层的第一浅沟槽形成第一浅沟槽隔离结构，填充有绝缘层的第二浅沟槽形成第二浅沟槽隔离结构；

去除剩余第一阻挡层。

可选地，所述第二浅沟槽的宽度不小于所述第一浅沟槽的宽度。

可选地，所述第一阻挡层的材料为氮化硅。

可选地，所述绝缘层的材料为氧化硅。

可选地，所述第二阻挡层的材料为氮化硅。

可选地，所述第二阻挡层的厚度为

可选地，所述绝缘层的形成方法为高密度等离子体化学气相沉积。

可选地，利用磷酸溶液去除剩余第一阻挡层。

另外，本发明还提供了一种存储器的形成方法，其包括如上所述浅沟槽隔离结构的形成方法，所述第一区域为存储器区域，在形成所述第一阻挡层之前，在所述半导体衬底上形成用于制作浮栅的多晶硅层。

与现有技术相比，本发明的技术方案具有以下优点：

半导体衬底包括第一区域及第二区域，半导体衬底第一区域形成有第一浅沟槽，半导体衬底第一区域与第二区域之间形成有第二浅沟槽，在第一浅沟槽及第二浅沟槽上形成绝缘层之后，还在绝缘层上方形成阻挡层，由于在化学机械研磨过程中阻挡层与绝缘层的刻蚀选择比小于1，故在利用化学机械研磨工艺去除阻挡层及多余的绝缘层时，半导体衬底第二区域上相应层的研磨速率大于半导体衬底第一区域上相应层的研磨速率，半导体衬底第二区域上相应层的研磨速率大于第二浅沟槽上方相应层的研磨速率，故第一、第二浅沟槽上方绝缘层的去除量小于现有方法中第一、第二浅沟槽上方绝缘层的去除量，因而增加了第一浅沟槽隔离结构及第二浅沟槽隔离结构的高度。这样，第一浅沟槽隔离结构及第二浅沟槽隔离结构外露边缘形成的凹陷的最低点不会低于半导体衬底的上表面，因而不会造成半导体衬底的边缘暴露出来，在后续制作工艺中，在第一浅沟槽隔离结构及第二浅沟槽隔离结构的保护作用下，半导体衬底的边角不会被去除，从而提高了在半导体衬底上最终形成半导体器件的生产合格率及性能。

附图说明

图1至图4是现有一种浅沟槽隔离结构在各个制作阶段的剖视图；

图5至图10是本发明的一个实施例中浅沟槽隔离结构在各个制作阶段的剖视图；

图11及图12显示了本发明的一个具体实施例中所获得的第一浅沟槽隔离结构超出半导体衬底上表面的高度，以及利用现有方法所获得的浅沟槽隔离结构超出半导体衬底上表面的高度。

具体实施方式

如前所述，现有浅沟槽隔离结构形成方法中浅沟槽隔离结构的外露边缘常常会形成凹陷，致使半导体衬底的边角或半导体衬底上相应层的边角被去除，从而降低了在半导体衬底上最终形成半导体器件的生产合格率，或影响在半导体衬底上最终形成半导体器件的性能。

结合图1至图4所示，发现人经过研究分析后获知造成上述问题的根本原因是第一浅沟槽隔离结构6的高度h₁、第二浅沟槽隔离结构7的高度h₂过小：在现有浅沟槽隔离结构制作方法中一般会利用磷酸溶液来去除剩余的氮化硅层2，在去除剩余的氮化硅层2的同时，磷酸溶液同时会腐蚀第一浅沟槽隔离结构6及第二浅沟槽隔离结构7的外露边缘，致使第一浅沟槽隔离结构6及第二浅沟槽隔离结构7的外露边缘形成凹陷8，当第一浅沟槽隔离结构6的高度h₁、第二浅沟槽隔离结构7的高度h₂过小时，第一浅沟槽隔离结构6及第二浅沟槽隔离结构7的超出半导体衬底1的部分的高度也过小，很容易致使凹陷8的最低点低于半导体衬底1的上表面S，造成半导体衬底1的边缘暴露出来，这样，在半导体衬底1上进行后续形成所需半导体器件的制作工艺中，边缘暴露出来的半导体衬底1会被腐蚀，并致使半导体衬底1的边角1a被去除。当根据半导体衬底1上欲形成半导体器件的需要，在半导体衬底1与氮化硅层2之间还形成有其它材料层(未图示)时，去除剩余的氮化硅层2之后该材料层的边缘会暴露出来，当凹陷8比较严重时，不仅会使该材料层的边缘暴露出来，还会使原先与第一浅沟槽隔离结构6、第二浅沟槽隔离结构7接触的半导体衬底1侧壁暴露出来，这样，在半导体衬底1上进行后续形成所需半导体器件的制作工艺中，不仅该材料层的边角会被去除，半导体衬底1的边角也会被去除。

获知造成上述问题的根本原因之后，发明人提出了一种新的浅沟槽隔离结构形成方法，该方法增加了浅沟槽隔离结构的高度，因而能解决现有浅沟槽隔离结构形成方法所存在的问题。

下面结合附图，通过具体实施例，对本发明的技术方案进行清楚、完整的描述，显然，所描述的实施例仅仅是本发明的可实施方式的一部分，而不是其全部。根据这些实施例，本领域的普通技术人员在无需创造性劳动的前提下可获得的所有其它实施方式，都属于本发明的保护范围。

如图5所示，提供半导体衬底100，半导体衬底100包括第一区域101及第二区域102。在一个实施例中，半导体衬底100为硅衬底。

继续参照图5所示，在半导体衬底100上形成第一阻挡层120，对第一阻挡层120及半导体衬底100进行刻蚀，以在半导体衬底第一区域101内至少形成一个第一浅沟槽103，并在半导体衬底第二区域102与半导体衬底第一区域101之间形成第二浅沟槽104。在一个实施例中，第一阻挡层120的材料为氮化硅。第二浅沟槽104的宽度至少等于第一浅沟槽103的宽度，为了能有效的防止形成在第一区域101的器件与其它区域器件之间的干扰，在一个实施例中，第二浅沟槽104的宽度大于第一浅沟槽103的宽度。

结合图5及图6所示，在第一阻挡层120、第一浅沟槽103及第二浅沟槽104上形成绝缘层130，第一浅沟槽103及第二浅沟槽104被绝缘层130填满。由于半导体衬底第二区域102与半导体衬底第一区域101之间形成有第二浅沟槽104、半导体衬底第一区域101内形成有第一浅沟槽103，故绝缘层130的表面是凹凸不平的，且半导体衬底第一区域101上方的绝缘层130的最高点低于半导体衬底第二区域102上方的绝缘层130的最低点，第二浅沟槽104上方的绝缘层130的最高点低于第二区域102上方的绝缘层130的最低点。其中，半导体衬底第二区域102上方的绝缘层130几乎是平整的；半导体衬底第一区域101上方的绝缘层130是凹凸不平的，且半导体衬底第一区域101中第一浅沟槽103上方的绝缘层130的最高点低于第一浅沟槽103以外区域上方的绝缘层130的最低点。由于第二浅沟槽104的宽度不小于第一浅沟槽103的宽度，故第二浅沟槽104上方的绝缘层130的最高点不高于半导体衬底第一区域101上方的绝缘层130的最低点。

在一个实施例中，绝缘层130的材料为氧化硅，其形成方法为高密度等离子体化学气相沉积(High Density Plasma Chemical Vapor Deposition，简称HDPCVD)。一般而言，绝缘层130的厚度为第一浅沟槽103及第二浅沟槽104深度的1.1倍至1.5倍，作为一个具体的实施例，绝缘层130的厚度为

如图7所示，在绝缘层130上形成第二阻挡层140。当绝缘层130的材料为氧化硅时，在一个实施例中，第二阻挡层140的材料为氮化硅，作为一个具体的实施例，其厚度为当然，第二阻挡层140的材料不应仅仅局限于氮化硅，只要在对第二阻挡层140及绝缘层130进行化学机械研磨时第二阻挡层140与绝缘层130的刻蚀选择比能够小于1即可。

如前所述可知，半导体衬底第一区域101上方的第二阻挡层140的最高点低于半导体衬底第二区域102上方的第二阻挡层140的最低点，第二浅沟槽104上方的第二阻挡层140的最高点低于半导体衬底第二区域102上方的第二阻挡层140的最低点。其中，半导体衬底第二区域102上方的第二阻挡层140几乎是平整的；半导体衬底第一区域101上方的第二阻挡层140是凹凸不平的，且半导体衬底第一区域101中第一浅沟槽103上方的第二阻挡层140的最高点低于第一浅沟槽103以外区域上方的第二阻挡层140的最低点。由于第二浅沟槽104的宽度不小于第一浅沟槽103的宽度，故第二浅沟槽104上方的第二阻挡层140的最高点不高于第一区域101上方的第二阻挡层140的最低点。

结合图7、图8及图9所示，利用化学机械研磨(CMP)工艺去除第二阻挡层140及多余的绝缘层130。化学机械研磨工艺之后，填充有绝缘层的第一浅沟槽103形成第一浅沟槽隔离结构151，填充有绝缘层的第二浅沟槽104形成第二浅沟槽隔离结构152。其中，第一浅沟槽隔离结构151的高度为h₃，第二浅沟槽隔离结构152的高度为h₄。化学机械研磨工艺之后，半导体衬底第一区域101上剩余第一阻挡层120的厚度小于半导体衬底第二区域102上剩余第一阻挡层120的厚度。在一个实施例中，化学机械研磨工艺采用碱性的抛光液，该抛光液的生产厂商为Cabot、型号为SS25，抛光压力为3psi-7psi，上方形成有相应器件结构的半导体衬底100与抛光垫的相对转速为50rpm/min-120rpm/min，使得绝缘层130(其材料为氧化硅)的抛光速率为1000埃/分钟至4000埃/分钟，且获得的抛光不均一性小于5％。

图8是在化学机械研磨过程中浅沟槽隔离结构的剖视图，由图8可知，由于半导体衬底第一区域101上方的第二阻挡层140的最高点低于半导体衬底第二区域102上方的第二阻挡层140的最低点，第二浅沟槽104上方的第二阻挡层140的最高点低于半导体衬底第二区域102上方的第二阻挡层140的最低点，且半导体衬底第一区域101中第一浅沟槽103上方的第二阻挡层140的最高点低于第一浅沟槽103以外区域上方的第二阻挡层140的最低点，第二浅沟槽104上方的第二阻挡层140的最高点不高于半导体衬底第一区域101上方的第二阻挡层140的最低点，故当半导体衬底第二区域102上方的第二阻挡层140刚好被完全去除时，第一浅沟槽103上方的第二阻挡层140及第二浅沟槽104上方的第二阻挡层140仍有剩余。换言之，当半导体衬底第二区域102上方的绝缘层130刚好暴露出来时，第一浅沟槽103上方的绝缘层130及第二浅沟槽104上方的绝缘层130上方仍覆盖有第二阻挡层140。

故在接下来的化学机械研磨工艺过程中，需先研磨去除第一浅沟槽103上方剩余的第二阻挡层140及第二浅沟槽104上方剩余的第二阻挡层140，而在研磨去除剩余的第二阻挡层140的同时，也在研磨去除半导体衬底第二区域102上方的绝缘层130。由于在研磨过程中第二阻挡层140与绝缘层130的刻蚀选择比小于1，即绝缘层130的去除速度大于第二阻挡层140的去除速率，故半导体衬底第二区域102的第一阻挡层120上方的相应层的研磨速率大于半导体衬底第一区域101的第一阻挡层120上方的相应层的研磨速率，半导体衬底第二区域102的第一阻挡层120上方的相应层的研磨速率大于第二浅沟槽104上方相应层的研磨速率。当第二阻挡层140的材料为氮化硅，绝缘层130的材料为氧化硅时，第二阻挡层140与绝缘层130的刻蚀选择比为三分之一。

对照图1至图4可知，现有浅沟槽隔离结构形成方法中在第一浅沟槽3及第二浅沟槽4上方形成绝缘层(即氧化硅层)之后直接进行化学机械研磨工艺，因此半导体衬底第二区域的第一阻挡层(即氮化硅层2)上方的绝缘层的研磨速率等于半导体衬底第一区域的第一阻挡层上方的绝缘层的研磨速率，故在绝缘层厚度相同及化学机械研磨工艺参数相同的情况下，化学机械研磨工艺之后，本发明中第一浅沟槽103上方绝缘层的去除量小于现有浅沟槽隔离结构形成方法中第一浅沟槽3上方绝缘层的去除量，第二浅沟槽104上方绝缘层的去除量小于现有浅沟槽隔离结构形成方法中第二浅沟槽4上方绝缘层的去除量，因而增加了第一浅沟槽隔离结构151及第二浅沟槽隔离结构152的高度，使得第一浅沟槽隔离结构151的高度h₃大于第一浅沟槽隔离结构6的高度h₁，第二浅沟槽隔离结构152的高度h₄大于第二浅沟槽隔离结构7的高度h₂。

为了增加第一浅沟槽隔离结构151及第二浅沟槽隔离结构152的高度，需尽可能增大第二阻挡层140的厚度，但是若第二阻挡层140太厚，会大大延长在此步骤中化学机械研磨所花费的时间。在一个实施例中，发明人发现，当第二阻挡层140的材料为氮化硅，其厚度为时，不仅可以较大的增加第一浅沟槽隔离结构151及第二浅沟槽隔离结构152的高度，还可以合理控制此步骤中化学机械研磨所花费的时间。

化学机械研磨工艺之后，半导体衬底第一区域101上剩余第一阻挡层120的厚度小于半导体衬底第二区域上剩余第一阻挡层120的厚度。在化学机械研磨工艺中第一阻挡层120充当抛光阻挡层，以阻止第一浅沟槽隔离结构151及第二浅沟槽隔离结构152的过度抛光。另外，在化学机械研磨工艺中需要检测半导体衬底第一区域101上剩余第一阻挡层120的厚度，以防止第一阻挡层120被去除得过多，进而导致第一浅沟槽隔离结构151及第二浅沟槽隔离结构152的高度过小。但是，由于在刻蚀形成第一浅沟槽103及第二浅沟槽104的过程中半导体衬底第一区域101上的第一阻挡层120被分割为若干间隔的部分，且通常每个部分的宽度很小，故很难检测出半导体衬底第一区域101上剩余第一阻挡层120的厚度，只能检测出半导体衬底第二区域102上剩余第一阻挡层120的厚度，而半导体衬底第一区域101上剩余第一阻挡层120的厚度与半导体衬底第二区域102上剩余第一阻挡层120的厚度之差是很容易提前获知的，因而可以通过检测出半导体衬底第二区域102上剩余第一阻挡层120的厚度来确定半导体衬底第一区域101上剩余第一阻挡层120的厚度。基于此，也可以将半导体衬底第二区域102称之为工艺控制监测(Process Control Monitor，简称PCM)区域。

结合图9及图10所示，去除剩余的第一阻挡层120。在一个实施例中，利用磷酸溶液去除剩余的第一阻挡层120，在去除第一阻挡层120的过程中，磷酸溶液同时会腐蚀第一浅沟槽隔离结构151及第二浅沟槽隔离结构152的外露边缘，致使第一浅沟槽隔离结构151及第二浅沟槽隔离结构152的外露边缘形成凹陷153。由于增加了第一浅沟槽隔离结构151及第二浅沟槽隔离结构152的高度，即使会形成凹陷153，但凹陷153的最低点不会低于半导体衬底100的上表面S，或者凹陷153的最低点低于半导体衬底100的上表面S的概率降低了，因而不会造成半导体衬底100的边缘暴露出来，这样，在半导体衬底上制作所需半导体器件的后续工艺中，在第一浅沟槽隔离结构151及第二浅沟槽隔离结构152的保护作用下，半导体衬底100的边角不会被去除，从而提高了在半导体衬底上制作所需半导体器件的生产合格率及性能。

图11及图12显示了本发明的一个具体实施例中所获得的第一浅沟槽隔离结构超出半导体衬底上表面的高度(即为图10所示的h₃＇)，以及利用现有方法所获得浅沟槽隔离结构超出半导体衬底上表面的高度(即为图4所示的h₁＇)，其中，图12的横坐标表示第一浅沟槽隔离结构的位置，纵坐标表示第一浅沟槽隔离结构超出半导体衬底上表面的高度，L1表示本发明的一个具体实施例中所获得的第一浅沟槽隔离结构超出半导体衬底上表面的高度，L2表示现有方法所获得浅沟槽隔离结构超出半导体衬底上表面的高度，由图11及图12中可以看出，当本发明的一个技术方案中第二阻挡层140的厚度为其它工艺条件与现有方法相同(其中，绝缘层130的厚度为第一浅沟槽103深度为)时，在晶圆的五个区域，分别为上、下、左、右及中均选择一个器件来进行测量，测量的对象为半导体衬底第一区域中第一浅沟槽隔离结构超出半导体衬底上表面的高度，测量结构显示本发明的技术方案所获得浅沟槽隔离结构超出半导体衬底上表面的高度比现有方法所获得浅沟槽隔离结构超出半导体衬底上表面的高度更大，因此，发明的技术方案所获得浅沟槽隔离结构的高度比现有方法所获得浅沟槽隔离结构的高度更大。

上述浅沟槽隔离结构的形成方法可以应用在多种半导体器件的形成方法中，作为其中一种应用，上述浅沟槽隔离结构的形成方法可以应用在存储器的形成方法中。

具体地，存储器的形成方法包括上述任一实施例中的浅沟槽隔离结构形成方法，但是上述浅沟槽隔离结构形成方法中，如图5至图10所示，半导体衬底第一区域101为存储器区域，在半导体衬底100上形成第一阻挡层120之前，在半导体衬底100上形成用于制作浮栅的多晶硅层110。这样，在形成第一浅沟槽103及第二浅沟槽104时会对第一阻挡层120、多晶硅层110及半导体衬底100进行刻蚀，该刻蚀步骤使得多晶硅层110被分割为若干间隔的浮栅。

如图9所示，在利用化学机械研磨工艺去除第二阻挡层140及多余的绝缘层130之后，第一浅沟槽隔离结构151及第二浅沟槽隔离结构152高出多晶硅层110的上表面。由于增加了第一浅沟槽隔离结构151及第二浅沟槽隔离结构152的高度，即使会形成凹陷153，但凹陷153的最低点不会低于多晶硅层110的上表面，或者凹陷153的最低点低于多晶硅层110的上表面的概率降低了，因而不会造成多晶硅层110的边缘暴露出来，更不会造成半导体衬底100的边缘暴露出来，这样，在半导体衬底上制作存储器的后续工艺中，在第一浅沟槽隔离结构151及第二浅沟槽隔离结构152的保护作用下，多晶硅层110的边角不会被去除，半导体衬底100的边角更不会被去除，从而提高了存储器的生产合格率及性能。

利用上述方法形成浅沟槽隔离结构、浮栅之后，后续可以继续形成栅间介质层、控制栅极、字线栅极、擦除栅极等结构以形成完整的存储器结构。

需说明的是，本发明所提供的浅沟槽隔离结构形成方法不应仅局限于应用在存储器的形成方法中，还可应用在其它半导体器件的形成方法中。

上述通过实施例的说明，应能使本领域专业技术人员更好地理解本发明，并能够再现和使用本发明。本领域的专业技术人员根据本文中所述的原理可以在不脱离本发明的实质和范围的情况下对上述实施例作各种变更和修改是显而易见的。因此，本发明不应被理解为限制于本文所示的上述实施例，其保护范围应由所附的权利要求书来界定。

Claims (9)

1.一种浅沟槽隔离结构的形成方法，其特征在于，包括：

提供半导体衬底，其包括第一区域及第二区域；

在所述半导体衬底上形成第一阻挡层，对所述第一阻挡层及半导体衬底进行刻蚀，以在半导体衬底第一区域至少形成一个第一浅沟槽、在半导体衬底第一区域与半导体衬底第二区域之间形成第二浅沟槽；

在所述第一阻挡层、第一浅沟槽及第二浅沟槽上形成绝缘层，所述第一区域上方的绝缘层的最高点低于所述第二区域上方的绝缘层的最低点，所述第二浅沟槽上方的绝缘层的最高点低于所述第二区域上方的绝缘层的最低点；

在所述绝缘层上形成第二阻挡层，所述第一区域上方的第二阻挡层的最高点低于所述第二区域上方的第二阻挡层的最低点，所述第二浅沟槽上方的第二阻挡层的最高点低于所述第二区域上方的第二阻挡层的最低点；

利用化学机械研磨工艺去除所述第二阻挡层及多余的绝缘层，填充有绝缘层的第一浅沟槽形成第一浅沟槽隔离结构，填充有绝缘层的第二浅沟槽形成第二浅沟槽隔离结构；

去除剩余第一阻挡层。

2.根据权利要求1所述的浅沟槽隔离结构的形成方法，其特征在于，所述第二浅沟槽的宽度不小于所述第一浅沟槽的宽度。

3.根据权利要求1所述的浅沟槽隔离结构的形成方法，其特征在于，所述第一阻挡层的材料为氮化硅。

4.根据权利要求1所述的浅沟槽隔离结构的形成方法，其特征在于，所述绝缘层的材料为氧化硅。

5.根据权利要求4所述的浅沟槽隔离结构的形成方法，其特征在于，所述第二阻挡层的材料为氮化硅。

6.根据权利要求5所述的浅沟槽隔离结构的形成方法，其特征在于，所述第二阻挡层的厚度为

7.根据权利要求1所述的浅沟槽隔离结构的形成方法，其特征在于，所述绝缘层的形成方法为高密度等离子体化学气相沉积。

8.根据权利要求1所述的浅沟槽隔离结构的形成方法，其特征在于，利用磷酸溶液去除剩余第一阻挡层。

9.一种存储器的形成方法，其特征在于，包括权利要求1至8任一项所述浅沟槽隔离结构的形成方法，所述第一区域为存储器区域，在形成所述第一阻挡层之前，在所述半导体衬底上形成用于制作浮栅的多晶硅层。