CN112750755A - 一种半导体器件及其形成方法 - Google Patents
一种半导体器件及其形成方法 Download PDFInfo
- Publication number
- CN112750755A CN112750755A CN201911044640.1A CN201911044640A CN112750755A CN 112750755 A CN112750755 A CN 112750755A CN 201911044640 A CN201911044640 A CN 201911044640A CN 112750755 A CN112750755 A CN 112750755A
- Authority
- CN
- China
- Prior art keywords
- isolation layer
- transition
- trench
- semiconductor substrate
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 119
- 238000000034 method Methods 0.000 title claims abstract description 102
- 238000002955 isolation Methods 0.000 claims abstract description 218
- 230000007704 transition Effects 0.000 claims abstract description 95
- 239000000758 substrate Substances 0.000 claims abstract description 72
- 238000005530 etching Methods 0.000 claims abstract description 25
- 238000000151 deposition Methods 0.000 claims abstract description 6
- 230000008569 process Effects 0.000 claims description 52
- 230000004888 barrier function Effects 0.000 claims description 21
- 239000000463 material Substances 0.000 claims description 17
- 238000005498 polishing Methods 0.000 claims description 17
- 238000000227 grinding Methods 0.000 claims description 15
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 12
- 238000001039 wet etching Methods 0.000 claims description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- 238000007517 polishing process Methods 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 230000000873 masking effect Effects 0.000 claims 3
- 230000000903 blocking effect Effects 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/7688—Filling of holes, grooves or trenches, e.g. vias, with conductive material by deposition over sacrificial masking layer, e.g. lift-off
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
本发明公开一种半导体器件及其形成方法，方法包括：在半导体衬底的密集区和稀疏区中分别对应形成第一沟槽和第二沟槽，第一沟槽的密度大于第二沟槽的密度；在第一沟槽和第二沟槽中和半导体衬底上沉积初始隔离层；回刻蚀初始隔离层以形成过渡隔离层，过渡隔离层包括密集区过渡隔离层表面的第一凸刺物和稀疏区过渡隔离层表面的第二凸刺物，第一凸刺物的密度大于第二凸刺物的密度；对过渡隔离层进行凸刺平整化处理以去除至少部分高度的第一凸刺物和至少部分高度的第二凸刺物；之后研磨过渡隔离层以形成第一沟槽中的第一隔离结构和第二沟槽中的第二隔离结构。所述方法降低了第一隔离结构表面和第二隔离结构表面的高度差异。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种半导体器件及其形成方法。
背景技术
在半导体器件的制造过程中，化学机械研磨(Chemical Mechanical Polishing，CMP)被广泛应用以获得厚度均匀的材料层。另外，对于部分需要有较高操作电压的半导体器件来说，通常需要浅沟槽隔离结构(shallow trench isolation，STI)非常深，才能实现高电压的需求，比如0.15HV的器件就需要较高的操作电压要求。
形成浅沟槽隔离结构的方法通常包括：在半导体衬底中形成沟槽，在沟槽中和半导体衬底上采用高密度等离子体沉积(HDP)工艺沉积浅沟槽隔离膜，然后平坦化浅沟槽隔离膜以形成浅沟槽隔离结构。
然而，现有包括浅沟槽隔离结构的半导体器件的性能较差。
发明内容
本发明的目的在于解决现有技术中，因隔离结构的深度均匀差而造成的半导体器件性能不佳的问题。本发明提供了一种半导体器件的形成方法，可降低第一隔离结构和第二隔离结构的顶部表面之间的高度差异，从而进一步提高半导体器件的性能。
为解决上述技术问题，本发明的实施方式公开了一种半导体器件的形成方法，包括：
提供半导体衬底，所述半导体衬底包括密集区和稀疏区；
在所述半导体衬底的所述密集区中形成第一沟槽，在所述半导体衬底的所述稀疏区中形成第二沟槽，所述第一沟槽的密度大于所述第二沟槽的密度；
在所述第一沟槽和所述第二沟槽中以及所述半导体衬底上沉积初始隔离层；
回刻蚀所述初始隔离层以形成过渡隔离层，所述过渡隔离层覆盖所述第一沟槽周围和所述第二沟槽周围的所述半导体衬底的顶部，所述过渡隔离层包括位于所述密集区的过渡隔离层表面的第一凸刺物和位于所述稀疏区的过渡隔离层表面的第二凸刺物，所述第一凸刺物的密度大于所述第二凸刺物的密度；
对所述过渡隔离层进行凸刺平整化处理，以去除至少部分高度的所述第一凸刺物和至少部分高度的所述第二凸刺物；
进行所述凸刺平整化处理之后，研磨所述过渡隔离层以形成位于所述第一沟槽中的第一隔离结构和位于所述第二沟槽中的第二隔离结构。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种半导体器件的形成方法，对所述过渡隔离层进行所述凸刺平整化处理的方法包括：采用各向同性刻蚀工艺刻蚀所述过渡隔离层。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种半导体器件的形成方法，所述各向同性刻蚀工艺包括各向同性湿法刻蚀工艺。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种半导体器件的形成方法，所述各向同性湿法刻蚀工艺的参数包括：采用的刻蚀溶液为氢氟酸溶液，氢氟酸的体积百分比浓度为0.5％至5％,温度为18摄氏度至28摄氏度，刻蚀时间为5分钟至30分钟。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种半导体器件的形成方法，对所述过渡隔离层进行凸刺平整化处理，以去除部分高度的所述第一凸刺物和部分高度的所述第二凸刺物。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种半导体器件的形成方法，进行所述凸刺平整化处理之后，剩余的所述第一凸刺物的高度小于等于50埃，剩余的所述第二凸刺物的高度小于等于50埃。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种半导体器件的形成方法，对所述过渡隔离层进行凸刺平整化处理，以去除全部的所述第一凸刺物和全部的所述第二凸刺物。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种半导体器件的形成方法，回刻蚀所述初始隔离层以形成过渡隔离层的工艺包括各项异性干法刻蚀工艺。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种半导体器件的形成方法，研磨所述过渡隔离层的工艺包括化学机械研磨工艺。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种半导体器件的形成方法，在形成所述初始隔离层之前，所述第一沟槽周围的所述半导体衬底表面上以及所述第二沟槽周围的所述半导体衬底表面上具有掩模结构，形成所述初始隔离层之后，所述初始隔离层还覆盖所述掩模结构；研磨所述过渡隔离层直至暴露出所述掩模结构的顶部表面以形成所述第一隔离结构和所述第二隔离结构；
所述半导体器件的形成方法还包括：形成所述第一隔离结构和第二隔离结构之后，去除所述掩模结构。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种半导体器件的形成方法，所述掩模结构包括位于所述第一沟槽周围的所述半导体衬底表面上和所述第二沟槽周围的所述半导体衬底表面上的应力缓冲层、位于所述应力缓冲层顶部的主掩膜层、以及位于所述主掩膜层顶部的阻挡层；研磨所述过渡隔离层直至暴露出所述阻挡层的顶部表面。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种半导体器件的形成方法，所述应力缓冲层的材料包括氧化硅；所述主掩膜层的材料包括氮化硅；所述阻挡层的材料包括氮氧化硅。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种半导体器件的形成方法，还包括：所述第一沟槽的深度为8000埃至10000埃；所述第二沟槽的深度为8000埃至10000埃。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种半导体器件的形成方法，还包括：所述第一隔离结构的顶部表面比所述半导体衬底的顶部表面高出600埃至1200埃；所述第二隔离结构的顶部表面比所述半导体衬底的顶部表面高出600埃至1200埃。
本发明的实施方式还公开了一种半导体器件，通过如上任一实施方式中的半导体器件的形成方法形成。
本发明的有益效果是：
本发明提供的半导体器件的形成方法中，第一沟槽和第二沟槽的深度相对较大，以使第一隔离结构和第二隔离结构的隔离性能增强。在对过渡隔离层进行研磨之前，回刻蚀初始隔离层以形成过渡隔离层，过渡隔离层的高度小于初始隔离层的高度，这样在研磨所述过渡隔离层的过程中，需要研磨的过渡隔离层的厚度较小，降低了工艺成本。由于对过渡隔离层进行凸刺平整化处理，去除了至少部分高度的第一凸刺物和至少部分高度的第二凸刺物，这样第一凸刺物和第二凸刺物的高度降低或者第一凸刺物和第二凸刺物被完全去除，因此在研磨所述过渡隔离层的过程中，研磨第一凸刺物和研磨第二凸刺物所需要的时间较小，第一凸刺物对研磨密集区的过渡隔离层过程中的阻挡程度以及第二凸刺物对研磨密集区的过渡隔离层的阻挡程度均较小，那么研磨密集区的过渡隔离层的速率和研磨密集区的过渡隔离层的速率之间的差异较小，相应的，第一隔离结构顶部表面和第二隔离结构的顶部表面之间的高度差异较小。
附图说明
图1至图4是一种半导体器件的形成过程的结构示意图；
图5是本发明实施例提供的半导体器件的形成方法的流程图；
图6至图11是本发明实施例提供的半导体器件的形成过程法的结构示意图。
附图标记：
100：半导体衬底；111：第一沟槽；112：第二沟槽；120：初始隔离层；121：过渡隔离层；131：第一隔离结构；132：第二隔离结构；A：密集区；B：稀疏区；
200：半导体衬底；211：第一沟槽；212：第二沟槽；201：应力缓冲层；202：主掩膜层；203：阻挡层；220：初始隔离层；221：过渡隔离层；231：第一隔离结构；232：第二隔离结构；T1：第一凸刺物；T2：第二凸刺物；M：密集区；N：稀疏区。
具体实施方式
以下由特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。虽然本发明的描述将结合较佳实施例一起介绍，但这并不代表此发明的特征仅限于该实施方式。恰恰相反，结合实施方式作发明介绍的目的是为了覆盖基于本发明的权利要求而有可能延伸出的其它选择或改造。为了提供对本发明的深度了解，以下描述中将包含许多具体的细节。本发明也可以不使用这些细节实施。此外，为了避免混乱或模糊本发明的重点，有些具体细节将在描述中被省略。需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
应注意的是，在本说明书中，相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
在本实施例的描述中，需要说明的是，术语“上”、“下”、“内”、“底”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
在本实施例的描述中，还需要说明的是，除非另有明确的规定和限定，术语“设置”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本实施例中的具体含义。
正如背景技术所述，现有包括浅沟槽隔离结构的半导体器件的性能较差。
一种半导体器件的形成方法包括：参考图1，提供半导体衬底100，半导体衬底100包括密集区A和稀疏区B；在半导体衬底100的密集区A中形成第一沟槽111，在所述半导体衬底100的稀疏区B中形成第二沟槽112，第一沟槽111的密度大于第二沟槽112的密度；参考图2，在第一沟槽111和第二沟槽112中以及半导体衬底100上沉积初始隔离层120；参考图3，回刻蚀所述初始隔离层120以形成过渡隔离层121；参考图4，研磨所述过渡隔离层121以形成位于第一沟槽111中的第一隔离结构131和位于第二沟槽112中的第二隔离结构132。
上述形成方法中，第一沟槽111和第二沟槽112的深度相对较大，以使第一隔离结构131和第二隔离结构112的隔离性能增强，以应用于较高操作电压的半导体器件。由于第一沟槽111和第二沟槽112的深度较大，因此需要沉积较厚的初始隔离层120，相应的高于半导体衬底100表面的初始隔离层120的厚度较厚。在对过渡隔离层121进行研磨之前，回刻蚀初始隔离层120以形成过渡隔离层121，过渡隔离层121的高度小于初始隔离层120的高度，这样在研磨所述过渡隔离层121的过程中，需要研磨的过渡隔离层121的厚度较小，降低了工艺成本。
然而，形成初始隔离层120之后，初始隔离层120顶部表面是高低起浮的，具体的，参考图2，第一沟槽111上方初始隔离层120的表面低于位于第一沟槽111周围的半导体衬底100上方的初始隔离层120的表面，第二沟槽112上方初始隔离层120的表面低于位于第二沟槽112周围的半导体衬底100上方的初始隔离层120的表面，因此在回刻蚀初始隔离层120之后，形成的过渡隔离层121表面具有第一凸刺物T1和第二凸刺物T2，第一凸刺物T1位于密集区A的过渡隔离层121表面，第二凸刺物T2位于稀疏区B的过渡隔离层121的表面，第一凸刺物T1的密度大于第二凸刺物T2的密度。由于第一凸刺物T1的密度大于第二凸刺物T2的密度，因此在进行研磨过渡隔离层121的过程中，第一凸刺物T1对研磨的阻挡作用大于第二凸刺物T2对研磨的阻挡作用，因此研磨密集区B的过渡隔离层121的速率小于研磨稀疏区B的过渡隔离层121的速率，导致形成的第一隔离结构131的表面高度大于第二隔离结构132的表面高度，第一隔离结构131和第二隔离结构132的表面高度的差异较大，难以满足工艺设计的需求。
为了解决上述技术问题，本发明提出一种半导体器件的形成方法，参考图5，包括以下步骤：
S01：提供半导体衬底，半导体衬底包括密集区和稀疏区；
S02：在半导体衬底的密集区中形成第一沟槽，在所述半导体衬底的稀疏区中形成第二沟槽，第一沟槽的密度大于第二沟槽的密度；
S03：在第一沟槽和第二沟槽中以及半导体衬底上沉积初始隔离层；
S04：回刻蚀所述初始隔离层以形成过渡隔离层，过渡隔离层覆盖第一沟槽周围和第二沟槽周围的半导体衬底的顶部，过渡隔离层包括位于密集区过渡隔离层表面的第一凸刺物和位于稀疏区过渡隔离层表面的第二凸刺物，第一凸刺物的密度大于第二凸刺物的密度；
S05：对过渡隔离层进行凸刺平整化处理，以去除至少部分高度的第一凸刺物和至少部分高度的第二凸刺物；
S06：研磨所述过渡隔离层以形成位于第一沟槽中的第一隔离结构和位于第二沟槽中的第二隔离结构。
所述方法降低了第一隔离结构表面和第二隔离结构表面的高度差异。
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明的实施方式作进一步地详细描述。
下面结合附图6至图11具体描述本发明实施例提供的半导体器件的形成方法。
参考图6，提供半导体衬底200，半导体衬底200包括密集区M和稀疏区N。
所述半导体衬底200的材料硅、锗或者锗化硅。所述半导体衬底200的材料还可以为其它半导体材料，在此不再一一举例。
所述半导体衬底200的密集区M用于形成的器件的密度大于所述半导体衬底200的稀疏区N用于形成的器件的密度。
继续参考图6，在半导体衬底200的密集区M中形成第一沟槽211，在所述半导体衬底200的稀疏区N中形成第二沟槽212，第一沟槽211的密度大于第二沟槽212的密度。
第一沟槽211和第二沟槽212的深度相对较大，以使后续形成的第一隔离结构231和第二隔离结构232的隔离性能增强，以应用于较高操作电压的半导体器件。
在一个实施例中，第一沟槽211的深度为8000埃至10000埃,如9000埃，第二沟槽212的深度为8000埃至10000埃,如9000埃。
本实施例中，第一沟槽211的深度等于第二沟槽212的深度。在其他实施例中，第一沟槽211的深度与第二沟槽212的深度不同。
本实施例中，第一沟槽211开口小于第二沟槽212的开口。
形成所述第一沟槽211的第二沟槽212的工艺为刻蚀工艺，包括干刻工艺或湿刻工艺。
本实施例中，在形成第一沟槽211的过程中形成第二沟槽212，简化了工艺步骤。在其他实施例中，先后形成第一沟槽211和第二沟槽212。
具体的，形成所述第一沟槽211的第二沟槽212的步骤包括：在半导体衬底200表面上依次形成应力缓冲膜、主掩膜材料膜和阻挡膜；图形化所述阻挡膜、主掩膜材料膜、应力缓冲膜和半导体衬底200，在半导体衬底200的密集区M中形成第一沟槽211，在所述半导体衬底200的稀疏区N中形成第二沟槽212。
第一沟槽211周围的半导体衬底200表面上以及第二沟槽212周围的半导体衬底200表面上具有掩模结构。所述掩模结构包括位于第一沟槽211周围的半导体衬底200表面上和第二沟槽212周围的半导体衬底200表面上的应力缓冲层201、位于所述应力缓冲层201顶部的主掩膜层202、以及位于所述主掩膜层202顶部的阻挡层203。所述应力缓冲层201由应力缓冲膜形成，所述主掩膜层202由主掩膜材料膜形成，所述阻挡层203由阻挡膜形成。
本实施例中，应力缓冲层201的材料包括氧化硅，所述主掩膜层202的材料包括氮化硅，所述阻挡层203的材料包括氮氧化硅。
在一个实施例中,应力缓冲层201的厚度为200埃至400埃，主掩膜层202的厚度为1500埃至2000埃，阻挡层203的厚度为100埃至200埃。
所述应力缓冲层201的作用包括：缓冲主掩膜层202对半导体衬底200的应力。
所述主掩膜层202的作用包括：在图形化形成第一沟槽211和第二沟槽212的过程中，作为刻蚀半导体衬底200的掩膜，主掩膜层202为硬掩膜材料，因此能够较好的控制第一沟槽211和第二沟槽212的形貌。
所述阻挡层203的作用包括：作为后续研磨过渡隔离层121的停止层。
参考图7，在第一沟槽211和第二沟槽212中以及半导体衬底200上沉积初始隔离层220。
形成所述初始隔离层220的工艺包括高密度等离子体沉积工艺。
所述初始隔离层220的材料包括氧化硅。
由于第一沟槽211和第二沟槽212的深度较大，因此需要沉积较厚的初始隔离层220。
所述初始隔离层220顶部表面是高低起浮的，具体的，第一沟槽211上方初始隔离层220的表面低于位于第一沟槽211周围的半导体衬底200上方的初始隔离层220的表面，第二沟槽212上方初始隔离层220的表面低于位于第二沟槽212周围的半导体衬底200上方的初始隔离层220的表面。
所述初始隔离层220还覆盖所述掩模结构。
在一个实施例中,所述初始隔离层220的顶部表面至掩模结构顶部表面的距离为8000埃至11000埃.
参考图8，回刻蚀所述初始隔离层220以形成过渡隔离层221，过渡隔离层221覆盖第一沟槽211周围和第二沟槽212周围的半导体衬底200的顶部，过渡隔离层221包括位于密集区M过渡隔离层221表面的第一凸刺物T1和位于稀疏区N过渡隔离层221表面的第二凸刺物T2，第一凸刺物T1的密度大于第二凸刺物T2的密度。
由于初始隔离层220顶部表面是高低起浮的，因此形成过渡隔离层221后，过渡隔离层221的表面具有第一凸刺物T1和第二凸刺物T2。
回刻蚀所述初始隔离层220以形成过渡隔离层的工艺包括各项异性干法刻蚀工艺。
回刻蚀初始隔离层220以形成过渡隔离层221，过渡隔离层221的高度小于初始隔离层220的高度，这样后续研磨过渡隔离层221的过程中，需要研磨的过渡隔离层221的厚度较小，降低了工艺成本。
在一个实施例中,刻蚀初始隔离层220的高度占据初始隔离层220的总高度的1/2至3/4。
参考图9，对过渡隔离层221进行凸刺平整化处理，以去除至少部分高度的第一凸刺物T1和至少部分高度的第二凸刺物T2。
对所述过渡隔离层进行所述凸刺平整化处理的方法包括：采用各向同性刻蚀工艺刻蚀所述过渡隔离层，所述各向同性刻蚀工艺包括各向同性湿法刻蚀工艺。
所述凸刺平整化处理采用各向同性湿法刻蚀工艺的好处包括:采用湿法刻蚀可以在凸刺(第一凸刺物T1和至少部分高度的第二凸刺物T2)的上方、周侧同时进行处理以使凸刺尺寸变小。
所述各向同性湿法刻蚀工艺的参数包括：采用的刻蚀溶液为氢氟酸溶液，氢氟酸的体积百分比浓度为0.5％至5％,温度为18摄氏度至28摄氏度，刻蚀时间为5分钟至30分钟。
上述各向同性湿法刻蚀工艺中，通过选择上述参数范围，能够充分地去除凸刺。
在其他实施例中，所述凸刺平整化处理采用各向同性干法刻蚀工艺。
本实施例中，对所述过渡隔离层221进行凸刺平整化处理，以去除部分高度的第一凸刺物T1和部分高度的第二凸刺物T2，进行所述凸刺平整化处理之后，剩余的第一凸刺物T1的高度小于等于50埃，剩余的第二凸刺物T2的高度小于等于50埃。
在其他实施例中，对所述过渡隔离层221进行凸刺平整化处理，以去除全部的第一凸刺物T1和全部的第二凸刺物T2。
参考图10，研磨所述过渡隔离层221以形成位于第一沟槽211中的第一隔离结构231和位于第二沟槽212中的第二隔离结构232。
本实施例中，研磨所述过渡隔离层221直至暴露出所述阻挡层203的顶部表面。
本实施例中，研磨所述过渡隔离层221的工艺为化学机械研磨工艺。
本实施例中，由于对过渡隔离层221进行凸刺平整化处理，去除了至少部分高度的第一凸刺物T1和至少部分高度的第二凸刺物T2，这样第一凸刺物T1和第二凸刺物T2的高度降低或者第一凸刺物T1和第二凸刺物T2被完全去除，因此在研磨所述过渡隔离层221的过程中，研磨第一凸刺物T1和研磨第二凸刺物T2所需要的时间较小，第一凸刺物T1对研磨密集区M的过渡隔离层221过程中的阻挡程度以及第二凸刺物T2对研磨密集区M的过渡隔离层221的阻挡程度均较小，那么研磨密集区M的过渡隔离层221的速率和研磨密集区M的过渡隔离层221的速率之间的差异较小，相应的，第一隔离结构231顶部表面和第二隔离结构232的顶部表面之间的高度差异较小。
在一个实施例中，第一隔离结构231的顶部表面和第二隔离结构232的顶部表面齐平。
参考图11，形成所述第一隔离结构231和第二隔离结构232之后，去除所述掩模结构。
所述第一隔离结构231的顶部表面比半导体衬底200的顶部表面高出600埃至1200埃；所述第二隔离结构232的顶部表面比半导体衬底200的顶部表面高出600埃至1200埃。
本实施例中，若第一隔离结构231比半导体衬底200的顶部表面高出的尺寸小于600A,则导致器件良率降低；若第一隔离结构231比半导体衬底200的顶部表面高出的尺寸大于1200A,则导致后续形成栅极多晶硅时会在第一隔离结构231顶部拐角处的残留增加，影响器件性能。若第二隔离结构232比半导体衬底200的顶部表面高出的尺寸小于600A,则导致器件良率降低；若第二隔离结构比半导体衬底的顶部表面高出的尺寸大于1200A,则导致后续形成栅极多晶硅时会在第二隔离结构232顶部拐角处的残留增加，影响器件性能。
可见，需要将第一隔离结构231的顶部表面以及第二隔离结构232的顶部表面控制在合理的高度，才能满足工艺设计的需求。
由于本实施例中，第一隔离结构231的顶部表面和第二隔离结构232的顶部表面之间的差异较小，利于同时控制第一隔离结构231和第二隔离结构232的顶部表面在较优的高度范围内。
相应的，本发明还提供一种采用上述方法形成的半导体器件。
虽然通过参照本发明的某些优选实施方式，已经对本发明进行了图示和描述，但本领域的普通技术人员应该明白，以上内容是结合具体的实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。本领域技术人员可以在形式上和细节上对其作各种改变，包括做出若干简单推演或替换，而不偏离本发明的精神和范围。
Claims (15)
1.一种半导体器件的形成方法，其特征在于，包括:
提供半导体衬底，所述半导体衬底包括密集区和稀疏区；
在所述半导体衬底的所述密集区中形成第一沟槽，在所述半导体衬底的所述稀疏区中形成第二沟槽，所述第一沟槽的密度大于所述第二沟槽的密度；
在所述第一沟槽和所述第二沟槽中以及所述半导体衬底上沉积初始隔离层；
回刻蚀所述初始隔离层以形成过渡隔离层，所述过渡隔离层覆盖所述第一沟槽周围和所述第二沟槽周围的所述半导体衬底的顶部，所述过渡隔离层包括位于所述密集区的过渡隔离层表面的第一凸刺物和位于所述稀疏区的过渡隔离层表面的第二凸刺物，所述第一凸刺物的密度大于所述第二凸刺物的密度；
对所述过渡隔离层进行凸刺平整化处理，以去除至少部分高度的所述第一凸刺物和至少部分高度的所述第二凸刺物；
进行所述凸刺平整化处理之后，研磨所述过渡隔离层以形成位于所述第一沟槽中的第一隔离结构和位于所述第二沟槽中的第二隔离结构。
2.根据权利要求1所述的半导体器件的形成方法，其特征在于，对所述过渡隔离层进行所述凸刺平整化处理的方法包括：采用各向同性刻蚀工艺刻蚀所述过渡隔离层。
3.根据权利要求2所述的半导体器件的形成方法，其特征在于，所述各向同性刻蚀工艺包括各向同性湿法刻蚀工艺。
4.根据权利要求3所述的半导体器件的形成方法，其特征在于，所述各向同性湿法刻蚀工艺的参数包括：采用的刻蚀溶液为氢氟酸溶液，氢氟酸的体积百分比浓度为0.5％至5％,温度为18摄氏度至28摄氏度，刻蚀时间为5分钟至30分钟。
5.根据权利要求1所述的半导体器件的形成方法，其特征在于，对所述过渡隔离层进行凸刺平整化处理，以去除部分高度的所述第一凸刺物和部分高度的所述第二凸刺物。
6.根据权利要求5所述的半导体器件的形成方法，其特征在于，进行所述凸刺平整化处理之后，剩余的所述第一凸刺物的高度小于等于50埃，剩余的所述第二凸刺物的高度小于等于50埃。
7.根据权利要求1所述的半导体器件的形成方法，其特征在于，对所述过渡隔离层进行凸刺平整化处理，以去除全部的所述第一凸刺物和全部的所述第二凸刺物。
8.根据权利要求1所述的半导体器件的形成方法，其特征在于，回刻蚀所述初始隔离层以形成过渡隔离层的工艺包括各项异性干法刻蚀工艺。
9.根据权利要求1所述的半导体器件的形成方法，其特征在于，研磨所述过渡隔离层的工艺包括化学机械研磨工艺。
10.根据权利要求1所述的半导体器件的形成方法，其特征在于，在形成所述初始隔离层之前，所述第一沟槽周围的所述半导体衬底表面上以及所述第二沟槽周围的所述半导体衬底表面上具有掩模结构，形成所述初始隔离层之后，所述初始隔离层还覆盖所述掩模结构；研磨所述过渡隔离层直至暴露出所述掩模结构的顶部表面以形成所述第一隔离结构和所述第二隔离结构；
所述半导体器件的形成方法还包括：形成所述第一隔离结构和第二隔离结构之后，去除所述掩模结构。
11.根据权利要求10所述的半导体器件的形成方法，其特征在于，所述掩模结构包括位于所述第一沟槽周围的所述半导体衬底表面上和所述第二沟槽周围的所述半导体衬底表面上的应力缓冲层、位于所述应力缓冲层顶部的主掩膜层、以及位于所述主掩膜层顶部的阻挡层；研磨所述过渡隔离层直至暴露出所述阻挡层的顶部表面。
12.根据权利要求11所述的半导体器件的形成方法，其特征在于，所述应力缓冲层的材料包括氧化硅；所述主掩膜层的材料包括氮化硅；所述阻挡层的材料包括氮氧化硅。
13.根据权利要求1所述的半导体器件的形成方法，其特征在于，还包括：所述第一沟槽的深度为8000埃至10000埃；所述第二沟槽的深度为8000埃至10000埃。
14.根据权利要求1所述的半导体器件的形成方法，其特征在于，还包括：所述第一隔离结构的顶部表面比所述半导体衬底的顶部表面高出600埃至1200埃；所述第二隔离结构的顶部表面比所述半导体衬底的顶部表面高出600埃至1200埃。
15.一种半导体器件，其特征在于，通过如权利要求1至14任一项所述的半导体器件的形成方法制得。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911044640.1A CN112750755A (zh) | 2019-10-30 | 2019-10-30 | 一种半导体器件及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911044640.1A CN112750755A (zh) | 2019-10-30 | 2019-10-30 | 一种半导体器件及其形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112750755A true CN112750755A (zh) | 2021-05-04 |
Family
ID=75640536
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911044640.1A Pending CN112750755A (zh) | 2019-10-30 | 2019-10-30 | 一种半导体器件及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112750755A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115763362A (zh) * | 2023-01-04 | 2023-03-07 | 广州粤芯半导体技术有限公司 | 一种浅槽隔离结构制备方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6197660B1 (en) * | 1999-04-29 | 2001-03-06 | Taiwan Semiconductor Manufacturing Company | Integration of CMP and wet or dry etching for STI |
| KR20040110792A (ko) * | 2003-06-20 | 2004-12-31 | 매그나칩 반도체 유한회사 | 반도체 소자의 얕은 트랜치 소자분리막 형성방법 |
| US7393738B1 (en) * | 2007-01-16 | 2008-07-01 | International Business Machines Corporation | Subground rule STI fill for hot structure |
| CN102915948A (zh) * | 2012-10-19 | 2013-02-06 | 上海宏力半导体制造有限公司 | 浅沟槽隔离结构的形成方法 |
| CN103021926A (zh) * | 2012-12-24 | 2013-04-03 | 上海宏力半导体制造有限公司 | 浅沟槽隔离结构的形成方法及存储器的形成方法 |
-
2019
- 2019-10-30 CN CN201911044640.1A patent/CN112750755A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6197660B1 (en) * | 1999-04-29 | 2001-03-06 | Taiwan Semiconductor Manufacturing Company | Integration of CMP and wet or dry etching for STI |
| KR20040110792A (ko) * | 2003-06-20 | 2004-12-31 | 매그나칩 반도체 유한회사 | 반도체 소자의 얕은 트랜치 소자분리막 형성방법 |
| US7393738B1 (en) * | 2007-01-16 | 2008-07-01 | International Business Machines Corporation | Subground rule STI fill for hot structure |
| CN102915948A (zh) * | 2012-10-19 | 2013-02-06 | 上海宏力半导体制造有限公司 | 浅沟槽隔离结构的形成方法 |
| CN103021926A (zh) * | 2012-12-24 | 2013-04-03 | 上海宏力半导体制造有限公司 | 浅沟槽隔离结构的形成方法及存储器的形成方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115763362A (zh) * | 2023-01-04 | 2023-03-07 | 广州粤芯半导体技术有限公司 | 一种浅槽隔离结构制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5728621A (en) | Method for shallow trench isolation | |
| US6207534B1 (en) | Method to form narrow and wide shallow trench isolations with different trench depths to eliminate isolation oxide dishing | |
| US6399461B1 (en) | Addition of planarizing dielectric layer to reduce a dishing phenomena experienced during a chemical mechanical procedure used in the formation of shallow trench isolation regions | |
| US8679941B2 (en) | Method to improve wet etch budget in FEOL integration | |
| CN106571294B (zh) | 一种半导体器件的制造方法 | |
| US6197691B1 (en) | Shallow trench isolation process | |
| US6080628A (en) | Method of forming shallow trench isolation for integrated circuit applications | |
| US6261923B1 (en) | Method to solve the dishing issue in CMP planarization by using a nitride hard mask for local inverse etchback and CMP | |
| US6551901B1 (en) | Method for preventing borderless contact to well leakage | |
| US6475875B1 (en) | Shallow trench isolation elevation uniformity via insertion of a polysilicon etch layer | |
| US6277710B1 (en) | Method of forming shallow trench isolation | |
| US7041547B2 (en) | Methods of forming polished material and methods of forming isolation regions | |
| KR100234416B1 (ko) | 반도체장치의 소자분리방법 | |
| CN112750755A (zh) | 一种半导体器件及其形成方法 | |
| KR20010017696A (ko) | 트렌치 소자분리방법 | |
| KR100561514B1 (ko) | 반도체 소자 제조 방법 | |
| US6664190B2 (en) | Pre STI-CMP planarization scheme | |
| US7094653B2 (en) | Method for forming STI structures with controlled step height | |
| US6180489B1 (en) | Formation of finely controlled shallow trench isolation for ULSI process | |
| JP3566885B2 (ja) | トレンチアイソレーションの形成方法及び半導体装置の製造方法 | |
| US6436833B1 (en) | Method for pre-STI-CMP planarization using poly-si thermal oxidation | |
| US6403484B1 (en) | Method to achieve STI planarization | |
| US6221785B1 (en) | Method for forming shallow trench isolations | |
| US6159821A (en) | Methods for shallow trench isolation | |
| US6103594A (en) | Method to form shallow trench isolations |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |