CN103000608A - 一种多组件的芯片封装结构 - Google Patents

一种多组件的芯片封装结构 Download PDF

Info

Publication number
CN103000608A
CN103000608A CN2012105376996A CN201210537699A CN103000608A CN 103000608 A CN103000608 A CN 103000608A CN 2012105376996 A CN2012105376996 A CN 2012105376996A CN 201210537699 A CN201210537699 A CN 201210537699A CN 103000608 A CN103000608 A CN 103000608A
Authority
CN
China
Prior art keywords
component
chip
package structure
assembly
chip package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012105376996A
Other languages
English (en)
Other versions
CN103000608B (zh
Inventor
谭小春
叶佳明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hefei Silicon Microelectronics Technology Co ltd
Original Assignee
Hangzhou Silergy Semiconductor Technology Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Silergy Semiconductor Technology Ltd filed Critical Hangzhou Silergy Semiconductor Technology Ltd
Priority to CN201210537699.6A priority Critical patent/CN103000608B/zh
Publication of CN103000608A publication Critical patent/CN103000608A/zh
Priority to TW102136207A priority patent/TWI570877B/zh
Priority to US14/077,376 priority patent/US9136207B2/en
Application granted granted Critical
Publication of CN103000608B publication Critical patent/CN103000608B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Dc-Dc Converters (AREA)

Abstract

本发明涉及一种多组件的芯片封装结构，包括，位于底层的第一组件；位于所述第一组件之上的至少一个第二组件；所述第二组件之间相互间隔排列，并且互相不接触；层叠在所述第二组件之上的至少一个第三组件；所述第三组件位于所述第二组件的外侧，所述第三组件以及所述第三组件与所述第二组件互相分离，不接触；每一所述第二组件通过第一组突起结构电性连接至所述第一组件；所述第三组件通过位于所述第二组件的外侧的第二组突起结构电性连接至所述第一组件。

Description

一种多组件的芯片封装结构
技术领域
本发明涉及半导体封装，尤其涉及一种包括多个组件的芯片封装结构。
背景技术
随着电子元件的小型化，轻量化以及多功能化的需求的增加，对半导体封装密度的要求越来越高，以来达到缩小封装体积的效果。因此，多芯片封装结构已经成为一新的热点。然而，在多芯片半导体封装结构中，芯片间的连接方法对半导体封装的尺寸和性能具有至关重要的影响。
图1所示为采用现有技术的一种多芯片封装结构的剖面图。在该实现方式中，下层芯片3和上层芯片5堆叠设置在印刷电路板1上。下层芯片3的一表面通过粘合剂7连接至印刷电路板1的上表面；上层芯片5的一表面通过粘合剂9连接至下层芯片3的另一表面。采用这种实现方式，为了暴露底层芯片3边缘上的焊垫，上层芯片5的宽度需要小于下层芯片3的宽度。
底层芯片3上的焊垫和上层芯片5上的焊垫分别通过第一组键合引线11和第二组键合引线15电性连接至印刷电路板1。因此，第二组键合引线15的高度要大于上层芯片5。这样，用于封装第一组键合引线11和第二组键合引线15以及上层芯片5和下层芯片3的塑封壳的厚度会较大。另外，这样的键合引线由于自身存在电感和/或电阻的干扰，因此影响芯片的高频性能。
发明内容
有鉴于此，本发明的目的在于提供一种多组件的芯片封装结构，以解决现有技术中封装厚度过大，以及封装结构对芯片性能的不利影响。
依据本发明一实施例的多组件的芯片封装结构，包括，
位于底层的第一组件；
位于所述第一组件之上的至少一个第二组件；所述第二组件之间相互间隔排列，并且互相不接触；
层叠在所述第二组件之上的至少一个第三组件；
每一所述第二组件通过第一组突起结构电性连接至所述第一组件；
所述第三组件通过位于所述第二组件的外侧的第二组突起结构电性连接至所述第一组件；其中，
所述第三组件，所述第一组件和所述第二组突起结构组成一弯折结构。
依据本发明一实施例的芯片封装结构中，所述第三组件包括第一直线部分和至少一第一弯折部分；所述第一直线部分位于所述第二组件的上方，并与所述第二组件不接触；所述第一弯折部分的第一端与所述第一直线部分连接；所述第一弯折部分的第二端通过所述第二组突起结构连接至所述第一组件。
依据本发明另一实施例的芯片封装结构中，所述第一组件包括第二直线部分和至少一第二弯折部分；所述第二直线部分与所述第一组突起结构连接；所述第二弯折部分的第一端连接至所述第二直线部分；所述第二弯折部分的第二端通过所述第二组突起结构连接至所述第三组件。
进一步的，所述第一组件包括一印刷电路板或者一引线框架。
所述引线框架可以包括多个指状引脚。
进一步的，所述第二组件包括一芯片。
进一步的，所述第三组件包括一芯片或者一磁性元件。
优选的，所述第三组件之间以及所述第三组件与所述第二组件之间互相分离，不接触。
优选的，所述芯片封装结构还包括位于所述第二组件和所述第三组件之间，以及所述第三组件之间的粘合层。
优选的，所述第一组突起结构和所述第二组突起结构包括凸块或者焊锡球。
依据本发明实施例的多组件的芯片封装结构，所有组件都采用倒装形式的连接方式，位于上层的组件通过弯折部分来实现与底层组件的电性连接，因此芯片封装结构的厚度大大减小，避免了键合引线的连接方式给芯片性能带来的负面影响，不仅具有很好的机械稳定性，同时也具有很好的电气稳定性。
另外，对磁性元件而言，如电感等，其体积一般都较大，采用依据本发明的层叠式的多组件的芯片封装结构，将电感和芯片封装于一单一的封装结构中，可以容纳更大体积，电感值更大的电感，更有利于系统的高集成化和小体积化。
附图说明
图1所示为采用现有技术的一种多芯片封装结构的剖面图；
图2所示为依据本发明第一实施例的多组件的芯片封装结构的剖面图；
图3所示为依据本发明第二实施例的多组件的芯片封装结构的剖面图。
具体实施方式
以下结合附图对本发明的几个优选实施例进行详细描述，但本发明并不仅仅限于这些实施例。本发明涵盖任何在本发明的精髓和范围上做的替代、修改、等效方法以及方案。为了使公众对本发明有彻底的了解，在以下本发明优选实施例中详细说明了具体的细节，而对本领域技术人员来说没有这些细节的描述也可以完全理解本发明。
实施例一
参考图2，所示为依据本发明第一实施例的多组件的芯片封装结构的剖面图。在该实施例中，多组件的芯片封装结构200包括位于底层的印刷电路板201（第一组件），位于印刷电路板201之上的芯片204（第二组件），以及层叠在芯片204之上的芯片205和电感207（第三组件）。这里，芯片204，芯片205和电感207之间相互间隔，互不接触，以实现良好的电气隔离。芯片204通过一组焊锡球202（第一连接结构）电性连接至印刷电路板201；芯片205和电感207通过一组位于芯片204外侧的另一组焊锡球203电性连接至印刷电路板201。
具体的，芯片205包括一第一直线部分205-1和两个第一弯折部分205-2；第一直线部分205-1位于芯片204的上方，第一弯折部分205-2位于芯片204的两侧，第一弯折部分205-2的一端与第一直线部分205-1连接，另一端通过焊锡球203连接至印刷电路板201。类似的，电感207包括第一直线部分207-1和两个第一弯折部分207-2；第一直线部分207-1位于芯片205的第一直线部分205-1的上方，第一弯折部分207-2位于芯片205的第一弯折部分的两侧，第一弯折部分207-2的一端与第一直线部分207-1连接，另一端通过焊锡球203连接至印刷电路板201。
芯片205，印刷电路板201和焊锡球203组成一弯折机构。在该实施例中，通过第三组件（芯片205和电感207）的弯折部分，不仅可以实现与印刷电路板的电性连接，另一方面，与印刷电路板一起也实现了对第三组件的机械支撑作用。为了更好的实现不同组件之间的隔离以及芯片封装结构的稳定性，在该实施例中，芯片封装结构200还包括位于芯片204、芯片205和电感207之间的粘合层206，来更好的固定三者之间的位置，以及使整个芯片封装结构的牢固性更强。
通过对依据本发明实施例的多组件的芯片封装结构200的详细说明，本领域普通技术人员可以得知，位于第一组件（印刷电路板201）之上的第二组件（芯片204）的数目可以不限于一个，可以为多个，多个第二组件之间相互间隔，互不接触，依次排列于第一组件之上。第三组件覆盖所有第二组件区域，位于所有第二组件的上方。位于底层的第一组件也可以替换为包括多个引脚的引线框架，不同组件上的电极性通过第一连接结构或者第二连接结构连接至引线框架的相应引脚，从而使引脚具有相应的电极性。
采用图2所示的多组件的芯片封装结构，所有组件都采用倒装形式的连接方式，位于上层的组件通过弯折部分来实现与底层组件的电性连接，因此芯片封装结构的厚度大大减小，避免了键合引线的连接方式给芯片性能带来的负面影响，不仅具有很好的机械稳定性，同时也具有很好的电气稳定性。
另外，对磁性元件而言，如电感等，其体积一般都较大，当采用图2所示的多组件的芯片封装结构时，采用层叠式的封装结构，将电感和芯片封装于一单一的封装结构中，可以容纳更大体积，电感值更大的电感，更有利于系统的高集成化和小体积化。
实施例二
参考图3，所示为依据本发明第二实施例的多组件的芯片封装结构的剖面图。在该实施例中，多组件的芯片封装结构300包括位于底层的引线框架301（第一组件），位于引线框架301之上的芯片304（第二组件），以及层叠在芯片304之上的电感306（第三组件）。其中，芯片304通过一组凸块302（第一连接结构）连接至引线框架301。
位于上层的电感306与引线框架301之间的连接通过以下连接方式实现：
引线框架301设置为成弯折形状，其包括第二直线部分301-1和第二弯折部分301-2；第二弯折部分301-2位于芯片304的外侧区域，并与芯片304分离，其第一端与第二直线部分301-1连接，另一端通过凸块303与电感306实现电性连接。引线框架301，电感306和凸块303组成一弯折结构。
电感306和芯片304相互分离，互不接触，以实现相互之间的电气隔离。通过第一组件（引线框架301）的弯折部分，不仅可以实现与位于上层的第三组件之间的电性连接，另一方面，也实现了对第三组件的机械支撑作用。在该实施例中，芯片封装结构300还包括位于芯片304和电感306之间的粘合层305，来更好的固定三者之间的位置，以及使整个芯片封装结构的牢固性更强。不同组件上的电极性通过第一连接结构或者第二连接结构连接至引线框架的相应引脚，从而使引脚具有相应的电极性。
采用图2所示的多组件的芯片封装结构，所有组件都采用倒装形式的连接方式，位于底层的组件通过弯折部分来实现与上层组件的电性连接，因此芯片封装结构的厚度大大减小，避免了键合引线的连接方式给芯片性能带来的负面影响，不仅具有很好的机械稳定性，同时也具有很好的电气稳定性。
另外，对磁性元件而言，采用层叠式的封装结构，将电感和芯片封装于一单一的封装结构中，可以容纳更大体积，电感值更大的电感，更有利于系统的高集成化和小体积化。
另外，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
依照本发明的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。

Claims (10)

1.一种多组件的芯片封装结构，其特征在于，包括，
位于底层的第一组件；
位于所述第一组件之上的至少一个第二组件；
层叠在所述第二组件之上的至少一个第三组件；
每一所述第二组件通过第一组突起结构电性连接至所述第一组件；
所述第三组件通过位于所述第二组件的外侧的第二组突起结构电性连接至所述第一组件；其中，
所述第三组件，所述第一组件和所述第二组突起结构组成一弯折结构。
2.根据权利要求1所述的芯片封装结构，其特征在于，所述第三组件包括第一直线部分和至少一第一弯折部分；所述第一直线部分位于所述第二组件的上方，并与所述第二组件不接触；所述第一弯折部分的第一端与所述第一直线部分连接；所述第一弯折部分的第二端通过所述第二组突起结构连接至所述第一组件。
3.根据权利要求1所述的芯片封装结构，其特征在于，所述第一组件包括第二直线部分和至少一第二弯折部分；所述第二直线部分与所述第一组突起结构连接；所述第二弯折部分的第一端连接至所述第二直线部分；所述第二弯折部分的第二端通过所述第二组突起结构连接至所述第三组件。
4.根据权利要求1所述的芯片封装结构，其特征在于，所述第一组件包括一印刷电路板。
5.根据权利要求1所述的芯片封装结构，其特征在于，所述第一组件包括一引线框架。
6.根据权利要求1所述的芯片封装结构，其特征在于，所述第二组件包括一芯片。
7.根据权利要求1所述的芯片封装结构，其特征在于，所述第三组件包括一芯片。
8.根据权利要求1所述的芯片封装结构，其特征在于，所述第三组件包括一磁性元件。
9.根据权利要求1所述的芯片封装结构，其特征在于，还包括位于所述第二组件和所述第三组件之间，以及所述第三组件之间的粘合层。
10.根据权利要求1所述的芯片封装结构，其特征在于，所述第一组突起结构和所述第二组突起结构包括凸块或者焊锡球。
CN201210537699.6A 2012-12-11 2012-12-11 一种多组件的芯片封装结构 Active CN103000608B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201210537699.6A CN103000608B (zh) 2012-12-11 2012-12-11 一种多组件的芯片封装结构
TW102136207A TWI570877B (zh) 2012-12-11 2013-10-07 Multi-component chip package structure
US14/077,376 US9136207B2 (en) 2012-12-11 2013-11-12 Chip packaging structure of a plurality of assemblies

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210537699.6A CN103000608B (zh) 2012-12-11 2012-12-11 一种多组件的芯片封装结构

Publications (2)

Publication Number Publication Date
CN103000608A true CN103000608A (zh) 2013-03-27
CN103000608B CN103000608B (zh) 2014-11-05

Family

ID=47929001

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210537699.6A Active CN103000608B (zh) 2012-12-11 2012-12-11 一种多组件的芯片封装结构

Country Status (3)

Country Link
US (1) US9136207B2 (zh)
CN (1) CN103000608B (zh)
TW (1) TWI570877B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103400819A (zh) * 2013-08-14 2013-11-20 矽力杰半导体技术(杭州)有限公司 一种引线框架及其制备方法和应用其的封装结构
US9123629B2 (en) 2013-10-31 2015-09-01 Silergy Semiconductor Technology (Hangzhou) Ltd. Chip package and method for forming the same
CN105609231A (zh) * 2015-12-24 2016-05-25 合肥祖安投资合伙企业(有限合伙) 叠层电感器及其制造方法以及叠层封装组件
WO2019095648A1 (zh) * 2017-11-20 2019-05-23 深圳顺络电子股份有限公司 一种开关电源模组及其封装方法
US10333019B2 (en) 2016-05-27 2019-06-25 Silergy Semiconductor Technology (Hangzhou) Ltd. Package structure of light emitter and light sensor with light-blocking layer and method for manufacturing the same

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103633056B (zh) 2013-12-06 2017-09-01 矽力杰半导体技术(杭州)有限公司 引线框、封装组件及其制造方法
JP6314731B2 (ja) * 2014-08-01 2018-04-25 株式会社ソシオネクスト 半導体装置及び半導体装置の製造方法
CN104269385B (zh) 2014-10-21 2017-12-19 矽力杰半导体技术(杭州)有限公司 封装组件及其制造方法
US10199361B2 (en) * 2016-01-29 2019-02-05 Cyntec Co., Ltd. Stacked electronic structure
CN109712948A (zh) * 2019-01-24 2019-05-03 广东气派科技有限公司 一种集成被动元件的芯片封装结构

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1707793A (zh) * 2004-06-11 2005-12-14 株式会社东芝 具有电感线圈的半导体器件
JP2007019484A (ja) * 2005-07-07 2007-01-25 Hynix Semiconductor Inc 積層型パッケージ
US20080048308A1 (en) * 2006-08-28 2008-02-28 Atmel Corporation Stackable packages for three-dimensional packaging of semiconductor dice
CN101241904A (zh) * 2008-02-20 2008-08-13 日月光半导体制造股份有限公司 四方扁平无接脚型的多芯片封装结构
CN101604669A (zh) * 2008-06-11 2009-12-16 富士通微电子株式会社 半导体器件及其制造方法
CN101615609A (zh) * 2008-06-27 2009-12-30 陈石矶 芯片封装的堆叠结构
CN102088241A (zh) * 2009-12-07 2011-06-08 英特赛尔美国股份有限公司 层叠电感器-电子封装组件及其制造技术
CN102171825A (zh) * 2011-04-29 2011-08-31 华为技术有限公司 电源模块及其封装集成方法
CN102738131A (zh) * 2012-03-07 2012-10-17 苏州晶方半导体科技股份有限公司 半导体模组、封装结构及其封装方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6741494B2 (en) * 1995-04-21 2004-05-25 Mark B. Johnson Magnetoelectronic memory element with inductively coupled write wires
JP2001077293A (ja) * 1999-09-02 2001-03-23 Nec Corp 半導体装置
TW429493B (en) * 1999-10-29 2001-04-11 Huang Jr Gung Thin type flip chip package
KR20050001159A (ko) * 2003-06-27 2005-01-06 삼성전자주식회사 복수개의 플립 칩들을 갖는 멀티칩 패키지 및 그 제조방법
US7180165B2 (en) * 2003-09-05 2007-02-20 Sanmina, Sci Corporation Stackable electronic assembly
TWI223879B (en) * 2003-10-07 2004-11-11 Advanced Semiconductor Eng Package stack module with vertical conductive wires inside molding compound
TWI237882B (en) * 2004-05-11 2005-08-11 Via Tech Inc Stacked multi-chip package
TWI304644B (en) * 2004-11-29 2008-12-21 Advanced Semiconductor Eng A stack of flip chip packages
US7960997B2 (en) * 2007-08-08 2011-06-14 Advanced Analogic Technologies, Inc. Cascode current sensor for discrete power semiconductor devices
US7843047B2 (en) * 2008-11-21 2010-11-30 Stats Chippac Ltd. Encapsulant interposer system with integrated passive devices and manufacturing method therefor
TWI377662B (en) * 2008-12-24 2012-11-21 Powertech Technology Inc Multiple flip-chip package
TWI445103B (zh) * 2010-08-19 2014-07-11 Cyntec Co Ltd 電子封裝結構及其封裝方法
WO2012107972A1 (ja) * 2011-02-10 2012-08-16 パナソニック株式会社 半導体装置
US8749056B2 (en) * 2011-05-26 2014-06-10 Infineon Technologies Ag Module and method of manufacturing a module

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1707793A (zh) * 2004-06-11 2005-12-14 株式会社东芝 具有电感线圈的半导体器件
JP2007019484A (ja) * 2005-07-07 2007-01-25 Hynix Semiconductor Inc 積層型パッケージ
US20080048308A1 (en) * 2006-08-28 2008-02-28 Atmel Corporation Stackable packages for three-dimensional packaging of semiconductor dice
CN101241904A (zh) * 2008-02-20 2008-08-13 日月光半导体制造股份有限公司 四方扁平无接脚型的多芯片封装结构
CN101604669A (zh) * 2008-06-11 2009-12-16 富士通微电子株式会社 半导体器件及其制造方法
CN101615609A (zh) * 2008-06-27 2009-12-30 陈石矶 芯片封装的堆叠结构
CN102088241A (zh) * 2009-12-07 2011-06-08 英特赛尔美国股份有限公司 层叠电感器-电子封装组件及其制造技术
CN102171825A (zh) * 2011-04-29 2011-08-31 华为技术有限公司 电源模块及其封装集成方法
CN102738131A (zh) * 2012-03-07 2012-10-17 苏州晶方半导体科技股份有限公司 半导体模组、封装结构及其封装方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103400819A (zh) * 2013-08-14 2013-11-20 矽力杰半导体技术(杭州)有限公司 一种引线框架及其制备方法和应用其的封装结构
TWI552296B (zh) * 2013-08-14 2016-10-01 Silergy Semiconductor Technology Hangzhou Ltd A lead frame and a method for preparing the same, and a package structure using the same
CN103400819B (zh) * 2013-08-14 2017-07-07 矽力杰半导体技术(杭州)有限公司 一种引线框架及其制备方法和应用其的封装结构
US9123629B2 (en) 2013-10-31 2015-09-01 Silergy Semiconductor Technology (Hangzhou) Ltd. Chip package and method for forming the same
CN105609231A (zh) * 2015-12-24 2016-05-25 合肥祖安投资合伙企业(有限合伙) 叠层电感器及其制造方法以及叠层封装组件
US10333019B2 (en) 2016-05-27 2019-06-25 Silergy Semiconductor Technology (Hangzhou) Ltd. Package structure of light emitter and light sensor with light-blocking layer and method for manufacturing the same
WO2019095648A1 (zh) * 2017-11-20 2019-05-23 深圳顺络电子股份有限公司 一种开关电源模组及其封装方法
US11657947B2 (en) 2017-11-20 2023-05-23 Shenzhen Sunlord Electronics Co., Ltd. Switching power supply module and packaging method thereof

Also Published As

Publication number Publication date
CN103000608B (zh) 2014-11-05
US20140159218A1 (en) 2014-06-12
TWI570877B (zh) 2017-02-11
US9136207B2 (en) 2015-09-15
TW201423953A (zh) 2014-06-16

Similar Documents

Publication Publication Date Title
CN103000608B (zh) 一种多组件的芯片封装结构
US7550857B1 (en) Stacked redistribution layer (RDL) die assembly package
KR102358343B1 (ko) 반도체 패키지
US8624367B2 (en) Semiconductor device including semiconductor chip mounted on lead frame
US20160276312A1 (en) Semiconductor device and method for manufacturing the same
TWI521666B (zh) Multi-component chip package structure
KR20100045331A (ko) 반도체 멀티칩 패키지
CN103730444A (zh) 封装组件及其制造方法
US9508677B2 (en) Chip package assembly and manufacturing method thereof
US10373930B2 (en) Package structure and the method to fabricate thereof
KR101219484B1 (ko) 반도체 칩 모듈 및 이를 갖는 반도체 패키지 및 패키지 모듈
KR101450758B1 (ko) 집적회로 패키지
KR101219086B1 (ko) 패키지 모듈
JP2005057271A (ja) 同一平面上に横配置された機能部及び実装部を具備する半導体チップパッケージ及びその積層モジュール
KR20080020137A (ko) 역피라미드 형상의 적층 반도체 패키지
KR20150090504A (ko) 패키지 기판
KR20150039284A (ko) 멀티-칩 패키지
US7286368B2 (en) System to control effective series resistance of decoupling capacitor
KR102472045B1 (ko) 반도체 패키지
JP4384143B2 (ja) Ｉｃチップ積層構造を有する電子機器用モジュール
KR101332873B1 (ko) 캐패시턴스 제공용 인터포져 및 이를 이용한 리드 프레임 타입 반도체 패키지
KR20110130017A (ko) 멀티-칩 패키지 및 그의 제조 방법
KR101217434B1 (ko) 반도체 디바이스
US8624365B1 (en) Interposer based capacitors for semiconductor packaging
KR20130088924A (ko) 반도체 모듈

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C53 Correction of patent of invention or patent application
CB03 Change of inventor or designer information

Inventor after: Tan Xiaochun

Inventor before: Tan Xiaochun

Inventor before: Ye Jiaming

COR Change of bibliographic data

Free format text: CORRECT: INVENTOR; FROM: TAN XIAOCHUN YE JIAMING TO: TAN XIAOCHUN

C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160118

Address after: 230000, Hefei province high tech Zone, 2800 innovation Avenue, 201 innovation industry park, H2 building, room two, Anhui

Patentee after: Hefei Silicon Microelectronics Technology Co.,Ltd.

Address before: 310012 Wensanlu Road, Hangzhou Province, No. 90 East Software Park, science and technology building A1501

Patentee before: SILERGY SEMICONDUCTOR TECHNOLOGY (HANGZHOU) Co.,Ltd.

EE01 Entry into force of recordation of patent licensing contract
EE01 Entry into force of recordation of patent licensing contract

Application publication date: 20130327

Assignee: JIANGSU ZHANXIN SEMICONDUCTOR TECHNOLOGY Co.,Ltd.

Assignor: Hefei Silicon Microelectronics Technology Co.,Ltd.

Contract record no.: X2023980043703

Denomination of invention: A Multi Component Chip Packaging Structure

Granted publication date: 20141105

License type: Common License

Record date: 20231024