CN102970033B - 信号发生器、振荡器和雷达装置 - Google Patents

信号发生器、振荡器和雷达装置 Download PDF

Info

Publication number
CN102970033B
CN102970033B CN201210223459.9A CN201210223459A CN102970033B CN 102970033 B CN102970033 B CN 102970033B CN 201210223459 A CN201210223459 A CN 201210223459A CN 102970033 B CN102970033 B CN 102970033B
Authority
CN
China
Prior art keywords
frequency
signal
multiplier
multiplied
information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201210223459.9A
Other languages
English (en)
Other versions
CN102970033A (zh
Inventor
小林由佳
樱井宏树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN102970033A publication Critical patent/CN102970033A/zh
Application granted granted Critical
Publication of CN102970033B publication Critical patent/CN102970033B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S13/00—Systems using the reflection or reradiation of radio waves, e.g. radar systems; Analogous systems using reflection or reradiation of waves whose nature or wavelength is irrelevant or unspecified
    • G01S13/02—Systems using reflection of radio waves, e.g. primary radar systems; Analogous systems
    • G01S13/06—Systems determining position data of a target
    • G01S13/08—Systems for measuring distance only
    • G01S13/32—Systems for measuring distance only using transmission of continuous waves, whether amplitude-, frequency-, or phase-modulated, or unmodulated
    • G01S13/34—Systems for measuring distance only using transmission of continuous waves, whether amplitude-, frequency-, or phase-modulated, or unmodulated using transmission of continuous, frequency-modulated waves while heterodyning the received signal, or a signal derived therefrom, with a locally-generated signal related to the contemporaneously transmitted signal
    • G01S13/343—Systems for measuring distance only using transmission of continuous waves, whether amplitude-, frequency-, or phase-modulated, or unmodulated using transmission of continuous, frequency-modulated waves while heterodyning the received signal, or a signal derived therefrom, with a locally-generated signal related to the contemporaneously transmitted signal using sawtooth modulation
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S13/00—Systems using the reflection or reradiation of radio waves, e.g. radar systems; Analogous systems using reflection or reradiation of waves whose nature or wavelength is irrelevant or unspecified
    • G01S13/02—Systems using reflection of radio waves, e.g. primary radar systems; Analogous systems
    • G01S13/50—Systems of measurement based on relative movement of target
    • G01S13/58—Velocity or trajectory determination systems; Sense-of-movement determination systems
    • G01S13/583—Velocity or trajectory determination systems; Sense-of-movement determination systems using transmission of continuous unmodulated waves, amplitude-, frequency-, or phase-modulated waves and based upon the Doppler effect resulting from movement of targets
    • G01S13/584—Velocity or trajectory determination systems; Sense-of-movement determination systems using transmission of continuous unmodulated waves, amplitude-, frequency-, or phase-modulated waves and based upon the Doppler effect resulting from movement of targets adapted for simultaneous range and velocity measurements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/10—Indirect frequency synthesis using a frequency multiplier in the phase-locked loop or in the reference signal path

Landscapes

  • Engineering & Computer Science (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Radar Systems Or Details Thereof (AREA)

Abstract

本发明涉及信号发生器、振荡器和雷达装置。一种实施例的信号发生器具有用于生成由模拟控制信号控制频率的振荡信号的振荡器、数字相位检测器、第一微分器以及输出数字频率误差信息的比较器。该发生器包括：用于对频率设定码进行微分以生成增益值和增益值的倒数的第二微分器、用于将数字频率误差信息乘以增益值的第一乘法器、用于去除相乘结果中的高频分量的低通滤波器、以及用于将低通滤波器的输出乘以所述倒数的第二乘法器。该发生器包括用于将相乘结果转换成模拟频率误差信息的D/A转换器、以及用于将模拟频率误差信息转换成模拟相位误差信息以将模拟相位误差信息作为模拟控制信号输出的积分器。

Description

信号发生器、振荡器和雷达装置
对相关申请的交叉引用
本申请基于在2011年8月29日提交的日本在先专利申请No.2011-185519，并且要求该申请的优先权的权益；该申请的全部内容通过引用包含于此。
技术领域
在此描述的实施例总体上涉及信号发生电路（信号发生器）、振荡器和雷达装置。
背景技术
使用FMCW（调频连续波）信号的雷达装置接收从发射器发射并由对象反射的FMCW信号，并且将接收信号乘以在接收时发射的发射信号。在此，乘法器的输出频率由信号之间的时间差决定，从而能够获得到对象的距离、相对速度等。
用于雷达的FMCW信号需要具有其频率关于时间几乎线性变化的特性。有一种传统上已知的方法，在该方法中，压控振荡器的输出信号的频率被转换成电压，并且与从外部部件输入的三角波形状的电压信号进行比较，并且使用它们之间的误差（差异）来获得高线性度。还有另一种已知的方法，在该方法中，用于将电压转换成频率的压控振荡器的灵敏度使用相位同步电路和可变分频器（variable frequency divider）来测量，生成压控振荡器的非线性基于灵敏度校正的信号，并且压控振荡器由校正信号在相位同步电路打开（open）的情况下控制，以生成具有高线性度的FMCW信号。还有另一种已知方法，在该方法中，三角波形式的参考信号的频率使用具有窄环路带宽的相位同步电路来相乘，以及相乘后的信号被用作具有宽环路带宽的相位同步电路的参考信号。
发明内容
根据本发明的一个方面，提供一种信号发生器，包括：振荡器，用于生成振荡频率受模拟控制信号控制的振荡信号；数字相位检测器，用于检测所述振荡信号的相位信息以输出数字相位信息；第一微分器，用于对所述数字相位信息进行微分以输出数字频率信息；比较器，用于将用来设定所述振荡频率的频率设定码与所述数字频率信息进行比较以输出数字频率误差信息；第二微分器，用于对所述频率设定码进行微分以生成与所述频率设定码的斜率对应的增益值和所述增益值的倒数；第一乘法器，用于将由所述比较器输出的所述数字频率误差信息乘以所述增益值；低通滤波器，用于去除所述第一乘法器的相乘结果中的高频分量；第二乘法器，用于将低通滤波器单元的输出乘以所述增益值的倒数；D/A转换器，用于将所述第二乘法器的相乘结果转换成模拟频率误差信息；以及积分器，用于对所述模拟频率误差信息进行积分以将所述模拟频率误差信息转换成模拟相位误差信息，从而将所述模拟相位误差信息作为所述模拟控制信号输出。
根据本发明的另一方面，提供一种振荡器，包括：振荡单元，用于生成振荡频率受模拟控制信号控制的振荡信号；分频器，用于按预定的分频比来划分所述振荡信号的振荡频率；数字相位检测器，用于检测具有由所述分频器所划分的频率的信号的相位信息以输出数字相位信息；第一微分器，用于对所述数字相位信息进行微分以输出数字频率信息；比较器，用于将用来设定所述振荡频率的频率设定码与所述数字频率信息进行比较以输出数字频率误差信息；第二微分器，用于对所述频率设定码进行微分以生成与所述频率设定码的斜率对应的增益值以及所述增益值的倒数；第一乘法器，用于将由所述比较器输出的所述数字频率误差信息乘以所述增益值；低通滤波器，用于去除所述第一乘法器的相乘结果中的高频分量；第二乘法器，用于将低通滤波器单元的输出乘以所述增益值的倒数；D/A转换器，用于将所述第二乘法器的相乘结果转换成模拟频率误差信息；积分器，用于对所述模拟频率误差信息进行积分以将所述模拟频率误差信息转换成模拟相位误差信息，从而将所述模拟相位误差信息作为所述模拟控制信号输出；以及参考信号振荡单元，用于将预定的参考信号供应给所述分频器和所述数字相位检测器。
根据本发明的又一方面，提供一种雷达装置，包括：前述信号发生器；发射器，用于将所述振荡信号作为发射信号发射；混合器，用于将作为由所述发射器发射且在由搜索对象反射之后返回的所述发射信号的接收信号与所述发射信号在一起相乘以生成差拍信号；以及计算器，用于计算所述差拍信号以生成到所述搜索对象的距离数据。
根据本发明的又一方面，提供一种雷达装置，包括：前述振荡器；发射器，用于将所述振荡信号作为发射信号发射；混合器，用于将作为由所述发射器发射且在由搜索对象反射之后返回的所述发射信号的接收信号与所述发射信号在一起相乘以生成差拍信号；以及计算器，用于计算所述差拍信号以生成到所述搜索对象的距离数据。
附图说明
图1是示出第一实施例的信号发生电路的配置的框图。
图2是示出第一实施例的信号发生电路的传递特性的框图。
图3是示出第一实施例的信号发生电路的原理配置的框图。
图4是示出比较示例的信号发生电路中的频率误差信息的变化的示图。
图5是示出第一实施例的信号发生电路中的频率误差信息的变化的示图。
图6是示出第二实施例的信号发生电路的配置的框图。
图7是示出第三实施例的信号发生电路的配置的框图。
图8是示出数字滤波器的计算延迟的示图。
图9是示出第三实施例的信号发生电路的原理配置的框图。
图10是示出第四实施例的信号发生电路的配置的框图。
图11是示出第五实施例的信号发生电路的配置的框图。
图12是示出因DAC的电流源间的失配所致的偏移的示图。
图13是示出第五实施例的信号发生电路的原理配置的框图。
图14是示出第六实施例的信号发生电路的配置的框图。
图15是示出第七实施例的雷达装置的配置的框图。
具体实施方式
但是，传统的方法具有以下问题：抑制压控振荡器的相位噪声以及保持FMCW信号的线性是困难的，并且因此需要单独地提供用于校正误差的装置。各实施例的信号发生电路、振荡器和雷达装置的目的是提供能够获得具有低噪声、高频率精度和高线性度的FMCW信号的信号发生电路（信号发生器）、振荡器和雷达装置。
为了解决上述问题，一种实施例的信号发生电路（信号发生器）具有振荡器，其中其振荡信号的频率受模拟控制信号控制。信号发生电路包括：数字相位检测器，用于检测振荡信号的相位信息，以输出数字相位信息；第一微分器，用于对数字相位信息进行微分，以输出数字频率信息；以及比较器，用于将用来设定振荡频率的频率设定码与数字频率信息进行比较，以输出数字频率误差信息。所述信号发生电路还包括：第二微分器，用于对频率设定码进行微分，以生成与频率设定码的斜率（slope）相对应的增益值和增益值的倒数（inverse number）；第一乘法器，用于将从比较器输出的数字频率误差信息乘以增益值；低通滤波器，用于去除第一乘法器的相乘结果中的高频分量；以及第二乘法器，用于将低通滤波单元的输出乘以增益值的倒数。信号发生电路还包括：D/A转换器，用于将第二乘法器的相乘结果转换成模拟频率误差信息；以及积分器，用于对模拟频率误差信息进行积分，以将模拟频率误差信息转换成模拟相位误差信息，以输出模拟相位误差信息作为模拟控制信号。
（第一实施例）
以下，将参照图1到图5详细地描述第一实施例的信号发生电路。如图1所示，根据第一实施例的信号发生电路1包括其振荡频率根据模拟控制电压变化的压控振荡器10（VCO10）、用于将VCO10的输出信号的频率按预定的分频数N来划分的分频器12、用于检测分频器12的输出信号的相位信息以输出数字相位信息的数字相位检测器14、以及用于对由数字相位检测器14输出的数字相位信息进行微分以将其转换成数字频率信息的微分器16。
该实施例的信号发生电路1还包括用于生成预定的频率设定码的码发生器18、用于将由微分器16输出的数字频率信息与由码发生器18生成的频率设定码进行比较以输出数字误差信息的比较器20（减法器）、用于将数字误差信息转换成模拟误差信息以将模拟误差信息作为模拟电流输出的电流输出DA转换器30（电流输出DAC30）、以及用于对电流输出DAC 30的输出电流进行积分以生成用于VCO 10的控制电压的积分器32。
该实施例的信号发生电路1还包括用于对由码发生器19生成的频率设定码进行微分以生成与频率设定码的斜率对应的增益值和该增益值的倒数值的微分器19、用于将由比较器20输出的数字频率误差信息乘以由微分器19生成的增益值的乘法器22、用于抑制在乘法器22的相乘结果中所含有的高频分量的低通滤波器24（LPF 24）、以及用于将LPF24的输出乘以由微分器19生成的增益值的倒数以将所获得的数字误差信息供应给电流输出DAC 30的乘法器26
注意，该实施例的信号发生电路1可以包括用于放大（或衰减）LPF 24的输出的可变增益放大器28（或可变衰减器）。
VCO 10生成FMCW信号，所述FMCW信号具有其频率基于控制电压Vctrl关于时间线性变化的特性。分频器12按预定的分频比N来划分VCO 10的振荡信号的频率。一般地，数字相位检测器对信号的相位的直接检测的极限是大约几Ghz的频率。因此，分频器12将VCO 10的振荡信号的频率降低到数字相位检测器能够检测其相位的程度。例如，当VCO 10的振荡信号被用作77GHz频带的毫米波雷达的FMCW信号时，分频器12将振荡信号的频率划分成32段，由此将振荡信号转换成具有大约2.4GHz的频率的信号。
数字相位检测器14在系统的参考信号Ref的每个周期内检测分频器12的输出信号的相位信息，并且将相位信息作为数字码来输出。数字相位检测器14能够通过例如用于对输入信号的脉冲数进行计数并输出该脉冲数的计数电路、用于检测输入信号的上升沿与参考信号Ref的上升沿之间的时间差以便将该时间差作为数字码来输出的时间-数字转换器（TDC）或者它们的组合来实现。
微分器16对由数字相位检测器14输出的数字相位信息进行微分，以由此将数字相位信息转换成数字频率信息。
码发生器18生成具有与VCO 10的振荡信号关于时间的频率变化相对应的值的数字信号，以将该数字信号作为频率设定码来输出。频率设定码具有与将要由VCO 10振荡的频率变化对应的值的变化，并且按照例如三角波或锯齿波形状来变化。换言之，如果图1所示的电路的负反馈环路的增益是足够高的，则由微分器16输出的频率信息随频率设定码而变化，使得VCO 10的输出频率也如同频率设定码那样按照三角波或锯齿波形状变化。
微分器19对由码发生器18生成的频率设定码进行微分，以生成与频率设定码的斜率对应的值（增益值）。另外，微分器19还生成所生成的增益值的倒数值。例如，当频率设定码是其中斜率重复“1”和“-1”的三角波时，微分器19将交替地输出“1”和“-1”。
比较器20计算在由码发生器18生成的频率设定码与从微分器16输出的频率信息之间的差值，以便将该差值作为误差信息来输出。乘法器22将从比较器20输出的数字误差信息与由微分器19生成的增益值乘在一起，并且将相乘结果供应给LPF 24。LPF 24是用于去除包含于乘法器22的相乘结果中的高频分量的滤波器，并且起着PLL电路的LPF的作用。乘法器26将LPF 24的输出与由微分器19生成的增益值的倒数乘在一起，并且将相乘结果供应给可变增益放大器28。简言之，由比较器20输出的误差信息通过乘法器22转换成恒定值，并且然后被供应给LPF 24，通过LPF 24，然后由乘法器26恢复至原始的误差信息。
可变增益放大器28执行放大或衰减处理，使得由乘法器26所恢复的误差信息的振幅分量变成预定的电平。可变增益放大器28可以被省去。
电流输出DAC 30将由乘法器26输出的数字误差信号转换成模拟误差信号，以将该模拟误差信号作为模拟电流来输出。积分器32包括例如电容器等，并且用于将由电流输出DAC 30输出的电流转换成电压。通过积分器32的转换获得的电压作为控制电压Vctrl供应给VCO10。
注意，电流输出DAC也能够通过电压输出DAC来实现。在这种情况下，仅需要积分器32可包括由运算放大电路、电阻器和电容器组成的模拟电压积分器以及其输出为用于VCO 10的控制电压。
在由比较器20输出的误差信息是恒定的正值的情况下，恒定的电流流入构成积分器32的电容器中，从而能够获得以关于时间恒定的速率增加的控制电压Vctrl。结果，VCO 10生成频率关于时间单调增加的振荡信号。
对从数字相位检测器14到电流输出DAC 30的每个元件的计算是对数字信息（数字信号）的计算，并且通过使用数字电路来实现。因此，影响VCO 10的振荡频率的线性度的元件通过数字处理来实现，使得诸如电阻器和电容器之类的模拟无源元件变为不必要的，从而导致电路和FMCW信号的稳定性提高。此外，由于不存在因无源元件等的元件变化所致的误差，因而能够实现高精度的计算。
注意，下至积分器32的元件同样能够由数字电路来实现。在这种情况下，仅需要由电压输出DA转换器将所积分的数字码转换成模拟控制电压或者通过使用所积分的数字码来直接控制数控振荡器（DCO）。
但是，当该实施例的数字发生电路1被用于FMCW雷达时，用于VCO的控制信号需要关于时间几乎线性地变化。在积分器32由例如图1所示的电容器的模拟电路来实现的情况下，只需要配置电流输出数模转换器以使其输出关于时间几乎恒定的电流，并因此能够以相对低的运算速度来实现。换言之，通过电流输出DAC和模拟积分器组合生成用于VCO的控制电压使功率消耗能够进一步降低，并提供畸变受到抑制且具有较高的精度的振荡信号。
（第一实施例的原理）
接下来，将参照图2来描述第一实施例的信号发生电路1的原理。图2示出了图1所示的信号发生电路1的传递函数。
在图2中，фFMCW是FMCW信号的相位噪声，фR是参考信号Ref的相位，фnR是参考信号的相位噪声，N是分频器12的分频数，фnTDC是在数字相位检测器14中生成的量化噪声，γ是乘法器22的增益，HLPF是LPF24的传递函数，1/γ是乘法器26的增益，Dgain是可变增益放大器28的增益，KDAC是电流输出DAC 30的增益，фnDAC是在电流输出DAC 30中生成的量化噪声，KS是积分器32的增益，fref是参考信号的频率，KVCO是VCO 10的增益，以及фnVCO是在VCO 10中生成的相位噪声。在图2中的开环传递函数HOP由表达式1来表示。
[表达式1]
H op = h LPF · D gain · K DAC · K s · K VCO s . . . ( 1 )
此外，从фnR到输出的噪声传递函数NTFR、从фnTDC到输出的噪声传递函数NTFTDC、从фnDAC到输出的噪声传递函数NTFDAC以及从фnVCO到输出的噪声传递函数NTFVCO分别由表达式2到5来表示。
[表达式2]
NTF R = N · H OP 1 + H OP . . . ( 2 )
[表达式3]
NTF TDC = H OP 1 + H OP . . . ( 3 )
[表达式4]
NTF DAC = 2 π K VCO / s 2 1 + H OP . . . ( 4 )
[表达式5]
NTF VCO = 1 1 + H OP . . . ( 5 )
可发现，由于NTFR、NTFTDC、NTFDAC指示了低通滤波器的特性，因而NTFVCO指示高通滤波器的特性，在参考信号Ref、数字相位检测器14和电流输出DAC 30中生成的噪声的高频分量受到抑制，并且在VCO 10中生成的噪声的低频分量受到抑制。简言之，信号发生电路1形成了PLL环。
（第一实施例的操作）
接下来，将参照图1到图5来描述第一实施例的信号发生电路1的操作。
如图3所示，VCO 10的振荡信号的一部分经过分频器12的分频，并且发送给数字相位检测器14。数字相位检测器14检测所分频的振荡信号的相位信息，并且将数字相位信息发送给微分器16。微分器16将数字相位信息转换成数字频率信息，并将该数字频率信息供应给比较器20。比较器20将由码发生器18生成的频率设定码与数字频率信息进行比较，并输出数字误差信息。
另一方面，微分器19将通过对码发生器18生成的频率设定码进行微分而获得的增益值供应给乘法器22，并且将增益值的倒数供应给乘法器26。在此，如图3所示，当频率设定码是其斜率重复“1”和“-1”的三角波并且增益为“1”时，乘法器22将数字误差信息乘以“1”或“-1”，并且乘法器26将数字误差信息乘以“1”或“-1”。
乘法器22将由比较器20输出的数字误差信息乘以“1”或“-1”。由于乘法器22所乘的值的正负（polarity）对应于频率设定码的斜率，因而乘法器22的输出获得恒定值。乘法器22的输出经由LPF 24供应给乘法器26。乘法器26将LPF 24的输出乘以“1”或“-1”。由于乘法器26所乘的值的正负还对应于频率设定码的斜率，因而乘法器26的输出被恢复至原始数字误差信息。
由乘法器26输出的数字误差信息经由可变增益放大器28发送给电流输出DAC 30。电流输出DAC 30将数字误差信息转换成模拟误差信息，并将相应的模拟电流供应给积分器32。积分器32将所供应的电流转换成电压，并将该电压供应给VCO 10。如上所述，信号发生电路1形成PLL环，并且VCO 10因此根据由码发生器18生成的频率设定码来生成FMCW信号。图3示出：通过将三角波作为频率设定码来供应，能够获得具有为频率fref×FCW×N的频率的FMCW信号。
在此，第一实施例的信号发生电路的工作将参照图4和图5来描述。作为比较示例，图4示出了具有其中没有设置微分器19及乘法器22和26的配置的信号发生电路9，而图5示出了该实施例的信号发生电路1。
如图4所示，在具有其中没有设置微分器19及乘法器22和26的配置的信号发生电路9中，当码发生器18生成三角波形状的频率设定码时（图中的（a）），比较器20输出成矩形波形状的频率误差信息（图中的（b））。由于LPF 24在此具有瞬态响应特性，并因此导致在按矩形波形变化的频率误差信息的增大和减小的设定中的延迟（图中的（c））。特别地，延迟在频率设定码的斜率变化最大的时间（其中斜率从正变为负以及从负变为正的区域）中变得显著，并且由VCO 10输出的FMCW信号的频率误差（相对于所期望的FMCW信号的频率变化的偏差）变大（图中的（d）、（e））。
如图5所示，在第一实施例的信号发生电路1中，设置有微分器19（图示省略）及乘法器22和26。当码发生器18生成三角波形状的频率设定码时（图中的（a）），比较器20输出矩形波形状的频率误差信息（图中的（b））。在此，当乘法器22将频率误差信息乘以根据频率设定码的斜率的增益值（“1”或“-1”，其中增益γ为1）时（图中的（c）），则作为相乘的结果获得了恒定值（图中的（d））。以这种方式获得的恒定值不受LPF24的瞬态响应影响，从而能够去除LPF24的瞬态响应的元素（图中的（e））。
当乘法器26将LPF 24的输出乘以增益值的倒数（“1”或“-1”，其中增益γ为“1”）时（图中的（f）），乘法器26的输出在增加和减少没有劣化的情况下变为具有原始矩形波形状的频率误差信息（图中的（g））。换言之，通过在LPF24之前和之后使用根据频率设定码的斜率的增益值及其倒数来执行相乘，通过LPF24的误差信息被转换成恒定值。这使得能够消除LPF24的瞬态响应的影响。
注意，在图5所示的示例中，当频率设定码的斜率为正时，乘以“1”，而当频率设定码的斜率为负时，则乘以“-1”，但是相乘并不限定于此。即使在频率设定码的斜率为负时乘以“1”以及在频率设定码的斜率为正时乘以“-1”，也能够实现相同的效果。
根据第一实施例的信号发生电路1，与其中在前馈通路内执行稳定化劣化（settling deterioration）的校正的常规方法相比，在两个通路之间精确的增益调整（这被广泛地应用于ADPLL的两点调制）变成不必要的。因此，即使在VCO 10的输出具有非线性时，也能够使频率误差变得更小，以提高频率精度和频率变化的线性度。
此外，根据本实施例的信号发生电路，从数字相位检测器下至电流输出DAC的计算通过使用数字电路来实现，从而在计算单元中消除了对用以提高电路和FMCW信号的稳定性的诸如电阻器和电容器之类的无源元件的需要。此外，由于不产生因无源元件中的元件变化所致的误差，因而能够减小电路的尺寸并且能够实现高精度的计算。而且，根据本实施例的信号发生电路，控制电压由电流输出DAC以及包括电容器的积分器来生成，从而使得有可能减小电路尺寸并降低功率消耗，并且提供畸变受到抑制且具有更高精度的振荡信号。
（第二实施例）
接下来，将参照图6来描述第二实施例的信号发生电路2。第二实施例的信号发生电路2通过将选择器42和44添加至第一实施例的信号发生电路1中的微分器19的输出而制成。在下面的描述中，与第一实施例共有的元件将以共同的数字或字母来指示，同时省略对它们的重复描述。
如图6所示，在第二实施例的信号发生电路2中，设置有选择器42和44。选择器42和44被配置用于根据输入其中的信号（由微分器19输出的增益值及其倒数）的极性来输出具体的值。换言之，选择器42和44根据微分器19进行微分的结果的正/负来校正增益值，并且输出在频率的增大时间和减小时间之间不同的增益值。在图6所示的示例中，当微分器19输出“1”和“-1”时，选择器42将它们转换成“1”和“-α”（增益α=（要乘以1的斜率）/（要乘以α的斜率）），并将“1”和“-α”供应给乘法器22。类似地，当微分器19输出“1”和“-1”时，选择器44将它们转换成“1”和“-1/α”，并将“1”和“-1/α”供应给乘法器26。
如图6所示，当码发生器18生成其中斜率的绝对值在频率的增大时间与减小时间之间不同的“锯齿波”形状的频率设定码时（图中的（a）），微分器19输出其中脉冲宽度和振幅在正与负之间不同的频率变化设定码（图中的（b））。这是因为频率设定码的斜率（的绝对值）在频率增大的时间与频率减小的时间之间不同。
因此，选择器42和44被配置用于输出根据增益值及其倒数的输入来校正的值，以便校正在频率的增大时间与减小时间之间的斜率差。例如，当在频率设定码的增大时间的斜率是“1”以及在频率设定码的减小时间的斜率是“-α”时，选择器42根据频率设定码的斜率将“1”或“-α”供应给乘法器22。因此，能够作为乘法器22的相乘的结果获得恒定的值（图中的（c））。这样获得的恒定值并不受LPF 24的瞬态响应所影响，从而能够消除LPF 24的瞬态响应的元素。
在这种情况下，选择器44根据频率设定码的斜率将“1”或“-1/α”供应给乘法器22。当乘法器26根据频率设定码的斜率的倒数将LPF 24的输出乘以“1”或“-1/α”时，乘法器26的输出变为原始的频率误差信息（图中的（d））。换言之，即使在频率设定码的斜率在频率增大的时间与频率减小的时间之间不同时，也能够将通过LPF 24的误差信息转换成恒定值，从而能够消除LPF 24的瞬态响应的影响。
注意，选择器42在上述示例中将“1”或“-α”供应给乘法器22，但是所述配置并不限定于上述配置。可以使通过负斜率标准化频率设定码的正斜率而获得的值成为-α。更具体地，在选择器42在斜率为正时输出“1”以及在斜率为负时输出“-α”的情况下，选择器44在斜率为正时输出“1”以及在斜率为负时输出“-1/α”。作为选择，在选择器42在频率设定码的斜率为负时输出“1”以及在斜率为正时输出“-α”的情况下，选择器44在频率设定码的斜率为负时输出“1”，以及在斜率为正时输出“-1/α”。
在本实施例的信号发生电路中，即使当频率设定码的斜率在频率的增大与减小之间不同时，能够使频率误差变得更小，以提高频率精度和频率变化的线性度。
（第三实施例）
接下来，将参照图7到图9来描述第三实施例的信号发生电路3。第三实施例的信号发生电路3通过将延迟器件52添加至第一实施例的信号发生电路1中的微分器19的输出之一而制成。在下面的描述中，与第一实施例所共有的元件将以共同的数字或字母来指示，同时省略对它们的重复描述。
如图7所示，在第三实施例的信号发生电路3中，延迟器件52被布置于微分器19的输出之一与乘法器26之间。延迟器件52使由微分器19输出的增益值的倒数值延迟预定的时段，并且将延迟的增益值的倒数值供应给乘法器26。换言之，延迟器件52能够调整将由微分器19输出的增益值供应给乘法器22的定时以及将增益值的倒数供应给乘法器26的定时。
（第三实施例的操作）
随后，将参照图8和图9来描述第三实施例的信号发生电路3的操作。图8示出了在第一实施例的信号发生电路1中的信号波形，而图9示出了在第三实施例的信号发生电路3中的信号波形。
如图8所示，假定在信号发生电路1中的LPF 24的延迟τ具有不能忽略的大小。当码发生器18生成三角波形状的频率设定码时（图中的（a）），比较器20输出矩形波形状的频率误差信息（图中的（b））。当乘法器22将频率误差信息乘以由微分器19输出的增益值（例如，“1”或“-1”）时（图中的（c）），作为该相乘的结果获得恒定的值（图中的（d））。但是，由于LPF 24在通过其的信号中产生延迟τ，因而输入到乘法器26中的频率误差信息从时间t1延迟了延迟τ（图中的（e））。
乘法器26需要将由乘法器22转换成恒定值的频率误差信息恢复至原始波形的频率误差信息，以便获得正确的期望频率。换言之，乘法器26需要将已经在乘法器22中乘以了“1”的频率误差信息乘以“1”，以及将已经在乘法器22中乘以了“-1”的频率误差信息乘以“-1”（图中的（f））。但是，当在LPF24的计算中产生延迟τ时，乘法器26的相乘定时移位。例如，可能会发生这样的情况，即：乘法器26将已经在乘法器22中乘以了“1”的频率误差信息乘以“-1”，以及将已经在乘法器22中乘以了“-1”的频率误差信息乘以“1”（图中的（g））。在这种情况下，错误的频率误差信息被供应给电流输出DAC30，导致在延迟时段中的频率误差增加（图中的（h））。此外，当在LPF24的计算中含有延迟时，图2所示的小信号的传递特性的增益（1/γ）变为(1/γ)e- sτ，从而引起以下问题：环路特性在设计值与实际PLL之间变化。
另一方面，在第三实施例的信号发生电路3中，在乘法器26中乘以增益值的倒数的定时能够通过如图9所示出的那样提供延迟器件52来调整。当码发生器18生成三角波形状的频率设定码时（图中的（a）），比较器20输出矩形波形状的频率误差信息（图中的（b））。在此，当乘法器22将频率误差信息乘以根据频率设定码的斜率的信号（例如，“1”或“-1”）时（图中的（c）），则作为相乘的结果获得恒定的值（图中的（d））。由于LPF24在通过其的信号中产生延迟τ，因而输入到乘法器26中的频率误差信息从时间t1延迟了延迟τ（图中的（e））。
延迟器件52使增益值的倒数延迟了延迟τ，并将延迟的增益值的倒数供应给乘法器26（图中的（f））。因此，由乘法器26进行增益值的倒数的相乘的定时与由乘法器22进行增益值的相乘的定时恰好一致（图中的（g）），从而能够减小频率误差（图中的（h））。
换言之，由于乘法器26在延迟了与在LPF24的计算中产生的延迟τ的时段相同的时段的定时执行相乘处理，因而能够减小由LPF24的延迟导致的频率误差，并且能够获得设计时的环路特性。简言之，能够使频率误差变得更小，以提高频率精度和频率变化的线性度。
（第四实施例）
然后，将参照图10来描述第四实施例的信号发生电路4。第四实施例的信号发生电路4通过将第三实施例的信号发生电路3中的延迟器件与第二实施例的信号发生电路2中的微分器19的输出之一组合而制成。以下，与第二及第三实施例所共用的元件将以共同的数字或字母来指示，同时省略对它们的重复描述。
如图10所示，在第四实施例的信号发生电路4中，延迟器件52被布置于微分器19的输出之一与选择器44之间。延迟器件52使由微分器19输出的增益值的倒数延迟预定的时段，并将所延迟的增益值的倒数值供应给选择器44。换言之，延迟器件52能够调整用于将由微分器19输出的增益值供应给选择器42的定时以及用于将由增益值的倒数供应给选择器44的定时。
在本实施例的信号发生电路中，与第三实施例类似，即使当频率设定码的斜率在频率的增大时间与减小时间之间不同时，也能够使由LPF24的延迟导致的频率误差变得更小，以获得设计时的环路特性。简言之，能够使频率误差变得更小以提高频率精度和频率变化的线性度。
（第五实施例）
接下来，将参照图11到图13来描述第五实施例的信号发生电路5。第五实施例的信号发生电路5通过在第三实施例的信号发生电路3中的电流输出DAC 30的前级处进一步设置保持单元62和加法器64而制成。在下面的描述中，与第三实施例所共有的元件将以共同的数字或字母来指示，通知省略对它们的重复描述。
如图11所示，第五实施例的信号发生电路5包括保持单元62、加法器64和偏移补偿器66。保持单元62在FMCW调制开始之前使将要供应给电流输出DAC 30的输入码保持于锁定在固定频率的状态。加法器64将保持单元62所保持的数据与可变增益放大器23（或乘法器26）的输出相加。偏移补偿器66控制由保持单元62保持的码。
在第五实施例的信号发生电路5的初始操作中，偏移补偿器66控制码发生器18以生成恒定码，使得电流输出DAC 30在恒定的频率下振荡。之后，VCO 10的振荡频率由信号发生电路5的PLL环来锁定。在这种情况下，偏移补偿器66促使保持单元62保持被供应给电流输出DAC 30的码。
在保持单元62保持了码之后，偏移补偿器66控制码发生器18以使其生成例如三角波形状的频率设定码，使得VCO 10生成预定的FMCW信号。之后，保持单元62起着只读存储器的作用，而加法器64将由保持单元62保持的数据加上到电流输出DAC 30的输入码，以由此补偿偏移。
偏移补偿器可以如下操作以计算偏移。在第五实施例的信号发生电路5的初始操作中，偏移补偿器66控制码发生器18以输出其中斜率的绝对值相等的三角波。之后，VCO 10的振荡频率由信号发生电路5的PLL环锁定，并且VCO 10输出三角波。
之后，偏移补偿器66使保持单元62在斜率为正时保持被供应给电流输出DAC 30的码，以及在斜率为负时保持被供应给电流输出DAC30的码。偏移补偿器66计算被输入保持单元62的两个码的平均值，并且使保持单元62保持所获得的偏移。之后，保持单元62起着只读存储器的作用，而加法器64将由保持单元62保持的数据与到电流输出DAC 30的输入码相加，以由此补偿偏移。
（第五实施例的操作）
将参照图12和图13来描述第五实施例的信号发生电路5的操作。图12示出了其中两个电流源Iup和Idn串联组合作为电流输出DAC 30的示例。更具体地，当“+1”被输入到电流输出DAC 30中时，电流输出DAC 30的电流源Iup用于传出电流，而当输入“-1”时，电流输出DAC 30的电流源Idn用于引出电流。
在图12所示的第三实施例的信号发生电路3中，在由于电流输出DAC 30的电流源间的失配而在频率误差信息中存在偏移的情况下，重要的是，由于偏移即使在LPF 24之前和之后插入了乘法器也不能抑制稳定化延迟，而将通过LPF 24的信号固定于固定值。
这里假定：在将电流传出给电流输出DAC 30中的积分器32的电流源Iup与将电流引出该积分器32的电流源Idn之间存在着失配。换言之，假定在由电流源Iup传出的电流的绝对值与由电流源Idn引出的电流的绝对值之间存在差异。在这种情况下，当振荡频率被锁定于固定频率时，电流输出DAC 30没有给积分器32传递电流，在电流输出DAC 30的输入码中存在偏移OTWoff。
然后，偏移Δoff还存在于由比较器20输出的频率误差信号中，使得频率误差信息在经过FMCW调制时为采用在Δoff附近的值Δoff+Δpulse和Δoff-Δpulse的矩形波形状（图中的（a））。在这种情况下，即使乘法器22将频率误差信息乘以由微分器19输出的增益值，被输入到LPF24中的频率误差信息也由于频率误差信息中的偏移Δoff而不再取恒定的值（图中的（b））。这使得LPF24产生稳定的延迟（图中的（c）、（d）），导致较大的输出频率误差（图中的（e））。
如上所述，如果在到电流输出DAC 30的输入码中存在偏移，则通过乘法器22和26的组合来抑制稳定化延迟的效果会降低。
因此，用于保持被供应给电流输出DAC 30的输入码的保持单元62被设置于第五实施例的信号发生电路5内，以如同图13所示出的那样来启用偏移补偿。
在第五实施例的信号发生电路5的初始操作中，码发生器18为电流输出DAC 30生成恒定码，以在恒定的频率下振荡。之后，VCO 10的振荡频率由信号发生电路5的PLL环来锁定，以及在这种情况下，预先将“0”保持为初始值的保持单元62保持被供应给电流输出DAC30的码。换言之，当在电流输出DAC 30中的电流源Iup与电流源Idn之间存在失配时，在到电流输出DAC 30的输入码中存在偏移OTWoff，以及保持单元62保持该偏移OTWoff。
在初始级，偏移Δoff存在于由比较器20输出的频率误差信号中。但是，当加法器64将由保持单元62保持的码（图中的（a））加上电流输出DAC 30的输入（图中的（b））时，在要输入到LPF 24中的频率误差信息中含有的偏移被补偿（图中的（c）），使得被输入到LPF 24中的频率误差信息变为恒定的值（图中的（d））。因此，LPF 24不生成稳定化延迟（图中的（e）），从而即使在乘以了频率设定码的斜率的倒数之后也能够获得校正矩形波形状中的频率误差信息（图中的（f））。结果，能够抑制输出频率误差（图中的（g））。
当电路的PLL被锁定时，能够最终使在频率误差信息中的偏移Δoff变为“0”。
根据第五实施例的信号发生电路5，即使当在电流输出DAC 30的电流源之间存在失配时，也能够使在LPF 24的前级和后级插入的乘法器22和26有效地用于防止因LPF 24所致的稳定化时的劣化，由此如以上所描述的那样抑制频率误差。换言之，能够使频率误差变得更小，以提高频率精度和频率变化的线性度。注意，在上述示例中，保持单元62和加法器64被添加至第三实施例的信号发生电路3，但是所述配置并不限定于此。即使将保持单元62和加法器64被添加至第一实施例的信号发生电路1也能够实现相同的效果。
（第六实施例）
接下来，将参照图14来描述第六实施例的信号发生电路6。第六实施例的信号发生电路6通过将在第五实施例的信号发生电路5中的保持单元62和加法器64组合到第四实施例的信号发生电路4而制成。在下面的描述中，与第四及第五实施例所共有的元件将以共同的数字或字母来指示，同时省略对它们的重复描述。
在本实施例的信号发生电路中，即使当在频率设定码的斜率在频率的增大与减小之间不同的情况下在电流输出DAC 30的电流源之间存在失配时，也能够使在LPF 24的前级和后级处插入的乘法器22和26有效地用于防止因LPF 24所致的稳定化时的劣化，由此抑制频率误差。换言之，能够使频率误差变得更小，以提高频率精度和频率变化的线性度。注意，在上述示例中，保持单元62和加法器64被添加至第四实施例的信号发生电路4，但是所述配置并不限定于此。即使将保持单元62和加法器64添加至第二实施例的信号发生电路2也能够实现相同的效果。
（第七实施例）
接下来，将参照图15来描述第七实施例的雷达装置。根据本实施例的雷达装置使用根据第一到第六实施例的信号发生电路1到6。因此，与第一到第六实施例所共有的元件将以共同的数字或字母来指示，同时省略对它们的重复描述。
如图15所示，根据本实施例的雷达装置7包括根据第一到第六实施例的信号发生电路1-6、功率放大器72、发射天线ANT1、接收天线ANT2、高频放大器74、耦合器CPL、混合器76、低通滤波器78、放大器80、A/D转换器82（ADC 82）、带通滤波器84（BPF 84）、频率转换器86和傅里叶变换器88。
功率放大器72是用于将信号发生电路1-6的振荡信号向上放大至预定功率的发射放大器。发射天线ANT1将由功率放大器72放大的高频信号向空间辐射。接收天线ANT2接收反射信号，该反射信号是由发射天线ANT1发射并由雷达装置7的搜索（或测量）对象X反射的信号。
高频放大器74将由接收天线ANT2所接收到的反射信号向上放大至预定的水平。优选地，将例如适于高频率的放大器（例如，LNA（低噪声放大器））用作高频放大器74。耦合器CPL使信号发生电路1-6的输出信号分支（在功率放大器72的输入的前级）。注意，作为耦合器CPL的代替，信号发生电路1-6的输出可以直接分支。
混合器76将由高频放大器74放大的反射信号与由耦合器CPL分支的振荡信号在一起相乘。其中反射信号的频率是fr，而振荡信号的频率是ft，混合器76输出fr+ft与|ft-ft|的信号。低通滤波器78仅传输混合器76的输出当中频率为|fr-ft|的差拍信号。另外，低通滤波器78还用于去除在后级或更高级的A/D转换的交叠频率的信号。放大器80将差拍信号向上放大至在后级的模数转换所需的水平。
ADC 82对放大器80所放大的差拍信号进行模数转换。BPF 84对闪变噪声的噪声分量进行数字去除，以及对在模拟级无法通过低通滤波器78去除的高频分量进行数字去除。结果，BPF84将仅取出差拍信号的信号分量。
频率转换器86将所获得的差拍信号的信号分量转换成适于傅里叶变换的频率。傅里叶变换器88执行计算以根据差拍信号的信号分量计算出所发射的振荡信号与所接收的反射信号之间的时间差，从而计算出到搜索对象的距离。
根据本实施例，由于使用根据第一到第六实施例的信号发生电路，因而能够实现使用具有低噪声、高频率精度和高线性度的FMCW信号的雷达装置。
虽然在此已经描述了某些实施例，但是这些实施例仅作为示例给出，并且不意图限定本发明的范围。实际上，在此所描述的新实施例可以按照各种其他形式来实现；而且，在不脱离本发明的精神的情况下，可以在本文所描述的实施例的形式方面进行各种删除、替换及改变。所附的权利要求及它们的等价物意图涵盖属于本发明的范围和精神的此类形式和修改。

Claims (14)

1.一种信号发生器，包括：
振荡器，用于生成振荡频率受模拟控制信号控制的振荡信号；
数字相位检测器，用于检测所述振荡信号的相位信息以输出数字相位信息；
第一微分器，用于对所述数字相位信息进行微分以输出数字频率信息；
比较器，用于将用来设定所述振荡频率的频率设定码与所述数字频率信息进行比较以输出数字频率误差信息；
第二微分器，用于对所述频率设定码进行微分以生成与所述频率设定码的斜率对应的增益值和所述增益值的倒数；
第一乘法器，用于将由所述比较器输出的所述数字频率误差信息乘以所述增益值；
低通滤波器，用于去除所述第一乘法器的相乘结果中的高频分量；
第二乘法器，用于将低通滤波器单元的输出乘以所述增益值的倒数；
D/A转换器，用于将所述第二乘法器的相乘结果转换成模拟频率误差信息；以及
积分器，用于对所述模拟频率误差信息进行积分以将所述模拟频率误差信息转换成模拟相位误差信息，从而将所述模拟相位误差信息作为所述模拟控制信号输出。
2.根据权利要求1所述的信号发生器，还包括：
延迟单元，用于使所述增益值的倒数延迟预定的时段，
其中所述第二乘法器将所述低通滤波器的输出乘以由所述延迟单元延迟的所述增益值的倒数。
3.根据权利要求1所述的信号发生器，还包括：
保持单元，用于保持与D/A转换器处的偏移对应的补偿值，所述偏移是所述D/A转换器的输出相对于所述D/A转换器的输入的偏移；以及
加法器，用于将由所述保持单元保持的所述补偿值加上所述第二乘法器的相乘结果。
4.根据权利要求3所述的信号发生器，
其中所述D/A转换器包括用于传出输出电流的第一电流源和用于引入所述输出电流的第二电流源；并且
其中所述D/A转换器的输出相对于所述D/A转换器的输入的所述偏移是由所述第一电流源传出的电流的绝对值与由所述第二电流源引入的电流的绝对值之间的差值。
5.根据权利要求1所述的信号发生器，还包括：
码发生器，用于生成所述频率设定码以将所述频率设定码输入到所述比较器中。
6.根据权利要求1所述的信号发生器，还包括：
增益校正单元，用于根据所述第二微分器的微分结果的正/负来校正所述增益值。
7.一种振荡器，包括：
振荡单元，用于生成振荡频率受模拟控制信号控制的振荡信号；
分频器，用于按预定的分频比来划分所述振荡信号的振荡频率；
数字相位检测器，用于检测具有由所述分频器所划分的频率的信号的相位信息以输出数字相位信息；
第一微分器，用于对所述数字相位信息进行微分以输出数字频率信息；
比较器，用于将用来设定所述振荡频率的频率设定码与所述数字频率信息进行比较以输出数字频率误差信息；
第二微分器，用于对所述频率设定码进行微分以生成与所述频率设定码的斜率对应的增益值以及所述增益值的倒数；
第一乘法器，用于将由所述比较器输出的所述数字频率误差信息乘以所述增益值；
低通滤波器，用于去除所述第一乘法器的相乘结果中的高频分量；
第二乘法器，用于将低通滤波器单元的输出乘以所述增益值的倒数；
D/A转换器，用于将所述第二乘法器的相乘结果转换成模拟频率误差信息；
积分器，用于对所述模拟频率误差信息进行积分以将所述模拟频率误差信息转换成模拟相位误差信息，从而将所述模拟相位误差信息作为所述模拟控制信号输出；以及
参考信号振荡单元，用于将预定的参考信号供应给所述分频器和所述数字相位检测器。
8.根据权利要求7所述的振荡器，还包括延迟单元，用于使所述增益值的倒数延迟预定的时段，
其中所述第二乘法器将所述低通滤波器的输出乘以由所述延迟单元延迟的所述增益值的倒数。
9.根据权利要求7所述的振荡器，还包括：
保持单元，用于保持与D/A转换器处的偏移对应的补偿值，所述偏移是所述D/A转换器的输出相对于所述D/A转换器的输入的偏移；以及
加法器，用于将由所述保持单元保持的所述补偿值加上所述第二乘法器的相乘结果。
10.根据权利要求9所述的振荡器，
其中所述D/A转换器包括用于传出输出电流的第一电流源以及用于引入所述输出电流的第二电流源；并且
其中所述D/A转换器的输出相对于所述D/A转换器的输入的所述偏移是由所述第一电流源传出的电流的绝对值与由所述第二电流源引入的电流的绝对值之间的差值。
11.根据权利要求7所述的振荡器，还包括：
码发生器，用于生成所述频率设定码以将所述频率设定码输入到所述比较器中。
12.根据权利要求7所述的振荡器，还包括：
增益校正单元，用于根据所述第二微分器的微分结果的正/负来校正所述增益值。
13.一种雷达装置，包括：
根据权利要求1-6中的任意一项所述的信号发生器；
发射器，用于将所述振荡信号作为发射信号发射；
混合器，用于将作为由所述发射器发射且在由搜索对象反射之后返回的所述发射信号的接收信号与所述发射信号在一起相乘以生成差拍信号；以及
计算器，用于计算所述差拍信号以生成到所述搜索对象的距离数据。
14.一种雷达装置，包括：
根据权利要求7-12中的任意一项所述的振荡器；
发射器，用于将所述振荡信号作为发射信号发射；
混合器，用于将作为由所述发射器发射且在由搜索对象反射之后返回的所述发射信号的接收信号与所述发射信号在一起相乘以生成差拍信号；以及
计算器，用于计算所述差拍信号以生成到所述搜索对象的距离数据。
CN201210223459.9A 2011-08-29 2012-06-29 信号发生器、振荡器和雷达装置 Expired - Fee Related CN102970033B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011185519A JP5566974B2 (ja) 2011-08-29 2011-08-29 信号生成回路、発振装置、レーダー装置
JP2011-185519 2011-08-29

Publications (2)

Publication Number Publication Date
CN102970033A CN102970033A (zh) 2013-03-13
CN102970033B true CN102970033B (zh) 2015-03-04

Family

ID=47742892

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210223459.9A Expired - Fee Related CN102970033B (zh) 2011-08-29 2012-06-29 信号发生器、振荡器和雷达装置

Country Status (3)

Country Link
US (1) US8937572B2 (zh)
JP (1) JP5566974B2 (zh)
CN (1) CN102970033B (zh)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2010143241A1 (ja) * 2009-06-10 2012-11-22 パナソニック株式会社 デジタルｐｌｌ回路、半導体集積回路、表示装置
US8446191B2 (en) * 2009-12-07 2013-05-21 Qualcomm Incorporated Phase locked loop with digital compensation for analog integration
US8339165B2 (en) 2009-12-07 2012-12-25 Qualcomm Incorporated Configurable digital-analog phase locked loop
JP5606400B2 (ja) * 2011-06-16 2014-10-15 株式会社東芝 信号生成回路、レーダー装置
US8749282B1 (en) * 2013-01-02 2014-06-10 Ganesh Ramaswamy Basawapatna Translational phase lock loop and synthesizer that eliminates dividers
JP6311228B2 (ja) 2013-07-05 2018-04-18 富士電機株式会社 アラーム出力回路
US20150070099A1 (en) * 2013-09-12 2015-03-12 Delphi Technologies, Inc. System to linearize a frequency sweep versus time
CN103546172B (zh) * 2013-11-06 2016-03-30 南京国睿安泰信科技股份有限公司 一种射频信号发生器
US9246500B2 (en) * 2013-11-27 2016-01-26 Silicon Laboratories Inc. Time-to-voltage converter using a capacitor based digital to analog converter for quantization noise cancellation
JP6611441B2 (ja) * 2014-02-28 2019-11-27 地方独立行政法人東京都立産業技術研究センター 周波数変換ユニット、計測システム及び計測方法
US8942315B1 (en) * 2014-05-29 2015-01-27 Cypress Semiconductor Corporation Systems, methods, and devices for frequency calibration of transmitters
US9252788B1 (en) 2014-09-11 2016-02-02 International Business Machines Corporation Phase error detection in phase lock loop and delay lock loop devices
US10585169B2 (en) 2014-10-03 2020-03-10 Mitsubishi Electric Corporation Signal generating circuit
JP6316179B2 (ja) * 2014-12-16 2018-04-25 三菱電機株式会社 レーダ用信号波源
US10317512B2 (en) 2014-12-23 2019-06-11 Infineon Technologies Ag RF system with an RFIC and antenna system
US10725150B2 (en) 2014-12-23 2020-07-28 Infineon Technologies Ag System and method for radar
JP6479155B2 (ja) * 2015-02-19 2019-03-06 三菱電機株式会社 Ｆｍ−ｃｗレーダおよびｆｍ−ｃｗ信号の生成方法
CN105187018B (zh) * 2015-08-11 2018-01-30 成都思邦力克科技有限公司 差分积分器采集装置的改进结构
CN105162425B (zh) * 2015-08-11 2018-01-30 成都思邦力克科技有限公司 差分积分器采集终端机
US10746851B2 (en) * 2015-12-18 2020-08-18 Texas Instruments Incorporated Circuits and methods for determining chirp signal linearity and phase noise of a FMCW radar
JP6351910B2 (ja) * 2016-04-05 2018-07-04 三菱電機株式会社 周波数変調回路、ｆｍ−ｃｗレーダおよび高速変調レーダ
JP6647396B2 (ja) 2016-05-16 2020-02-14 三菱電機株式会社 Ｆｍ−ｃｗレーダ
EP3316483A1 (en) * 2016-10-27 2018-05-02 NXP USA, Inc. Digital synthesizer, communication unit and method therefor
EP3340468B1 (en) * 2016-12-22 2023-12-06 NXP USA, Inc. Tdc, digital synthesizer, communication unit and method therefor
EP3343774B1 (en) * 2016-12-30 2020-07-22 Nxp B.V. Digitally controlled oscillator
JP6926775B2 (ja) * 2017-07-24 2021-08-25 日本電気株式会社 移動目標探知システム及び移動目標探知方法
GB2569827B (en) * 2018-01-02 2022-03-30 S&Ao Ltd A radar device
US11095295B2 (en) 2018-06-26 2021-08-17 Silicon Laboratories Inc. Spur cancellation for spur measurement
CN109085543B (zh) * 2018-08-24 2020-08-18 斯凯瑞利（北京）科技有限公司 线性调频信号发生器
US10659060B2 (en) 2018-09-27 2020-05-19 Silicon Laboratories Inc. Spur cancellation with adaptive frequency tracking
US10680622B2 (en) 2018-09-27 2020-06-09 Silicon Laboratories Inc. Spur canceller with multiplier-less correlator
CN109581376B (zh) * 2018-12-26 2021-02-09 北京遥测技术研究所 一种用于安检成像的vco扫频非线性校正方法
US11204410B2 (en) * 2019-02-11 2021-12-21 Nxp B.V. Radar-based communication
US20220057480A1 (en) * 2019-03-12 2022-02-24 Apple Inc. Method and apparatus for generating frequency modulated continuous wave signal
US10819353B1 (en) 2019-10-04 2020-10-27 Silicon Laboratories Inc. Spur cancellation in a PLL system with an automatically updated target spur frequency
CN113206680B (zh) * 2020-01-16 2022-09-30 Oppo广东移动通信有限公司 电子设备、无线信号收发器、信号发生装置及方法
US11038521B1 (en) 2020-02-28 2021-06-15 Silicon Laboratories Inc. Spur and quantization noise cancellation for PLLS with non-linear phase detection
JP7301766B2 (ja) * 2020-03-04 2023-07-03 株式会社東芝 位相補正装置、測距装置及び位相変動検出装置
JP7301771B2 (ja) * 2020-03-19 2023-07-03 株式会社東芝 位相補正装置、測距装置及び位相変動検出装置
CN111398884B (zh) * 2020-03-27 2022-06-21 国网山东省电力公司营销服务中心(计量中心) 一种时分割功率乘法器及其实现方法
US11550027B2 (en) 2020-05-04 2023-01-10 Nxp B.V. Predistortion technique for joint radar/communication systems
US11316522B2 (en) 2020-06-15 2022-04-26 Silicon Laboratories Inc. Correction for period error in a reference clock signal
US11502659B2 (en) 2020-06-17 2022-11-15 Stmicroelectronics International N.V. Voltage gain amplifier for automotive radar
CN112688607B (zh) * 2020-12-15 2023-08-15 大国重器自动化设备(山东)股份有限公司 一种伺服电机及人工智能机器人
CN113381733B (zh) * 2021-06-30 2022-04-12 杭州电子科技大学 一种双极性压控正交脉冲等多功能信号发生电路
CN117539817B (zh) * 2024-01-09 2024-04-05 上海韬润半导体有限公司 一种串行信号传输调整电路、设备及调整方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1200207A (zh) * 1995-10-20 1998-11-25 艾利森电话股份有限公司 锁相环
CN1701505A (zh) * 2003-01-08 2005-11-23 松下电器产业株式会社 调制器及其校正方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1448697A (en) * 1973-09-25 1976-09-08 Post Office Non-linear correction of waveforms
US4593287A (en) * 1982-09-30 1986-06-03 The Boeing Company FM/CW sweep linearizer and method therefor
JP2548989B2 (ja) * 1989-09-20 1996-10-30 日本ビクター株式会社 デジタル記録再生装置
JP3113788B2 (ja) * 1995-02-06 2000-12-04 防衛庁技術研究本部長 信号解析装置とその信号解析方法
JPH10163756A (ja) * 1996-11-28 1998-06-19 Fujitsu Ltd 自動周波数制御装置
US6114987A (en) * 1999-05-29 2000-09-05 Sensor Technologies & Systems, Inc. Dual-loop linearizer for FM-CW radar
JP3719917B2 (ja) * 2000-08-15 2005-11-24 富士通テン株式会社 Ｆｍ−ｃｗレーダ方式における変調信号発生装置
US20030219085A1 (en) * 2001-12-18 2003-11-27 Endres Thomas J. Self-initializing decision feedback equalizer with automatic gain control
US7898344B2 (en) 2006-09-12 2011-03-01 Fujitsu Limited Phase-locked oscillator and multi-radar system using same
JP4855190B2 (ja) * 2006-09-12 2012-01-18 富士通株式会社 位相同期発振器及びその制御方法
JP2008224350A (ja) * 2007-03-12 2008-09-25 Shimada Phys & Chem Ind Co Ltd 発振装置、この発振装置を用いたレーダ装置、及び発振装置の制御方法
JP4583417B2 (ja) * 2007-07-30 2010-11-17 日本サプリメント株式会社 発酵茶の製造方法
JP4689754B2 (ja) * 2007-08-28 2011-05-25 富士通株式会社 位相同期発振器及びそれを備えたレーダ装置
JP2010237172A (ja) * 2009-03-31 2010-10-21 Toshiba Corp Ｆｍｃｗ信号生成回路
JP4843704B2 (ja) * 2009-09-30 2011-12-21 日本電波工業株式会社 周波数シンセサイザ
JP5178761B2 (ja) * 2010-03-19 2013-04-10 株式会社東芝 Ｆｍｃｗ信号生成回路及びレーダー装置
JP5606400B2 (ja) * 2011-06-16 2014-10-15 株式会社東芝 信号生成回路、レーダー装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1200207A (zh) * 1995-10-20 1998-11-25 艾利森电话股份有限公司 锁相环
CN1701505A (zh) * 2003-01-08 2005-11-23 松下电器产业株式会社 调制器及其校正方法

Also Published As

Publication number Publication date
CN102970033A (zh) 2013-03-13
JP5566974B2 (ja) 2014-08-06
US20130050013A1 (en) 2013-02-28
US8937572B2 (en) 2015-01-20
JP2013047617A (ja) 2013-03-07

Similar Documents

Publication Publication Date Title
CN102970033B (zh) 信号发生器、振荡器和雷达装置
CN102832884B (zh) 信号生成电路、雷达装置
US10911054B2 (en) Digital-to-time converter (DTC) assisted all digital phase locked loop (ADPLL) circuit
FI125224B (fi) Digitaalinen lineaarinen vahvistus epälineaaristen komponenttien (LINC) lähettimellä
JP5178761B2 (ja) Ｆｍｃｗ信号生成回路及びレーダー装置
US20100245160A1 (en) Fmcw signal generation circuit
US9007109B2 (en) Automatic loop-bandwidth calibration for a digital phased-locked loop
CN103869294A (zh) 补偿接收机中的缓慢变化中频dc偏移
CN102006059B (zh) 一种∑△控制的锁相环及其校准电路和校准方法
Ning et al. Hybrid analog-digital fiber-based radio-frequency signal distribution
CN103918188B (zh) 用于在基于adc的调谐器内进行相位跟踪的系统和方法
US8885788B1 (en) Reducing settling time in phase-locked loops
US8532590B2 (en) Digital phase feedback for determining phase distortion
JP2010004524A (ja) Ｐｌｌ方式発振回路、ポーラ送信回路及び通信機器
US6525577B2 (en) Apparatus and method for reducing skew of a high speed clock signal
US10382044B2 (en) Frequency synthesizer
US8897656B2 (en) Synchronizing phases of multiple opitcal channels
WO2011062114A1 (ja) 信号出力器、複数信号の信号源および複数のレーザ光パルスの出力装置
US10574028B2 (en) Digitally integrated self-trained pre-distortion curve finder for linearly frequency swept semiconductor laser systems
JP2010034618A (ja) Ｐｌｌ回路、無線端末装置およびｐｌｌ回路の制御方法
JP2001177354A (ja) 二重傾斜位相変調器を有するｒｆ増幅器
CN116991198B (zh) 一种波形发生器、多信号通道延迟校正方法及介质
RU2259603C2 (ru) Растровый интерполятор
Andersson et al. Precision Beam Timing Measurement System for CLCI Synchronization
Zhiyong et al. A novel DDS-PLL hybrid structure to generate the LFM signal

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150304

Termination date: 20170629