JP6311228B2 - アラーム出力回路 - Google Patents

Description

この発明は、インテリジェントパワーモジュールに内蔵されるアラーム出力回路に関する。

インテリジェントパワーモジュールとは、パワー半導体素子とそのゲート駆動回路や保護回路などをまとめてモジュール化したものである。図４にインテリジェントパワーモジュールに内蔵されているアラーム出力回路の従来例を示す。
インテリジェントパワーモジュールにおけるアラーム要因には、例えば、ゲート駆動回路等における電源電圧の低下（ＵＶ：Ｕｎｄｅｒ Ｖｏｌｔａｇｅ）、ＩＧＢＴ等のパワーデバイスの過電流（ＯＣ：Ｏｖｅｒ Ｃｕｒｒｅｎｔ）、該パワーデバイスの過熱（ＯＨ：Ｏｖｅｒ Ｈｅａｔ）、過電圧（ＯＶ:Ｏｖｅｒ Ｖｏｌｔａｇｅ）等がある。これらのアラーム要因は、図示していない個別の検知回路によってその発生が検知される。各検知回路から出力される検知信号は、それぞれ対応する端子Ｔ１、Ｔ２、Ｔ３及びＴ４を介してＯＲ回路１に入力される。

図５（ａ）に、あるアラーム要因についての検知信号を示す。このＨ（Ｈiｇｈ）レベルの検知信号は、ＯＲ回路１を介してラッチタイマ２を起動する。このラッチタイマ２は、そのタイマ動作期間中にアラーム要因が無くなった場合に、タイムアップ時点で信号の出力を解除するが、そのタイムアップ時点で何某かのアラーム要因が残っている場合は、そのアラーム要因が無くなるまで信号の出力を継続する。ラッチタイマ２は、その動作時に、図５（ｂ）に例示するようなＨ（Ｈiｇｈ）レベルの信号ＴＭを出力する。
ラッチタイマ２の出力信号ＴＭは、出力トランジスタ３のゲートを駆動する。従って、抵抗４でプルアップされた出力端子Ｔ５からは、図５（ｃ）に示したＬ（Ｌｏｗ）レベルのパルス信号がアラーム信号ＡＬＭとして出力される。

一方、特許文献１には、各アラーム要因の発生に応じて周波数の異なるパルス信号を発生する個別のパルス発生回路と、各パルス発生器から出力されるパルス信号を入力するＯＲ回路とを備える装置が開示されている。この装置によれば、上記ＯＲ回路から出力されるパルス信号の周波数から発生したアラーム要因が識別される。

また、特許文献２の図２には、図４に示した上記アラーム出力回路と同様の構成を有する従来例が示されている。そして、この特許文献２の図１には、複数のアラーム要因の発生の有無を示すデジタルデータをデコーダに入力し、このデコーダから出力されるデータを予め設定されたアラーム要因検出データと照合することによって発生したアラーム要因を識別するという技術が開示されている。

更に、特許文献３には、各アラーム要因の発生に応じて異なるパルス幅のパルス信号を発生する個別の信号出力回路を備えた装置が開示されている。この装置によれば、アラーム要因の発生時に、そのアラーム要因に対応する信号出力回路から出力されるパルス信号のパルス幅に基づいてそのアラーム要因が識別される。

特開平１１−１７５０８号公報 特開平１０−２６７９７７号公報 特開平８−７０５８０号公報

図４に示したアラーム出力回路から出力されるアラーム信号ＡＬＭは、いずれかのアラーム要因の発生を示すものの、アラーム要因が何であるかは示さないので、アラーム要因への対処に直接結びつかないという欠点がある。
また、特許文献１，３に記載の装置は、発生したアラーム要因の識別が可能であるものの、アラーム要因の数だけ処理回路を並列配置する必要があるため、構成が複雑かつ高価になる。

特許文献１，３に記載の装置は、複数のアラーム要因が同時に発生する場合に対処できないという問題点も有する。
すなわち、特許文献１に係る装置では、複数のアラーム要因が同時に発生する場合に、周波数の異なる複数の信号が重なり合った周波数不明の信号が出力されるので、周波数に基づくアラーム要因の識別が困難になる。
また、特許文献３に係る装置では、複数のアラーム要因が同時に発生する場合に、パルス幅の異なる複数のパルス信号が共通のライン上に出力されので、最長のパルス幅を持つパルス信号によって他のパルス信号が隠されることになり、その結果、最長パルス幅のパルス信号に対応するアラーム要因のみしか識別することができない。

一方、特許文献２の図１に示す構成によれば、複数のアラーム要因の同時発生に対処することができるものの、出力端子の数が一つでは済まず、複数必要となる。集積回路は、一般的に端子のやりくりに苦慮する場合が多いので、むやみに端子数を増やすと１ランク上のパッケージを使わなければならなくなる。しかし、１ランク上のパッケージを使うことは、コストと大きさ（物理的スペース）の点で問題を生じる。

そこで、本発明の目的は、１つの出力端子から出力されるアラーム信号に基づいてアラーム要因の複数同時発生にも対処することが可能なアラーム出力回路を回路規模の徒な増大をもたらすことなく実現することにある。

本発明は、インテリジェントパワーモジュールにおける複数のアラーム要因の発生の有無がそれぞれ論理値として入力され、その論理値に基づいて前記アラーム要因の発生を外部に知らせるアラーム出力回路であって、
前記各アラーム要因に係る論理値によって構成されるデジタルデータが入力され、前記各アラーム要因に係る論理値の組み合わせに対応する電圧を出力するデジタル／アナログ変換器と、前記デジタル／アナログ変換器の出力電圧に応じた周波数の信号を出力する電圧制御発振器と、前記アラーム要因のいずれかが発生した場合に起動されるラッチタイマと、前記電圧制御発振器の出力信号と前記ラッチタイマが作動中であることを示す信号との論理積をとる回路とを備えることによって上記の目的を達成している。

別の実施の態様として、サンプル／ホールド信号に従って前記デジタル／アナログ変換器の出力電圧を通過またはホールドするサンプル／ホールド回路と、を更に備え、前記電圧制御発振器が前記サンプル／ホールド回路の出力電圧に応じた周波数の信号を出力するように構成することが可能である。
この場合、前記ラッチタイマが作動中であることを示す信号と前記サンプル／ホールド回路に対する前記サンプル／ホールド信号の入力、非入力を選択する信号との論理積を、前記サンプル／ホールド回路に対する前記サンプル／ホールド信号とすることができる。

本発明は、各アラーム要因に係る論理値によって構成されるデジタルデータが入力され、そのデジタルデータに対応する電圧を出力するデジタル／アナログ変換器と、このデジタル／アナログ変換器の出力電圧に応じた周波数の信号を出力する電圧制御発振器と、アラーム要因のいずれかが発生した場合に起動されるラッチタイマと、電圧制御発振器の出力信号とラッチタイマが作動中であることを示す信号との論理積をとる回路とを備えているので、１つの出力端子から出力されるアラーム信号に基づいてアラーム要因の複数同時発生にも対処することが可能なアラーム出力回路を回路規模の徒な増大をもたらすことなく実現することができる。

本発明に係るアラーム出力回路の一実施形態を示す回路図である。 実施形態に係るアラーム出力回路の非優先モード時の動作を示すタイムチャートである。 実施形態に係るアラーム出力回路の優先モード時の動作を示すタイムチャートである。 アラーム出力回路の従来例を示す回路図である。 従来例に係るアラーム出力回路の動作を示すタイムチャートである。

以下、図面を参照しながら本発明の実施形態について説明する。
図１にインテリジェントパワーモジュール（以下、ＩＰＭと略称）に内蔵される本発明に係るアラーム出力回路の一実施形態を、図２にそのタイムチャートをそれぞれ示す。なお、この図１では、図４に示した要素と同一の要素に共通の符号を付してある。
このアラーム出力回路は、図４に示したＯＲ回路１、ラッチタイマ２、出力トランジスタ３及びプルアップ抵抗４に加えて、デジタル／アナログ変換器（以下、Ｄ／Ａ変換器と略称）５、サンプル／ホールド回路（以下、Ｓ／Ｈ回路と略称）６、電圧制御発振器（以下、ＶＣＯと略称）７、ＡＮＤ回路８及びＡＮＤ回路９を備えている。

本実施形態では、説明の簡単化のために、ＩＰＭのアラーム要因を、ゲート駆動回路等における電源電圧の低下（ＵＶ）、ＩＧＢＴ等のパワーデバイスの過電流（ＯＣ）、該パワーデバイスの過熱（ＯＨ）及び過電圧（ＯＶ）の４種とするが、本発明はこれに限定されるものではない。
これらのアラーム要因ＵＶ，ＯＣ，ＯＨ，ＯＶは、図示していない個別の検知回路によってその発生が検知される。各検知回路は、アラーム要因の発生を検知した時に「Ｈ（Ｈｉｇｈ）」レベルの検知信号を出力する。

Ｄ／Ａ変換器５には、上記各検知回路の出力の論理値が４ビットのデジタルデータＤ１（ＵＶ），Ｄ２（ＯＣ），Ｄ３（ＯＨ），Ｄ４（ＯＶ）として端子Ｔ１，Ｔ２，Ｔ３，Ｔ４を介して入力される。従って、このＤ／Ａ変換器５からは、そのデジタルデータＤ１〜Ｄ４に対応した電圧Ｖが出力される。このＤ／Ａ変換器５には、種々の形式のものを適用することができ、本実施形態では、端子Ｔ６を介して入力した参照電圧ＶＲを抵抗で分割するラダー抵抗形のものを使用している。このＤ／Ａ変換器５の出力電圧ＶはＳ／Ｈ回路６に入力される。

上記４ビットのデジタルデータＤ１〜Ｄ４は、ＯＲ回路１にも入力される。
従って、デジタルデータＤ１〜Ｄ４のいずれかの論理値が「Ｈ」になると、このＯＲ回路１を介してラッチタイマ２が起動され、その結果、該ラッチタイマ２から図２（ｂ）に示すような［Ｈ］レベルの信号ＴＭが出力される。
前記したように、このラッチタイマ２は、そのタイマ動作期間中にアラーム要因が無くなった場合に、タイムアップ時点で信号の出力を解除するが、そのタイムアップ時点で何某かのアラーム要因が残っている場合は、そのアラーム要因が無くなるまで信号の出力を継続する。

Ｓ／Ｈ回路６は、非ホールド時に入力電圧Ｖに追従する電圧を出力し、ホールド時に入力電圧Ｖをホールドして出力する。ＶＣＯ７は、Ｓ／Ｈ回路６の出力電圧を入力し、その電圧に対応する周波数のパルス信号ＯＳＣを発生する。
ＡＮＤ回路８は、一方の入力端子がＶＣＯ７の出力端子に、他方の入力端子がラッチタイマ２の出力端子に、また、出力端子が出力トランジスタ３のゲートにそれぞれ接続されている。ＡＮＤ回路９は、一方の入力端子が後述の端子Ｔ７に、他方の入力端子がラッチタイマ２の出力端子に、また、出力端子がＳ／Ｈ回路６のホールド信号入力端子にそれぞれ接続されている。

次に、本実施形態に係るアラーム出力回路の動作を下記真理値表及び図２を参照して説明する。

上記端子Ｔ７には、最初に発生したアラーム要因を優先する「優先モード」と、最初に発生したアラームを優先しない「非優先モード」のいずれかを選択するモード選択信号が、図示していない制御回路から入力される。このモード選択信号は、「優先モード」時および「非優先モード」時にそれぞれ「Ｈ」レベル及び「Ｌ（Ｌｏｗ）」レベルを示す。まず、モード選択信号が「Ｌ」レベルである場合、つまり、「非優先モード」が選択されている場合の動作について説明する。

この場合、ＡＮＤ回路９の出力端子から出力されるサンプル／ホールド信号ＳＨＳが「Ｌ」レベルになるので、Ｓ／Ｈ回路６はホールド動作を行わない。従って、Ｓ／Ｈ回路６からは、Ｄ／Ａ変換器５の出力電圧Ｖに追従する電圧が出力される。
上記表に示すように、Ｄ／Ａ変換器５の出力電圧Ｖは上記デジタルデータＤ１〜Ｄ４の論理値に応じてＶ０からＶ１５まで変化するので、このＶＣＯ７の出力信号ＯＳＣの周波数もＦ０からＦ１５まで変化することになる。なお、Ｄ／Ａ変換器５の出力電圧Ｖ（Ｖ０〜Ｖ１５）は、前記参照電圧ＶＲよりも低くなる。また、上記表においてｉ＜ｊとすると、電圧Ｖｉ，ＶｊはＶｉ＜Ｖｊであり、また、周波数Ｆｉ、ＦｊはＦｉ＜Ｆｊである。

ここで、アラーム要因ＵＶ，ＯＣ，ＯＨ，ＯＶがいずれも発生していないとすると、デジタルデータＤ１，Ｄ２，Ｄ３，Ｄ４の論理値がそれぞれ「Ｌ」，「Ｌ」，「Ｌ」，「Ｌ」となることから、Ｄ／Ａ変換器５が図２（ｃ）に示す電圧Ｖ０を出力し、Ｓ／Ｈ回路６もこの電圧Ｖ０を出力する。従って、ＶＣＯ７は、図２（ｄ）に示す周波数Ｆ０のパルス信号ＯＳＣを発生してＡＮＤ回路８に出力する。しかし、ラッチタイマ２が起動されていないことから信号ＴＭは「Ｌ」レベルである。したがい、ＡＮＤ回路８の出力信号Ｇは「Ｌ」となり、その結果、出力トランジスタ３がオフとなって、出力端子Ｔ５から「Ｈ」レベルのアラーム信号ＡＬＭが出力される。そこで、図示していない制御回路は、アラーム信号ＡＬＭが「Ｈ」レベルであることに基づいて、アラーム要因ＵＶ，ＯＣ，ＯＨ，ＯＶがいずれも発生していないと判断し、必要に応じてＩＰＭ内部やＩＰＭを用いたシステムを制御する。

次に、アラーム要因ＵＶ，ＯＣ，ＯＨ，ＯＶの内のいずれかが発生したとすると、その発生したアラーム要因に対応する検知回路から図２（ａ）に示すような「Ｈ」レベルの検知信号が出力される。
ここで、発生したアラーム要因が例えばＵＶであるとすると、デジタルデータＤ１，Ｄ２，Ｄ３，Ｄ４の論理値が「Ｈ」，「Ｌ」，「Ｌ」，「Ｌ」になる。
この場合、Ｄ／Ａ変換器５は、このデータが続く間は図２（ｃ）に示す電圧Ｖ１を出力するので、Ｓ／Ｈ回路６もこの電圧Ｖ１を出力し、その結果、ＶＣＯ７から図２（ｄ）に示す周波数Ｆ１のパルス信号ＯＳＣが出力される。一方、アラーム要因ＵＶの発生に伴ってラッチタイマ２が起動されるので、該ラッチタイマ２から図２（ｂ）に示す「Ｈ」レベルの信号ＴＭが出力される。

上記の信号ＯＳＣ及びＴＭは、ＡＮＤ回路８に入力されるので、デジタルデータＤ１，Ｄ２，Ｄ３，Ｄ４の論理値が「Ｈ」，「Ｌ」，「Ｌ」，「Ｌ」になっている期間、このＡＮＤ回路８から図２（ｅ）に示す周波数Ｆ１のパルス信号Ｇが出力される。この結果、出力トランジスタ３が周波数Ｆ１でスイッチング動作して、出力端子Ｔ５から図２（ｆ）に示す周波数Ｆ１のアラーム信号ＡＬＭが出力される。そこで、図示していない制御回路は、アラーム信号ＡＬＭの周波数Ｆ１と上記表の関係とに基づいてアラーム要因ＵＶの発生を判断し、その要因を除去するための処理を実行するとともに、必要に応じてＩＰＭ内部やＩＰＭを用いたシステムを制御する。
なお、アラーム要因が解除されてデジタルデータＤ１，Ｄ２，Ｄ３，Ｄ４の論理値が「Ｌ」，「Ｌ」，「Ｌ」，「Ｌ」となると、そのタイミングで信号ＴＭが「Ｈ」であれば、ＡＮＤ回路８から周波数Ｆ０のパルス信号Ｇが出力され、アラーム信号ＡＬＭの周波数がＦ０となる。図示していない制御回路は、アラーム信号ＡＬＭの周波数がＦ０となったことからアラーム要因が解除されたと判断する。
他のアラーム要因ＯＣ，ＯＨ，ＯＶの内のいずれかが発生した場合においても、上記に準じた動作が実行される。

ここで、ある１つのアラーム要因の発生中に、他の１つのアラーム要因が発生した場合について説明する。
例えば、アラーム要因ＵＶの発生中にアラーム要因ＯＣが発生した場合には、デジタルデータＤ１，Ｄ２，Ｄ３，Ｄ４の論理値が「Ｈ」，「Ｈ」，「Ｌ」，「Ｌ」になるので、Ｄ／Ａ変換器５の出力電圧及びＳ／Ｈ回路６の出力電圧がＶ３になって、ＶＣＯ７から周波数Ｆ３のパルス信号ＯＳＣが出力される。これに伴い、ＡＮＤ回路８から周波数Ｆ３のパルス信号Ｇが出力されることになるので、出力端子Ｔ５から周波数Ｆ３のアラーム信号ＡＬＭが出力される。そこで、図示していない制御回路は、アラーム信号ＡＬＭの周波数Ｆ３と上記表の関係とに基づいてアラーム要因ＵＶ，ＯＣの同時発生を判断し、その要因を除去するための処理を実行するとともに、必要に応じてその判断結果を表示手段によって表示する。

２つのアラーム要因の発生中に、他の１つもしくは２つのアラーム要因が発生した場合においても、上記に準じた動作が実行される。
すなわち、例えば、アラーム要因ＵＶ，ＯＣの発生中にアラーム要因ＯＨが発生した場合には、デジタルデータＤ１，Ｄ２，Ｄ３，Ｄ４の論理値が「Ｈ」，「Ｈ」，「Ｈ」，「Ｌ」になるので、Ｄ／Ａ変換器５の出力電圧及びＳ／Ｈ回路６の出力電圧がＶ７になって、ＶＣＯ７から周波数Ｆ７のパルス信号ＯＳＣが出力される。これに伴い、ＡＮＤ回路８から周波数Ｆ７のパルス信号Ｇが出力されることになるので、出力端子Ｔ５から周波数Ｆ７のアラーム信号ＡＬＭが出力される。

また、例えば、アラーム要因ＵＶ，ＯＣの発生中にアラーム要因ＯＨ，ＯＶが発生した場合には、デジタルデータＤ１，Ｄ２，Ｄ３，Ｄ４の論理値が「Ｈ」，「Ｈ」，「Ｈ」，「Ｈ」になるので、Ｄ／Ａ変換器５の出力電圧及びＳ／Ｈ回路６の出力電圧がＶ１５になって、ＶＣＯ７から周波数Ｆ１５のパルス信号ＯＳＣが出力される。これに伴い、ＡＮＤ回路８から周波数Ｆ１５のパルス信号Ｇが出力されることになるので、出力端子Ｔ５から周波数Ｆ１５のアラーム信号ＡＬＭが出力される。

次に、最初に発生したアラーム要因を優先する「優先モード」が選択された場合の動作、つまり、上記端子Ｔ７に「Ｈ」レベルのモード選択信号が入力された場合の動作について、図３により説明する。
例えば、アラーム要因ＵＶが発生した場合には、前記のように、Ｄ／Ａ変換器５が電圧Ｖ１を出力するとともに、ラッチタイマ２が起動される。ラッチタイマ２が起動されると、該ラッチタイマ２から出力された「Ｈ」レベルの信号ＴＭがＡＮＤ回路９の一方の入力端子に入力される。このとき、このＡＮＤ回路９の他方の入力端子には、上記「Ｈ」レベルのモード選択信号が入力されているので、上記ラッチタイマ２の起動に伴ってＡＮＤ回路９から「Ｈ」レベルのサンプル／ホールド信号ＳＨＳが信号ＴＭに同期して出力される。Ｓ／Ｈ回路６は、この「Ｈ」レベルのサンプル／ホールド信号ＳＨＳによってＤ／Ａ変換器５の出力電圧Ｖ１をホールドするので、ＶＣＯ７から周波数Ｆ１のパルス信号ＯＳＣが出力され、その結果、出力端子Ｔ５から周波数Ｆ１のＡＬＭ信号が出力されることになる。

ここで、ラッチタイマ２がタイムアップする前に他のアラーム要因、例えばアラーム要因ＯＣが発生したとすると、この場合、Ｄ／Ａ変換器５の出力電圧はＶ３になる。しかし、このとき、Ｓ／Ｈ回路６はホールド状態を維持しているので、つまり、電圧Ｖ１を継続的に出力しているので、ラッチタイマ２がオフするまでの間、出力端子Ｔ５から周波数Ｆ１のＡＬＭ信号が継続して出力されることになる。なお、ラッチタイマ２がタイムアップする前にアラーム要因ＯＣ，ＯＨあるいはＯＣ，ＯＨ，ＯＶが発生した場合においても、同様に、出力端子Ｔ５から周波数Ｆ１のＡＬＭ信号が継続して出力されることになる。

このように、「優先モード」が選択されているときには、最初に発生したアラーム要因（上記の例では、アラーム要因ＵＶ）が優先されること、換言すれば、後に発生したアラーム要因が無視されることになる。なお、ラッチタイマ２がオフした時点以降は、その後に最初に発生したアラーム要因が優先されることになる。
なお、以上の説明から明らかなように、「優先モード」、「非優先モード」の選択はＳ／Ｈ回路６に対するサンプル／ホールド信号の入力、非入力の選択を意味し、ＡＮＤ回路９へのモード選択信号の入力によってこの選択が実行される。

上記の実施形態では、４ビットのデジタルデータＤ１〜Ｄ４をＤ／Ａ変換器５に入力しているが、このデジタルデータＤ１〜Ｄ４をデコーダでデコードした後、Ｄ／Ａ変換器５に入力することも可能である。もちろん、この場合、Ｄ／Ａ変換器５としてデコードされたデジタルデータを入力し得る構成のものが使用される。

上記実施形態に係るアラーム出力回路よれば、複数のアラーム要因ＵＶ，ＯＣ，ＯＨ，ＯＶの内のいずれかが発生した場合に、その発生したアラーム要因に対応する周波数のアラーム信号ＡＬＭが出力される。従って、このアラーム信号ＡＬＭを受け取る制御回路側は、該アラーム信号ＡＬＭの周波数に基づいて何のアラーム要因が発生しているかを識別して、その要因に適応した制御（保護・復旧等)を行うことが可能になる。

すなわち、例えばアラーム要因ＯＨが発生した場合には、ＩＰＭを含むシステム全体の過熱状態が収まってからシステムの動作を復旧させることが望ましいが、このような場合に、他のアラーム要因が発生した場合よりも長時間動作停止状態を継続してからシステムの動作を復旧させるという制御を選択することが可能になる。
また、過負荷に基づいてアラーム要因ＯＣが発生した場合には、保護回路によってセルフシャットダウン処理が実行されるが、この処理の後においてＩＧＢＴ等のパワーデバイスのスイッチング制御を再開させる時に、ＰＷＭ制御による該パワーデバイスのＯＮ期間を減らして、このパワーデバイスに流れる平均電流を減少させるという制御を選択することが可能になる。
更に、アラーム要因ＵＶやアラーム要因ＯＶが発生した場合には、システム内のＩＰＭへ供給される電源電圧の変動が疑われるので、アラーム要因ＵＶの発生時には昇圧方向に電源電圧を変化させ、アラーム要因ＯＶの発生時には降圧方向に電源電圧を変化させるという制御を選択することが可能になる。

本実施形態に係るアラーム出力回路は、上記の利点に加えて、１つの出力端子Ｔ５から出力されるアラーム信号ＡＬＭに基づいてアラーム要因の複数同時発生にも対処することができるという利点も得られる。

１ ＯＲ回路
２ ラッチタイマ
３ 出力トランジスタ
４ 抵抗
５ デジタル／アナログ変換器
６ サンプル／ホールド回路
７ 電圧制御発振器
８ ＡＮＤ回路
９ ＡＮＤ回路

Claims (3)

1. インテリジェントパワーモジュールにおける複数のアラーム要因の発生の有無がそれぞれ論理値として入力され、その論理値に基づいて前記アラーム要因の発生を外部に知らせるアラーム出力回路であって、
   前記各アラーム要因に係る論理値によって構成されるデジタルデータが入力され、前記各アラーム要因に係る論理値の組み合わせに対応する電圧を出力するデジタル／アナログ変換器と、
   前記デジタル／アナログ変換器の出力電圧に応じた周波数の信号を出力する電圧制御発振器と、
   前記アラーム要因のいずれかが発生した場合に起動されるラッチタイマと、
   前記電圧制御発振器の出力信号と前記ラッチタイマが作動中であることを示す信号との論理積をとる回路と
   を備えることを特徴とするアラーム出力回路。
2. サンプル／ホールド信号に従って前記デジタル／アナログ変換器の出力電圧を通過またはホールドするサンプル／ホールド回路を更に備え、
   前記電圧制御発振器が前記サンプル／ホールド回路の出力電圧に応じた周波数の信号を出力することを特徴とする請求項１に記載のアラーム出力回路。
3. 前記ラッチタイマが作動中であることを示す信号と前記サンプル／ホールド回路に対する前記サンプル／ホールド信号の入力、非入力を選択する信号との論理積を、前記サンプル／ホールド回路に対する前記サンプル／ホールド信号とすることを特徴とする請求項２に記載のアラーム出力回路。

Images