CN102959530A - 多通道多端口存储器 - Google Patents
多通道多端口存储器 Download PDFInfo
- Publication number
- CN102959530A CN102959530A CN2011800304730A CN201180030473A CN102959530A CN 102959530 A CN102959530 A CN 102959530A CN 2011800304730 A CN2011800304730 A CN 2011800304730A CN 201180030473 A CN201180030473 A CN 201180030473A CN 102959530 A CN102959530 A CN 102959530A
- Authority
- CN
- China
- Prior art keywords
- memory
- memory bank
- access
- passages
- multiport
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
- G06F13/1652—Handling requests for interconnection or transfer for access to memory bus based on arbitration in a multiprocessor architecture
- G06F13/1663—Access to shared memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Dram (AREA)
- Static Random-Access Memory (AREA)
Abstract
本发明揭示一种多通道多端口存储器。在特定实施例中,所述多通道存储器包含响应于多个存储器控制器的多个通道。所述多通道存储器还可包含:第一多端口多存储体结构,其对所述多个通道的第一组可存取;以及第二多端口多存储体结构,其对所述多个通道的第二组可存取。
Description
技术领域
本发明大体上涉及存储器装置和存储器架构。
背景技术
技术的进步已产生更小且更强大的计算装置。举例来说,当前存在多种便携式个人计算装置,包含无线计算装置,例如较小、轻重量且易于由用户携带的便携式无线电话、个人数字助理(PDA)和寻呼装置。更具体来说,便携式无线电话(例如,蜂窝式电话和因特网协议(IP)电话)可经由无线网络传递语音和数据包。此外,许多此类无线电话包含并入其中的其它类型的装置。举例来说,无线电话还可包含数字静态相机、数字摄像机、数字记录器和音频文件播放器。而且,此类无线电话可处理可执行指令,其包含可用以接入因特网的软件应用程序,例如,网页浏览器应用程序。因而,这些无线电话可包含显著的计算能力。
例如无线计算装置等个人计算装置经常包含例如双数据速率(DDR)存储器等存储器。DDR存储器可为单通道或多通道的。当前可用的多通道DDR存储器通常包含一组存储体。所述组存储体划分为若干子组,且每一子组可经由静态地指派到所述子组的存储器通道来存取。当将存储器插入电子装置中时,电子装置的每一存储器控制器经由单个存储器通道与存储器通信。因此,经由特定存储器通道进行通信的特定存储器控制器可限于仅存取所述特定存储器通道经指派到的那些存储体。也就是说,DDR存储器的每一存储器通道可充当独立存储器装置,其由DDR存储器的存储体的子组组成。此布置在特定存储器通道被重复使用时可能导致存储体冲突。此布置在对某些存储体的存取比其它存储体更频繁时也可能使得存储器控制器之间的负载平衡变困难。
发明内容
揭示一种多通道多端口存储器,其包含多个多端口多存储体存储器结构。所述多通道多端口存储器使得能够从一个以上端口且经由一个以上通道对特定存储体进行存取。所述多通道多端口存储器还支持分配方案(例如,完全共享存储体、存储体的均匀分配、存储体的不均匀分配,以及交错存储)之间的动态转变以实现特定水平的负载平衡、通过量和带宽。
在特定实施例中,揭示一种设备。所述设备包含多个通道,其响应于多个存储器控制器。所述设备还包含:第一多端口多存储体结构,其对所述多个通道的第一组可存取;以及第二多端口多存储体结构,其对所述多个通道的第二组可存取。
在另一特定实施例中,揭示一种设备,其包含多个存储体、多个端口以及多个通道。每一端口经配置以与存储器控制器交换数据。每一通道经配置以存取所述存储体中的每一者且与所述存储体中的每一者和每一端口交换数据。
在另一特定实施例中,一种方法包含经由多个通道中的第一通道从多个端口中的第一端口存取多个存储体中的第一存储体。所述方法还包含经由所述多个通道中的第二通道从所述第一端口存取所述第一存储体。所述方法进一步包含经由所述第二通道从所述多个端口中的第二端口存取所述多个存储体中的第二存储体。所述方法包含经由所述第一通道从所述第二端口存取所述第二存储体。
由所揭示实施例中的至少一者提供的一个特定优点是特定存储体对多个存储器控制器可存取。由所揭示实施例中的至少一者提供的另一特定优点是可从多个存储器端口且经由多个存储器通道存取存储体。
在检视整个申请案后,将明白本发明的其它方面、优点和特征,申请案包含以下部分:附图说明、具体实施方式和权利要求书。
附图说明
图1是包含多通道多端口存储器装置的存储器存取系统的特定实施例的框图;
图2是用以说明在多通道多端口存储器装置处循序地接收数据的实例的图;
图3是用以说明当存储体完全共享时在多通道多端口存储器装置处的数据存储的特定实施例的图;
图4是用以说明当存储体在若干端口之间均匀分配时在多通道多端口存储器装置处的数据存储的特定实施例的图;
图5是用以说明当存储体在若干端口之间均匀分配时在多通道多端口存储器装置处的交错数据存储的特定实施例的图;
图6是用以说明当存储体不均匀分配时在多通道多端口存储器装置处的数据存储的特定实施例的图;
图7是多通道多端口存储器存取的方法的特定实施例的流程图;
图8是包含多通道多端口动态随机存取存储器(DRAM)的无线装置的框图;以及
图9是用以说明电子装置制造过程的特定实施例的图。
具体实施方式
参见图式,其中相同参考标号指示相同元件,图1描绘存储器存取系统100的特定实施例。存储器存取系统100包含多个(例如,n个)功能主装置或计算子系统,例如第一处理器101、第二处理器102、第三处理器103、第四处理器104、第五处理器105和第n处理器106。主装置101到106中的每一者以通信方式耦合到互连件108,互连件108以通信方式耦合到多个存储器控制器,例如代表性第一存储器控制器131、第二存储器控制器132、第三存储器控制器133和第四存储器控制器134。存储器控制器131到134中的每一者以通信方式耦合到多通道多端口存储器110。存储器控制器131到134中的每一者可视为一个通道,且每一通道可视为响应于一个存储器控制器。大体上,存储器存取系统100使得主装置101到106中的每一者能够从多通道多端口存储器110检索数据以及将数据存储到多通道多端口存储器110。
主装置101到106可负责执行各种功能性。举例来说,当存储器存取系统100并入到移动装置中时,主装置101到106可执行例如多路复用数据处理、视频处理、图形处理、标准控制处理、多路复用/多路分用以及主装置控制处理等功能性。应注意,这些功能性仅用于实例。主装置101到106可各自执行任何数目的不同功能性。
互连件108促进主装置101到106与存储器控制器131到134之间的存取以从多通道多端口存储器110读取数据以及向多通道多端口存储器110写入数据。在特定实施例中,互连件108促进主装置101到106与存储器控制器131到134之间经由主装置连接和从属装置连接的网络的存取。互连件108可包含用于系统100的每一主装置的主装置连接。举例来说,在图1中说明的特定实施例中,第一处理器101具有对应的第一主装置连接111,第二处理器102具有对应的第二主装置连接112,第三处理器103具有对应的第三主装置连接113,第四处理器104具有对应的第四主装置连接114,第五处理器105具有对应的第五主装置连接115,且第n处理器106具有对应的第n主装置连接116。
互连件108还可包含用于存储器存取系统100的每一存储器控制器的从属装置连接。举例来说,在图1中说明的特定实施例中,第一存储器控制器131具有对应的第一从属装置连接121,第二存储器控制器132具有对应的第二从属装置连接122,第三存储器控制器133具有对应的第三从属装置连接123,且第四存储器控制器134具有对应的第四从属装置连接124。
在特定实施例中,互连件108可动态地切换以使得主装置连接111到116中的任一者可连接到从属装置连接121到124中的任一者。所述切换可基于包含在从主装置101到106接收的数据请求中的控制位或地址位而执行。
多通道多端口存储器110包含多个多端口多存储体结构,例如代表性第一多端口多存储体结构180和第二多端口多存储体结构190。多端口多存储体结构180、190可为易失性存储器装置或非易失性存储器装置。易失性存储器装置的实例包含(但不限于)动态随机存取存储器(DRAM)、双数据速率随机存取存储器(DDRAM)、堆叠式DDRAM以及穿硅堆叠堆叠式DDRAM(TSS堆叠式DDRAM)。非易失性存储器装置的实例包含(但不限于)磁性随机存取存储器(MRAM)、可编程接触存储器、快闪存储器和相变RAM。
存储器存取系统100中的每一存储器控制器可经由存储器端口连接到特定多端口多存储体结构。举例来说,在图1中说明的特定实施例中,第一存储器控制器131经由第一存储器端口141连接到第一多端口多存储体结构180,第二存储器控制器132经由第二存储器端口142连接到第一多端口多存储体结构180,第三存储器控制器133经由第三存储器端口143连接到第二多端口多存储体结构190,且第四存储器控制器经由第四存储器端口144连接到第二多端口多存储体结构190。
多端口多存储体结构180和190中的每一者包含多个存储体。举例来说,在图1中说明的特定实施例中,第一多端口多存储体结构180包含第一存储体161、第二存储体162、第三存储体163和第四存储体164。第二多端口多存储体结构190也包含四个存储体:第五存储体171、第六存储体172、第七存储体173和第八存储体174。在特定实施例中,所述多个存储体的第一子组对第一存储器端口可存取,且所述多个存储体的第二子组对第二存储器端口可存取。
多端口多存储体结构180和190中的每一者可经由多个存储器通道进行存取,即,可对多个存储器控制器可存取。举例来说,在图1中说明的特定实施例中,存储体161到164对第一存储器控制器131和第二存储器控制器132两者可存取。类似地,存储体171到174对第三存储器控制器133和第四存储器控制器134两者可存取。应注意,虽然多端口多存储体结构180、190中的每一者在图1中被说明为具有两个存储器端口,但多通道多端口存储器110中的多端口多存储体结构可改为具有任何数目的存储器端口和存储器通道(即,连接到存储器端口的存储器控制器)。
虽然连接到多端口多存储体结构的控制器可以存取多端口多存储体结构中的每一存储体,但存储器控制器可能在存储器存取系统100的操作期间仅被准予存取特定存储体。存储器控制器与存储体之间的这些指派可为可动态再配置的。举例来说,当对第一存储体161的存取比第一多端口多存储体结构180的其它存储体162到164更频繁时,可将第一存储器控制器131指派到第一存储体161,且可将第二存储器控制器132指派到其余的存储体162到164。因此,较频繁使用的存储体可具备专用存储器通道和存储器控制器以实现存储器控制器之间的负载平衡。在特定实施例中,动态存储器通道配置和多通道化可通过使用存储器控制器131到134与存储器端口141到144之间的输入/输出(I/O)接口中的专用引脚来实现。
因为多通道多端口存储器110中的存储器通道是可动态再配置的,所以可以多种方式存取特定存储体。举例来说,可以两种不同方式来服务以第二存储体162为目标的数据操作。第一存储器控制器131可存取第二存储体162,或第二存储器控制器132可存取第二存储体162。如何服务每一数据操作可取决于在起始所述数据操作时存储器控制器131到132的配置。
在操作中,主装置101到106可经由对应于主装置101到106的主装置连接111到116做出数据请求(例如,读取操作或写入操作)。举例来说,第三处理器103可能期望读取具有对应于位于第四存储体164中的物理地址的逻辑地址的特定存储器块。基于所请求的地址,互连件108可将对应主装置连接111到116连接到从属装置连接121到124中的一者。举例来说,互连件108可将对应于第三处理器103的第三主装置连接113连接到第一从属装置连接121,因为第一从属装置连接121连接到可以存取第四存储体164的第一存储器控制器131。或者,互连件可将第三主装置连接113连接到第二从属装置连接122,因为第二从属装置连接122连接到也可以存取第四存储体164的第二存储器控制器132。
将了解,图1的存储器存取系统100可使得多个存储器控制器能够共享对特定存储体的存取权。还将了解,图1的存储器存取系统100可实现基于存储器存取模式对存储器通道的动态重定大小,这可增加多通道多端口存储器110的有效通过量。由存储器存取系统100提供的存储器存取的灵活且动态的特征也可改善负载平衡和存储器带宽,使得一些存储体与其它存储体相比不会被不成比例地使用(例如,当一些主装置具有比其它主装置高的存储器需求时)。
图2是用以说明在包含多端口多存储体结构200的多通道多端口存储器装置处循序地接收数据的实例的图。多端口多存储体结构200包含多个存储器端口,例如代表性第一存储器端口211和第二存储器端口212,以及多个存储体,例如代表性第一存储体221、第二存储体222、第三存储体223和第四存储体224。在说明性实施例中,多端口多存储体结构200是图1的多端口多存储体结构180、190中的一者。
多端口多存储体结构200的存储器端口211到212中的每一者可与一存储器控制器(未图示)耦合,且可从所述存储器控制器接收待存储在多端口多存储体结构200处的数据。举例来说,如图2中说明,第一存储器端口211接收待存储在多端口多存储体结构200处的四个数据包。数据包A 201是在数据包B 202之前接收。数据包C 203跟在数据包B 202之后且在数据包D 204之前。
第二存储器端口212接收待存储在多端口多存储体结构200处的三个数据包。首先接收数据包X 205,之后是数据包Y 206,且最后是数据包Z 207。在第一存储器端口211处接收数据包B之前还在第二存储器端口212处接收数据包X 205。类似地,在第一存储器端口211处接收数据包C 203之前在第二存储器端口212处接收数据包Y 206,且在第一存储器端口211处接收数据包D 204之前在第二存储器端口212处接收数据包Z207。
多端口多存储体结构200可支持各种分配方法,例如完全共享存储体、均匀分配存储体、不均匀分配存储体以及交错数据存储。因此,数据包A到Z 201到207在多端口多存储体结构200中存储于何处可取决于当接收到数据包A到Z 201到207时所施行的特定分配方法,如本文图3到6所说明。
图3是用以说明当存储体在存储器端口与存储器通道之间完全共享时在多通道多端口存储器装置处的数据存储的特定实施例的图。
在特定实施例中,当存储体完全共享时,特定存储体由所有存储器端口使用,直到所述特定存储体满了为止。当所述特定存储体满了时,存储器端口开始使用不同存储体。举例来说,在图3中说明的特定实施例中,数据包A 201和数据包X 205在多端口多存储体结构200处被最早接收到,且存储在第一存储体221处。接着接收数据包B 202和数据包Y 206且存储在第二存储体222处,因为在数据包A 201和数据包X 205的存储之后第一存储体221变为满的。类似地,由于第二存储体222的填满,数据包C 203和数据包Z 207可存储在第三存储体223处,且由于第三存储体223的填满,数据包D 204可存储在第四存储体224处。
将了解,如图3说明的完全共享存储体可通过减少存储器控制器遇到存储体冲突的机会而实现存储器空间的较有效使用,因为完全共享存储体可为存储器控制器提供较大数目的可用存储体。
图4是用以说明当存储体在存储器端口和存储器通道之间均匀分配时在多通道多端口存储器装置处的数据存储的特定实施例的图。
在图4中说明的特定实施例中,存储体221到222分配到第一存储器端口211,且存储体223到224分配到第二存储器端口212。在存储器端口211到212处接收的数据包可以所述数据包被接收的次序存储在所分配的存储体中。举例来说,数据包A到B 201到202可经由第一存储器端口211存储在第一存储体221中,且数据包C到D 203到204可经由第一存储器端口211存储在第二存储体222中。类似地,数据包X到Y 205到206可经由第二存储器端口212存储在第三存储体223中,且数据包Z 207可经由第二存储器端口212存储在第四存储体224中。
将了解,如图4中说明在存储器端口和存储器通道之间均匀分配存储体可帮助实现有利的负载平衡。
图5是用以说明当存储体在端口之间均匀分配时在多通道多端口存储器装置处的交错数据存储的特定实施例的图。
交错可通过允许对一个以上通道的同时存取以实现可用存储器通道之间的负载平衡来增加带宽。交错通常是通过将存储器装置划分为多个区来执行。举例来说,存储体221到224中的每一者可视为用于交错目的的一个区。多通道多端口存储器中的交错可通过对多通道多端口存储器的不同通道的交替存取从而导致有利的负载平衡来实现。传统交错的成功可取决于存取模式和交错大小。如本文描述,用于交错的交替存取的使用可独立于存取模式和交错大小而实现有利的负载平衡。
在图5中,数据包可以交错方式存储在多端口多存储体结构200处。也就是说,由于存储器端口211到212中的每一者被分配两个存储体,因此由存储器端口211到212接收的数据包可在交替过程中存储在所述两个分配的存储体中。相对于在第一存储器端口211处接收的数据包,数据包A 201可首先被接收且存储在第一存储体221中,之后是存储在第二存储体222中的数据包B 202,之后是存储在第一存储体221中的数据包C 203,之后是存储在第二存储体222中的数据包D 205。相对于在第二存储器端口212处接收的数据包,数据包X 205可首先被接收且存储在第三存储体223中,之后是存储在第四存储体224中的数据包Y 206,之后是存储在第三存储体223中的数据包Z 207。
将了解,如图5说明的交错数据存储可通过允许对多端口多存储体结构200的存储体221到224的较同时的存取而改善多端口多存储体结构200的总通过量。
图6是用以说明当存储体不均匀分配时在多通道多端口存储器装置处的数据存储的特定实施例的图。
当特定存储器控制器比另一存储器控制器更经常地存取存储器时,存储体的不均匀分配可为有利的。特定存储器控制器可能由于特定主装置(例如,图1的主装置101到106中的一者)比其它主装置(例如,图1的主装置101到106中的另一者)执行更多存储器密集型操作而更经常地存取存储器。
举例来说,耦合到第一存储器端口211的存储器控制器可执行比耦合到第二存储器端口212的存储器控制器更多的存储器存取。因此,可能期望分配存储体以使得分配到第一存储器端口212的存储体的第一子组具有比分配到第二存储器端口212的存储体的第二子组多的数目的存储体。举例来说,存储体221到224可经不均匀地分配以使得第一存储器端口221分配到三个存储体221到223,而第二存储器端口212分配到仅一个存储体224。因此,在第一存储器端口211处接收的数据包可存储在三个存储体221到223中的任一者中,且在第二存储器端口212处接收的数据包可存储在第四存储体224处。举例来说,相对于在第一存储器端口211处接收的数据包,数据包A可存储在第一存储体221处,数据包B 202可存储在第二存储体222处,且数据包C到D 203到204可存储在第三存储体223处。相对于在第二存储器端口212处接收的数据包,数据包X到Z 205到207中的每一者可存储在第四存储体224处。
因此将了解,多通道多端口存储器可支持存储体的均匀分配以及不均匀分配两者。
在特定实施例中,多端口多存储体结构200可经配置以从第一数据存储方法(例如图3到6中说明的分配方法中的第一者)动态地改变为第二数据存储方法(例如图3到6中说明的分配方法中的第二者)。因此,包含多个多端口多存储体结构(例如图1的多端口多存储体结构180、190或图2的多端口多存储体结构200)的存储器系统可基于存储器使用情形和需求简档来动态地再配置以实现特定水平的通过量、效率和负载平衡。
图7是多通道多端口存储器存取的方法700的特定实施例的流程图。在说明性实施例中,方法700可由图1的存储器存取系统100执行。
方法700包含在702处经由多个通道中的第一通道从多个端口中的第一端口存取多个存储体中的第一存储体。举例来说,在图1中,可经由对应于第一存储器控制器131的存储器通道从第一存储器端口141存取第一存储体161。
方法700还包含在704处经由所述多个通道中的第二通道从第一端口存取第一存储体。举例来说,在图1中,可经由对应于第二存储器控制器132的存储器通道从第一存储器端口141存取第一存储体161。
方法700进一步包含在706处经由第二通道从所述多个端口中的第二端口存取所述多个存储体中的第二存储体。举例来说,在图1中,可经由对应于第二存储器控制器132的存储器通道从第二端口142存取第二存储体162。
所述方法包含在708处经由第一通道从第二端口存取第二存储体。举例来说,在图1中,可经由对应于第一存储器控制器131的存储器通道从第二端口142存取第二存储体162。
图8是包含多通道多端口动态随机存取存储器(DRAM)的无线装置800的框图。
无线装置800包含耦合到存储器832的处理器,例如数字信号处理器(DSP)810。所述存储器包含具有多通道多端口架构的DRAM 890。在说明性实施例中,DRAM 890是图1的多通道多端口存储器110。图8还展示任选的显示器控制器826,其耦合到数字信号处理器810和显示器823。编码器/解码器(CODEC)834也可耦合到数字信号处理器810。扬声器836和麦克风838可耦合到CODEC 834。
图8还指示无线接口840可耦合到数字信号处理器810和无线天线842。在特定实施例中,DSP 810、显示器控制器826、存储器832、CODEC 834以及无线接口840包含在系统级封装或芯片上系统装置822中。在特定实施例中,输入装置830和电源844耦合到芯片上系统装置822。此外,在特定实施例中,如图8中所说明,显示器823、输入装置830、扬声器836、麦克风838、无线天线842及电源844在芯片上系统装置822外部。然而,每一者可例如经由接口或控制器而耦合到芯片上系统装置822的组件。在说明性实施例中,无线装置800是蜂窝式电话或个人数字助理(PDA)。
上文揭示的装置、功能性和相关联电路可经设计和配置为存储在计算机可读媒体上的计算机文件(例如,RTL、GDSII、GERBER等)。一些或所有这些文件可被提供到基于这些文件制造装置的制造处理者。所得产品包含半导体晶片,其随后被切成半导体裸片且封装成半导体芯片。芯片随后用于如本文描述的装置中。图9描绘电子装置制造过程900的特定说明性实施例。
在制造过程900中例如在研究计算机906处接收物理装置信息902。物理装置信息902可包含表示多通道多端口存储器的至少一个物理性质的设计信息。举例来说,物理装置信息902可包含物理参数、材料特性以及经由耦合到研究计算机906的用户接口904输入的结构信息。研究计算机906包含耦合到例如存储器910等计算机可读媒体的处理器908,例如一个或一个以上处理核心。存储器910可存储计算机可读指令,所述计算机可读指令可被执行以使处理器908变换物理装置信息902以符合文件格式且产生库文件912。
在特定实施例中,库文件912包含至少一个包含经变换设计信息的数据文件。举例来说,库文件912可包含经提供以用于与电子设计自动化(EDA)工具920一起使用的多通道多端口存储器(例如,图1的多通道多端口存储器110)。
库文件912可在包含耦合到存储器918的处理器916(例如一个或一个以上处理核心)的设计计算机914上结合EDA工具920使用。EDA工具920可在存储器918处存储为处理器可执行指令以使设计计算机914的用户能够设计库文件912的包含多通道多端口存储器的电路。举例来说,设计计算机914的用户可经由耦合到设计计算机914的用户接口924输入电路设计信息922。电路设计信息922可包含表示例如多通道多端口存储器等半导体装置的至少一个物理性质的设计信息。为了说明,电路设计性质可包含电路设计中特定电路的标识及与其它元件的关系、定位信息、特征大小信息、互连信息或表示半导体装置的物理性质的其它信息。
设计计算机914可经配置以变换设计信息(包含电路设计信息922)以遵守文件格式。为了说明,文件格式可包含表示平面几何形状、文本标签和呈阶层格式的关于电路布局的其它信息的数据库二进制文件格式,例如图形数据系统(GDSII)文件格式。设计计算机914可经配置以产生包含经变换设计信息的数据文件,例如GDSII文件926,除了其它电路或信息外所述文件还包含描述多通道多端口存储器的信息。
可在制造过程928处接收GDSII文件926以根据GDSII文件926中的经变换信息来制造多通道多端口存储器。举例来说,装置制造过程可包含将GDSII文件926提供给掩模制造商930以产生一个或一个以上掩模,例如待用于光刻处理的掩模,其被说明为代表性掩模932。掩模932可在制造过程期间使用以产生一个或一个以上晶片934,所述晶片可经测试且分离为若干裸片,例如代表性裸片936。裸片936包含多通道多端口存储器。
裸片936可被提供到封装过程938,其中裸片936被并入到代表性封装940中。举例来说,封装940可包含单一裸片936或多个裸片,例如系统级封装(SiP)布置。封装940可经配置以符合一种或一种以上标准或规范,例如联合电子装置工程协会(JEDEC)标准。
关于封装940的信息可例如经由存储于计算机946处的组件库分配给各个产品设计者。计算机946可包含耦合到存储器950的处理器948,例如一个或一个以上处理核心。印刷电路板(PCB)工具可作为处理器可执行指令而存储于存储器950处以处理经由用户接口944从计算机946的用户接收的PCB设计信息942。PCB设计信息942可包含电路板上的经封装半导体装置的物理定位信息,所述经封装半导体装置对应于包含多通道多端口存储器的封装940。
计算机946可经配置以变换PCB设计信息942以产生数据文件,例如具有数据的GERBER文件952,所述数据包含电路板上的经封装半导体装置的物理定位信息,以及例如迹线和通孔等电连接的布局,其中经封装半导体装置对应于包含将在多通道多端口存储器中使用的装置组件的封装940。在其它实施例中,由经变换PCB设计信息产生的数据文件可具有不同于GERBER格式的格式。
GERBER文件952可在板组装过程954处被接收且用于产生PCB,例如根据存储于GERBER文件952内的设计信息制造的代表性PCB 956。举例来说,GERBER文件952可被上载到一个或一个以上机器以执行PCB制造过程的各个步骤。PCB 956可用包含封装940的电子组件来填充以形成印刷电路组合件(PCA)958。
PCA 958可在产品制造过程960处被接收且集成到一个或一个以上电子装置中,例如第一代表性电子装置962和第二代表性电子装置964。作为说明性、非限制性实例,第一代表性电子装置962、第二代表性电子装置964或两者可选自机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、通信装置、个人数字助理(PDA)、固定位置数据单元及计算机的群组。作为另一说明性非限制性实例,电子装置962和964中的一者或一者以上可为远程单元,例如移动电话、手持式个人通信系统(PCS)单元、例如个人数据助理等便携式数据单元、具有全球定位系统(GPS)功能的装置、导航装置、例如仪表读取设备等固定位置数据单元、存储或检索数据或计算机指令的任何其它装置,或其任何组合。虽然图1到9中的一者或一者以上可说明根据本发明的教示的特定装置,但本发明不限于这些示范性装置。本发明的实施例可合适地用于包括包含存储器的有源集成电路的任何装置中。
相对于图1到8揭示的实施例的一个或一个以上方面可包含在各种处理阶段处,例如库文件912、GDSII文件926和GERBER文件952内,以及存储在研究计算机906的存储器910、设计计算机914的存储器918、计算机946的存储器950、在各个阶段处(例如在板组装过程954处)使用的一个或一个以上其它计算机或处理器(未图示)的存储器处,且还并入到例如掩模932、裸片936、封装940、PCA 958、例如原型电路或装置(未图示)等其它产品或其任何组合等一个或一个以上其它物理实施例中。尽管描绘了从物理装置设计到最终产品的各个代表性制造阶段,但在其它实施例中可使用更少阶段或可包含额外阶段。类似地,过程900可由单一实体执行,或由执行过程900的各个阶段的一个或一个以上实体执行。
所属领域的技术人员将进一步了解,可将结合本文所揭示的实施例而描述的各种说明性逻辑块、配置、模块、电路和方法步骤实施为电子硬件、计算机软件或两者的组合。上文已大体在功能性方面描述各种说明性组件、块、配置、模块、电路和步骤。所述功能性是实施为硬件还是软件取决于特定应用及施加于整个系统的设计约束。所属领域的技术人员可针对每一特定应用以不同方式实施所描述功能性,但所述实施决策不应被解释为导致偏离本发明的范围。
可直接以硬件、以由处理器执行的软件模块或以上述两者的组合实施结合本文所揭示的实施例而描述的方法或算法的步骤。软件模块可驻留在随机存取存储器(RAM)、快闪存储器、只读存储器(ROM)、可编程只读存储器(PROM)、可擦除可编程只读存储器(EPROM)、电可擦除可编程只读存储器(EEPROM)、寄存器、硬盘、可装卸式盘、压缩光盘只读存储器(CD-ROM),或此项技术中已知的任何其它形式的存储媒体。示范性存储媒体耦合到处理器,使得处理器可从存储器媒体读取信息以及向存储媒体写入信息。在替代方案中,存储媒体可与处理器成一体式。处理器及存储媒体可驻留在专用集成电路(ASIC)中。ASIC可驻留在计算装置或用户终端中。在替代方案中,处理器及存储媒体可作为离散组件驻留在计算装置或用户终端中。
提供所揭示实施例的先前描述以使得所属领域的技术人员能够制作或使用所揭示的实施例。对于所属领域的技术人员来说,对这些实施例的各种修改将为显而易见的,且可在不偏离本发明的范围的情况下将本文中所定义的原理应用于其它实施例。因此,本发明无意限于本文中所展示的实施例,而是将赋予本发明与如由所附权利要求书界定的原理和新颖特征一致的可能的最广范围。
Claims (46)
1.一种设备,其包括:
多个通道,其响应于多个存储器控制器;
第一多端口多存储体结构,其对所述多个通道的第一组可存取;以及
第二多端口多存储体结构,其对所述多个通道的第二组可存取。
2.根据权利要求1所述的设备,其中所述第一多端口多存储体结构包括对所述多个通道的所述第一组中的每一通道可存取的第一多个存储体。
3.根据权利要求2所述的设备,其中所述第一多端口多存储体结构进一步包括两个或两个以上端口,其中所述两个或两个以上端口中的每一者响应于存储器控制器,且其中所述多个通道的所述第一组中的每一通道响应于所述两个或两个以上端口中的每一者。
4.根据权利要求3所述的设备,其中所述第一多个存储体在所述两个或两个以上端口之间分配,其中所述第一多个存储体的第一子组对第一端口可存取,且所述第一多个存储体的第二子组对第二端口可存取。
5.根据权利要求4所述的设备,其中所述第一多个存储体在所述两个或两个以上端口之间不均匀地分配,其中所述第一多个存储体的所述第一子组中的存储体的第一数目小于所述第一多个存储体的所述第二子组中的存储体的第二数目。
6.根据权利要求4所述的设备,其中在所述第一端口处接收的数据是存储在所述第一多个存储体的所述第一组中的两个或两个以上存储体之间。
7.根据权利要求6所述的设备,其中在所述第一端口处接收的所述数据是在所述第一多个存储体的所述第一组中的所述两个或两个以上存储体之间交错。
8.根据权利要求3所述的设备,其中所述存储器控制器是耦合到存储器互连件的多个存储器控制器中的一者,其中所述存储器互连件包括:
多个主装置连接,其中所述主装置连接中的每一者经配置以与多个主装置中的一者通信;以及
多个从属装置连接,其中所述从属装置连接中的每一者经配置以与所述主装置连接中的一者或一者以上交换数据且与所述多个存储器控制器中的一者通信。
9.根据权利要求8所述的设备,其中所述多个主装置包含多路复用数据处理器、视频处理器、图形处理器、标准控制处理器、多路复用器-多路分用器以及主装置控制处理器中的一者或一者以上。
10.根据权利要求1所述的设备,其中所述第一多端口多存储体结构和所述第二多端口多存储体结构中的至少一者包括一个或一个以上易失性存储器装置。
11.根据权利要求10所述的设备,其中所述一个或一个以上易失性存储器装置包括以下各项中的至少一者:
动态随机存取存储器DRAM;以及
双数据速率随机存取存储器DDRAM。
12.根据权利要求11所述的设备,其中所述一个或一个以上易失性存储器装置包括堆叠式双数据速率随机存取存储器DDRAM。
13.根据权利要求12所述的设备,其中所述一个或一个以上易失性存储器装置包括穿硅堆叠TSS堆叠式双数据速率随机存取存储器TSS堆叠式DDRAM。
14.根据权利要求1所述的设备,其中所述第一多端口多存储体结构和所述第二多端口多存储体结构中的至少一者包括一个或一个以上非易失性存储器装置。
15.根据权利要求14所述的设备,其中所述一个或一个以上非易失性存储器装置包括以下各项中的至少一者:
磁性随机存取存储器;
可编程接触存储器;
快闪存储器;以及
相变随机存取存储器。
16.根据权利要求1所述的设备,其中所述设备并入到集成在至少一个半导体装置中的半导体裸片中。
17.根据权利要求16所述的设备,其进一步包括选自由以下各项组成的群组的装置:
机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、通信装置、个人数字助理PDA、固定位置数据单元和计算机,所述半导体装置集成到所述装置中。
18.一种设备,其包括:
多个存储体;
多个端口,其中所述多个端口中的每一者经配置以与存储器控制器交换数据;以及
多个通道,其中所述多个通道中的每一者经配置以存取所述存储体中的每一者且与所述存储体中的每一者和所述多个端口中的每一者交换数据。
19.根据权利要求18所述的设备,其中第一多个存储体在所述多个端口之间分配,其中所述第一多个存储体的第一子组对第一端口可存取,且所述第一多个存储体的第二子组对第二端口可存取。
20.根据权利要求19所述的设备,其中所述第一多个存储体在所述多个端口之间不均匀地分配,其中所述第一多个存储体的所述第一子组中的存储体的第一数目小于所述第一多个存储体的所述第二子组中的存储体的第二数目。
21.根据权利要求18所述的设备,其中由所述多个端口中的一者接收的数据是存储在所述多个存储体中的两者或两者以上之间。
22.根据权利要求21所述的设备,其中所述数据是在所述多个存储体中的所述两者或两者以上之间交错。
23.根据权利要求18所述的设备,其中所述存储器控制器是耦合到存储器互连件的多个存储器控制器中的一者,其中所述存储器互连件包括:
多个主装置连接,其中所述主装置连接中的每一者经配置以与多个主装置中的一者通信;以及
多个从属装置连接,其中所述从属装置连接中的每一者经配置以与所述主装置连接中的一者或一者以上交换数据且与所述多个存储器控制器中的一者通信。
24.根据权利要求18所述的设备,其中所述存储器元件并入到集成在至少一个半导体装置中的半导体裸片中。
25.根据权利要求24所述的设备,其进一步包括选自由以下各项组成的群组的装置:
机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、通信装置、个人数字助理PDA、固定位置数据单元和计算机,所述半导体装置集成到所述装置中。
26.一种设备,其包括:
多个用于存储多个数据位的装置;
多个用于与多个存储器控制器交换数据的装置;以及
多个用于存取所述多个用于存储的装置中的每一者且用于在所述用于存储的装置与所述用于交换数据的装置之间交换数据的装置。
27.根据权利要求26所述的设备,其集成到至少一个半导体裸片中。
28.根据权利要求26所述的设备,其进一步包括选自由以下各项组成的群组的装置:
机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、通信装置、个人数字助理PDA、固定位置数据单元和计算机,所述多个用于交换数据的装置和所述多个用于存储的装置集成到所述装置中。
29.一种方法,其包括:
经由多个通道中的第一通道从多个端口中的第一端口存取多个存储体中的第一存储体;
经由所述多个通道中的第二通道从所述第一端口存取所述第一存储体;
经由所述第二通道从所述多个端口中的第二端口存取所述多个存储体中的第二存储体;以及
经由所述第一通道从所述第二端口存取所述第二存储体。
30.根据权利要求29所述的方法,其进一步包括在所述多个端口之间分配所述多个存储体,其中第一组存储体被分配到所述第一端口,且第二组存储体被分配到所述第二端口。
31.根据权利要求30所述的方法,其进一步包括在所述多个端口之间不均匀地分配所述多个存储体,其中所述第一组存储体包括比所述第二组存储体中的存储体数目大的数目的存储体。
32.根据权利要求29所述的方法,其进一步包括在所述第一存储体与所述第二存储体之间交错数据。
33.一种方法,其包括:
第一步骤,用于经由多个通道中的第一通道从多个端口中的第一端口存取多个存储体中的第一存储体;
第二步骤,用于经由所述多个通道中的第二通道从所述第一端口存取所述第一存储体;
第三步骤,用于经由所述第二通道从所述多个端口中的第二端口存取所述多个存储体中的第二存储体;以及
第四步骤,用于经由所述第一通道从所述第二端口存取所述第二存储体。
34.根据权利要求33所述的方法,其中所述第一步骤、所述第二步骤、所述第三步骤和所述第四步骤由集成到电子装置中的处理器执行。
35.根据权利要求33所述的方法,其进一步包括用于在所述第一存储体与所述第二存储体之间交错数据的第五步骤。
36.一种存储可由计算机执行的指令的计算机可读有形媒体,所述指令包括:
可由所述计算机执行以经由多个通道中的第一通道从多个端口中的第一端口存取多个存储体中的第一存储体的指令;
可由所述计算机执行以经由所述多个通道中的第二通道从所述第一端口存取所述第一存储体的指令;
可由所述计算机执行以经由所述第二通道从所述多个端口中的第二端口存取所述多个存储体中的第二存储体的指令;以及
可由所述计算机执行以经由所述第一通道从所述第二端口存取所述第二存储体的指令。
37.根据权利要求36所述的计算机可读有形媒体,其中所述指令可由集成在选自由以下各项组成的群组的装置中的处理器执行:机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、通信装置、个人数字助理PDA、固定位置数据单元和计算机。
38.一种方法,其包括:
接收表示半导体装置的至少一个物理性质的设计信息,所述半导体装置包括:
多个通道,其响应于多个存储器控制器;
第一多端口多存储体结构,其对所述多个通道的第一组可存取;以及
第二多端口多存储体结构,其对所述多个通道的第二组可存取;
变换所述设计信息以符合文件格式;以及
产生包含所述经变换设计信息的数据文件。
39.根据权利要求38所述的方法,其中所述数据文件包含GDSII格式。
40.一种方法,其包括:
接收包括对应于半导体装置的设计信息的数据文件;以及
根据所述设计信息制造所述半导体装置,其中所述半导体装置包括:
多个通道,其响应于多个存储器控制器;
第一多端口多存储体结构,其对所述多个通道的第一组可存取;以及
第二多端口多存储体结构,其对所述多个通道的第二组可存取。
41.根据权利要求40所述的方法,其中所述数据文件具有GDSII格式。
42.一种方法,其包括:
接收包括电路板上的经封装半导体装置的物理定位信息的设计信息,所述经封装半导体装置包括:
多个通道,其响应于多个存储器控制器;
第一多端口多存储体结构,其对所述多个通道的第一组可存取;以及
第二多端口多存储体结构,其对所述多个通道的第二组可存取;以及
变换所述设计信息以产生数据文件。
43.根据权利要求42所述的方法,其中所述数据文件具有GERBER格式。
44.一种方法,其包括:
接收包括设计信息的数据文件,所述设计信息包括电路板上的经封装半导体装置的物理定位信息;以及
根据所述设计信息制造经配置以接纳所述经封装半导体装置的所述电路板,其中所述经封装半导体装置包括:
多个通道,其响应于多个存储器控制器;
第一多端口多存储体结构,其对所述多个通道的第一组可存取;以及
第二多端口多存储体结构,其对所述多个通道的第二组可存取。
45.根据权利要求44所述的方法,其中所述数据文件具有GERBER格式。
46.根据权利要求44所述的方法,其进一步包括将所述电路板集成到选自由以下各项组成的群组的装置中:机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、通信装置、个人数字助理PDA、固定位置数据单元和计算机。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/823,515 | 2010-06-25 | ||
US12/823,515 US8380940B2 (en) | 2010-06-25 | 2010-06-25 | Multi-channel multi-port memory |
PCT/US2011/041250 WO2011163229A1 (en) | 2010-06-25 | 2011-06-21 | Multi-channel multi-port memory |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102959530A true CN102959530A (zh) | 2013-03-06 |
CN102959530B CN102959530B (zh) | 2016-09-14 |
Family
ID=44627998
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201180030473.0A Active CN102959530B (zh) | 2010-06-25 | 2011-06-21 | 多通道多端口存储器 |
Country Status (6)
Country | Link |
---|---|
US (1) | US8380940B2 (zh) |
EP (1) | EP2585929B1 (zh) |
JP (1) | JP5646055B2 (zh) |
KR (1) | KR101361627B1 (zh) |
CN (1) | CN102959530B (zh) |
WO (1) | WO2011163229A1 (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016023519A1 (en) * | 2014-08-15 | 2016-02-18 | Mediatek Inc. | Method for managing multi-channel memory device to have improved channel switch response time and related memory control system |
CN110177279A (zh) * | 2014-03-28 | 2019-08-27 | 联咏科技股份有限公司 | 视频处理装置与其视频处理电路 |
CN110196829A (zh) * | 2018-02-27 | 2019-09-03 | 意法半导体(鲁塞)公司 | 源设备和至少一个目标设备间事务路由的管理方法及系统 |
CN113302696A (zh) * | 2019-02-04 | 2021-08-24 | 美光科技公司 | 具有多通道的高带宽存储器 |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20120066471A1 (en) * | 2010-09-14 | 2012-03-15 | Advanced Micro Devices, Inc. | Allocation of memory buffers based on preferred memory performance |
US9384810B2 (en) | 2012-08-10 | 2016-07-05 | Qulacomm Incorporated | Monolithic multi-channel adaptable STT-MRAM |
US10318473B2 (en) * | 2013-09-24 | 2019-06-11 | Facebook, Inc. | Inter-device data-transport via memory channels |
US9489136B2 (en) | 2014-10-27 | 2016-11-08 | Facebook, Inc. | Interrupt driven memory signaling |
KR102346629B1 (ko) | 2014-12-05 | 2022-01-03 | 삼성전자주식회사 | 메모리 접근 제어 방법 및 장치 |
US10002072B2 (en) | 2015-05-18 | 2018-06-19 | Mediatek Inc. | Method and apparatus for controlling data migration in multi-channel memory device |
US9904635B2 (en) * | 2015-08-27 | 2018-02-27 | Samsung Electronics Co., Ltd. | High performance transaction-based memory systems |
KR102468698B1 (ko) * | 2015-12-23 | 2022-11-22 | 에스케이하이닉스 주식회사 | 메모리 장치 |
US10255955B2 (en) * | 2016-02-09 | 2019-04-09 | Samsung Electronics Co., Ltd. | Multi-port memory device and a method of using the same |
US10140223B2 (en) | 2016-06-27 | 2018-11-27 | Qualcomm Incorporated | System and method for odd modulus memory channel interleaving |
KR101874233B1 (ko) * | 2017-02-22 | 2018-07-03 | 연세대학교 산학협력단 | 멀티 포트 메모리 기반의 메모리 모듈 및 그 동작 방법 |
US10684968B2 (en) * | 2017-06-15 | 2020-06-16 | International Business Machines Corporation | Conditional memory spreading for heterogeneous memory sizes |
US11868804B1 (en) | 2019-11-18 | 2024-01-09 | Groq, Inc. | Processor instruction dispatch configuration |
US11360934B1 (en) | 2017-09-15 | 2022-06-14 | Groq, Inc. | Tensor streaming processor architecture |
US11114138B2 (en) * | 2017-09-15 | 2021-09-07 | Groq, Inc. | Data structures with multiple read ports |
US11243880B1 (en) | 2017-09-15 | 2022-02-08 | Groq, Inc. | Processor architecture |
US11170307B1 (en) | 2017-09-21 | 2021-11-09 | Groq, Inc. | Predictive model compiler for generating a statically scheduled binary with known resource constraints |
US11048597B2 (en) * | 2018-05-14 | 2021-06-29 | Micron Technology, Inc. | Memory die remapping |
US11537687B2 (en) | 2018-11-19 | 2022-12-27 | Groq, Inc. | Spatial locality transform of matrices |
US11586557B2 (en) * | 2020-08-26 | 2023-02-21 | Micron Technology, Inc. | Dynamic allocation of buffers for eviction procedures |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5450355A (en) * | 1993-02-05 | 1995-09-12 | Micron Semiconductor, Inc. | Multi-port memory device |
US6065092A (en) * | 1994-11-30 | 2000-05-16 | Hitachi Micro Systems, Inc. | Independent and cooperative multichannel memory architecture for use with master device |
CN1514972A (zh) * | 2001-03-30 | 2004-07-21 | ̫��ϵͳ����˾ | 使用多个存储器模块排列的多体存储器子系统 |
WO2008014413A2 (en) * | 2006-07-27 | 2008-01-31 | Rambus Inc. | Cross-threaded memory device and system |
WO2009073331A1 (en) * | 2007-12-06 | 2009-06-11 | Silicon Image, Inc. | Bank sharing and refresh in a shared multi-port memory device |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2248322B (en) * | 1990-09-25 | 1994-04-06 | Sony Broadcast & Communication | Memory apparatus |
JP3124544B2 (ja) * | 1990-10-26 | 2001-01-15 | キヤノン株式会社 | バス制御装置 |
US6480927B1 (en) * | 1997-12-31 | 2002-11-12 | Unisys Corporation | High-performance modular memory system with crossbar connections |
US6377575B1 (en) * | 1998-08-05 | 2002-04-23 | Vitesse Semiconductor Corporation | High speed cross point switch routing circuit with word-synchronous serial back plane |
US7089379B1 (en) | 2002-06-28 | 2006-08-08 | Emc Corporation | Large high bandwidth memory system |
JP3950831B2 (ja) * | 2003-09-16 | 2007-08-01 | エヌイーシーコンピュータテクノ株式会社 | メモリインタリーブ方式 |
US7769942B2 (en) * | 2006-07-27 | 2010-08-03 | Rambus, Inc. | Cross-threaded memory system |
KR100846386B1 (ko) * | 2006-09-21 | 2008-07-15 | 주식회사 하이닉스반도체 | 멀티포트 메모리 장치 |
JP5731730B2 (ja) * | 2008-01-11 | 2015-06-10 | ピーエスフォー ルクスコ エスエイアールエルPS4 Luxco S.a.r.l. | 半導体記憶装置及びその半導体記憶装置を含むデータ処理システム |
KR20090087689A (ko) * | 2008-02-13 | 2009-08-18 | 삼성전자주식회사 | 다중 채널 플래시 메모리 시스템 및 그것의 액세스 방법 |
KR20090095955A (ko) * | 2008-03-07 | 2009-09-10 | 삼성전자주식회사 | 불휘발성 메모리의 공유 구조에서 다이렉트 억세스 기능을제공하는 멀티포트 반도체 메모리 장치 및 그를 채용한멀티 프로세서 시스템 |
JP5449686B2 (ja) * | 2008-03-21 | 2014-03-19 | ピーエスフォー ルクスコ エスエイアールエル | マルチポートメモリ及びそのマルチポートメモリを用いたシステム |
US8171181B2 (en) * | 2008-05-05 | 2012-05-01 | Micron Technology, Inc. | Memory module with configurable input/output ports |
JP2010262698A (ja) * | 2009-05-07 | 2010-11-18 | Sanyo Electric Co Ltd | 不揮発性半導体記憶装置 |
US8164936B2 (en) * | 2009-10-14 | 2012-04-24 | Seagate Technology Llc | Switched memory devices |
-
2010
- 2010-06-25 US US12/823,515 patent/US8380940B2/en active Active
-
2011
- 2011-06-21 WO PCT/US2011/041250 patent/WO2011163229A1/en active Application Filing
- 2011-06-21 JP JP2013515585A patent/JP5646055B2/ja not_active Expired - Fee Related
- 2011-06-21 KR KR1020137002149A patent/KR101361627B1/ko not_active IP Right Cessation
- 2011-06-21 EP EP11729837.2A patent/EP2585929B1/en not_active Not-in-force
- 2011-06-21 CN CN201180030473.0A patent/CN102959530B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5450355A (en) * | 1993-02-05 | 1995-09-12 | Micron Semiconductor, Inc. | Multi-port memory device |
US6065092A (en) * | 1994-11-30 | 2000-05-16 | Hitachi Micro Systems, Inc. | Independent and cooperative multichannel memory architecture for use with master device |
CN1514972A (zh) * | 2001-03-30 | 2004-07-21 | ̫��ϵͳ����˾ | 使用多个存储器模块排列的多体存储器子系统 |
WO2008014413A2 (en) * | 2006-07-27 | 2008-01-31 | Rambus Inc. | Cross-threaded memory device and system |
WO2009073331A1 (en) * | 2007-12-06 | 2009-06-11 | Silicon Image, Inc. | Bank sharing and refresh in a shared multi-port memory device |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110177279A (zh) * | 2014-03-28 | 2019-08-27 | 联咏科技股份有限公司 | 视频处理装置与其视频处理电路 |
WO2016023519A1 (en) * | 2014-08-15 | 2016-02-18 | Mediatek Inc. | Method for managing multi-channel memory device to have improved channel switch response time and related memory control system |
CN105531682A (zh) * | 2014-08-15 | 2016-04-27 | 联发科技股份有限公司 | 管理多通道存储设备以具有改进的通道切换响应时间的方法及相关的存储控制系统 |
US9965384B2 (en) | 2014-08-15 | 2018-05-08 | Mediatek Inc. | Method for managing multi-channel memory device to have improved channel switch response time and related memory control system |
US10037275B2 (en) | 2014-08-15 | 2018-07-31 | Mediatek Inc. | Method for managing multi-channel memory device to have improved channel switch response time and related memory control system |
CN110196829A (zh) * | 2018-02-27 | 2019-09-03 | 意法半导体(鲁塞)公司 | 源设备和至少一个目标设备间事务路由的管理方法及系统 |
CN110196829B (zh) * | 2018-02-27 | 2023-08-04 | 意法半导体(鲁塞)公司 | 源设备和至少一个目标设备间事务路由的管理方法及系统 |
CN113302696A (zh) * | 2019-02-04 | 2021-08-24 | 美光科技公司 | 具有多通道的高带宽存储器 |
Also Published As
Publication number | Publication date |
---|---|
JP2013534010A (ja) | 2013-08-29 |
JP5646055B2 (ja) | 2014-12-24 |
EP2585929A1 (en) | 2013-05-01 |
CN102959530B (zh) | 2016-09-14 |
US20110320698A1 (en) | 2011-12-29 |
US8380940B2 (en) | 2013-02-19 |
KR20130031908A (ko) | 2013-03-29 |
KR101361627B1 (ko) | 2014-02-11 |
EP2585929B1 (en) | 2014-04-09 |
WO2011163229A1 (en) | 2011-12-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102959530A (zh) | 多通道多端口存储器 | |
CN102822897B (zh) | 多指令流存储器系统 | |
CN102812517B (zh) | 包含电阻性存储器元件的多端口非易失性存储器 | |
CN102667743B (zh) | 存取具有非均匀页大小的多通道存储器系统 | |
CN102405498B (zh) | 可配置带宽存储器装置及方法 | |
CN102292715B (zh) | 存储器装置功率管理器及其方法 | |
CN102232215B (zh) | 多串行接口堆叠裸片存储器架构 | |
US20110035529A1 (en) | Partitioning a Crossbar Interconnect in a Multi-Channel Memory System | |
WO2011163213A1 (en) | Dynamic interleaving of multi-channel memory | |
US20100228941A1 (en) | Configurable Cache and Method to Configure Same | |
US8971087B2 (en) | Stacked memory with interface providing offset interconnects | |
CN102782766A (zh) | 用以选择参考单元的系统和方法 | |
CN104778136A (zh) | 切换式接口堆叠裸片存储器架构 | |
CN107258016B (zh) | 采用多个堆叠式金属层中的源线和/或位线以减小mram位单元电阻的mram位单元 | |
US9224442B2 (en) | System and method to dynamically determine a timing parameter of a memory device | |
CN106463165B (zh) | 双写字线sram单元 | |
CN102893336B (zh) | 具有局部电流吸收器的存储器装置 | |
CN102016749A (zh) | 时钟门控系统和方法 | |
CN106463160A (zh) | 可变读延迟系统 | |
KR20160034978A (ko) | 메모리 컨트롤러 커넥터의 메모리 커넥터에의 매핑 | |
US8380904B2 (en) | Interconnect coupled to master device via at least two different bidirectional connections |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |