KR102468698B1 - 메모리 장치 - Google Patents

메모리 장치 Download PDF

Info

Publication number
KR102468698B1
KR102468698B1 KR1020150184927A KR20150184927A KR102468698B1 KR 102468698 B1 KR102468698 B1 KR 102468698B1 KR 1020150184927 A KR1020150184927 A KR 1020150184927A KR 20150184927 A KR20150184927 A KR 20150184927A KR 102468698 B1 KR102468698 B1 KR 102468698B1
Authority
KR
South Korea
Prior art keywords
channel
data
interface
command
additional
Prior art date
Application number
KR1020150184927A
Other languages
English (en)
Other versions
KR20170075862A (ko
Inventor
송영욱
김기중
권정현
김용주
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020150184927A priority Critical patent/KR102468698B1/ko
Priority to US15/148,911 priority patent/US10114587B2/en
Publication of KR20170075862A publication Critical patent/KR20170075862A/ko
Application granted granted Critical
Publication of KR102468698B1 publication Critical patent/KR102468698B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/1652—Handling requests for interconnection or transfer for access to memory bus based on arbitration in a multiprocessor architecture
    • G06F13/1657—Access to multiple memories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1684—Details of memory controller using multiple buses
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0613—Improving I/O performance in relation to throughput
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0647—Migration mechanisms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1075—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for multiport memories each having random access ports and serial ports, e.g. video RAM
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1096—Write circuits, e.g. I/O line write drivers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Dram (AREA)
  • Multimedia (AREA)

Abstract

메모리 장치는, 하나 이상의 멀티 채널 메모리들; 및 상기 멀티 채널 메모리들의 인터페이스를 위한 인터페이스 유닛을 포함하고, 상기 인터페이스 유닛은 상기 멀티 채널 메모리들의 제1채널의 데이터 전송을 위한 제1데이터 인터페이스; 상기 멀티 채널 메모리들의 제2채널의 데이터 전송을 위한 제2데이터 인터페이스; 및 상기 제1채널과 상기 제2채널 중 추가 전송하도록 선택된 채널의 데이터 전송을 위한 추가 데이터 인터페이스를 포함할 수 있다.

Description

메모리 장치 {MEMORY DEVICE}
본 특허 문헌은 메모리 장치에 관한 것으로, 더욱 자세하게는 메모리 장치의 대역폭(bandwidth)을 향상시키는 기술에 관한 것이다.
최근 대부분의 전자 시스템에서 기억 장치로서 사용되고 있는 반도체 메모리는 그 용량 및 속도가 모두 증가하고 있는 추세이다. 그리고, 더 좁은 면적 안에 더 많은 용량의 메모리를 실장하고, 메모리를 효율적으로 구동하기 위한 다양한 시도가 이루어지고 있다.
또한, 메모리의 집적도 향상을 위하여, 기존의 평면 배치(two-dimensional, 2D) 방식에서 복수의 메모리 칩을 적층한 입체 구조(three-dimentional, 3D) 배치 기술이 응용되기 시작했다. 고집적 및 고용량의 메모리 요구 추세에 따라, 메모리 칩의 3D 배치 구조를 이용하여 용량을 증가시키며 동시에 반도체 칩 사이즈를 감소시켜 집적도를 향상시키는 구조가 개발되고 있다.
도 1은 종래의 메모리 장치의 구성도이다.
도 1을 참조하면, 메모리 장치(100)는, 다수개의 멀티 채널 메모리들(120_1, 120_2), 및 인터페이스 유닛(110)을 포함할 수 있다.
멀티 채널 메모리들(120_1, 120_2)은 멀티 채널 동작을 지원할 수 있다. 제1채널과 제2채널은 커맨드 버스, 어드레스 버스 및 데이터 버스를 독립적으로 가지며, 독립적으로 동작할 수 있다. 도 1의 CH1은 제1채널의 커맨드 버스, 어드레스 버스 및 데이터 버스를 통합하여 도시한 것이고, CH2는 제2채널의 커맨드 버스, 어드레스 버스 및 데이터 버스를 통합하여 도시한 것이다.
인터페이스 유닛(110)은 멀티 채널 메모리들과 메모리 장치 외부의 장치(예, 메모리 콘트롤러, 메모리 콘트롤러를 포함하는 GPU 및 CPU 등)와의 인터페이스 역할을 수행할 수 있다.
멀티 채널 메모리들(120_1, 120_2) 각각은 하나의 칩(chip)으로 형성될 수 있으며, 인터페이스 유닛(110)도 하나의 칩으로 형성될 수 있다. 그리고, 멀티 채널 메모리들(120_1, 120_2)은 인터페이스 유닛(110) 상에 적층되어 형성될 수 있다. 인터페이스 유닛(110)은 베이스 다이(base die) 또는 로직 다이(logic die)라고 불리우기도 하며, 멀티 채널 메모리들(120_1, 120_2) 각각은 메모리 다이(memory die)라고 불리우기도 한다.
본 발명의 실시예들은, 메모리 장치의 대역폭(bandwidth)을 향상시키는 기술을 제공할 수 있다.
본 발명의 일실시예에 따른 메모리 장치는, 하나 이상의 멀티 채널 메모리들; 및 상기 멀티 채널 메모리들의 인터페이스를 위한 인터페이스 유닛을 포함하고, 상기 인터페이스 유닛은 상기 멀티 채널 메모리들의 제1채널의 데이터 전송을 위한 제1데이터 인터페이스; 상기 멀티 채널 메모리들의 제2채널의 데이터 전송을 위한 제2데이터 인터페이스; 및 상기 제1채널과 상기 제2채널 중 추가 전송하도록 선택된 채널의 데이터 전송을 위한 추가 데이터 인터페이스를 포함할 수 있다.
상기 제1채널에 대한 추가 리드 커맨드가 인가되면, 상기 멀티 채널 메모리들의 제1채널로부터 리드된 데이터가 상기 제1데이터 인터페이스와 상기 추가 데이터 인터페이스를 통해 출력되고, 상기 제2채널에 대한 추가 리드 커맨드가 인가되면, 상기 멀티 채널 메모리들의 제2채널로부터 리드된 데이터가 상기 제2데이터 인터페이스와 상기 추가 데이터 인터페이스를 통해 출력될 수 있다.
상기 제1채널에 대한 추가 리드 커맨드의 인가시에, 상기 제1데이터 인터페이스를 통해 출력되는 데이터와 상기 추가 데이터 인터페이스를 통해 출력되는 데이터는 서로 다르고, 상기 제2채널에 대한 추가 리드 커맨드의 인가시에, 상기 제2데이터 인터페이스를 통해 출력되는 데이터와 상기 추가 데이터 인터페이스를 통해 출력되는 데이터는 서로 다를 수 있다.
상기 제1채널에 대한 추가 라이트 커맨드가 인가되면, 상기 제1데이터 인터페이스와 상기 추가 데이터 인터페이스를 통해 입력된 데이터가 상기 멀티 채널 메모리들의 제1채널에 라이트되고, 상기 제2채널에 대한 추가 라이트 커맨드가 인가되면, 상기 제2데이터 인터페이스와 상기 추가 데이터 인터페이스를 통해 입력된 데이터가 상기 멀티 채널 메모리들의 제2채널에 라이트될 수 있다.
상기 제1채널에 대한 추가 라이트 커맨드의 인가시에, 상기 제1데이터 인터페이스를 통해 입력되는 데이터와 상기 추가 데이터 인터페이스를 통해 입력되는 데이터는 서로 다르고, 상기 제2채널에 대한 추가 라이트 커맨드가 인가시에, 상기 제2데이터 인터페이스를 통해 입력되는 데이터와 상기 추가 데이터 인터페이스를 통해 입력되는 데이터는 서로 다를 수 있다.
상기 인터페이스 유닛은 상기 제1채널의 커맨드 수신을 위한 제1커맨드 인터페이스; 상기 제2채널의 커맨드 수신을 위한 제2커맨드 인터페이스; 상기 제1채널의 어드레스 수신을 위한 제1어드레스 인터페이스; 및 상기 제2채널의 어드레스 수신을 위한 제2어드레스 인터페이스를 더 포함할 수 있다.
상기 멀티 채널 메모리들은 상기 인터페이스 유닛 상에 적층될 수 있다.
본 발명의 다른 실시예에 따른 메모리 장치는, 하나 이상의 멀티 채널 메모리들; 및 상기 멀티 채널 메모리들의 인터페이스를 위한 인터페이스 유닛을 포함하고, 상기 인터페이스 유닛은 상기 멀티 채널 메모리들의 제1채널의 데이터 전송을 위한 제1데이터 인터페이스; 및 상기 멀티 채널 메모리들의 제2채널 데이터 전송을 위한 제2데이터 인터페이스를 포함하고, 상기 제1채널이 추가 전송하도록 선택되면 상기 제1데이터 인터페이스와 상기 제2데이터 인터페이스가 함께 상기 제1채널의 데이터를 인터페이스하고, 상기 제2채널이 추가 전송하도록 선택되면 상기 제1데이터 인터페이스와 상기 제2데이터 인터페이스가 함께 상기 제2채널의 데이터를 인터페이스할 수 있다.
상기 제1채널에 대한 추가 리드 커맨드가 인가되면, 상기 멀티 채널 메모리들의 제1채널로부터 리드된 데이터가 상기 제1데이터 인터페이스와 상기 제2데이터 인터페이스를 통해 출력되고, 상기 제2채널에 대한 추가 리드 커맨드가 인가되면, 상기 멀티 채널 메모리들의 제2채널로부터 리드된 데이터가 상기 제1데이터 인터페이스와 상기 제2데이터 인터페이스를 통해 출력될 수 있다.
상기 제1채널에 대한 추가 리드 커맨드의 인가시에, 상기 제1데이터 인터페이스를 통해 출력되는 데이터와 상기 제2데이터 인터페이스를 통해 출력되는 데이터는 서로 다르고, 상기 제3채널에 대한 추가 리드 커맨드의 인가시에, 상기 제1데이터 인터페이스를 통해 출력되는 데이터와 상기 제2데이터 인터페이스를 통해 출력되는 데이터는 서로 다를 수 있다.
상기 제1채널에 대한 추가 라이트 커맨드가 인가되면, 상기 제1데이터 인터페이스와 상기 제2데이터 인터페이스를 통해 입력된 데이터가 상기 멀티 채널 메모리들의 제1채널에 라이트되고, 상기 제2채널에 대한 추가 리드 커맨드가 인가되면, 상기 제1데이터 인터페이스와 상기 제2데이터 인터페이스를 통해 입력된 데이터가 상기 멀티 채널 메모리들의 제1채널에 라이트될 수 있다.
상기 제1채널에 대한 추가 라이트 커맨드의 인가시에, 상기 제1데이터 인터페이스를 통해 입력되는 데이터와 상기 제2데이터 인터페이스를 통해 입력되는 데이터는 서로 다르고, 상기 제2채널에 대한 추가 라이트 커맨드가 인가시에, 상기 제1데이터 인터페이스를 통해 입력되는 데이터와 상기 제2데이터 인터페이스를 통해 입력되는 데이터는 서로 다를 수 있다.
상기 인터페이스 유닛은 상기 제1채널의 커맨드 수신을 위한 제1커맨드 인터페이스; 상기 제2채널의 커맨드 수신을 위한 제2커맨드 인터페이스; 상기 제1채널의 어드레스 수신을 위한 제1어드레스 인터페이스; 및 상기 제2채널의 어드레스 수신을 위한 제2어드레스 인터페이스를 더 포함할 수 있다.
상기 멀티 채널 메모리들은 상기 인터페이스 유닛 상에 적층될 수 있다.
본 발명의 실시예들에 따르면, 메모리 장치의 대역폭(bandwidth)을 향상시킬 수 있다.
도 1은 종래의 메모리 장치의 구성도.
도 2는 본 발명의 일실시예에 따른 메모리 장치의 구성도.
도 3은 메모리 장치(200)의 리드 동작을 도시한 도면.
도 4는 메모리 장치(200)의 라이트 동작을 도시한 도면.
도 5는 본 발명의 다른 실시예에 따른 메모리 장치의 구성도.
도 6은 메모리 장치(500)의 리드 동작을 도시한 도면.
도 7은 메모리 장치(500)의 라이트 동작을 도시한 도면.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다. 본 발명을 설명함에 있어서, 본 발명의 요지와 무관한 공지의 구성은 생략될 수 있다. 각 도면의 구성 요소들에 참조 번호를 부가함에 있어서, 동일한 구성요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다.
도 2는 본 발명의 일실시예에 따른 메모리 장치의 구성도이다.
도 2를 참조하면, 메모리 장치(200)는 인터페이스 유닛(210) 및 멀티 채널 메모리들(220_1, 220_2)을 포함할 수 있다.
멀티 채널 메모리들(220_1, 220_2)은 멀티 채널 동작을 지원할 수 있다. 제1채널과 제2채널은 메모리 장치(200) 외부의 장치(예, 메모리 콘트롤러, 메모리 콘트롤러를 포함하는 CPU 및 GPU 등)로부터 독립적인 커맨드와 어드레스를 인가받고, 독립적으로 데이터를 주고 받을 수 있다.
인터페이스 유닛(210)은 멀티 채널 메모리들(220_1, 220_2)과 메모리 장치(200) 외부의 장치와의 인터페이스 역할을 수행할 수 있다. 인터페이스 유닛은(210) 제1커맨드 인터페이스(211_1), 제1어드레스 인터페이스(213_1), 제1데이터 인터페이스(215_1), 제2커맨드 인터페이스(211_2), 제2어드레스 인터페이스(213_2), 제2데이터 인터페이스(215_2) 및 추가 데이터 인터페이스(215_3)를 포함할 수 있다.
제1커맨드 인터페이스(211_1)는 멀티 채널 메모리들(220_1, 220_2)의 제1채널을 위한 커맨드(CMD1)를 수신해 멀티 채널 메모리들(220_1, 220_3)의 제1채널로 전달할 수 있다. 커맨드(CMD1)는 액티브(active), 프리차지(precharge), 리드(read), 라이트(write), 리프레쉬(refresh) 커맨드 등을 포함할 수 있다. 그리고, 커맨드(CMD1)에는 제1채널의 대역폭을 늘리기 위한 추가 리드(extra read) 커맨드와 추가 라이트(extra write) 커맨드를 더 포함할 수 있다. 추가 리드 커맨드와 추가 라이트 커맨드의 인가시에는 인터페이스 유닛(210)을 통해 데이터가 입/출력되는 방식이 변경되므로, 제1커맨드 인터페이스(211_1)는 추가 리드 커맨드와 추가 라이트 커맨드의 인가 여부를 제1데이터 인터페이스(215_1)와 추가 데이터 인터페이스(215_3)에 통보해줄 수 있다.
제1어드레스 인터페이스(213_1)는 멀티 채널 메모리들(220_1, 220_2)의 제1채널을 위한 어드레스(ADD1)를 수신해 멀티 채널 메모리들(220_1, 220_2)의 제1채널로 전달할 수 있다.
제1데이터 인터페이스(215_1)는 멀티 채널 메모리들(220_1, 220_2)의 제1채널을 위한 데이터를 송/수신할 수 있다. 제1데이터 인터페이스(215_1)는 라이트 동작시에는 메모리 장치(200) 외부의 장치로부터 데이터(DATA1)를 수신해 멀티 채널 메모리들(220_1, 220_2)의 제1채널로 전달하고, 리드 동작시에는 멀티 채널 메모리들(220_1, 220_2)의 제1채널로부터 리드된 데이터를 메모리 장치(200) 외부의 장치로 송신할 수 있다.
제2커맨드 인터페이스(211_2)는 멀티 채널 메모리들(220_1, 220_2)의 제2채널을 위한 커맨드(CMD2)를 수신해 멀티 채널 메모리들(220_1, 220_3)의 제2채널로 전달할 수 있다. 커맨드(CMD2)는 액티브(active), 프리차지(precharge), 리드(read), 라이트(write), 리프레쉬(refresh) 커맨드 등을 포함할 수 있다. 그리고, 커맨드(CMD2)에는 제2채널의 대역폭을 늘리기 위한 추가 리드(extra read) 커맨드와 추가 라이트(extra write) 커맨드를 더 포함할 수 있다. 추가 리드 커맨드와 추가 라이트 커맨드의 인가시에는 인터페이스 유닛(210)을 통해 데이터가 입/출력되는 방식이 변경되므로, 제2커맨드 인터페이스(211_2)는 추가 리드 커맨드와 추가 라이트 커맨드의 인가 여부를 제2데이터 인터페이스(215_2)와 추가 데이터 인터페이스(215_3)에 통보해줄 수 있다.
제2어드레스 인터페이스(213_2)는 멀티 채널 메모리들(220_1, 220_2)의 제2채널을 위한 어드레스(ADD2)를 수신해 멀티 채널 메모리들(220_1, 220_2)의 제2채널로 전달할 수 있다.
제2데이터 인터페이스(215_2)는 멀티 채널 메모리들(220_1, 220_2)의 제2채널을 위한 데이터를 송/수신할 수 있다. 제2데이터 인터페이스(215_2)는 라이트 동작시에는 메모리 장치(200) 외부의 장치로부터 데이터(DATA2)를 수신해 멀티 채널 메모리들(220_1, 220_2)의 제2채널로 전달하고, 리드 동작시에는 멀티 채널 메모리들(220_1, 220_2)의 제2채널로부터 리드된 데이터를 메모리 장치(200) 외부의 장치로 송신할 수 있다.
추가 데이터 인터페이스(215_3)는 메모리 장치(200)로 추가 리드 커맨드나 추가 라이트 커맨드가 인가되는 경우에 사용될 수 있다. 제1채널에 대한 추가 리드 커맨드가 인가되는 경우에 제1데이터 인터페이스(215_1)와 추가 데이터 인터페이스(215_3)가 데이터를 송신할 수 있다. 제1채널에 대한 추가 라이트 커맨드가 인가되는 경우에 제1데이터 인터페이스(215_1)와 추가 데이터 인터페이스(215_3)가 데이터를 수신할 수 있다. 제2채널에 대한 추가 리드 커맨드가 인가되는 경우에 제2데이터 인터페이스(215_2)와 추가 데이터 인터페이스(215_3)가 데이터를 송신할 수 있다. 제2채널에 대한 추가 라이트 커맨드가 인가되는 경우에 제2데이터 인터페이스(215_2)와 추가 데이터 인터페이스(215_3)가 데이터를 수신할 수 있다. 추가 데이터 인터페이스(215_3)가 사용되는 경우에는 데이터를 송수신하는 인터페이스의 개수가 늘어나므로 메모리 장치(200)의 대역폭(bandwidth)이 늘어나 성능이 향상될 수 있다.
멀티 채널 메모리들(220_1, 220_2) 각각은 하나의 칩(chip)으로 형성될 수 있으며, 인터페이스 유닛(210)도 하나의 칩으로 형성될 수 있다. 그리고, 멀티 채널 메모리들(220_1, 220_2)은 인터페이스 유닛(210) 상에 적층되어 형성될 수 있다. 인터페이스 유닛(210)은 베이스 다이(base die) 또는 로직 다이(logic die)라고 불리우기도 하며, 멀티 채널 메모리들2120_1, 220_2) 각각은 메모리 다이(memory die)라고 불리우기도 한다.
도 2에서는 메모리 장치(200)가 2개의 멀티 채널 메모리들(220_1, 220_2)을 포함하는 것을 예시하였지만, 메모리 장치(200)에 포함되는 멀티 채널 메모리들(220_1, 220_2)의 개수가 이와 다를 수 있음은 당연하다. 또한, 도 2에서는 멀티 채널 메모리들(220_1, 220_2)이 2채널 동작을 지원하는 것을 예시하였지만 멀티 채널 메모리들(220_1, 220_2)이 더욱 많은 개수의 채널 동작을 지원할 수도 있음은 당연하다. 또한, 도 2에 하나로 도시된 라인들은 실제로는 다수개의 라인들을 포함할 수 있음은 당연하다. 예를 들어, 제1커맨드 인터페이스(211_1)는 다수개의 패드 또는 라인들을 이용해 커맨드(CMD1)를 수신하고, 수신한 커맨드를 다수개의 라인을 이용해 멀티 채널 메모리들(220_1, 220_2)로 전달할 수 있으며, 이는 다른 인터페이스들(211_2, 213_1, 213_2, 215_1, 215_2, 215_3)도 마찬가지다.
도 3은 메모리 장치(200)의 리드 동작을 도시한 도면이다.
도 3을 참조하면, 시점(301)에 제1커맨드 인터페이스(211_1)를 통해 제1채널에 대한 추가 리드 커맨드(Read_EXT)가 인가될 수 있다. 그리고 시점(301)으로부터 리드 레이턴시(RL: Read Latency) 만큼의 시간이 지난 이후인 시점(303)에 제1데이터 인터페이스(215_1)와 추가 데이터 인터페이스(215_3)를 통해 데이터(DATA1과 DATAE의 D0~D7)가 출력될 수 있다. 데이터(D0~D7)가 제1데이터 인터페이스(215_1)로만 출력된다면 데이터(D0~D7)의 출력에 클럭(CK)을 기준으로 4클럭 싸이클이 소모될 것이지만, 데이터(D0~D7)가 제1데이터 인터페이스(215_1)와 추가 데이터 인터페이스(215_3)를 통해 출력되므로 데이터(D0~D7)의 출력에 2클럭 싸이클만 소모되는 것을 확인할 수 있다. 도 3에서는 제1데이터 인터페이스(215_1)가 데이터(D0~D3)를 출력하고 추가 데이터 인터페이스(215_3)가 데이터(D4~D7)를 출력하는 것을 예시했지만, 제1데이터 인터페이스(215_1)가 이븐 데이터(D0, D2, D4, D6)를 출력하고 추가 데이터 인터페이스(215_3)가 오드 데이터(D1, D3, D5, D7)를 출력하는 것과 같이 데이터 인터페이스들(215_1, 215_3)이 출력하는 데이터가 변경될 수 있음은 당연하다.
시점(302)에 제2커맨드 인터페이스(211_2)를 통해 제2채널에 대한 리드 커맨드(Read)가 인가될 수 있다. 그리고 시점(302)으로부터 리드 레이턴시(RL) 만큼의 시간이 지난 이후인 시점(304)에 제2데이터 인터페이스를 통해 데이터(DATA2의 D0~D7)가 출력될 수 있다. 여기서는 데이터(D0~D7)가 제2데이터 인터페이스(215_2)를 통해서만 출력되므로 데이터(D0~D7)의 출력에 4클럭 싸이클이 소모되는 것을 확인할 수 있다.
시점(301)에서 제1커맨드 인터페이스(211_1)를 통해 추가 리드 커맨드(Read_EXT)가 인가되는 것과 함께 제1어드레스 인터페이스(213_1)를 통해 어드레스(ADD1)가 인가되고, 시점(303)에서 제2커맨드 인터페이스(211_2)를 통해 리드 커맨드(Read)가 인가되는 것과 것과 함께 제2어드레스 인터페이스(213_2)를 통해 어드레스(ADD2)가 인가될 수 있으나 도 3에서는 그 도시를 생략했다. 이하의 도면들에서도 커맨드와 함께 인가되는 어드레스의 도시를 생략하기로 한다.
도 4는 메모리 장치(200)의 라이트 동작을 도시한 도면이다.
도 4를 참조하면, 시점(401)에 제1커맨드 인터페이스(211_1)를 통해 제1채널에 대한 라이트 커맨드(Write)가 인가될 수 있다. 그리고 시점(401)으로부터 라이트 레이턴시(WL: Write Latency) 만큼의 시간이 지난 이후인 시점(403)에 제1데이터 인터페이스(215_1)를 통해 데이터(DATA1의 D0~D7)가 메모리 장치(200)로 입력될 수 있다. 메모리 장치(200)의 제1채널에 라이트될 데이터(D0~D7)가 제1데이터 인터페이스(215_1)를 통해서 입력되므로 데이터(D0~D7)의 입력에 4클럭 싸이클이 소모되는 것을 확인할 수 있다.
시점(402)에 제2커맨드 인터페이스(211_2)를 통해 제2채널에 대한 추가 라이트 커맨드(Write_EXT)가 인가될 수 있다. 그리고 시점(402)으로부터 라이트 레이턴시(WL) 만큼의 시간이 지난 이후인 시점(404)에 제2데이터 인터페이스(215_2)와 추가 데이터 인터페이스(215_3)를 통해 데이터(DATA2과 DATAE의 D0~D7)가 메모리 장치(200)로 입력될 수 있다. 메모리 장치(200)의 제2채널에 라이트될 데이터(D0~D7)가 제2데이터 인터페이스(215_2)와 추가 데이터 인터페이스(215_3)를 통해 입력되므로 데이터(D0~D7)의 입력에 2클럭 싸이클이 소모되는 것을 확인할 수 있다.
도 3과 도 4를 참조하면, 추가 리드 커맨드(Read_EXT) 및 추가 라이트 커맨드(Write_EXT)가 인가되면, 추가 데이터 인터페이스(215_3)가 추가로 사용되는 것에 의해 동시에 입/출력되는 데이터가 늘어나고 이로 인해 메모리 장치(200)의 대역폭이 늘어나는 것을 확인할 수 있다.
도 5는 본 발명의 다른 실시예에 따른 메모리 장치의 구성도이다.
도 5를 참조하면, 메모리 장치(500)는 인터페이스 유닛(510) 및 멀티 채널 메모리들(520_1, 520_2)을 포함할 수 있다.
멀티 채널 메모리들(520_1, 520_2)은 멀티 채널 동작을 지원할 수 있다. 제1채널과 제2채널은 메모리 장치(500) 외부의 장치(예, 메모리 콘트롤러, 메모리 콘트롤러를 포함하는 CPU 및 GPU 등)로부터 독립적인 커맨드와 어드레스를 인가받고, 독립적으로 데이터를 주고 받을 수 있다.
인터페이스 유닛(510)은 멀티 채널 메모리들(520_1, 520_2)과 메모리 장치(500) 외부의 장치와의 인터페이스 역할을 수행할 수 있다. 인터페이스 유닛은(510) 제1커맨드 인터페이스(511_1), 제1어드레스 인터페이스(513_1), 제1데이터 인터페이스(515_1), 제2커맨드 인터페이스(511_2), 제2어드레스 인터페이스(513_2) 및 제2데이터 인터페이스(515_2)를 포함할 수 있다.
제1커맨드 인터페이스(511_1)는 멀티 채널 메모리들(520_1, 520_2)의 제1채널을 위한 커맨드(CMD1)를 수신해 멀티 채널 메모리들(520_1, 520_3)의 제1채널로 전달할 수 있다. 커맨드(CMD1)는 액티브(active), 프리차지(precharge), 리드(read), 라이트(write), 리프레쉬(refresh) 커맨드 등을 포함할 수 있다. 그리고, 커맨드(CMD1)에는 제1채널의 대역폭을 늘리기 위한 추가 리드(extra read) 커맨드와 추가 라이트(extra write) 커맨드를 더 포함할 수 있다. 추가 리드 커맨드와 추가 라이트 커맨드의 인가시에는 인터페이스 유닛(510)을 통해 데이터가 입/출력되는 방식이 변경되므로, 제1커맨드 인터페이스(511_1)는 추가 리드 커맨드와 추가 라이트 커맨드의 인가 여부를 제1데이터 인터페이스(515_1)와 제2데이터 인터페이스(215_2)에 통보해줄 수 있다.
제1어드레스 인터페이스(513_1)는 멀티 채널 메모리들(520_1, 520_2)의 제1채널을 위한 어드레스(ADD1)를 수신해 멀티 채널 메모리들(520_1, 520_2)의 제1채널로 전달할 수 있다.
제1데이터 인터페이스(515_1)는 멀티 채널 메모리들(520_1, 520_2)의 제1채널을 위한 데이터를 송/수신할 수 있다. 제1데이터 인터페이스(515_1)는 라이트 동작시에는 메모리 장치(500) 외부의 장치로부터 데이터(DATA1)를 수신해 멀티 채널 메모리들(520_1, 520_2)의 제1채널로 전달하고, 리드 동작시에는 멀티 채널 메모리들(520_1, 520_2)의 제1채널로부터 리드된 데이터를 메모리 장치(500) 외부의 장치로 송신할 수 있다. 그리고, 제2채널에 대한 추가 리드 커맨드 및 추가 라이트 커맨드가 인가되는 경우에 제1데이터 인터페이스(515_1)는 제2데이터 인터페이스(515_2)와 함께 제2채널로부터 리드된 데이터 또는 제2채널로 라이트될 데이터를 송/수신할 수 있다.
제2커맨드 인터페이스(511_2)는 멀티 채널 메모리들(520_1, 520_2)의 제2채널을 위한 커맨드(CMD2)를 수신해 멀티 채널 메모리들(520_1, 520_3)의 제2채널로 전달할 수 있다. 커맨드(CMD2)는 액티브(active), 프리차지(precharge), 리드(read), 라이트(write), 리프레쉬(refresh) 커맨드 등을 포함할 수 있다. 그리고, 커맨드(CMD2)에는 제2채널의 대역폭을 늘리기 위한 추가 리드(extra read) 커맨드와 추가 라이트(extra write) 커맨드를 더 포함할 수 있다. 추가 리드 커맨드와 추가 라이트 커맨드의 인가시에는 인터페이스 유닛(510)을 통해 데이터가 입/출력되는 방식이 변경되므로, 제2커맨드 인터페이스(511_2)는 추가 리드 커맨드와 추가 라이트 커맨드의 인가 여부를 제2데이터 인터페이스(515_2)와 제1데이터 인터페이스(515_1)에 통보해줄 수 있다.
제2어드레스 인터페이스(513_2)는 멀티 채널 메모리들(520_1, 520_2)의 제2채널을 위한 어드레스(ADD2)를 수신해 멀티 채널 메모리들(520_1, 520_2)의 제2채널로 전달할 수 있다.
제2데이터 인터페이스(515_2)는 멀티 채널 메모리들(520_1, 520_2)의 제2채널을 위한 데이터를 송/수신할 수 있다. 제2데이터 인터페이스(515_2)는 라이트 동작시에는 메모리 장치(500) 외부의 장치로부터 데이터(DATA2)를 수신해 멀티 채널 메모리들(520_1, 520_2)의 제2채널로 전달하고, 리드 동작시에는 멀티 채널 메모리들(520_1, 520_2)의 제2채널로부터 리드된 데이터를 메모리 장치(500) 외부의 장치로 송신할 수 있다. 그리고, 제1채널에 대한 추가 리드 커맨드 및 추가 라이트 커맨드가 인가되는 경우에 제2데이터 인터페이스(515_2)는 제1데이터 인터페이스(515_1)와 함께 제1채널로부터 리드된 데이터 또는 제1채널로 라이트될 데이터를 송/수신할 수 있다.
도 5의 실시예에서는 도 2의 실시예에서와 같이 추가 데이터 인터페이스(215_3)가 존재하지는 않지만, 제1채널의 추가 리드 동작 및 추가 라이트 동작시에 제1데이터 인터페이스(515_1)와 제2데이터 인터페이스(515_2)가 제1채널의 데이터를 송/수신하고, 제2채널의 추가 리드 동작 및 추가 라이트 동작시에 제2데이터 인터페이스(515_2)와 제1데이터 인터페이스(515_1)가 제2채널의 데이터를 송/수신하는 것에 의해 데이터를 송/수신하는 인터페이스의 개수를 늘려 메모리 장치(500)의 대역폭을 늘릴 수 있다.
도 6은 메모리 장치(500)의 리드 동작을 도시한 도면이다.
도 6을 참조하면, 시점(601)에 제1커맨드 인터페이스(511_1)를 통해 제1채널에 대한 추가 리드 커맨드(Read_EXT)가 인가될 수 있다. 그리고 시점(601)으로부터 리드 레이턴시(RL) 만큼의 시간이 지난 이후인 시점(603)에 제1데이터 인터페이스(515_1)와 제2데이터 인터페이스(515_2)를 통해 데이터(DATA1과 DATA2의 D0~D7)가 출력될 수 있다. 데이터(D0~D7)가 제1데이터 인터페이스(515_1)와 제2데이터 인터페이스(515_2)로 출력되므로 데이터(D0~D7)의 출력에 2클럭 싸이클만 소모되는 것을 확인할 수 있다.
시점(602)에 제2커맨드 인터페이스(511_2)를 통해 제2채널에 대한 리드 커맨드(Read)가 인가될 수 있다. 그리고 시점(602)으로부터 리드 레이턴시(RL) 만큼의 시간이 지난 이후인 시점(604)에 제2데이터 인터페이스(515_2)를 통해 데이터(DATA2의 D0~D7)가 출력될 수 있다. 여기서는 데이터(D0~D7)가 제2데이터 인터페이스(515_2)를 통해서만 출력되므로 데이터(D0~D7)의 출력에 4클럭 싸이클이 소모되는 것을 확인할 수 있다.
제1채널에 대한 추가 리드 명령의 인가시에는 제1데이터 인터페이스(515_1)와 제2데이터 인터페이스(515_2)가 동시에 사용되므로, 제2채널이 제2데이터 인터페이스(515_2)를 사용하지 않는 구간 동안에 제1채널에 대한 추가 리드 동작이 수행될 수 있다. 마찬가지로, 제2채널에 대한 추가 리드 명령의 인가시에는 제2데이터 인터페이스(515_2)와 제1데이터 인터페이스(515_1)가 동시에 사용되므로, 제1채널이 제1데이터 인터페이스(515_1)를 사용하지 않는 구간 동안에 제2채널에 대한 추가 리드 동작이 수행될 수 있다.
도 7은 메모리 장치(500)의 라이트 동작을 도시한 도면이다.
도 7을 참조하면, 시점(701)에 제1커맨드 인터페이스(511_1)를 통해 제1채널에 대한 라이트 커맨드(Write)가 인가될 수 있다. 그리고 시점(701)으로부터 라이트 레이턴시(WL) 만큼의 시간이 지난 이후인 시점(703)에 제1데이터 인터페이스(515_1)를 통해 데이터(DATA1의 D0~D7)가 메모리 장치(500)로 입력될 수 있다. 메모리 장치(500)의 제1채널에 라이트될 데이터(D0~D7)가 제1데이터 인터페이스(515_1)를 통해서 입력되므로 데이터(D0~D7)의 입력에 4클럭 싸이클이 소모되는 것을 확인할 수 있다.
시점(702)에 제2커맨드 인터페이스(511_2)를 통해 제2채널에 대한 추가 라이트 커맨드(Write_EXT)가 인가될 수 있다. 그리고 시점(702)으로부터 라이트 레이턴시(WL) 만큼의 시간이 지난 이후인 시점(704)에 제2데이터 인터페이스(515_2)와 제1데이터 인터페이스(515_1)를 통해 데이터(DATA1과 DATA2의 D0~D7)가 메모리 장치(500)로 입력될 수 있다. 메모리 장치(500)의 제2채널에 라이트될 데이터(D0~D7)가 제2데이터 인터페이스(515_2)와 제1데이터 인터페이스(515_1)를 통해 입력되므로 데이터(D0~D7)의 입력에 2클럭 싸이클이 소모되는 것을 확인할 수 있다.
도 6과 도 6를 참조하면, 추가 리드 커맨드(Read_EXT) 및 추가 라이트 커맨드(Write_EXT)가 인가되면, 2개의 데이터 인터페이스들(515_1, 515_2)이 동시에 데이터를 입/출력하는 것에 의해 메모리 장치(500)의 대역폭이 늘어나는 것을 확인할 수 있다.
본 발명의 기술사상은 상기 바람직한 실시예들에 따라 구체적으로 기술되었으나, 상기한 실시예들은 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야에서 통상의 지식을 가진 자라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.
200: 메모리 장치 210: 인터페이스 유닛
220_1, 220_2: 멀티 채널 메모리들

Claims (14)

  1. 하나 이상의 멀티 채널 메모리들; 및
    상기 멀티 채널 메모리들의 인터페이스를 위한 인터페이스 유닛을 포함하고,
    상기 인터페이스 유닛은
    상기 멀티 채널 메모리들의 제1채널의 데이터 전송을 위한 제1데이터 인터페이스;
    상기 멀티 채널 메모리들의 제2채널의 데이터 전송을 위한 제2데이터 인터페이스; 및
    상기 제1채널과 상기 제2채널 중 추가 전송하도록 선택된 채널의 데이터 전송을 위한 추가 데이터 인터페이스를 포함하는
    메모리 장치.
  2. ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서,
    상기 제1채널에 대한 추가 리드 커맨드가 인가되면, 상기 멀티 채널 메모리들의 제1채널로부터 리드된 데이터가 상기 제1데이터 인터페이스와 상기 추가 데이터 인터페이스를 통해 출력되고,
    상기 제2채널에 대한 추가 리드 커맨드가 인가되면, 상기 멀티 채널 메모리들의 제2채널로부터 리드된 데이터가 상기 제2데이터 인터페이스와 상기 추가 데이터 인터페이스를 통해 출력되는
    메모리 장치.
  3. ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈
    제 2항에 있어서,
    상기 제1채널에 대한 추가 리드 커맨드의 인가시에, 상기 제1데이터 인터페이스를 통해 출력되는 데이터와 상기 추가 데이터 인터페이스를 통해 출력되는 데이터는 서로 다르고,
    상기 제2채널에 대한 추가 리드 커맨드의 인가시에, 상기 제2데이터 인터페이스를 통해 출력되는 데이터와 상기 추가 데이터 인터페이스를 통해 출력되는 데이터는 서로 다른
    메모리 장치.
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서,
    상기 제1채널에 대한 추가 라이트 커맨드가 인가되면, 상기 제1데이터 인터페이스와 상기 추가 데이터 인터페이스를 통해 입력된 데이터가 상기 멀티 채널 메모리들의 제1채널에 라이트되고,
    상기 제2채널에 대한 추가 라이트 커맨드가 인가되면, 상기 제2데이터 인터페이스와 상기 추가 데이터 인터페이스를 통해 입력된 데이터가 상기 멀티 채널 메모리들의 제2채널에 라이트되는
    메모리 장치.
  5. ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈
    제 4항에 있어서,
    상기 제1채널에 대한 추가 라이트 커맨드의 인가시에, 상기 제1데이터 인터페이스를 통해 입력되는 데이터와 상기 추가 데이터 인터페이스를 통해 입력되는 데이터는 서로 다르고,
    상기 제2채널에 대한 추가 라이트 커맨드가 인가시에, 상기 제2데이터 인터페이스를 통해 입력되는 데이터와 상기 추가 데이터 인터페이스를 통해 입력되는 데이터는 서로 다른
    메모리 장치.
  6. ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서,
    상기 인터페이스 유닛은
    상기 제1채널의 커맨드 수신을 위한 제1커맨드 인터페이스;
    상기 제2채널의 커맨드 수신을 위한 제2커맨드 인터페이스;
    상기 제1채널의 어드레스 수신을 위한 제1어드레스 인터페이스; 및
    상기 제2채널의 어드레스 수신을 위한 제2어드레스 인터페이스를 더 포함하는
    메모리 장치.
  7. ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서,
    상기 멀티 채널 메모리들은 상기 인터페이스 유닛 상에 적층되는
    메모리 장치.
  8. 하나 이상의 멀티 채널 메모리들; 및
    상기 멀티 채널 메모리들의 인터페이스를 위한 인터페이스 유닛을 포함하고,
    상기 인터페이스 유닛은
    제1데이터 인터페이스; 및
    제2데이터 인터페이스를 포함하고,
    제1채널에 대한 리드 커맨드가 인가되면 상기 제1데이터 인터페이스만이 상기 멀티 채널 메모리들의 상기 제1채널로부터 리드된 데이터를 출력하고,
    제2채널에 대한 상기 리드 커맨드가 인가되면 상기 제2데이터 인터페이스만이 상기 멀티 채널 메모리들의 상기 제2채널로부터 리드된 데이터를 출력하고,
    상기 제1채널에 추가 리드 커맨드가 인가되면 상기 제1데이터 인터페이스와 상기 제2데이터 인터페이스가 상기 멀티 채널 메모리들의 상기 제1채널로부터 리드된 데이터를 출력하고,
    상기 제2채널에 대한 상기 추가 리드 커맨드가 인가되면 상기 제1데이터 인터페이스와 상기 제2데이터 인터페이스가 상기 멀티 채널 메모리들의 상기 제2채널로부터 리드된 데이터를 출력하는
    메모리 장치.
  9. ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈
    제 8항에 있어서,
    상기 제1채널에 대한 라이트 커맨드가 인가되면 상기 제1데이터 인터페이스만을 통해 입력된 데이터가 상기 멀티 채널 메모리들의 상기 제1채널에 라이트되고,
    상기 제2채널에 대한 상기 라이트 커맨드가 인가되면 상기 제2데이터 인터페이스만을 통해 입력된 데이터가 상기 멀티 채널 메모리들의 상기 제2채널에 라이트되고,
    상기 제1채널에 대한 추가 라이트 커맨드가 인가되면 상기 제1데이터 인터페이스와 상기 제2데이터 인터페이스를 통해 입력된 데이터가 상기 멀티 채널 메모리들의 상기 제1채널에 라이트되고,
    상기 제2채널에 대한 추가 라이트 커맨드가 인가되면 상기 제1데이터 인터페이스와 상기 제2데이터 인터페이스를 통해 입력된 데이터가 상기 멀티 채널 메모리들의 상기 제2채널에 라이트되는
    메모리 장치.
  10. ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈
    제 9항에 있어서,
    상기 제1채널에 대한 상기 추가 리드 커맨드의 인가시에, 상기 제1데이터 인터페이스를 통해 출력되는 데이터와 상기 제2데이터 인터페이스를 통해 출력되는 데이터는 서로 다르고,
    상기 제2채널에 대한 상기 추가 리드 커맨드의 인가시에, 상기 제1데이터 인터페이스를 통해 출력되는 데이터와 상기 제2데이터 인터페이스를 통해 출력되는 데이터는 서로 다른
    메모리 장치.
  11. 삭제
  12. ◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈
    제 9항에 있어서,
    상기 제1채널에 대한 상기 추가 라이트 커맨드의 인가시에, 상기 제1데이터 인터페이스를 통해 입력되는 데이터와 상기 제2데이터 인터페이스를 통해 입력되는 데이터는 서로 다르고,
    상기 제2채널에 대한 상기 추가 라이트 커맨드가 인가시에, 상기 제1데이터 인터페이스를 통해 입력되는 데이터와 상기 제2데이터 인터페이스를 통해 입력되는 데이터는 서로 다른
    메모리 장치.
  13. ◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈
    제 8항에 있어서,
    상기 인터페이스 유닛은
    상기 제1채널의 커맨드 수신을 위한 제1커맨드 인터페이스;
    상기 제2채널의 커맨드 수신을 위한 제2커맨드 인터페이스;
    상기 제1채널의 어드레스 수신을 위한 제1어드레스 인터페이스; 및
    상기 제2채널의 어드레스 수신을 위한 제2어드레스 인터페이스를 더 포함하는
    메모리 장치.
  14. ◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈
    제 8항에 있어서,
    상기 멀티 채널 메모리들은 상기 인터페이스 유닛 상에 적층되는
    메모리 장치.
KR1020150184927A 2015-12-23 2015-12-23 메모리 장치 KR102468698B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150184927A KR102468698B1 (ko) 2015-12-23 2015-12-23 메모리 장치
US15/148,911 US10114587B2 (en) 2015-12-23 2016-05-06 Memory device using extra read and write commands

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150184927A KR102468698B1 (ko) 2015-12-23 2015-12-23 메모리 장치

Publications (2)

Publication Number Publication Date
KR20170075862A KR20170075862A (ko) 2017-07-04
KR102468698B1 true KR102468698B1 (ko) 2022-11-22

Family

ID=59087809

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150184927A KR102468698B1 (ko) 2015-12-23 2015-12-23 메모리 장치

Country Status (2)

Country Link
US (1) US10114587B2 (ko)
KR (1) KR102468698B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11775213B2 (en) 2020-05-27 2023-10-03 Rambus Inc. Stacked memory device with paired channels

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110041007A1 (en) * 2009-08-11 2011-02-17 Cheng Kuo Huang Controller For Reading Data From Non-Volatile Memory
US20110320698A1 (en) 2010-06-25 2011-12-29 Qualcomm Incorporated Multi-Channel Multi-Port Memory
US20120137090A1 (en) 2010-11-29 2012-05-31 Sukalpa Biswas Programmable Interleave Select in Memory Controller

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6825698B2 (en) 2001-08-29 2004-11-30 Altera Corporation Programmable high speed I/O interface
KR100956783B1 (ko) 2008-10-14 2010-05-12 주식회사 하이닉스반도체 반도체 메모리 장치
US8254199B1 (en) * 2009-12-29 2012-08-28 Micron Technology, Inc. Multi-channel memory and power supply-driven channel selection
KR101854251B1 (ko) * 2010-11-30 2018-05-03 삼성전자주식회사 멀티 채널 반도체 메모리 장치 및 그를 구비하는 반도체 장치
KR102029682B1 (ko) * 2013-03-15 2019-10-08 삼성전자주식회사 반도체 장치 및 반도체 패키지
US8964443B2 (en) * 2013-06-10 2015-02-24 Intel Corporation Method for improving bandwidth in stacked memory devices
US9147672B1 (en) * 2014-05-08 2015-09-29 Macronix International Co., Ltd. Three-dimensional multiple chip packages including multiple chip stacks

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110041007A1 (en) * 2009-08-11 2011-02-17 Cheng Kuo Huang Controller For Reading Data From Non-Volatile Memory
US20110320698A1 (en) 2010-06-25 2011-12-29 Qualcomm Incorporated Multi-Channel Multi-Port Memory
US20120137090A1 (en) 2010-11-29 2012-05-31 Sukalpa Biswas Programmable Interleave Select in Memory Controller

Also Published As

Publication number Publication date
US20170185352A1 (en) 2017-06-29
KR20170075862A (ko) 2017-07-04
US10114587B2 (en) 2018-10-30

Similar Documents

Publication Publication Date Title
US11081152B2 (en) Dynamic random access memory (DRAM) device, memory controller therefor, and memory system
US10002668B2 (en) Memory device, memory module, and memory system
US9818707B2 (en) Stacked memory chip having reduced input-output load, memory module and memory system including the same
TWI681525B (zh) 具有一控制器及一記憶體堆疊之彈性記憶體系統
JP5578450B2 (ja) マルチシリアルインターフェース積層ダイメモリアーキテクチャ
US20150261446A1 (en) Ddr4-onfi ssd 1-to-n bus adaptation and expansion controller
US20150302904A1 (en) Accessing memory
US11276459B2 (en) Memory die including local processor and global processor, memory device, and electronic device
US9792978B2 (en) Semiconductor memory device and memory system including the same
TW201600966A (zh) 記憶體系統及操作該記憶體系統的方法
US11379136B2 (en) Adjustable access energy and access latency memory system and devices
CN110633229A (zh) 用于高带宽存储器通道的dimm
US9390017B2 (en) Write and read collision avoidance in single port memory devices
US20130297864A1 (en) Time-multiplexed communication protocol for transmitting a command and address between a memory controller and multi-port memory
US10963404B2 (en) High bandwidth DIMM
KR102468698B1 (ko) 메모리 장치
US8995210B1 (en) Write and read collision avoidance in single port memory devices
KR20200011731A (ko) 메모리 장치 및 프로세싱 시스템
JP2018508871A (ja) 最小限のパッケージングの複雑性で異なる外部メモリタイプをサポートするための共通のダイ
KR20130102816A (ko) 데이터 액세스 메모리 및 그것의 데이터 손실 방지 방법
KR102617843B1 (ko) 메모리 시스템 및 이의 동작 방법
US12100468B2 (en) Standalone mode
US20240070093A1 (en) Asymmetric Read-Write Sequence for Interconnected Dies
US11928039B1 (en) Data-transfer test mode
US9401186B2 (en) Semiconductor memory apparatus and data transmission

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant