CN102956691A - 薄膜晶体管及其制造方法和液晶显示装置及其制造方法 - Google Patents

薄膜晶体管及其制造方法和液晶显示装置及其制造方法 Download PDF

Info

Publication number
CN102956691A
CN102956691A CN2012102844180A CN201210284418A CN102956691A CN 102956691 A CN102956691 A CN 102956691A CN 2012102844180 A CN2012102844180 A CN 2012102844180A CN 201210284418 A CN201210284418 A CN 201210284418A CN 102956691 A CN102956691 A CN 102956691A
Authority
CN
China
Prior art keywords
insulating barrier
grid
smooth insulating
thin
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012102844180A
Other languages
English (en)
Other versions
CN102956691B (zh
Inventor
吴泰英
赵兴烈
郑至恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN102956691A publication Critical patent/CN102956691A/zh
Application granted granted Critical
Publication of CN102956691B publication Critical patent/CN102956691B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133357—Planarisation layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78636—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with supplementary region or layer for improving the flatness of the device

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供了一种薄膜晶体管及其制造方法和液晶显示装置及其制造方法。公开了根据本发明实施方式的薄膜晶体管及其制造方法，以形成中间绝缘层，从而减小在栅极的后续工艺期间发生的失败。根据本发明的薄膜晶体管可包括：基板；栅极，形成在基板上；平整绝缘层，形成在栅极的侧面部分和基板的上部；栅绝缘层，形成在包含栅极的上部的平整绝缘层上；有源层，形成在位于栅极的上面的平整绝缘层的上部；以及源极和漏极，形成在有源层上，并基于沟道区彼此分开。

Description

薄膜晶体管及其制造方法和液晶显示装置及其制造方法
技术领域
本发明涉及一种薄膜晶体管和液晶显示装置，更具体地讲，涉及一种薄膜晶体管及其制造方法、使用该薄膜晶体管的液晶显示装置及其制造方法。
背景技术
近年来，随着对信息显示兴趣的增加以及使用便携式信息媒体的需求增加，已积极进行了对用于代替传统显示器（例如，阴极射线管（CRT））的重量轻且形薄的平板显示器（FPD）的研究和商品化。具体地讲，在那些平板显示器中，作为用于使用液晶的光学各向异性表示图像的装置，液晶显示器（LCD）由于其良好的分辨率、颜色表示、图像质量等已被积极用在笔记本电脑、台式机监视器等中。
作为在液晶显示器中最初使用的驱动方法，有源矩阵（AM）方法是使用非晶硅薄膜晶体管（a-Si TFT）作为开关元件驱动像素单元的液晶的方法。
液晶显示器可主要包括用于显示图像的液晶面板、用于向液晶面板发射光的背光单元以及将信号电压施加到液晶面板和背光单元并对信号电压进行控制的驱动电路单元。
以下，将在下面参照图1详细描述典型的液晶显示器的示意性结构。
图1是示意性示出现有技术中的液晶显示器的截面图。
如图1所示，液晶显示器可包括滤色器基板87、薄膜晶体管阵列基板10和液晶层97，液晶层97插入在滤色器基板87和薄膜晶体管阵列基板10之间。
这里，滤色器基板87和薄膜晶体管阵列基板10通过在图像显示区的外面形成的密封剂被结合，以彼此相对，通过在滤色器基板87或薄膜晶体管阵列基板10上形成的对准键（未示出）来实现滤色器基板87和薄膜晶体管阵列基板10之间的结合。
在薄膜晶体管阵列基板10上形成薄膜晶体管（未示出），所述薄膜晶体管可包括构成选通线（未示出）的一部分的栅极20、连接到数据线（未示出）的源极44和连接到像素电极80的漏极45。
此外，薄膜晶体管可包括有源层40，有源层40在选通电压施加到栅极20时可在源极44和漏极45之间形成导电沟道。
在有源层40与源极44和漏极45之间形成欧姆接触层41，以在有源层40与源极44和漏极45之间以有效的方式提供电接触。
此时，源极44沿一个方向延伸，以构成数据线的一部分，漏极45的一部分朝像素区域延伸，并通过在绝缘层60中形成的接触孔电连接到像素电极80。
此外，如上所述，在滤色器基板87上形成具有用于实现红色、绿色和蓝色的多个子滤色器的滤色器95、用于在子滤色器之间进行划分并阻止光通过液晶层97的黑底90以及用于将电压施加到液晶层97的公共电极85。
另一方面，可针对构成薄膜晶体管的各构成元件之间的绝缘层30使用二氧化硅层（SiO2）或硅的氮化物层（SiNx），并且使用化学汽相淀积（以下，称为“CVD”）工艺作为形成方法。
化学汽相淀积（CVD）工艺是沿从顶到底的方向各向同性淀积的工艺。因此，当在基板的上表面上以突出方式形成具有预定厚度的配线时，即使使用CVD工艺形成绝缘层30，也可能无法补偿由于配线导致的厚度差异。
同时，栅极的厚度随着液晶显示器的分辨率从全高清（FHD）到超维（UD）发展而变化。换句话讲，需要传输大量信息以实现这种高分辨率，将选通电压施加到液晶显示器的一个像素的栅极的区域应该被扩大以解决该问题。
然而，栅极的扩大的区域引起液晶显示器的孔径率降低，因此，在增加栅极厚度的方向而非在扩大栅极的区域的方向进行了研究。
图2是示出了根据第一实施方式的在构成薄膜晶体管的栅极的上部通过CVD形成的栅绝缘层的截面结构的图1的部分“A”的放大的截面图。
参照图2，看出，在栅极20的上部形成的栅绝缘层30的厚度（t1）与在基板10的上部形成的栅绝缘层30的厚度（t1）相同。
然而，涂覆在以预定锥角形成的栅极20的侧面20a的栅绝缘层30a的厚度（t2）小于在栅极20和基板10的上部的栅绝缘层30的厚度（t1）。此时，因为在具有预定角度的斜面形成的层的厚度由于各向同性沉积而小于在平面处形成的层的厚度，所以涂覆在以预定锥角形成的栅极20的侧面20a的栅绝缘层30a的厚度（t2）小于在栅极20和基板10的上部的栅绝缘层30的厚度（t1）。另一方面，如图2所示，当作为后续工艺在栅绝缘层30上沉积厚度大约为
Figure BDA00001978315600032
的有源层40时，由于多于大约
Figure BDA00001978315600033
的阶梯高度，所以有源层40在倾斜部分上可发生断开部分（即，如图2的部分“F”所指示的栅绝缘层30a）。换句话说，由于有源层40的沉积厚度非常浅，因此，引起这样的现象：当在具有大的阶梯高度的栅绝缘层30a上形成有源层40时，在与栅绝缘层30的倾斜部分相应的栅绝缘层30a的表面上未形成有源层40。
在这种情况下，在作为后续工艺执行的蚀刻工艺期间，在栅极20的侧面上形成了孔，从而露出了栅极20的一部分。此时，由于在栅极20的上部形成的源极和漏极之间的关系，露出的栅极20可能导致出现短路现象。具体地讲，如图2的部分“F”所示，当在栅极20的上表面上的栅绝缘层30的边缘部分形成突出或逆锥角时，在后续工艺期间，在栅极20的侧面会出现有源层40的断开部分。
图3是示出根据第二实施方式的在构成薄膜晶体管的栅极的上部通过CVD形成的栅绝缘层的截面结构的图1的部分“A”的放大的截面图。
参照图3，以厚的方式（例如，以多于大约
Figure BDA00001978315600034
的厚度）形成栅绝缘层30的厚度（t3），以防止如图2所示以低厚度形成栅绝缘层30的侧面部分30a的沉积厚度（t2）。此时，栅绝缘层30的侧面部分（即，栅绝缘层30a的厚度（t4））被形成高于图2中的栅绝缘层30a的厚度（t2），以增强倾斜部分的覆盖稳定性，从而抑制在栅极20的侧面在后续工艺期间形成的有源层40断开。
然而，当栅绝缘层30的厚度被形成高于图2的现有的栅绝缘层的厚度时，例如，栅绝缘层30的厚度（t3）变得太高，以至于阻碍了电场被充分地施加到有源层40，从而劣化了诸如导通电流、VHR等的元件的电子特性。
发明内容
本发明旨在解决现有中的问题，本发明的目的在于提供一种能够保证在厚的层的形状期间需要的绝缘层的特性以增强元件稳定性的薄膜晶体管及其制造方法、使用所述薄膜晶体管的液晶显示器及其制造方法。
为了实现以上目的，根据本发明的薄膜晶体管可包括：基板；栅极，形成在基板上；平整绝缘层，形成在栅极的侧面部分和基板的上部；栅绝缘层，形成在包含栅极的上部的平整绝缘层上；有源层，形成在位于栅极的上面的平整绝缘层的上部；以及源极和漏极，形成在有源层上，并基于沟道区彼此分开。
为了实现以上目的，根据本发明的制造薄膜晶体管的方法可包括如下步骤：在基板上形成栅极；在栅极的侧面部分和基板的上部形成平整绝缘层；在包含栅极的上部的平整绝缘层上形成栅绝缘层；在位于栅极的上面的平整绝缘层的上部形成有源层；以及在有源层上形成基于沟道区彼此分开的源极和漏极。
为了实现以上目的，根据本发明的具有薄膜晶体管的液晶显示器可包括：选通线、数据线和局部公共电压线，被形成为在基板上彼此垂直和水平交叉，以定义多个像素；平整绝缘层，在基板的选通线和数据线彼此交叉的部分形成，并形成在包含从选通线延伸的栅极的基板以及选通线、栅极和局部公共电压线的侧面上；薄膜晶体管，用栅绝缘层、有源层以及源极和漏极来形成所述薄膜晶体管，所述栅绝缘层形成在包含栅极的上部的平整绝缘层上，所述有源层形成在局部公共电压线和栅极的上部的栅绝缘层上，所述源极和漏极形成在有源层上，并基于沟道区彼此分开；钝化层和绝缘层，形成在包含源极和漏极的基板的整个表面上，以露出漏极；以及电连接到漏极的像素电极和电连接到所述局部公共电压线的公共电极，所述像素电极和所述公共电极彼此分开地被形成，并在绝缘层上被分枝成多个。
为了实现以上目的，根据本发明的制造具有薄膜晶体管的液晶显示器的方法可包括如下步骤：在基板上形成选通线、栅极和局部公共电压线；在包含选通线、栅极和局部公共电压线的侧面的基板上形成平整绝缘层；在包含栅极、所述局部公共电压线和选通线的上部的平整绝缘层上形成栅绝缘层；在栅极的上面的栅绝缘层上形成有源层；在有源层上形成基于沟道区彼此分开的源极和漏极；在包含源极和漏极的基板的整个表面形成钝化层和绝缘层，以曝光漏极；形成电连接到漏极的像素电极和电连接到所述局部公共电压线的公共电极，所述像素电极和所述公共电极彼此分开地被形成，并在绝缘层被分枝成多个。
如上所述，根据本发明的薄膜晶体管及其制造方法、使用该薄膜晶体管的液晶显示装置及其制造方法可具有如下效果。
根据依照本发明的薄膜晶体管及其制造方法、使用该薄膜晶体管的液晶显示装置及其制造方法，可减小在栅绝缘层的形成期间发生的失败（现有技术中存在的问题）。具体地讲，在现有技术中，以厚的方式形成栅极，这导致在蚀刻工艺期间栅极的侧面被露出或者数据被断开的现象，但根据本发明，栅极的侧面以厚的方式被覆盖，并可通过形成平整绝缘层来减小栅极的厚度所导致的阶梯高度，从而防止了现有技术中的在蚀刻工艺期间栅极的侧面被露出或者数据被断开的现象。
此外，根据依照本发明的薄膜晶体管及其制造方法、使用该薄膜晶体管的液晶显示装置及其制造方法，由于中间绝缘层的形成，所以可容易地执行形成有厚的层工艺。换句话讲，在中间绝缘层之后形成的栅绝缘层可形成地不具有大的曲率，从而有助于随后形成的元件的沉积。具有降低超维（UD）产品的实现期间消耗的产品成本的效果。
另外，根据依照本发明的薄膜晶体管及其制造方法、使用该薄膜晶体管的液晶显示装置及其制造方法，可以以窄且厚的形状的形式而不是以薄和宽面积的形式来实现包括栅极的金属图案，以在液晶显示器的情况下增加透光率，从而减小在背光单元的制造期间产生的成本。
附图说明
附图示出了本发明的实施方式，并与描述一起用于解释发明的原理，其中，所述附图被包括以提供发明的进一步理解，被并入该说明书并构成该说明书的一部分。
在附图中：
图1是示意性示出现有技术中的液晶显示器的截面图；
图2是示出根据第一实施方式的在构成薄膜晶体管的栅极的上部通过CVD形成的栅绝缘层的截面结构的图1的部分“A”的放大的截面图；
图3是示出根据第二实施方式的在构成薄膜晶体管的栅极的上部通过CVD形成的栅绝缘层的截面结构的图1的部分“A”的放大的截面图；
图4是示意性示出了根据本发明的薄膜晶体管的截面结构的示图；
图5A至图5K是示出了根据本发明的制造薄膜晶体管的方法的工艺的截面图；
图6是示意性示出了根据本发明的具有薄膜晶体管的液晶显示器的平面图；
图7是示出了液晶显示器的薄膜晶体管部分的图6的部分“B”的放大的平面图；
图8是示意性示出了根据本发明的具有薄膜晶体管的液晶显示器的截面图；
图9A至图9J是示出了根据本发明的制造具有薄膜晶体管的液晶显示器的方法的工艺截面图。
具体实施方式
以下，将参照附图详细描述根据本发明的优选实施方式的薄膜晶体管的结构。即使在根据本公开的不同实施方式中，对相同或类似结构也指定相同或类似标号，并由较早的描述来代替其描述。
除非清楚地使用，否则，在本公开中使用的单数表达可包括复数含义。
图4是示意性示出了根据本发明的薄膜晶体管的截面结构的图。
参照图4，根据本发明的薄膜晶体管可包括基板110、在基板110上形成的栅极121a、在栅极110的侧面和基板110的上部形成的平整绝缘层125a、在包含栅极121a的上部的平整绝缘层125a上形成的栅绝缘层130、在平整绝缘层125a的上部、栅极121a的上侧形成的有源层140、以及在有源层140上形成并基于沟道区彼此分开的源极144和漏极145。
这里，栅极121a的厚度等于或大于
Figure BDA00001978315600061
并且小于
Figure BDA00001978315600062
此时，栅极121a不限于以上厚度，还可根据需要调整到合适的厚度。
此外，可通过使用不透明低阻抗导电材料（例如，铝（Al）、铝合金（Al-alloy）、钨（W）、铜（Cu）、铬（Cr）、钼（Mo）、钼合金（Mo-alloy）等）形成栅极121a，或者用两种或更多种低阻抗导电材料层压而成的多层结构形成栅极121a。
此外，用有机材料、无机材料、有机-无机化合物和有机-无机混合物中的任何一种来形成平整绝缘层125a，平整绝缘层125a具有高温和高平整化特性。
此时，高平整化特性表示这样的特性：平整绝缘层125a具有流体特性，因此，与CVD相反，在栅极121a和基板110的上表面不形成具有相同厚度的层，但不管栅极121a的存在而基于基板110的表面在基板110的整个表面沉积具有相同厚度的平整绝缘层125a，因此，平整绝缘层125a的表面处于几乎不具有曲率的平坦状态。
然而，由于栅极121a的厚度的影响，在平整绝缘层125a的表面形成具有预定厚度的突出部分，但该突出部分的厚度小于栅极121a的厚度，并且距平整绝缘层125a的表面不具有大的阶梯高度，因此，平整绝缘层125a的表面的形状整体几乎没有曲率。
此外，平整绝缘层125a具有高温特性。这表示平整绝缘层125a不受在形成了平整绝缘层之后的用于形成其他元件的CVD工艺的影响。换句话讲，平整绝缘层125a不被溶解，或者CVD工艺不会改变平整绝缘层125a的属性。
具有高温特性的平整绝缘层125a的温度可在200°C至500°C的范围内。
此外，平整绝缘层125a可具有正或负光刻胶的特性。此时，在平整绝缘层125a具有正特性的情况下，当对平整绝缘层执行曝光工艺时，可通过掩膜曝光平整绝缘层125a，在平整绝缘层125a具有负特性的情况下，可在基板110的后表面执行背曝光，而不利用掩膜。换句话讲，不透明的栅极121a在背曝光工艺期间起到掩膜的作用。
此外，平整绝缘层125a露出栅极121a的上表面，以不影响薄膜晶体管的其他元件的操作。
因此，施加到栅极121a的电压起到通过栅绝缘层130对有源层140上形成在其上部的沟道具有恒定影响的作用。
然而，平整绝缘层125a不覆盖栅极121a的上表面，因此，不影响现有技术中的元件的操作。
换句话讲，可用二氧化硅（SiO2）或硅的氮化物（SiNx）形成栅绝缘层130。此时，栅绝缘层130覆盖栅极121a的上表面。
此外，可通过使用非晶硅（但不限于此，多晶硅或氧化物半导体也可使用）来形成有源层140。
另外，可通过使用与形成栅极121a的材料相同的材料（例如，诸如铝（Al）、铝合金（Al-alloy）、钨（W）、铜（Cu）、铬（Cr）、钼（Mo）、钼合金（Mo-alloy）等的不透明低阻抗导电材料）来形成源极144和漏极145，或者利用两种或更多种低阻抗导电材料层压而成的多层结构来形成源极144和漏极145。
同时，将参照图5A至图5K描述根据本发明的制造薄膜晶体管的方法。
图5A至图5K是示出了根据本发明的制造薄膜晶体管的方法的工艺的截面图。
如图5A所示，在基板110上沉积第一金属材料，以形成第一金属材料层121，并在第一金属材料层121上涂覆感光材料，以形成第一感光层（未示出）。此时，第一金属材料层121的厚度等于或大于
Figure BDA00001978315600071
并且小于
Figure BDA00001978315600072
第一金属材料层121不限于以上厚度，还可根据需要调整到合适的厚度。
此外，第一金属材料层121可通过使用不透明低阻抗导电材料（例如，铝（Al）、铝合金（Al-alloy）、钨（W）、铜（Cu）、铬（Cr）、钼（Mo）、钼合金（Mo-alloy）等）形成，或者用两种或更多种低阻抗导电材料层压而成的多层结构形成。
然后，尽管在附图中没有示出，但可利用光刻（photolithography）工艺技术通过第一掩膜工艺选择性地对第一感光层（未示出）进行构图，以形成第一感光图案123。
随后，如图5B所示，可利用第一感光图案123作为蚀刻掩膜选择性地对第一金属材料层121进行蚀刻，以形成栅极121a。
接着，如图5C所示，可去除第一感光图案123，在包含栅极121a的基板110上使用诸如旋涂或者缝涂（slit coating）的方法形成平整绝缘层125。此时，用有机材料、无机材料、有机-无机化合物和有机-无机混合物中的任何一种来形成平整绝缘层125，平整绝缘层125具有高温和高平整化特性。
此时，高平整化特性表示这样的特性：平整绝缘层125具有流体特性，因此，与CVD相反，在栅极121a和基板110的上表面不形成具有相同厚度的层，但不管栅极121a的存在，基于基板110的表面，在基板110的整个表面沉积具有相同厚度的平整绝缘层125，因此，平整绝缘层125的表面处于几乎不具有曲率的平坦状态。
然而，由于栅极121a的厚度的影响，可在平整绝缘层125的表面形成具有预定厚度的突出部分，但该突出部分的厚度小于栅极121a的厚度，并且距平整绝缘层125的表面不具有大的阶梯高度，因此，平整绝缘层125的表面的形状整体几乎没有曲率。
此外，平整绝缘层125具有高温特性。这表示平整绝缘层125不受在形成了平整绝缘层之后的用于形成其他元件的CVD工艺的影响。换句话讲，平整绝缘层125不被溶解，或者CVD工艺不改变平整绝缘层125的属性。
具有高温特性的平整绝缘层125的温度可在200°C至500°C的范围内。
此外，平整绝缘层125可具有正或负光刻胶的特性。此时，在平整绝缘层125具有正特性的情况下，当对平整绝缘层执行曝光工艺时，可通过掩膜曝光平整绝缘层125，在平整绝缘层125具有负特性的情况下，可在基板110的后表面执行背曝光而不利用掩膜。换句话讲，不透明栅极121a在背曝光工艺期间起到掩膜的作用。
具体地讲，根据本发明，将负光刻胶被应用于平整绝缘层125的情况用作示例。
此外，平整绝缘层125露出栅极121a的上表面，以不影响薄膜晶体管的其他元件的操作。
因此，施加到栅极121a的电压通过栅绝缘层130起到对有源层140的在其上的部分上形成的沟道具有恒定影响的作用。
然而，平整绝缘层125不覆盖栅极121a的上表面，因此，不影响现有技术中元件的操作。
随后，如图5C所示，对平整绝缘层125执行背曝光而进行曝光。此时，栅极121a具有不透明特性，因此，起到光刻胶掩膜的作用。此外，在不使用掩膜的情况下，背曝光从后表面照射光，从而在减少工艺成本方面具有优势。
因此，除了在栅极121a的上部的部分之外，平整绝缘层125的在剩余部分处形成的部分被曝光。
接着，如图5D所示，在曝光工艺之后，通过显影工艺对平整绝缘层125构图，以形成平整绝缘层图案125a。此时，平整绝缘层125具有负特性，因此，平整绝缘层125的被曝光部分被保持，平整绝缘层125的未曝光部分（即，栅极121a的上部的平整绝缘层的部分）在显影期间被固化和去除。
因此，仅在基板110的除了栅极121a之外的部分上保留了平整绝缘层图案125a。
这里，下面将简要描述显影平整绝缘层125的工艺。
在显影工艺期间，通过显象剂无法溶解平整绝缘层125上的被固化的部分。用于显影工艺的显影剂通常是有机溶剂（例如，二甲苯）。
因此，在显影工艺期间，栅极121a的上表面区域处的平整绝缘层125被溶解在显影剂中并被去除，此时，栅极121a的上表面可被露出。
接着，可执行固化工艺。此时，固化工艺表示将基板110移动到诸如熔炉、烤箱等的加热装置（未示出）的舱室然后去除溶剂等以固化平整绝缘层125的工艺。
此时，可在加热装置中设置电场或磁场应用装置（未示出），以将电场或磁场施加到基板110。
在固化工艺之后，平整绝缘层125的体积可被减小到预定范围内。
随后，如图5E所示，执行灰化工艺，以剥离和调整平整绝缘层125。此时，在灰化工艺期间，利用诸如氧气（O2）的气体去除平整绝缘层125的表面的一部分，以在栅极121a的上表面被露出的情况下减小平整绝缘层125的厚度。
此外，平整绝缘层125的厚度可被形成为等于或小于栅极121a的厚度。
然后，当平整绝缘层125的厚度小于栅极121a的厚度时，可在平整绝缘层125和栅极121a之间形成预定的阶梯高度。此时，阶梯高度的厚度可以是栅极121a的厚度的1-15%。因此，通过形成阶梯高度，栅极121a的两个侧面的部分区域与栅极121a的上表面一起被露出。
这里，平整绝缘层图案125a的厚度被形成为高于栅极121a的厚度，并且当栅极121a的上表面被露出时，可出现如下现象：在栅极121a和平整绝缘层图案125a之间的边界处，平整绝缘层图案125a被去除预定距离那么多。这是在元件上引起瑕疵的部分。
另一方面，根据另一实施方式，可从上面提到的工艺中省略曝光工艺、显影工艺和固化工艺，而立即执行灰化工艺。
此时，灰化工艺是将平整绝缘层图案125a去除预定距离那么多的工艺，平整绝缘层图案125a露出栅极121a的上部，不形成大尺寸的构图的阶梯高度，因此，可省略曝光工艺、显影工艺和固化工艺。
此外，依旧根据另一实施方式，可使用干刻法或湿刻法代替灰化工艺。
接着，如图5F所示，在栅极121a和平整绝缘层图案125a的整个表面上形成栅绝缘层130。此时，可用二氧化硅（SiO2）或硅的氮化物（SiNx）来形成栅绝缘层130。此时，栅极121a的上表面被栅绝缘层130覆盖。
这里，平整绝缘层图案125a露出栅极121a的上表面，不影响薄膜晶体管中的其他元件的操作。
此外，施加到栅极121a的电压起到通过栅绝缘层130对有源层140的在其上的部分处形成的沟道具有恒定影响的作用。然而，平整绝缘层图案125a不覆盖栅极121a的上表面，因此，不影响现有技术中的元件的操作。
随后，如图5G所示，在栅绝缘层130的上部顺序地形成用非晶硅制成的有源层140、欧姆接触层（未示出）和第二金属材料层142，然后，在第二金属材料层142上涂覆感光材料，以形成第二感光层143。此时，在有源层140的上部形成的欧姆接触层（未示出）用n+非晶硅层制成，并在后续工艺中被构图为具有与形成的源极和漏极的外形相同的外形。欧姆接触层起到在源极、漏极和有源层之间建立电连接的作用。
此外，与第一金属材料层121类似，可用不透明低阻抗导电材料（例如，铝、铝合金、钨、铜、铬、钼、钼合金等）或者用两种或更多种低阻抗导电材料层压而成的多层结构来形成第二金属材料层142。
接着，通过使用作为衍射掩膜的曝光掩膜170的、利用光刻技术的第二掩膜工艺执行曝光工艺，以曝光第二感光层143。此时，在第二感光层143上与沟道区对应的部分，仅由半传输部分170b传输光的一部分，在与源极和漏极对应的部分上，光阻止部分170a阻止光，在剩余部分，光透射部分170c透射光。
随后，如图5H所示，第二感光层143被曝光，然后执行显影工艺，以选择性地去除第二感光层143，从而形成第二感光层图案143a、143b。此时，与沟道区对应的第二感光层图案143b的厚度被形成为低于与源极和漏极形成区对应的第二感光层143a的厚度。
接着，如图5I所示，使用第二感光层143a、143b作为蚀刻掩膜来顺序地蚀刻第二金属材料层142和有源层140。
随后，如图5J所示，执行灰化工艺，以蚀刻第二感光层143b，从而在沟道区的上部露出第二金属材料层142的上表面。
接着，如图5K所示，通过使用剩余的第二感光层143a作为蚀刻掩膜来选择性蚀刻第二金属材料层142，形成基于沟道区彼此分开的源极144和漏极145，从而完成根据本发明的制造薄膜晶体管的工艺。
另一方面，下面将参照图6至图8描述具有通过根据本发明的制造工艺制造的薄膜晶体管的液晶显示器。
图6是示意性示出了根据本发明的具有薄膜晶体管的液晶显示器的平面图。
图7是示出了液晶显示器的薄膜晶体管部分的图6的部分“B”的放大的平面图。
图8是示意性示出了具有根据本发明的薄膜晶体管的液晶显示器的截面图。
如图6至图8所示的具有根据本发明的薄膜晶体管的液晶显示器可包括：选通线221c、数据线247和局部公共电压线221b，它们在基板210上被形成为垂直和水平地彼此交叉，以定义多个像素；平整绝缘层225a，形成在基板的选通线221c和数据线247彼此交叉的部分，并形成在包含从选通线221c延伸的栅极221a的基板上，排除了基板的包括栅极221a的上部的部分；薄膜晶体管（T），由栅绝缘层230（所述栅绝缘层230形成在包含栅极221a的上部的平整绝缘层225a上）、有源层240（所述有源层240形成在栅极221a的上部的栅绝缘层230上）以及源极244和漏极245（所述源极244和漏极245形成在有源层240上，并基于沟道区彼此分开）制成；钝化层250和绝缘层260，形成在包含源极244和漏极245的基板的整个表面上，露出漏极245；像素电极280和公共电极285，被形成为在绝缘层260上彼此分开，其中，所述像素电极280电连接到漏极245，所述公共电极285电连接到所述局部公共电压线221b。
这里，构成薄膜晶体管（T）的栅极221a的厚度等于或大于
Figure BDA00001978315600111
并小于
Figure BDA00001978315600112
Figure BDA00001978315600113
但不限于以上厚度，还可根据需要被调整为合适的厚度。
此外，选通线221c和栅极221a可通过使用不透明低阻抗导电材料（例如，铝（Al）、铝合金（Al-alloy）、钨（W）、铜（Cu）、铬（Cr）、钼（Mo）、钼合金（Mo-alloy）等）形成，或者用两种或更多种低阻抗导电材料层压形成的多层结构形成。
此外，用有机材料、无机材料、有机-无机化合物和有机-无机混合物中的任何一种来形成平整绝缘层225a，平整绝缘层225a具有高温和高平整化特性。
此时，高平整化特性表示这样的特性：平整绝缘层225a具有流体特性，因此，与CVD相反，在栅极221a和基板210的上表面不形成具有相同厚度的层，但不管栅极221a的存在基于基板210的表面在基板210的整个表面沉积具有相同厚度的平整绝缘层225a，因此，平整绝缘层225a的表面处于几乎不具有曲率的平坦状态。
然而，由于栅极221a的厚度的影响，在平整绝缘层225a的表面形成具有预定厚度的突出部分，但该突出部分的厚度小于栅极221a的厚度，并且距平整绝缘层225a的表面不具有大的阶梯高度，因此，平整绝缘层225a的表面的形状整体上几乎没有曲率。
此外，平整绝缘层225a具有高温特性。这表示平整绝缘层225a不受在形成了平整绝缘层之后的用于形成其他元件的CVD工艺的影响。换句话讲，平整绝缘层225a不被溶解，或者CVD工艺不改变平整绝缘层225a的属性。
具有高温特性的平整绝缘层225a的温度可在200°C至500°C的范围内。
此外，平整绝缘层225a可具有正或负光刻胶的特性。此时，在平整绝缘层225a具有正特性的情况下，当对平整绝缘层执行曝光工艺时，可通过掩膜曝光平整绝缘层225a，在平整绝缘层225a具有负特性的情况下，在基板210的后表面执行背曝光，而不利用掩膜。换句话讲，不透明的栅极221a在背曝光工艺期间起到掩膜的作用。
此外，平整绝缘层225a露出栅极221a的上表面，以不影响薄膜晶体管的其他元件的操作。
因此，施加到栅极221a的电压起到通过栅绝缘层230对有源层240的在其上部分形成的沟道具有恒定影响的作用。
然而，平整绝缘层225a不覆盖栅极221a的上表面，因此，不影响现有技术中的元件的操作。
另一方面，可用二氧化硅（SiO2）或硅的氮化物（SiNx）形成栅绝缘层230。此时，栅绝缘层230覆盖栅极221a的上表面。
此外，可通过使用非晶硅（但不限于此，多晶硅或氧化物半导体也可使用）来形成有源层240。
另外，可通过使用与形成栅极121a的材料相同的材料（诸如铝（Al）、铝合金（Al-alloy）、钨（W）、铜（Cu）、铬（Cr）、钼（Mo）、钼合金（Mo-alloy）等的非透明低阻抗导电材料）来形成源极244和漏极245，或者利用两种或更多种低阻抗导电材料层压形成的多层材料来形成源极244和漏极245。
此时，在制造液晶显示器的工艺期间，利用掩膜工艺，对源极244和漏极245、以及有源层240一起进行构图。
因此，在相同的层上，在包含源极244和漏极245的较低区中，在用与源极244和漏极245的材料相同的材料形成的数据线247的较低区中，形成了有源层。
以下，在有源层上的与源极244和漏极245不重叠的区可被称为伪（dummy）有源层242。
此外，在基板210上的每一个像素处，像素电极280与数据线247基本平行，并被分枝成将被连接到薄膜晶体管的漏极245的多个分支像素电极280。这里，多个分枝的像素电极280通过与选通线221c分开预定距离的像素电极连接部分271彼此连接。像素电极连接部分271通过第一接触孔261连接到薄膜晶体管的漏极245。
在基板的每个像素上以交替方式与像素电极280平行地形成多个分枝的公共电极285。此时，公共电极285与像素电极280一起形成水平电场，以驱动液晶层（未示出）。
此时，在各像素的边缘处形成局部公共电压线221b，局部公共电压线221b通过第二接触孔262连接到公共电极285。
此外，局部公共电压线221b通过插入与像素电极连接部分271以及栅绝缘层230和虚拟有源层242交叠的区域来形成存储电容器。
在基板上在选通线221c的端部形成连接到栅极驱动部分（未示出）的选通焊盘（gate pad）273，并在数据线247的端部形成连接到数据驱动部分（未示出）的数据焊盘（data pad）274。
选通焊盘273通过在栅绝缘层、钝化层和绝缘层上形成的第三接触孔263连接到选通线221c，数据焊盘274通过在钝化层250和绝缘层260上形成的第四接触孔264连接到数据线247。
另一方面，尽管在附图中没有显示，但按预定间隙在结合到基板210的滤色器基板（未示出）上形成黑底（未示出），以防止光通过像素区之外的区域，并在与黑底之间的像素区对应的滤色器基板上形成红色（R）、绿色（G）和蓝色（B）滤色器层（未示出）。
此外，在基板210和滤色器基板（未示出）之间插入液晶层（未示出）。
另一方面，下面将参照图9A至图9J来描述制造具有所述结构的液晶显示器的方法。
图9A至图9J是示出了制造具有根据本发明的薄膜晶体管的液晶显示器的方法的工艺截面图。
这里，图9A至图9J是示意性示出了沿部分IXa-IXa'、IXb-IXb'和IXc-IXc'切割的液晶显示器的制造截面图的示图。
具体地讲，部分IXa-IXa'示出了薄膜晶体管、存储电容器和像素区，部分IXb-IXb'示出了选通焊盘，部分IXc-IXc'示出数据焊盘。
首先，利用溅射工艺在基板210上形成具有预定厚度的第一金属材料层（未示出）。此时，第一金属材料层的厚度等于或大于
Figure BDA00001978315600141
并且小于
Figure BDA00001978315600142
然而，第一金属材料层的厚度不限于以上厚度，还可根据需要调整到合适的厚度。
这里，第一金属材料层可通过使用不透明低阻抗导电材料（例如，铝（Al）、铝合金（Al-alloy）、钨（W）、铜（Cu）、铬（Cr）、钼（Mo）、钼合金（Mo-alloy）等）形成，或者可用两种或更多种低阻抗导电材料层压形成的多层结构形成。
接着，如图9A所示，利用光刻工艺技术通过第一掩膜工艺选择性对第一金属材料层进行构图，以形成具有预定厚度的栅极221a、局部公共电压线221b和选通线221c。
这里，形成薄膜晶体管的区域指示了栅极221a，形成存储电容器的区域和形成有数据线的区域指示了局部公共电压线221b，形成选通焊盘的区域指示了选通线221c。
此外，通过一个掩膜工艺在相同时间对第一金属材料层进行构图，尽管在附图中没有显示，但还可形成有公共线（未示出）、连接线（未示出）等。
此时，在沿相对选通线221c基本水平的方向形成公共线（未示出），并可以以与将在后续工艺中形成的像素电极和公共电极相同的弯曲结构形成连接线（未示出）。
随后，如图9B所示，在基板的整个表面上涂覆平整绝缘层225。
此时，用有机材料、无机材料、有机-无机化合物和有机-无机混合物中的任何一种来形成平整绝缘层225，平整绝缘层25具有高温和高平整化特性。
这里，高平整化特性表示这样的特性：平整绝缘层225具有流体特性，因此，与CVD相反，在选通线221c、栅极221a、局部公共电压线221b和基板210的上表面不形成具有相同厚度的层，但不管栅极221a的存在基于基板210的表面在基板210的整个表面沉积了具有相同厚度的平整绝缘层225，因此，平整绝缘层225的表面处于几乎不具有曲率的平坦状态。此时，稍后将围绕栅极221a描述选通线221c、栅极221a和局部公共电压线221b三者。
然而，由于栅极221a的厚度的影响，可在平整绝缘层225的表面上形成具有预定厚度的突出部分，但该突出部分的厚度小于栅极221a的厚度，并且距平整绝缘层225的表面不具有大的阶梯高度，因此，平整绝缘层225的表面的形状整体上几乎没有曲率。
此外，平整绝缘层225具有高温特性。这表示平整绝缘层225不受在形成了平整绝缘层之后的用于形成其他元件的CVD工艺的影响。换句话讲，平整绝缘层225不被溶解，或者CVD工艺不改变平整绝缘层225的属性。
具有高温特性的平整绝缘层225的温度可在200°C至500°C的范围内。
此外，平整绝缘层225可具有正或负光刻胶的特性。此时，在平整绝缘层225具有正特性的情况下，当对平整绝缘层执行曝光工艺时，可通过掩膜曝光平整绝缘层225，在平整绝缘层225具有负特性的情况下，在基板210的后表面执行背曝光，不利用掩膜。换句话讲，非透明栅极221a在背曝光工艺期间起到掩膜的作用。
具体地讲，根据本发明，将负光刻胶应用于平整绝缘层225的情况作为示例。
此外，平整绝缘层225露出栅极221a的上表面，以不影响薄膜晶体管的其他元件的操作。
因此，施加到栅极221a的电压在后续工艺中通过栅绝缘层230对有源层240上的在其上的部分形成的沟道起到恒定作用。
然而，平整绝缘层225没有覆盖栅极221a的上表面，因此，不影响现有技术中的元件的操作。
随后，如图9C所示，执行平整绝缘层225的背曝光来进行曝光。此时，栅极221a具有非透明特性，因此起到光刻胶掩膜的作用。此外，背曝光不使用掩膜而从背面照射光，从而具有降低工艺成本的优点。
因此，在除了栅极221a的上部之外的剩余部分处形成的平整绝缘层225的部分被曝光。
接着，如图9D所示，在曝光工艺之后，通过显影工艺对平整绝缘层225构图，以形成平整绝缘层图案225a。此时，平整绝缘层225具有负特性，因此，在显影期间，其被曝光部分被保留，其未被曝光部分（即，平整绝缘层的在栅极221的上部的部分）被固化和去除。
因此，仅基板210上的除了栅极221a之外的部分的平整绝缘层225被保持。
这里，下面将简要描述显影平整绝缘层225的工艺。
在显影工艺期间，不能通过显影溶液溶解在平整绝缘层225上已固化的部分。用于显影工艺的显影溶液典型的是有机溶剂（例如，二甲苯）。
因此，在显影工艺期间，在栅极221a的上表面区的平整绝缘层225在显影溶液中被溶解并被去除，此时，栅极221a的上表面可被露出。
接着，可执行固化工艺。此时，固化工艺表示将基板210移动到诸如熔炉、烤箱等的加热装置（未示出）的舱室然后去除溶剂等以固化平整绝缘层225的工艺。
此时，可在加热装置中设置电场或磁场应用装置（未示出），以将电场或磁场施加到基板210。
在固化工艺之后，平整绝缘层225的体积可被减小到预定范围内。
随后，如图9E所示，执行灰化工艺，以剥离和调整平整绝缘层图案225a。此时，在灰化工艺期间，利用诸如氧气（O2）的气体去除平整绝缘层图案225a的表面的一部分，以在栅极121a的上表面被露出的情况下减小平整绝缘层图案225a的厚度。
此外，平整绝缘层图案225a的厚度可被形成为等于或小于栅极221a的厚度。
然后，当平整绝缘层图案225a的厚度小于栅极221a的厚度时，可在平整绝缘层225和栅极221a之间形成预定的阶梯高度。此时，阶梯高度的厚度可以是栅极221a的厚度的1-15%。因此，通过形成阶梯高度，栅极221a的两个侧面的部分区域与栅极221a的上表面一起被露出。
这里，平整绝缘层225a的厚度被形成为高于栅极221a的厚度，并且当栅极221a的上表面被露出时，可出现如下现象：在栅极221a和平整绝缘层图案225a之间的边界处，平整绝缘层图案225a被去除了预定距离那么多。这是在元件上引起瑕疵的部分。
换句话讲，根据另一实施方式，可从上面提到的工艺中省略曝光工艺、显影工艺和固化工艺，而立即执行灰化工艺。
此时，灰化工艺是将平整绝缘层图案225a去除预定距离那么多的工艺，平整绝缘层图案225a露出栅极221a的上部，不形成大尺寸的构图的阶梯高度，因此，可省略曝光工艺、显影工艺和固化工艺。
此外，依旧根据再一实施方式，可使用干刻法或湿刻法代替灰化工艺。
接着，如图9F所示，在栅极221a和平整绝缘层图案225a的整个表面上形成栅绝缘层230。此时，可用二氧化硅（SiO2）或硅的氮化物（SiNx）来形成栅绝缘层230。此时，栅极221a的上表面被栅绝缘层230覆盖。
这里，平整绝缘层图案225a露出栅极221a的上表面，以不影响薄膜晶体管中的其他元件的操作。
此外，施加到栅极221a的电压起到通过栅绝缘层230对在有源层240上的在其上部分处形成的沟道具有恒定影响的作用。然而，平整绝缘层图案225a不覆盖栅极221a的上表面，因此，不影响现有技术中的元件的操作。
随后，尽管附图中没有显示，但可在栅绝缘层230的上部顺序地形成用非晶硅制成的半导体层（未示出）、欧姆接触层（未示出）和第二金属材料层（未示出）。此时，在半导体层的上部形成的欧姆接触层（未示出）用n+非晶硅层制成，并在后续工艺中被构图为与形成的源极和漏极外形相同。欧姆接触层起到在源极、漏极和有源层之间建立电连接的作用。
此外，与第一金属材料层类似，可用不透明低阻抗导电材料（例如，铝、铝合金、钨、铜、铬、钼、钼合金等）或者用两种或更多种低阻抗导电材料层压而成的多层结构来形成第二金属材料层（未示出）。
接着，如图9G所示，使用作为衍射掩膜的曝光掩膜170（未示出），利用光刻技术，通过掩膜工艺执行曝光工艺、显影工艺和构图工艺，曝光出基于沟道区彼此分开的源极244和漏极245。
此时，通过一个掩膜工艺对有源层240进行构图，因此，有源层240形成在数据线247形成区和数据焊盘形成区两者中。因此，在栅极221a的上部的有源层240之外的部分变成伪有源层242。
此外，当对第二金属层构图时，在源极244和漏极245的形成期间，在相同时间形成数据线247。
随后，如图9H所示，在基板210的整个表面上形成钝化层250。此时，用二氧化硅层（SiO2）或硅的氮化物层（SiNx）来形成钝化层250。
钝化层250起到保护诸如源极244、漏极245、数据线247等的元件的作用。
接着，如图9I所示，在钝化层250的上表面形成绝缘层260。此时，通过使用二氧化硅层（SiO2）或硅的氮化物层（SiNx）来形成绝缘层260。
随后，在绝缘层260上覆盖感光层（未示出），然后执行利用第三掩膜（未示出）的光刻工艺，以对感光层（未示出）进行构图，从而形成与第一接触孔至第四接触孔对应的第三感光层图案（未示出）。
接着，如图9I所示，通过使用感光层图案作为蚀刻掩膜有选择地去除绝缘层260和钝化层250，以形成第一接触孔至第四接触孔261、262、263、264（第二接触孔未示出）。
此时，第一接触孔261露出漏极245的一部分，第二接触孔（未示出）露出栅绝缘层230上的与局部公共电压线221b交叠的区域，第三接触孔263露出选通焊盘的与选通线221c的端部交叠的区域。此外，第四接触孔264露出在数据焊盘的数据线247的端部。
接着，去除剩余的第三感光层图案（未示出）。
随后，尽管在附图中没有显示，在形成有第一接触孔至第四接触孔261、262、263、264（第二接触孔未示出）的基板210上形成第三金属层（未示出）和第四感光层（未示出），然后执行使用第四掩膜（未示出）的第四光刻工艺，以对第四光刻层进行构图，从而形成第四感光层图案（未示出）。此时，第四感光层图案（未示出）位于与稍后将形成的像素电极280、公共电极285、像素电极连接部分271、选通焊盘273和数据焊盘274对应的区域。
接着，如图9I所示，利用第四感光层图案作为蚀刻掩膜来有选择地去除第三金属层，以形成像素电极280、公共电极285、像素电极连接部分271、选通焊盘273和数据焊盘274。
此时，像素电极连接部分271通过第一接触孔261连接到分枝的像素电极280的端部并连接到漏极245。此外，公共电极285通过第二接触孔连接到局部公共电压线221b。然后，选通焊盘273通过第三接触孔263连接到选通线221c的端部。数据焊盘274通过第四接触孔264连接到数据线247的端部。
此时，局部公共电压线221b插入与像素电极连接部分271和栅绝缘层230以及虚拟有源层242重叠的区域来形成存储电容器。
同时，根据本发明的实施方式，已经描述了制造板内切换式液晶面板中的薄膜晶体管阵列的方法，但本发明不限于此，也可应用于所有类型的薄膜晶体管以及在液晶显示器中具有薄膜晶体管的所有类型的阵列基板。
如上所述，根据本发明的薄膜晶体管及其制造方法、使用该薄膜晶体管的液晶显示装置及其制造方法可具有如下效果。
根据依照本发明的薄膜晶体管及其制造方法、使用该薄膜晶体管的液晶显示装置及其制造方法，可减小在栅绝缘层的形成期间发生的失败（现有技术中存在的问题）。具体地讲，在现有技术中，形成厚的栅极，这导致在蚀刻工艺期间栅极的侧面被露出或者数据被断开的现象，但根据本发明，栅极的侧面以厚度方式被覆盖，并可通过形成平整绝缘层来减小栅极的厚度所导致的阶梯高度，从而防止了现有技术中的在蚀刻工艺期间栅极的侧面被露出或者数据被断开的现象。
此外，根据依照本发明的薄膜晶体管及其制造方法、使用该薄膜晶体管的液晶显示装置及其制造方法，由于中间绝缘层的形成，所以可容易地执行形成厚的层的工艺。换句话讲，在中间绝缘层之后形成的栅绝缘层可形成地不具有大的曲率，从而有助于随后形成的其它元件的沉积。具有降低超维（UD）产品的实现期间消耗的产品成本的效果。
另外，根据依照本发明的薄膜晶体管及其制造方法、使用该薄膜晶体管的液晶显示装置及其制造方法，可以以窄且厚的形状的形式而不是以薄和宽面积的形式来实现包括栅极的金属图案，以在液晶显示器的情况下增加透光率，从而减小在背光单元的制造期间导致的成本。
尽管已详细描述了本发明的优选实施方式，但本领域的技术人员应该理解，可进行各种修改及其其他等同实施方式。
因此，本发明的权利范围不限于所述实施方式，本领域技术人员使用做出的使用在权利要求中定义的本发明的基本构思的各种修改和改善都将落入本发明的权利范围内。

Claims (18)

1.一种薄膜晶体管，所述薄膜晶体管包括：
栅极，形成在基板上；
平整绝缘层，形成在所述栅极的侧面部分和所述基板的上部；
栅绝缘层，形成在包含所述栅极的上部的所述平整绝缘层上；
有源层，形成在位于所述栅极的上侧的所述平整绝缘层的上部；以及
源极和漏极，形成在所述有源层上，并基于沟道区彼此分开。
2.如权利要求1所述的薄膜晶体管，其中，所述平整绝缘层具有比所述栅极低的阶梯高度，所述阶梯高度的厚度是所述栅极的厚度的1-15%。
3.如权利要求1所述的薄膜晶体管，其中，所述平整绝缘层具有在200℃-500℃的温度时属性和状态不改变的高温特性，并用有机材料、无机材料、有机-无机化合物和有机-无机混合物中的任何一种来形成所述平整绝缘层。
4.如权利要求1所述的薄膜晶体管，其中，所述平整绝缘层具有负光刻胶的特性。
5.一种制造薄膜晶体管的方法，所述方法包括以下步骤：
在基板上形成栅极；
在所述栅极的侧面部分和所述基板的上部形成平整绝缘层；
在包含所述栅极的上部的所述平整绝缘层上形成栅绝缘层；
在位于所述栅极的上侧的平整绝缘层的上部形成有源层；以及
在所述有源层上形成基于沟道区彼此分开的源极和漏极。
6.如权利要求5所述的方法，其中，所述在所述栅极的侧面部分和所述基板的上部形成平整绝缘层的步骤还包括：
在所述基板的背面利用所述栅极作为掩模来执行所述平整绝缘层的背曝光；以及
显影和固化平整绝缘层，以去除所述平整绝缘层的在所述栅极的上面形成的未曝光的部分。
7.如权利要求6所述的方法，其中，所述平整绝缘层具有负光刻胶的特性。
8.如权利要求5所述的方法，其中，所述平整绝缘层具有在200℃-500℃的温度时属性和状态不改变的高温特性，并用有机材料、无机材料、有机-无机化合物和有机-无机混合物中的任何一种来形成所述平整绝缘层。
9.如权利要求6所述的方法，其中，在去除所述平整绝缘层的一部分的步骤之后还添加灰化步骤，以使所述平整绝缘层形成比所述栅极低的阶梯高度，所述阶梯高度的厚度为所述栅极厚度的1-15%。
10.一种具有薄膜晶体管的液晶显示器，所述液晶显示器包括：
选通线、数据线和局部公共电压线，所述选通线、数据线和局部公共电压线被形成为在基板上彼此垂直和水平交叉，以定义多个像素；
平整绝缘层，形成在所述基板的所述选通线和所述数据线彼此交叉的部分，并且形成在包含从选通线延伸的栅极的基板上以及所述选通线、所述栅极和所述局部公共电压线的侧面；
薄膜晶体管，所述薄膜晶体管由栅绝缘层、有源层以及源极和漏极形成，所述栅绝缘层形成在包含所述栅极的上部的所述平整绝缘层上，所述有源层形成在局部公共电压线和所述栅极的上部的所述栅绝缘层上，所述源极和漏极形成在所述有源层上，并基于沟道区彼此分开；
钝化层和绝缘层，形成在所述基板的包含所述源极和所述漏极的整个表面上，露出所述漏极；以及
电连接到所述漏极的像素电极和电连接到所述局部公共电压线的公共电极，所述像素电极和所述公共电极彼此分开地被形成，并在所述绝缘层上被分枝成多个。
11.如权利要求10所述的具有薄膜晶体管的液晶显示器，其中，所述平整绝缘层具有比所述栅极低的阶梯高度，所述阶梯高度的厚度是所述栅极的厚度的1-15%。
12.如权利要求10所述的具有薄膜晶体管的液晶显示器，其中，所述平整绝缘层具有在200℃-500℃的温度时属性和状态不改变的高温特性，并由有机材料、无机材料、有机-无机化合物和有机-无机混合物中的任何一种来形成所述平整绝缘层。
13.如权利要求10所述的具有薄膜晶体管的液晶显示器，其中，所述平整绝缘层具有负光刻胶的特性。
14.一种制造具有薄膜晶体管的液晶显示器的方法，所述方法包括：
在基板上形成选通线、栅极和局部公共电压线；
在所述基板的包含所述选通线、所述栅极和所述局部公共电压线的侧面的上部形成平整绝缘层；
在包含所述栅极、所述局部公共电压线和所述选通线的上部的所述平整绝缘层上形成栅绝缘层；
在所述栅极的上侧的所述栅绝缘层上形成有源层；
在所述有源层上形成基于沟道区彼此分开的源极和漏极；
在包含所述源极和所述漏极的所述基板的整个表面形成钝化层和绝缘层，露出所述漏极；以及
形成电连接到所述漏极的像素电极和电连接到所述局部公共电压线的公共电极，所述像素电极和所述公共电极彼此分开地被形成，并在所述绝缘层上被分枝成多个。
15.如权利要求14所述的方法，其中，在所述选通线、所述栅极和所述局部公共电压线的侧部以及在所述基板的上部形成平整绝缘层的步骤还包括：
在所述基板的背面利用所述栅极作为掩模来执行所述平整绝缘层的背曝光；以及
显影和固化所述平整绝缘层，以去除所述平整绝缘层的在所述栅极的上面形成的未曝光的部分。
16.如权利要求15所述的方法，其中，所述平整绝缘层具有负光刻胶的特性。
17.如权利要求14所述的方法，其中，所述平整绝缘层具有在200℃-500℃的温度时属性和状态不改变的高温特性，并用有机材料、无机材料、有机-无机化合物和有机-无机混合物中的任何一种来形成所述平整绝缘层。
18.如权利要求15所述的方法，其中，在所述去除所述平整绝缘层的部分的步骤之后还添加灰化步骤，以使平整绝缘层形成比所述栅极低的阶梯高度，所述阶梯高度的厚度为所述栅极的厚度的1-15%。
CN201210284418.0A 2011-08-09 2012-08-06 薄膜晶体管及其制造方法和液晶显示装置及其制造方法 Active CN102956691B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2011-0079281 2011-08-09
KR1020110079281A KR20130017034A (ko) 2011-08-09 2011-08-09 박막트랜지스터 어레이 기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
CN102956691A true CN102956691A (zh) 2013-03-06
CN102956691B CN102956691B (zh) 2016-04-20

Family

ID=47676965

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210284418.0A Active CN102956691B (zh) 2011-08-09 2012-08-06 薄膜晶体管及其制造方法和液晶显示装置及其制造方法

Country Status (3)

Country Link
US (1) US8847234B2 (zh)
KR (1) KR20130017034A (zh)
CN (1) CN102956691B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103943633A (zh) * 2014-03-06 2014-07-23 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN104393019A (zh) * 2014-11-07 2015-03-04 京东方科技集团股份有限公司 一种显示基板及其制备方法、显示装置
WO2017152488A1 (zh) * 2016-03-10 2017-09-14 深圳市华星光电技术有限公司 薄膜晶体管及其制造方法
CN108511463A (zh) * 2018-03-30 2018-09-07 武汉华星光电半导体显示技术有限公司 阵列基板及其制造方法
CN109597249A (zh) * 2017-10-03 2019-04-09 夏普株式会社 显示面板

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102629587A (zh) * 2011-11-24 2012-08-08 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN103354244B (zh) * 2013-07-02 2015-08-26 华映视讯（吴江）有限公司 氧化物半导体薄膜晶体管及其制造方法
CN103915380A (zh) * 2014-03-31 2014-07-09 京东方科技集团股份有限公司 一种阵列基板的制作方法、阵列基板及显示装置
KR20160013433A (ko) * 2014-07-25 2016-02-04 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102285384B1 (ko) * 2014-09-15 2021-08-04 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 그 제조방법 및 표시 장치
KR102430573B1 (ko) * 2015-05-14 2022-08-08 엘지디스플레이 주식회사 박막 트랜지스터 및 이를 포함한 백플레인 기판
KR20210108537A (ko) * 2020-02-25 2021-09-03 삼성디스플레이 주식회사 표시 장치
CN111430380A (zh) * 2020-04-14 2020-07-17 Tcl华星光电技术有限公司 显示面板及其制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4253888A (en) * 1978-06-16 1981-03-03 Matsushita Electric Industrial Co., Ltd. Pretreatment of photoresist masking layers resulting in higher temperature device processing
CN101154007A (zh) * 2006-09-28 2008-04-02 三星电子株式会社 液晶显示器及其改进方法
CN101207138A (zh) * 2006-12-22 2008-06-25 Lg.菲利浦Lcd株式会社 薄膜晶体管基板及其制造方法
US20090184325A1 (en) * 2008-01-21 2009-07-23 Samsung Electronic Co., Ltd. Method of planarizing substrate, array substrate and method of manufacturing array substrate using the same
CN101592810A (zh) * 2008-05-27 2009-12-02 乐金显示有限公司 液晶显示设备

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4253888A (en) * 1978-06-16 1981-03-03 Matsushita Electric Industrial Co., Ltd. Pretreatment of photoresist masking layers resulting in higher temperature device processing
CN101154007A (zh) * 2006-09-28 2008-04-02 三星电子株式会社 液晶显示器及其改进方法
CN101207138A (zh) * 2006-12-22 2008-06-25 Lg.菲利浦Lcd株式会社 薄膜晶体管基板及其制造方法
US20090184325A1 (en) * 2008-01-21 2009-07-23 Samsung Electronic Co., Ltd. Method of planarizing substrate, array substrate and method of manufacturing array substrate using the same
CN101592810A (zh) * 2008-05-27 2009-12-02 乐金显示有限公司 液晶显示设备

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103943633A (zh) * 2014-03-06 2014-07-23 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN104393019A (zh) * 2014-11-07 2015-03-04 京东方科技集团股份有限公司 一种显示基板及其制备方法、显示装置
WO2017152488A1 (zh) * 2016-03-10 2017-09-14 深圳市华星光电技术有限公司 薄膜晶体管及其制造方法
CN109597249A (zh) * 2017-10-03 2019-04-09 夏普株式会社 显示面板
CN108511463A (zh) * 2018-03-30 2018-09-07 武汉华星光电半导体显示技术有限公司 阵列基板及其制造方法

Also Published As

Publication number Publication date
US20130037814A1 (en) 2013-02-14
KR20130017034A (ko) 2013-02-19
CN102956691B (zh) 2016-04-20
US8847234B2 (en) 2014-09-30

Similar Documents

Publication Publication Date Title
CN102956691B (zh) 薄膜晶体管及其制造方法和液晶显示装置及其制造方法
KR100934590B1 (ko) 하프톤 노광법을 사용한 액정표시장치의 제조법
JP5026450B2 (ja) 液晶表示装置の製造方法
US9001299B2 (en) Low resistance wiring structure and liquid crystal display device using the same
JP4699395B2 (ja) 液晶ディスプレイの製造方法
CN103474432B (zh) 一种阵列基板及其制备方法和显示装置
WO2010071160A1 (ja) アクティブマトリクス基板の製造方法、および、液晶表示装置の製造方法
JP2004318063A (ja) 液晶表示装置用基板及びそれを用いた液晶表示装置
US20090310072A1 (en) Liquid crystal display device and method of manufacturing the same
KR102661122B1 (ko) 표시 장치 및 이의 제조 방법
JP4646539B2 (ja) 液晶表示装置とその製造方法
WO2020133651A1 (zh) 像素电极结构及其制作方法
US8223102B2 (en) Thin film transistor array panel and method of manufacturing the same
US9638970B2 (en) Liquid crystal display and method of manufacturing the same
JP6621673B2 (ja) 液晶表示装置及びその製造方法
JP2006301560A (ja) 液晶表示装置とその製造方法
JP2005309147A (ja) アクティブマトリクス基板及びそれを備えた表示装置
KR101274690B1 (ko) 분할 노광을 위한 마스크, 이를 이용한 패터닝 방법 및액정표시장치의 제조방법
CN113589605B (zh) 一种阵列基板及其制备方法、显示面板
TW201925871A (zh) Tft基板、esd保護電路及tft基板的製作方法
WO2022089025A1 (zh) 阵列基板及其制备方法、显示装置
KR20110077254A (ko) 횡전계방식 액정표시장치의 제조방법
CN115951515A (zh) 显示面板及其制备方法、显示装置
US9128313B2 (en) Method of manufacturing liquid crystal display
JP5064127B2 (ja) 表示装置用基板及びその製造方法、並びに、液晶表示装置及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant