CN103943633A - 一种阵列基板及其制作方法、显示装置 - Google Patents

Abstract

本发明提供了一种阵列基板及其制作方法、显示装置，涉及显示技术领域，解决了现有的阵列基板表面角段差大的问题。一种阵列基板，包括衬底基板以及设置在所述衬底基板上的多层薄膜，至少一层薄膜具有薄膜图案，且至少一层薄膜在不同区域的厚度与形成该区域薄膜的衬底表面到衬底基板的距离成反比。

Description

一种阵列基板及其制作方法、显示装置

技术领域

本发明涉及显示技术领域，尤其涉及一种阵列基板及其制作方法、显示装置。

背景技术

液晶显示装置包括阵列基板、彩膜基板以及设置在阵列基板和彩膜基板之间的液晶。其中为了使得阵列基板和彩膜基板在不加电压的情况下稳定液晶方向，在阵列基板上设置有PI(Polyimide，聚酰亚胺)薄膜，所述PI薄膜表面形成有沟槽，影响液晶的锚定力。

如图1所示，阵列基板100包括：衬底基板101以及设置在所述衬底基板101上的栅线102、栅绝缘层103、源极1041、漏极1042、半导体图案105、像素电极106以及钝化层107等。由于栅线、源极、漏极、像素电极以及有源层仅对应设置在基板的部分区域形成薄膜图案，则形成的阵列基板表面不平整，形成阵列基板的表面角段差大，这也使得形成PI薄膜的工艺难度大，容易产生显示不良。

发明内容

本发明的实施例提供一种阵列基板及其制作方法、显示装置，解决了现有的阵列基板上表面角段差大的问题。

为达到上述目的，本发明的实施例采用如下技术方案：

本发明实施例提供了一种阵列基板，包括衬底基板以及设置在所述衬底基板上的多层薄膜，至少一层薄膜具有薄膜图案，且至少一层薄膜在不同区域的厚度与形成该区域薄膜的衬底表面到衬底基板的距离成反比。

可选的，所述衬底基板上依次设置有栅金属层、覆盖所述栅金属层的栅绝缘层、有源层、源漏金属层、像素电极层以及钝化层，其中所述栅金属层包括栅线，所述栅绝缘层在对应栅线区域的厚度小于栅绝缘层未对应薄膜图案区域的厚度。

可选的，所述源漏金属层包括源极和漏极，所述钝化层至少在对应所述源极和漏极区域的厚度小于钝化层未对应薄膜图案区域的厚度。

可选的，所述源极和漏极分别位于所述栅极的两侧，所述有源层在对应源极和漏极之间的区域设置有半导体图案，所述钝化层在对应所述半导体图案区域的厚度大于对应源极和漏极区域的厚度。

可选的，所述像素电极层包括像素电极，所述像素电极与漏极电连接，所述钝化层在对应所述像素电极区域的厚度小于钝化层未对应薄膜图案区域的厚度。

本发明实施例提供了一种阵列基板的制作方法，包括：

在衬底基板上形成至少一层具有薄膜图案的薄膜；

在衬底基板上形成至少一层在不同区域的厚度与形成该区域薄膜的衬底表面到衬底基板的距离成反比的薄膜。

可选的，在衬底基板上形成栅金属层，其中所述栅金属层包括栅线；

在所述衬底基板上形成栅绝缘层，其中，所述栅绝缘层覆盖所述栅金属层，且所述栅绝缘层在对应栅线区域的厚度小于栅绝缘层未对应薄膜图案区域的厚度；

在所述衬底基板上依次形成有源层、源漏金属层、像素电极层以及钝化层。

可选的，所述源漏金属层包括源极和漏极，所述钝化层至少在对应所述源极和漏极区域的厚度小于钝化层未对应薄膜图案区域的厚度。

可选的，所述源极和漏极分别位于所述栅极的两侧，所述有源层在对应源极和漏极之间的区域设置有半导体图案，所述钝化层在对应所述半导体图案区域的厚度大于对应源极和漏极区域的厚度。

可选的，所述像素电极层包括像素电极，所述像素电极与漏极电连接，所述钝化层在对应所述像素电极区域的厚度小于钝化层未对应薄膜图案区域的厚度。

本发明实施例提供了一种显示装置，包括本发明实施例提供的任一所述的阵列基板。

本发明的实施例提供一种阵列基板及其制作方法、显示装置，所述阵列基板上包括至少一层具有薄膜图案的薄膜，且至少一层薄膜在不同区域的厚度与形成该区域薄膜的衬底表面到衬底基板的距离成反比，由此可以减小由于薄膜图案引起的阵列基板的角段差，使得阵列基板的表面平整度好。

附图说明

图1为现有的一种阵列基板示意图；

图2为本发明实施例提供的一种阵列基板示意图；

图3为本发明实施例提供的一种阵列基板的制作方法示意图；

图4为本发明实施例提供的另一种阵列基板的制作方法示意图。

附图标记：

100-阵列基板；101-衬底基板；102-栅线；103-栅绝缘层；1041-源极；1042-漏极；105-半导体图案；106-像素电极；107-钝化层。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明实施例提供了一种阵列基板，包括衬底基板以及设置在所述衬底基板上的多层薄膜，至少一层薄膜具有薄膜图案，且至少一层薄膜在不同区域的厚度与形成该区域薄膜的衬底表面到衬底基板的距离成反比。

需要说明的是，所述至少一层具有薄膜图案，则形成具有薄膜图案的薄膜还可以称之为“层”。例如阵列基板上包括栅金属层，其制作方法具体为在衬底基板上形成金属薄膜，通过构图工艺形成包括栅线和公共电极线的栅金属层。

本发明实施例中，所述衬底表面即形成该层薄膜的接触底面。所述形成该区域薄膜的衬底表面到衬底基板的距离，即可以是形成该层薄膜的表面到衬底基板的上表面的距离。当然，还可以选定基准线为衬底基板的下表面等，但各层薄膜均以同一基准线为基准确定其衬底表面到该基准线的距离。本发明实施例均以形成该层薄膜的衬底表面到衬底基板的上表面为例进行详细说明。

所述至少一层薄膜具有薄膜图案，即该层薄膜仅在薄膜图案区域形成薄膜，在其他区域的薄膜可以是通过构图工艺等被刻蚀。所述至少一层薄膜在不同区域的厚度与形成该区域薄膜的衬底表面到衬底基板的距离成反比，具体为，形成该区域薄膜的衬底表面到衬底基板的距离越大，形成该区域薄膜的厚度越小，即可以是在对应有薄膜图案的区域形成的薄膜的厚度越小，反之，形成该区域薄膜的衬底表面到衬底基板的距离越小，形成该区域薄膜的厚度越大，这样可以减小整个阵列基板的角段差，阵列基板的表面平整度好。

本发明实施例提供的阵列基板，所述阵列基板上包括至少一层具有薄膜图案的薄膜，且至少一层薄膜在不同区域的厚度与形成该区域薄膜的衬底表面到衬底基板的距离成反比，由此可以减小由于薄膜图案引起的阵列基板的角段差，使得阵列基板的表面平整度好。进而在阵列基板表面形成的PI膜的角段差小，PI膜的表面平整度好，提高显示效果。

可选的，如图2所示，所述衬底基板101上依次设置有栅金属层(即图2中的栅线102的对应层)、覆盖所述栅金属层的栅绝缘层103、有源层(图2中的半导体图案105的对应层)、源漏金属层(图2中的源极1041和漏极1042的对应层)、像素电极层(图2中的像素电极106对应层)以及钝化层107，其中所述栅金属层包括栅线102，所述栅绝缘层103在对应栅线102区域的厚度小于栅绝缘层103未对应薄膜图案区域的厚度。如图2所示，栅绝缘层103在对应栅线102区域的衬底表面距离衬底基板的距离为栅线102的高度，则对应在栅线102区域形成的栅绝缘薄膜103的厚度小，其他区域的栅绝缘层103直接形成在所述衬底基板101上，则对应形成的栅绝缘薄膜103的厚度大。这样可以减小基板表面栅线区域和其他区域的角段差。

需要说明的是，所述栅金属层包括栅线即包括薄膜图案的薄膜，所述栅绝缘层在对应栅线区域的厚度小于其他区域的厚度即栅绝缘层在不同区域的厚度与形成该区域薄膜的衬底表面到衬底基板的距离成反比。即栅绝缘层在对应栅线区域的衬底表面距离衬底基板的距离大则对应在栅线区域形成的栅绝缘薄膜的厚度小，在其他区域的的表面为直接形成在所述衬底基板上，则对应形成的栅绝缘薄膜的厚度大。

可选的，如图2所示，所述源漏金属层包括源极1041和漏极1042，所述钝化层107至少在对应所述源极1041和漏极1042区域的厚度小于钝化层107未对应薄膜图案区域的厚度。即如图2所示的，钝化层107形成在源极1041和漏极1042的上面，且在对应源极1041和漏极1042的区域的衬底表面到衬底基板101的距离即为源极1041和漏极1042的上表面距离衬底基板的距离，钝化层107未对应薄膜图案区域的衬底表面到衬底基板101的距离为对应的栅绝缘层103的厚度，则钝化层107在对应源极1041和漏极1042区域的厚度小于钝化层107未对应薄膜图案区域的厚度。

可选的，所述源极1041和漏极1042分别位于所述栅极102的两侧，所述有源层在对应源极1041和漏极1042之间的区域设置有半导体图案105，所述钝化层107在对应所述半导体图案105区域的厚度大于对应源极1041和漏极1042区域的厚度。如图2所示的，源极1041和漏极1042分别位于所述栅极102的两侧，在源极1041和漏极1042之间形成沟道区，钝化层107在沟道区的衬底表面到衬底基板101的距离为栅极102、栅绝缘层101以及半导体图案105的厚度之和，钝化层107未对应薄膜图案区域的衬底表面到衬底基板的距离为对应的栅绝缘层103的厚度，即小于钝化层107在沟道区的衬底表面到衬底基板101的距离，则钝化层107在对应所述半导体图案105区域的厚度大于对应源极1041和漏极1042区域的厚度。以减小有源层表面的角段差。

可选的，如图2所示，所述像素电极层包括像素电极106，所述像素电极106与漏极1042电连接，所述钝化层107在对应所述像素电极106区域的厚度小于钝化层107未对应薄膜图案区域的厚度。如图2所示的，像素电极层包括像素电极106，则钝化层107在对应像素电极106区域的衬底表面到衬底基板的距离即为对应像素电极区域的栅绝缘层以及像素电极的厚度之和，钝化层107未对应薄膜图案区域的衬底表面到衬底基板的距离为对应的栅绝缘层103的厚度，则钝化层107在对应所述像素电极106区域的厚度小于钝化层107未对应薄膜图案区域的厚度。

需要说明的是，本发明实施例中，薄膜在不同区域的厚度与形成该区域薄膜的衬底表面到衬底基板的距离成反比要结合在衬底基板上形成的各层薄膜的顺序以及薄膜图案的具体位置关系，本发明实施例中仅以附图所示的阵列基板为例进行详细说明。

本发明实施例提供了一种阵列基板的制作方法，如图3所示，包括：

步骤101、在衬底基板上形成至少一层具有薄膜图案的薄膜。

步骤102、在衬底基板上形成至少一层在不同区域的厚度与形成该区域薄膜的衬底表面到衬底基板的距离成反比的薄膜。

需要说明的是，所述在衬底基板上形成至少一层在不同区域的厚度与形成该区域薄膜的衬底表面到衬底基板的距离成反比的薄膜可以是通过构图工艺形成的。所述构图工艺即是将薄膜形成包含至少一个图案的层的工艺；而构图工艺通常包含：在薄膜上涂胶，利用掩膜板对所述光刻胶进行曝光，再利用显影液将需去除的光刻胶冲蚀掉，再刻蚀掉未覆盖光刻胶的薄膜部分，最后将剩下的光刻胶剥离。其中为了实现薄膜在不同对应区域的厚度不同可以通过设置掩膜板在对应区域的光的透光率，以形成对应的厚度的光刻胶，进一步可以通过“灰化(即气体的干法刻蚀)”形成不同厚度的薄膜。

需要说明的是，上述步骤101和步骤102可以根据不同阵列基板其制作顺序不同，且阵列基板上形成有多层薄膜或层结构，所述多层薄膜或层结构可以根据具体情况重复形成步骤101或步骤102。例如，上述步骤101可以是形成栅金属层，其中栅金属层包括栅线；步骤101也可以是形成源漏金属层，其中源漏金属层包括源极和漏极等。上述步骤102可以是形成钝化层或者栅绝缘层等。且阵列基板在具体的形成过程中还可以根据具体的薄膜结构确定相应的制作顺序。

可选的，如图4所示，所述制作方法具体包括：

步骤201、在衬底基板上形成栅金属层，其中所述栅金属层包括栅线。

需要说明的是，不同的阵列基板，各层薄膜或层结构包括的薄膜图案有所不同。例如，所述栅金属层还可以包括公共电极线等其他薄膜图案。

步骤202、在所述衬底基板上形成栅绝缘层，其中，所述栅绝缘层覆盖所述栅金属层，且所述栅绝缘层在对应栅线区域的厚度小于栅绝缘层未对应薄膜图案区域的厚度。

由于衬底基板上仅形成有栅金属层，则在所述衬底基板上形成栅绝缘层，所述栅绝缘层在对应栅线区域的衬底表面距离衬底基板的距离即为栅线的厚度，在其他未对应薄膜图案区域的衬底表面即为衬底基板的表面。在栅绝缘层在对应栅线区域的厚度小于栅绝缘层未对应薄膜图案区域的厚度，以减小形成的栅绝缘层表面的角段差。

当所述栅金属层还包公共电极时，则所述栅绝缘层还可以在对应所述公共电极区域的厚度小于栅绝缘层未对应薄膜图案区域的厚度。

步骤203、在所述衬底基板上依次形成有源层、源漏金属层、像素电极层以及钝化层。

即在形成有栅金属层以及栅绝缘层的上面依次形成有源层、源漏金属层、像素电极层以及钝化层，形成的阵列基板即如图2所示。

需要说明的是，上述制作方法用于形成如图2所示的阵列基板，但阵列基板可以有多种不同的形式，且不同形式的阵列基板其具体制作方法也不相同。例如：上述的源极、漏极和栅极是薄膜晶体管的三个电极，根据电极的位置关系将薄膜晶体管分为两类。一类是栅极位于源极和漏极的下面，这类称之为底栅型薄膜晶体管；一类是栅极位于源极和漏极的上面，这类称之为顶栅型薄膜晶体管。如图2所示的仅为底栅型薄膜晶体管，顶栅型薄膜晶体管的制作方法可以结合上述实施例得出，在这里就不作赘述。

可选的，所述源漏金属层包括源极和漏极，所述钝化层至少在对应所述源极和漏极区域的厚度小于钝化层未对应薄膜图案区域的厚度。即如图2所示的，钝化层形成在源极1041和漏极1042的上面，且在对应源极1041和漏极1042的区域的衬底表面到衬底基板的距离即为源极1041和漏极1042的上表面距离衬底基板的距离，钝化层107未对应薄膜图案区域的衬底表面到衬底基板的距离为对应的栅绝缘层103的厚度，则钝化层107在对应源极1041和漏极1042区域的厚度小于钝化层107未对应薄膜图案区域的厚度。

可选的，所述源极和漏极分别位于所述栅极的两侧，所述有源层在对应源极和漏极之间的区域设置有半导体图案，所述钝化层在对应所述半导体图案区域的厚度大于对应源极和漏极区域的厚度。如图2所示的，源极1041和漏极1042分别位于所述栅极102的两侧，在源极1041和漏极1042之间形成沟道区，钝化层107在沟道区的衬底表面到衬底基板101的距离为栅极、栅绝缘层以及半导体图案的厚度之和，钝化层107未对应薄膜图案区域的衬底表面到衬底基板的距离为对应的栅绝缘层103的厚度，即小于钝化层107在沟道区的衬底表面到衬底基板101的距离，则钝化层107在对应所述半导体图案105区域的厚度大于对应源极1041和漏极1042区域的厚度。以减小有源层表面的角段差。

可选的，所述像素电极层包括像素电极，所述像素电极与漏极电连接，所述钝化层在对应所述像素电极区域的厚度小于钝化层未对应薄膜图案区域的厚度。如图2所示的，像素电极层包括像素电极106，则钝化层107在对应像素电极106区域的衬底表面到衬底基板的距离即为对应像素电极区域的栅绝缘层以及像素电极的厚度之和，钝化层107未对应薄膜图案区域的衬底表面到衬底基板的距离为对应的栅绝缘层103的厚度，则钝化层107在对应所述像素电极106区域的厚度小于钝化层107未对应薄膜图案区域的厚度。

本发明实施例提供了一种显示装置，包括本发明实施例提供的任一所述的阵列基板。所述显示装置可以为液晶显示器、电子纸、OLED(Organic Light-Emitting Diode,有机发光二极管)显示器等显示器件以及包括这些显示器件的电视、数码相机、手机、平板电脑等任何具有显示功能的产品或者部件。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (11)

1.一种阵列基板，包括衬底基板以及设置在所述衬底基板上的多层薄膜，其特征在于，至少一层薄膜具有薄膜图案，且至少一层薄膜在不同区域的厚度与形成该区域薄膜的衬底表面到衬底基板的距离成反比。

2.根据权利要求1所述的阵列基板，其特征在于，所述衬底基板上依次设置有栅金属层、覆盖所述栅金属层的栅绝缘层、有源层、源漏金属层、像素电极层以及钝化层，其中所述栅金属层包括栅线，所述栅绝缘层在对应栅线区域的厚度小于栅绝缘层未对应薄膜图案区域的厚度。

3.根据权利要求2所述的阵列基板，其特征在于，所述源漏金属层包括源极和漏极，所述钝化层至少在对应所述源极和漏极区域的厚度小于钝化层未对应薄膜图案区域的厚度。

4.根据权利要求3所述的阵列基板，其特征在于，所述源极和漏极分别位于所述栅极的两侧，所述有源层在对应源极和漏极之间的区域设置有半导体图案，所述钝化层在对应所述半导体图案区域的厚度大于对应源极和漏极区域的厚度。

5.根据权利要求2所述的阵列基板，其特征在于，所述像素电极层包括像素电极，所述像素电极与漏极电连接，所述钝化层在对应所述像素电极区域的厚度小于钝化层未对应薄膜图案区域的厚度。

6.一种阵列基板的制作方法，其特征在于，包括：

在衬底基板上形成至少一层具有薄膜图案的薄膜；

在衬底基板上形成至少一层在不同区域的厚度与形成该区域薄膜的衬底表面到衬底基板的距离成反比的薄膜。

7.根据权利要求6所述的制作方法，其特征在于，

在衬底基板上形成栅金属层，其中所述栅金属层包括栅线；

在所述衬底基板上形成栅绝缘层，其中，所述栅绝缘层覆盖所述栅金属层，且所述栅绝缘层在对应栅线区域的厚度小于栅绝缘层未对应薄膜图案区域的厚度；

在所述衬底基板上依次形成有源层、源漏金属层、像素电极层以及钝化层。

8.根据权利要求7所述的制作方法，其特征在于，所述源漏金属层包括源极和漏极，所述钝化层至少在对应所述源极和漏极区域的厚度小于钝化层未对应薄膜图案区域的厚度。

9.根据权利要求8所述的制作方法，其特征在于，所述源极和漏极分别位于所述栅极的两侧，所述有源层在对应源极和漏极之间的区域设置有半导体图案，所述钝化层在对应所述半导体图案区域的厚度大于对应源极和漏极区域的厚度。

10.根据权利要求7所述的制作方法，其特征在于，所述像素电极层包括像素电极，所述像素电极与漏极电连接，所述钝化层在对应所述像素电极区域的厚度小于钝化层未对应薄膜图案区域的厚度。

11.一种显示装置，其特征在于，包括权利要求1-5任一项所述的阵列基板。