CN102934180B - 电感结构 - Google Patents

电感结构 Download PDF

Info

Publication number
CN102934180B
CN102934180B CN201180028266.1A CN201180028266A CN102934180B CN 102934180 B CN102934180 B CN 102934180B CN 201180028266 A CN201180028266 A CN 201180028266A CN 102934180 B CN102934180 B CN 102934180B
Authority
CN
China
Prior art keywords
conductive layer
core structure
coil
loop construction
top surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201180028266.1A
Other languages
English (en)
Other versions
CN102934180A (zh
Inventor
P·斯迈斯
A·帕普
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Semiconductor Corp
Original Assignee
National Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Semiconductor Corp filed Critical National Semiconductor Corp
Publication of CN102934180A publication Critical patent/CN102934180A/zh
Application granted granted Critical
Publication of CN102934180B publication Critical patent/CN102934180B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/04—Fixed inductances of the signal type  with magnetic core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/24—Magnetic cores
    • H01F27/26—Fastening parts of the core together; Fastening or mounting the core on casing or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H01F41/046—Printed circuit coils structurally combined with ferromagnetic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F2017/0086—Printed inductances on semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H01F2027/2819—Planar transformers with printed windings, e.g. surrounded by two cores and to be mounted on printed circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/4902—Electromagnet, transformer or inductor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/4902—Electromagnet, transformer or inductor
    • Y10T29/49073—Electromagnet, transformer or inductor by assembling coil and core
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

一种电感器（100）、一种带有附着的集成电路（2160）的集成电感器件（2100）以及一种变压器（3800）各自包括位于半导体晶圆（110）上方的厚线圈结构（126），以及都与厚线圈结构（126）集成在一起从而提供改善的电感值的底部磁芯段（120）和顶部磁芯段（180）。

Description

电感结构
技术领域
本发明涉及电感结构，并更特别涉及电感结构和形成具有附着的磁芯结构的电感结构的方法。
背景技术
电感器是众所周知的存储电磁能的结构，而变压器是众所周知的从初级线圈感性传递电能到次级线圈的结构。电感器和变压器通常使用称为磁芯的磁性材料，从而增加电感值和从初级线圈存储或传递到次级线圈的能量的量。
半导体电感器和变压器通常在后端硅加工期间形成。尽管在现有技术中存在许多用于形成半导体电感器和变压器的技术，但是需要形成半导体电感器和变压器的另外方法。
发明内容
本发明的电感结构将位于半导体结构上方的线圈结构与磁芯结构集成，从而提供改善的电感。本发明的电感结构包括粘合地附着到半导体结构的第一磁芯结构，以及接触第一磁芯结构的顶表面的第一非导电层。该电感结构还包括接触第一非导电层并位于第一磁芯结构上方的线圈，接触线圈的顶表面的第二非导电层，以及接触第二非导电层的第二磁芯结构。第二磁芯结构直接位于第一磁芯结构上方。
形成本发明的电感结构的方法包括放置第一磁芯结构从而接触半导体结构，并形成第一非导电层从而接触第一磁芯结构的顶表面。该方法也包括形成线圈从而接触第一非导电层并位于第一磁芯结构上方，形成第二非导电层从而接触线圈的顶表面，以及放置第二磁芯结构从而接触第二非导电层。
附图说明
图1A-1B到20A-20B是根据本发明图解形成电感器100的方法的例子的一系列视图。图1A-20A是一系列平面图，而图1B-20B分别是沿图1A-20A中的直线1B-20B取得的一系列剖面图。
图21A-21D到37A-37D是根据本发明图解形成集成电感器件2100的方法的例子的一系列视图。图21A-37A是一系列平面图，图21B-37B分别是沿图21A-37A中的直线21B-37B取得的一系列剖面图，图21C-37C分别是沿图21A-37A中的直线21C-37C取得的一系列剖面图，并且图21D-37D分别是沿图21A-37A中的直线21D-37D取得的一系列剖面图。
图38A-38B是根据本发明的可替换实施例图解变压器3800的例子的视图。图38A是平面图，而图38B是沿图38A的直线38B-38B取得的剖面图。
具体实施方式
图1A-1B到20A-20B示出根据本发明图解形成电感器100的方法的例子的一系列视图。图1A-20A示出一系列平面图，而图1B-20B分别示出沿图1A-20A中的直线1B-20B取得的一系列剖面图。如下面更详细描述，磁芯结构和位于半导体结构上方的厚线圈结构集成，从而提供改善的电感。
如在图1A-1B中示出，形成电感器100的方法利用常规形成的半导体晶圆110。晶圆110进而可以用导电材料（例如硅）或非导电材料（例如石英或G10-FR4）实施。如在图1A-1B中进一步示出，该方法开始于，在晶圆110的顶表面上形成图案化的光刻胶层112。
图案化的光刻胶层112以常规方式形成，该常规方式包括淀积光刻胶层，投射光通过称为掩模的图案化的黑色/透明玻璃板，从而在光刻胶层上形成图案化的图像，该图像使曝光的光刻胶区域软化，接着移除软化的光刻胶区域。
如在图2A-2B中示出，在形成图案化的光刻胶层112之后，以常规方式刻蚀晶圆110的暴露区域，从而在晶圆110中形成空腔114。在空腔114形成之后，以常规方式移除图案化的光刻胶层112。如果晶圆110是导电的，那么可以在晶圆110上可选地形成保形非导电材料（例如氧化物或等离子氮化物），从而铺垫（line）空腔114，使得空腔114的底表面是不导电的。
接下来，如在图3A-3B中示出，底部磁芯段120放置在空腔114中，并附着到空腔114的底表面。底部磁芯段120可以使用常规贴片机（pickandplacemachine）放置在空腔114中，并以常规方式使用例如常规导电或非导电粘合剂（例如管芯附着膜）进行附着。管芯附着膜可以是例如25μm厚。另外，以常规方式在单独工艺中形成的底部磁芯段120可以用例如（Co）NiFe或软铁氧体（例如NiZn或MnZn）的电镀合金实施。
如在图4A-4B中示出，在底部磁芯段120已经附着到空腔114的底表面之后，在底部磁芯段120和晶圆110上淀积非导电层122。如示出，非导电层122也填满空腔114的剩余部分。在淀积非导电层122之后，在非导电层122中形成数个开口124，从而使底部磁芯段120的顶表面暴露。
在本例子中，用基本自平坦化的一层光致可成像环氧树脂或聚合物（例如SU-8）形成非导电层122。一旦淀积光致可成像环氧树脂或聚合物，那么通过投射光穿过掩模从而在非导电层122上形成图案化的图像，该图像使曝光的非导电层122的区域软化，然后移除非导电层122的软化区域，以此形成开口124。
在形成开口124之后，如在图5A-5B中示出，在非导电层122上形成线圈结构126，从而位于底部磁芯段120一部分的上方。如在图6A-6B中示出，通过首先在非导电层122上形成籽晶层130，从而铺垫开口124并接触底部磁芯段120的顶表面，以此形成线圈结构126。
例如，可以通过淀积的钛、的铜和的钛形成籽晶层130。一旦形成籽晶层130，那么在籽晶层130的顶表面上形成电镀模子132。电镀模子132进而具有开口，该开口使籽晶层130的一部分暴露并定义有待形成的线圈结构的形状。
如在图7A-7B中示出，在形成电镀模子132之后，剥除顶部钛层，并且通过电镀淀积铜，从而形成线圈结构126。如在图8A-8B中示出，在电镀之后，移除电镀模子132和籽晶层130的底部区域。
在形成线圈结构126之后，如在图9A-9B中示出，在线圈结构126、非导电层122和底部磁芯段120的顶表面上淀积非导电层140。在淀积非导电层140之后，在非导电层140中形成数个开口142。
在本例子中，用基本自平坦化的一层光致可成像环氧树脂或聚合物（例如SU-8）形成非导电层140。一旦淀积光致可成像环氧树脂或聚合物，那么通过投射光穿过掩模从而在非导电层140上形成图案化的图像，该图像使曝光的非导电层140的区域软化，然后移除非导电层140的软化区，以此形成开口142。
如果线圈结构126足够厚至提供需要的电感值，那么线圈结构126形成电感器100的线圈。在此情况下，开口142仅包括开口142E，开口142E使先前由开口124暴露的底部磁芯段120的顶表面的相同区域暴露。另一方面，如果线圈结构126的厚度不足以提供需要的电感值，那么开口142还包括使线圈结构126暴露的沟槽开口142T，如在图9A-9B中示出。
在本例子中，沟槽开口142T从线圈结构126的一个末端到线圈结构126的另一末端使线圈结构126的顶表面暴露。可替换地，可以形成数个空间隔开的通孔开口而不是形成沟槽开口142T来使线圈结构126的顶表面暴露。
如在图10A-10B中示出，当线圈结构126不足够厚时，在线圈结构126上形成线圈结构144，从而提供更厚的线圈。如在图11A-11B中示出，通过首先在非导电层140上形成籽晶层150，从而铺垫开口142并接触线圈结构126和底部磁芯段120的顶表面，以此形成线圈结构144。
例如，可以通过淀积的钛、的铜和的钛形成籽晶层150。一旦形成籽晶层150，那么在籽晶层150的顶表面上形成电镀模子152。电镀模子152进而具有开口，该开口使籽晶层150的一部分暴露并定义有待形成的线圈结构的形状。
如在图12A-12B中示出，在形成电镀模子152之后，剥除顶部钛层，并且通过电镀淀积铜从而形成线圈结构144。线圈结构144包括在沟槽开口142T或可选的通孔开口中形成的铜。如在图13A-13B中示出，在电镀之后，移除电镀模子152和籽晶层150的底部区域。
在形成线圈结构144之后，如在图14A-14B中示出，在线圈结构144、非导电层140和底部磁芯段120的顶表面上淀积非导电层154。在淀积非导电层154之后，在非导电层154中形成数个开口156。
在本例子中，用基本自平坦化的一层光致可成像环氧树脂或聚合物（例如SU-8）形成非导电层154。一旦淀积光致可成像环氧树脂或聚合物，那么通过投射光穿过掩模从而在非导电层154上形成图案化的图像，该图像使曝光的非导电层154的区域软化，然后移除非导电层154的软化区域，以此形成开口156。
如果线圈结构126和线圈结构144的组合足够厚至提供需要的电感值，那么线圈结构126和线圈结构144的组合形成电感器100的线圈。在此情况下，开口156仅包括开口156E，开口156E使先前由开口124和开口142E暴露的底部磁芯段120的顶表面的相同区域暴露。另一方面，如果线圈结构126和线圈结构144的组合的厚度不足以提供需要的电感值，那么开口156还包括使线圈结构144暴露的沟槽开口156T，如在图14A-14B中示出。
在本例子中，沟槽开口156T从线圈结构144的一个末端到线圈结构144的另一末端使线圈结构144的顶表面暴露。可替换地，可以形成数个空间隔开的通孔开口而不是形成沟槽开口156T来使线圈结构144的顶表面暴露。
如在图15A-15B中示出，当线圈结构126和线圈结构144的组合不足够厚时，在线圈结构144上形成线圈结构160，从而提供更厚的线圈。如在图16A-16B中示出，通过首先在非导电层154上形成籽晶层162，从而铺垫开口156并接触线圈结构144和底部磁芯段120的顶表面，以此形成线圈结构160。
例如，可以通过淀积的钛、的铜和的钛形成籽晶层162。一旦形成籽晶层162，那么在籽晶层162的顶表面上形成电镀模子164。电镀模子164进而具有开口，该开口使籽晶层162的一部分暴露并定义有待形成的线圈结构的形状。
如在图17A-17B中示出，在形成电镀模子164之后，剥除顶部钛层，并且通过电镀淀积铜，从而形成线圈结构160。线圈结构160包括在沟槽开口156T或可选的通孔开口中形成的铜。如在图18A-18B中示出，在电镀之后，移除电镀模子164和籽晶层162的底部区域。
在形成线圈结构160之后，如在图19A-19B中示出，在线圈结构160、非导电层154和底部磁芯段120的顶表面上淀积非导电层170。在淀积非导电层170之后，在非导电层170中形成数个开口172。
在本例子中，用基本自平坦化的一层光致可成像环氧树脂或聚合物（例如SU-8）形成非导电层170。一旦淀积光致可成像环氧树脂或聚合物，那么通过投射光穿过掩模从而在非导电层170上形成图案化的图像，该图像使曝光的非导电层170的区域软化，然后移除非导电层170的软化区域，以此形成开口172。
如果线圈结构126、线圈结构144和线圈结构160的组合不足够厚至提供需要的电感值，那么开口172使线圈结构160和底部磁芯段120的顶表面暴露。此后，以与上面描述相同的方式形成带有重叠非导电层的其他线圈结构，直到组合的线圈结构形成足够厚至提供需要的电感值的线圈。
另一方面，如在本例子中，如果线圈结构126、线圈结构144和线圈结构160的组合足够厚至提供需要的电感值，那么线圈结构126、线圈结构144和线圈结构160的组合形成电感器100的线圈。在此情况下，如在图19A-19B中示出，开口172仅使底部磁芯段120的顶表面暴露。
一旦在接触顶部线圈结构的非导电层中形成开口从而使底部磁芯段120的顶表面暴露，那么在开口中放置顶部磁芯段。在本例子中，如在图20A-20B中示出，在开口172中放置顶部磁芯段180，并沿非导电层170的顶表面的段SS附着到非导电层170的顶表面，从而完成电感器100的形成。在本例子中，顶部磁芯段180可以接触但不附着到底部磁芯段120。
可以使用常规贴片机在开口172中放置顶部磁芯段180，并以常规方式使用例如常规导电或非导电粘合剂（例如管芯附着膜）进行附着。管芯附着膜可以是例如20μm厚。另外，以常规方式在单独的工艺中形成的顶部磁芯段180可以用例如（Co）NiFe或软铁氧体（例如NiZn或MnZn）的电镀合金实施。
在开口172中放置顶部磁芯段180并将其粘合地附着到非导电层170的顶表面从而完成电感器100形成之后，继续以常规后端加工步骤进行制造，例如形成覆盖的钝化层和/或形成使线圈的末端（例如，在本例子中的线圈结构160的末端）的顶表面暴露的开口。另外，一旦线圈的末端暴露，那么在划片和引线键合之前，可以在线圈的末端上形成金属（例如铝、铝-铜或金），从而提高引线键合的粘合性。
因此，描述了一种形成电感器的方法，该方法通过利用常规贴片技术来附着底部和顶部磁芯段120和180，从而形成厚磁芯，并通过利用数个线圈结构形成厚线圈。如上面提到，利用的线圈结构的数目取决于需要的线圈厚度。因此，取决于需要的线圈厚度，可以使用单独的线圈结构126，线圈结构126和144的组合，线圈结构126、144和160的组合，或线圈结构126、144、160与一个或多个另外线圈结构的组合。
本发明的优点中的一个是由一个或多个线圈结构制作的电感器100的厚线圈具有低电阻值，这进而允许电感器100承载大电流。另外，另一优点是厚磁芯结合大电流能力提高了质量因子。
图21A-21D到37A-37D示出根据本发明图解形成集成电感器件2100的方法的例子的一系列视图。图21A-37A示出一系列平面图，图21B-37B分别示出沿图21A-37A中的直线21B-37B取得的一系列剖面图，图21C-37C分别示出沿图21A-37A中的直线21C-37C取得的一系列剖面图，并且图21D-37D分别示出沿图21A-37A中的直线21D-37D取得的一系列剖面图。
形成集成电感器件2100的方法遵循与在图1A-1B到图8A-8B中图解的方法相同的步骤，并且最早的不同之处在于非导电层的图案化和随后的紧接顶部的线圈结构的形成（在本例子中是非导电层140和线圈结构144）。
图21A-21D到图24A-24D中非导电层的图案化和随后的紧接顶部的线圈结构的形成与图9A-9B到图13A-13B中非导电层140的图案化和随后的线圈结构144的形成的不同之处在于，如在图21A-21D中示出，用来使非导电层140图案化的掩模被修改为形成沟槽开口2120、2122和2124（而不是沟槽开口142T）和另外的集成电路（IC）开口2126。也如前形成开口142E。（可替换地，可以形成通孔开口而不是沟槽开口2120、2122和2124。）
沟槽开口2120使线圈结构126和非导电层122的顶表面暴露，沟槽开口2122仅使非导电层122的顶表面暴露，并且沟槽开口2124仅使线圈结构126暴露。IC开口2126进而仅使非导电层122的顶表面暴露。
另外，如在图22A-22D中示出，电镀模子152被修改为使沟槽开口2120、2122和2124与IC开口2126暴露，并使沟槽开口2122在点A处连接到沟槽开口2124的末端。结果，如在图23A-23D和图24A-24D中示出，电镀形成线圈段2130和2132（而不是线圈结构144）和IC散热器2134。
线圈段2130和2132（包括在沟槽开口或可选的通孔开口中形成的铜）经由线圈结构126电连接在一起。进一步地，线圈段2130包括线圈部分2130C和迹线部分2130T，而线圈段2132包括线圈部分2132C和迹线部分2132T。
因此，如在图23C和24C中示出，包括线圈段2130和2132以及线圈结构126的线圈与包括线圈结构126和144的线圈的不同之处在于，线圈段2132在点A跨过线圈结构126的回路，从而提供到线圈结构126的内末端的连接。
形成集成电感器件2100的方法接下来的不同之处在于非导电层的图案化和随后的顶部线圈结构的形成（在本例子中是非导电层154和线圈结构160）。图25A-25D到图28A-28D中非导电层的图案化和随后的顶部线圈结构的形成与图14A-14B到图18A-18B中非导电层154的图案化和随后的线圈结构160的形成的不同之处在于，如在图25A-25D中示出，用来使非导电层154图案化的掩模被修改为形成沟槽开口2140和2142（而不是沟槽开口156T）以及另外的IC开口2144。也如前形成开口156E。（可替换地，可以形成通孔开口而不是沟槽开口2140和2142。）
沟槽开口2140从线圈段的一个末端到线圈段2130的另一末端使线圈段2130暴露，沟槽开口2142从线圈段2132的一个末端到线圈段2132的另一末端使线圈段2132暴露，并且IC开口2144使散热器2134的顶表面暴露。
另外，如在图26A-26D中示出，电镀模子164被修改为使沟槽开口2140和2142暴露。因此，如在图27A-27D和图28A-28D中示出，电镀形成线圈段2150和2152，而不是线圈结构160。线圈段2150和2152（包括在沟槽开口或可选的通孔开口中形成的铜）经由线圈段2130和2132以及线圈结构126电连接在一起。进一步地，线圈段2150包括线圈部分2150C和迹线部分2150T，而线圈段2152包括线圈部分2152C和迹线部分2152T。
形成集成电感器件2100的方法接下来的不同之处在于非导电层170的图案化。图29A-29D中非导电层的图案化与图19A-19B中非导电层170的图案化的不同之处在于，如在图29A-29D中示出，用来使非导电层170图案化的掩模被修改为除了开口172之外，还形成IC开口2156和互连开口2158。
在形成开口172、2156和2158之后，如在图30A-30D中示出，顶部磁芯段180以与图20A-20D中图解相同的方式放置在开口172中并附着到非导电层170的顶表面。另外，根据本发明，如在图30A-30D中进一步示出，在顶部磁芯段180附着之后，IC2160被放置在开口2156中并附着到散热器2134。
IC2160可以用利用电感器的任何IC（例如降压变换器）实施，并在切片以形成IC2160之前，可以通过背磨晶圆，根据需要进行减薄。另外，IC2160具有电感器焊盘P1和P2，以及包括焊盘D1和D2的数个操作焊盘。操作焊盘包括输入/输出焊盘、电源焊盘和地焊盘。（为清晰，仅示出两个操作焊盘。）
进一步地，可以使用常规贴片机将IC2160放置在开口2156中，并以常规方式使用例如常规导电或非导电粘合剂（例如管芯附着膜）进行附着。管芯附着膜可以是例如25μm厚。（可替换地，附着顶部磁芯段180和IC2160的顺序可以颠倒）。因此，连续的贴片操作用来附着顶部磁芯段180和IC2160，由此使工艺流程必须中断从而执行贴片操作的次数最小化。
如在图31A-31D中示出，在IC2160被放置在开口2156中并附着到散热器2134之后，该方法继续如下：在非导电层170、顶部磁芯段180和IC2160上淀积非导电层2162。另外，非导电层2162还填满开口2156和开口172。
在淀积非导电层2162之后，在非导电层2162中形成一对开口2164，从而使线圈段2150和2152的顶表面暴露，形成一对开口2166从而使焊盘P1和P2的顶表面暴露，并且形成开口2168从而使焊盘D1和D2的顶表面暴露。
在本例子中，非导电层2162用基本自平坦化的一层光致可成像环氧树脂或聚合物（例如SU-8）形成。一旦淀积光致可成像环氧树脂或聚合物，那么通过投射光穿过掩模从而在非导电层2162上形成图案化的图像，该图像使由光曝光的非导电层2162的区域软化，然后移除非导电层2162的软化区域，以此形成开口2164、2166和2168。
此后，如在图32A-32D中示出，在非导电层2162上形成籽晶层2170，从而铺垫开口2164、2166和2168。例如，可以通过淀积的钛、的铜和的钛形成籽晶层2170。一旦形成籽晶层2170，那么在籽晶层2170的顶表面上形成电镀模子2172。
如在图33A-33D中示出，在形成电镀模子2172之后，剥除顶部钛层，并且通过电镀淀积铜，从而形成连接到线圈段2150和焊盘P1的金属线2174，连接到线圈段2152和焊盘P2的金属线2176，连接到焊盘D1的金属线2180，以及连接到焊盘D2的金属线2182。如在图34A-34D中示出，在电镀之后，移除电镀模子2172和籽晶层2170的底部区域。
如在图35A-35D中示出，在形成金属线2174、2176、2180和2182之后，淀积非导电层2184，从而接触非导电层2162的顶表面与金属线2174、2176、2180和2182。在淀积非导电层2184之后，在非导电层2184中形成开口2186从而使焊盘D1和D2的顶表面暴露。
在本例子中，非导电层2184用基本自平坦化的一层光致可成像环氧树脂或聚合物（例如SU-8）形成。一旦淀积光致可成像环氧树脂或聚合物，那么通过投射光穿过掩模从而在非导电层2184上形成图案化的图像，该图像使曝光的非导电层2184的区域软化，然后移除非导电层2184的软化区域，以此形成开口2186。
此后，如在图36A-36D中示出，在非导电层2184与金属结构2180和2182上淀积金属层2190，例如铝、铝-铜或金。如在图37A-37D中示出，在淀积金属层2190之后，从非导电层2184的顶表面移除金属层2190，从而形成金属帽2192，并完成集成电感器件2100的形成。在形成金属帽2192之后，继续以常规后端加工步骤进行制造，例如使晶圆110切片，并将焊球2194或引线键合2196附着到金属帽2192。金属帽2192提高焊球2194或引线键合2196的粘合性。
因此，描述了一种形成集成电感器件的方法，该方法在常见的晶圆上形成电感器和IC。另外，该方法通过利用常规贴片技术来附着底部和顶部磁芯段120和180，从而形成带有厚磁芯的电感器，并也利用贴片技术附着IC。
进一步地，该方法通过利用线圈结构和数个线圈段形成带有厚线圈的电感器。因此，取决于需要的线圈厚度，可以使用线圈结构126与线圈段2130和2132的组合、线圈结构126与线圈段2130、2132、2150和2152的组合，或线圈结构126、线圈段2130、2132、2150和2152与数个另外的线圈段的组合。
本例子的优点中的一个是本例子图解使用厚迹线部分，即线圈段2130和2150的迹线部分2130T和覆盖迹线部分2150T，以及线圈段2132和2152的迹线部分2132T和覆盖迹线部分2152T，从而在电感器和IC之间提供非常低电阻的连接。
因此，集成电感器件2100的厚线圈和厚迹线部分具有非常低的电阻，这进而允许集成电感器件2100承载大电流。结果，另一优点是厚磁芯结合大电流能力提高了质量因子。
进一步地，在与分立器件比较时，使用单晶圆承载电感器和IC充分减少了实施器件需要的面积。（尽管描述了一个IC，但在相同或多个层中的多个IC可以可替换附着到晶圆110，从而提供进一步的集成器件。）
图38A-38B示出根据本发明的可替换实施例图解变压器3800的例子的视图。图38A示出平面图，而图38B示出沿图38A的直线38B-38B取得的剖面图。图38A-38B相似于图5A-5B，因此，利用相同参考号指明两者共有的结构。
如在图38A-38B中示出，通过修改电镀模子132，可以形成第一线圈结构3810和第二线圈结构3812，而不是单线圈结构126。相似地，通过修改电镀模子152，可以形成两个线圈结构而不是线圈结构144。因此，在图1A-20A到图1B-20B中图解的方法可以可替换形成变压器，而不是形成电感器。进一步地，也可以通过将线圈结构、线圈段和金属结构的每一个形成为两个元件而不是一个，以此形成集成变压器器件。
应理解，上面描述是本发明的例子，并且在此描述的本发明的各种替换可以在实践本发明中采用。因此，意在以权利要求定义本发明的保护范围，并且在这些权利要求及其等效的保护范围内的结构和方法由此被覆盖。

Claims (6)

1.一种在常规半导体结构上形成电感结构的方法，包含：
提供常规形成的半导体晶圆，所述常规形成的半导体晶圆中形成有空腔，所述空腔的底表面利用第一非导电材料铺垫；
提供第一磁芯结构，其中所述第一磁芯结构以常规方式在单独工艺中形成，所述第一磁芯结构用选自(Co)NiFe、NiZn的合金的材料实施；
使用常规贴片机将所述第一磁芯结构放置在所述空腔中，以及将所述第一磁芯结构粘合地附着到所述半导体晶圆中的所述空腔的底部；
淀积第二非导电层，使其接触所述第一磁芯结构的顶表面，填充剩余的所述空腔；
使用常规光刻方法打开所述第二非导电层中的多个开口以暴露所述第一磁芯结构的顶表面；
形成具有末端的第一线圈，使其接触所述第二非导电层并位于所述第一磁芯结构的一部分的上方；
淀积第三非导电层，使其接触所述第一磁芯结构的顶表面和所述第二非导电层的顶表面；
使用常规光刻方法在所述第三非导电层中形成开口以暴露所述第一磁芯结构的所述顶表面；
提供第二磁芯结构，其中所述第一磁芯结构以常规方式在单独工艺中形成，所述第二磁芯结构用选自(Co)NiFe、NiZn的合金的材料实施；以及
使用常规贴片机将所述第二磁芯结构放置在所述第三非导电层的所述开口中以使其接触所述第三非导电层的所述顶表面，以及将所述第二磁芯结构粘合地附着到所述第三非导电层，所述第二磁芯结构能够接触但不能附着到所述第一磁芯结构；
提供常规后端加工步骤，所述常规后端加工步骤包括形成覆盖电感结构的钝化层和形成使所述线圈的末端的顶表面暴露的开口；以及
在划片和引线键合之前，在所述线圈的末端上淀积选自铝、铝-铜或金的组的金属。
2.根据权利要求1所述的方法，其中：
所述第一磁芯结构的各部分都不位于所述线圈的任何回路之间。
3.根据权利要求2所述的方法，其中所述线圈的回路位于所述第二磁芯结构的第一部分和第二部分之间。
4.根据权利要求1所述的方法，其中形成所述第一线圈包括：
形成第一线圈结构，使其接触所述第二非导电层；
形成第三非导电层，使其接触所述第一线圈结构；
使用常规光刻方法形成沟槽开口以暴露所述第一磁芯结构；
形成第二线圈结构，使其接触所述第三非导电层并直接位于所述第一线圈结构上方，所述第二线圈结构电连接到所述第一线圈结构。
5.根据权利要求1所述的方法，进一步包含将集成电路附着到所述半导体结构。
6.根据权利要求5所述的方法，进一步包含
形成接触所述线圈的第一金属结构；
形成接触所述第一金属结构并直接位于所述第一金属结构上方的第二金属结构；以及
形成接触所述第二金属结构和所述集成电路的第三金属结构。
CN201180028266.1A 2010-06-16 2011-05-30 电感结构 Active CN102934180B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/816,788 US8410576B2 (en) 2010-06-16 2010-06-16 Inductive structure and method of forming the inductive structure with an attached core structure
US12/816,788 2010-06-16
PCT/US2011/038483 WO2011159458A2 (en) 2010-06-16 2011-05-30 Inductive structure

Publications (2)

Publication Number Publication Date
CN102934180A CN102934180A (zh) 2013-02-13
CN102934180B true CN102934180B (zh) 2016-01-20

Family

ID=45328493

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180028266.1A Active CN102934180B (zh) 2010-06-16 2011-05-30 电感结构

Country Status (6)

Country Link
US (1) US8410576B2 (zh)
EP (1) EP2583287B1 (zh)
JP (1) JP5783620B2 (zh)
CN (1) CN102934180B (zh)
TW (1) TWI549279B (zh)
WO (1) WO2011159458A2 (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2013121787A (ru) * 2010-10-23 2014-11-27 ПОП ТЕСТ ЭлЭлСи Устройство, состав и способ для обнаружения, изучения и контроля уровней определенных компонентов в жидкостях организма
US8686722B2 (en) * 2011-08-26 2014-04-01 National Semiconductor Corporation Semiconductor fluxgate magnetometer
FR2979790B1 (fr) * 2011-09-07 2013-10-11 Commissariat Energie Atomique Capteur de courant
US8525281B2 (en) * 2011-10-19 2013-09-03 Texas Instruments Incorporated Z-axis semiconductor fluxgate magnetometer
US8803648B2 (en) 2012-05-03 2014-08-12 Qualcomm Mems Technologies, Inc. Three-dimensional multilayer solenoid transformer
CN102915986B (zh) 2012-11-08 2015-04-01 南通富士通微电子股份有限公司 芯片封装结构
WO2014071815A1 (zh) * 2012-11-08 2014-05-15 南通富士通微电子股份有限公司 半导体器件及其形成方法
WO2014071813A1 (zh) 2012-11-08 2014-05-15 南通富士通微电子股份有限公司 半导体器件的封装件和封装方法
KR101983137B1 (ko) * 2013-03-04 2019-05-28 삼성전기주식회사 파워 인덕터 및 그 제조방법
KR102260374B1 (ko) * 2015-03-16 2021-06-03 삼성전기주식회사 인덕터 및 인덕터의 제조 방법
JP6507027B2 (ja) * 2015-05-19 2019-04-24 新光電気工業株式会社 インダクタ及びその製造方法
KR102105388B1 (ko) * 2015-11-20 2020-04-28 삼성전기주식회사 코일 부품 및 그 제조 방법
KR102163056B1 (ko) * 2015-12-30 2020-10-08 삼성전기주식회사 코일 전자 부품 및 그 제조방법
JP6658681B2 (ja) * 2017-06-22 2020-03-04 株式会社村田製作所 積層インダクタの製造方法および積層インダクタ
US10930425B2 (en) * 2017-10-25 2021-02-23 Samsung Electro-Mechanics Co., Ltd. Inductor
CN107808756B (zh) * 2017-11-09 2020-03-20 西安华为技术有限公司 一种平板变压器及开关电源适配器
KR102047595B1 (ko) * 2017-12-11 2019-11-21 삼성전기주식회사 인덕터 및 그 제조방법
KR101973448B1 (ko) * 2017-12-11 2019-04-29 삼성전기주식회사 코일 부품
KR102064041B1 (ko) * 2017-12-11 2020-01-08 삼성전기주식회사 코일 부품
US11398334B2 (en) * 2018-07-30 2022-07-26 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier comprising embedded inductor with an inlay
US20210375540A1 (en) * 2020-05-28 2021-12-02 Texas Instruments Incorporated Integrated magnetic device with laminate embedded magnetic core

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5336921A (en) * 1992-01-27 1994-08-09 Motorola, Inc. Vertical trench inductor
US5852866A (en) * 1996-04-04 1998-12-29 Robert Bosch Gmbh Process for producing microcoils and microtransformers
US6054329A (en) * 1996-08-23 2000-04-25 International Business Machines Corporation Method of forming an integrated circuit spiral inductor with ferromagnetic liner
US7262680B2 (en) * 2004-02-27 2007-08-28 Illinois Institute Of Technology Compact inductor with stacked via magnetic cores for integrated circuits

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0461267A (ja) * 1990-06-29 1992-02-27 Nippon Telegr & Teleph Corp <Ntt> インダクタンス素子
JPH0582736A (ja) * 1991-07-15 1993-04-02 Matsushita Electric Ind Co Ltd インダクタ
JPH07183458A (ja) * 1993-12-24 1995-07-21 Toshiba Corp 半導体装置
JPH09213894A (ja) * 1996-02-06 1997-08-15 Nippon Telegr & Teleph Corp <Ntt> 平滑回路素子
JP3580054B2 (ja) * 1996-10-29 2004-10-20 富士電機デバイステクノロジー株式会社 薄膜磁気素子およびその製造方法
US6083802A (en) * 1998-12-31 2000-07-04 Winbond Electronics Corporation Method for forming an inductor
US6835576B2 (en) * 2000-05-02 2004-12-28 Fuji Electric Co., Ltd. Magnetic thin film, a magnetic component that uses this magnetic thin film, manufacturing methods for the same, and a power conversion device
JP2002043520A (ja) * 2000-07-19 2002-02-08 Sony Corp 半導体装置及びその製造方法
US6639298B2 (en) * 2001-06-28 2003-10-28 Agere Systems Inc. Multi-layer inductor formed in a semiconductor substrate
US6667536B2 (en) * 2001-06-28 2003-12-23 Agere Systems Inc. Thin film multi-layer high Q transformer formed in a semiconductor substrate
US7202152B2 (en) * 2002-10-24 2007-04-10 Davies Robert B Semiconductor device with inductive component and method of making
GB2405262B (en) * 2002-05-07 2006-06-14 Agere Systems Inc A multi-layer inductor formed in a semiconductor substrate and having a core of ferromagnetic material
JP2004311504A (ja) * 2003-04-02 2004-11-04 Renesas Technology Corp 半導体装置およびその製造方法
JP4904813B2 (ja) * 2003-06-16 2012-03-28 日本電気株式会社 半導体デバイスおよびその製造方法
US7462317B2 (en) 2004-11-10 2008-12-09 Enpirion, Inc. Method of manufacturing an encapsulated package for a magnetic device
JP2006319094A (ja) * 2005-05-12 2006-11-24 Fujikura Ltd 半導体装置およびその製造方法
JP2006324509A (ja) * 2005-05-19 2006-11-30 Fujikura Ltd 半導体装置およびその製造方法
JP2006351686A (ja) * 2005-06-14 2006-12-28 Seiko Epson Corp 半導体装置
US7468899B1 (en) 2007-01-09 2008-12-23 National Semiconductor Corporation Apparatus and method for wafer level fabrication of high value inductors on semiconductor integrated circuits
US7936246B2 (en) 2007-10-09 2011-05-03 National Semiconductor Corporation On-chip inductor for high current applications
US7584533B2 (en) 2007-10-10 2009-09-08 National Semiconductor Corporation Method of fabricating an inductor structure on an integrated circuit structure
US20090140383A1 (en) 2007-11-29 2009-06-04 Taiwan Semiconductor Manufacturing Co., Ltd. Method of creating spiral inductor having high q value
US20090160592A1 (en) 2007-12-20 2009-06-25 Hopper Peter J Helical core on-chip power inductor
KR20110010597A (ko) * 2008-03-24 2011-02-01 아식 어드밴티지 인코포레이티드 임베디드 자기 컴포넌트를 갖는 반도체 패키지 및 제조 방법
US8044755B2 (en) 2008-04-09 2011-10-25 National Semiconductor Corporation MEMS power inductor
US7705411B2 (en) 2008-04-09 2010-04-27 National Semiconductor Corporation MEMS-topped integrated circuit with a stress relief layer
US7901984B2 (en) 2009-02-20 2011-03-08 National Semiconductor Corporation Integrated circuit micro-module
US7842544B2 (en) 2009-02-20 2010-11-30 National Semiconductor Corporation Integrated circuit micro-module
US7898068B2 (en) 2009-02-20 2011-03-01 National Semiconductor Corporation Integrated circuit micro-module
US7902661B2 (en) 2009-02-20 2011-03-08 National Semiconductor Corporation Integrated circuit micro-module
US7843056B2 (en) 2009-02-20 2010-11-30 National Semiconductor Corporation Integrated circuit micro-module
US7901981B2 (en) 2009-02-20 2011-03-08 National Semiconductor Corporation Integrated circuit micro-module

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5336921A (en) * 1992-01-27 1994-08-09 Motorola, Inc. Vertical trench inductor
US5852866A (en) * 1996-04-04 1998-12-29 Robert Bosch Gmbh Process for producing microcoils and microtransformers
US6054329A (en) * 1996-08-23 2000-04-25 International Business Machines Corporation Method of forming an integrated circuit spiral inductor with ferromagnetic liner
US7262680B2 (en) * 2004-02-27 2007-08-28 Illinois Institute Of Technology Compact inductor with stacked via magnetic cores for integrated circuits

Also Published As

Publication number Publication date
EP2583287B1 (en) 2021-03-17
WO2011159458A2 (en) 2011-12-22
CN102934180A (zh) 2013-02-13
JP2013535107A (ja) 2013-09-09
JP5783620B2 (ja) 2015-09-24
US20110310579A1 (en) 2011-12-22
EP2583287A4 (en) 2017-11-15
EP2583287A2 (en) 2013-04-24
TW201222804A (en) 2012-06-01
TWI549279B (zh) 2016-09-11
WO2011159458A3 (en) 2012-04-05
US8410576B2 (en) 2013-04-02

Similar Documents

Publication Publication Date Title
CN102934180B (zh) 电感结构
CN103824836B (zh) 半导体承载元件及半导体封装件
US9514880B2 (en) Coil unit for thin film inductor, manufacturing method of coil unit for thin film inductor, thin film inductor and manufacturing method of thin film inductor
US9245684B2 (en) Method for manufacturing a transformer device on a glass substrate
TW471149B (en) Semiconductor device, process for producing same, carrier substrate and process for producing same
EP3133617B1 (en) 3d shaped inductive charging coil and method of making the same
US6802945B2 (en) Method of metal sputtering for integrated circuit metal routing
JP2008166455A (ja) コイル装置、及びコイル装置の製造方法
JP2013535107A5 (zh)
JP6051359B2 (ja) コア付きインダクタ素子およびその製造方法
CN101904004A (zh) 晶圆级芯片尺寸封装及制造方法
CN104638778A (zh) 无线电力接收器及其制造方法
TW200405779A (en) Circuit device and its manufacture
US10986732B2 (en) Laminated circuit board, and electronic component
US20220352105A1 (en) Semiconductor device, electronic component, and electronic component production method
TW200532750A (en) Circuit device and method for making same
JP7327436B2 (ja) コイル部品およびその製造方法
JP2010129875A (ja) 電力変換装置の製造方法
CN106531881B (zh) 电磁阻抗感测元件及其制作方法
JP2009130179A (ja) マイクロトランス、その製造方法、信号伝送デバイスおよびその製造方法
US20040115942A1 (en) Bonding pad of a semiconductor device and formation method thereof
US10181436B2 (en) Lead frame and method of manufacturing the same
JP2011155082A (ja) 半導体装置の製造方法
JP2022153684A (ja) コイル部品およびその製造方法
JP2006073868A (ja) 超小型電力変換装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant