CN102931062A - 一种制作鳍式场效应管的翅片结构方法 - Google Patents

一种制作鳍式场效应管的翅片结构方法 Download PDF

Info

Publication number
CN102931062A
CN102931062A CN2011102276262A CN201110227626A CN102931062A CN 102931062 A CN102931062 A CN 102931062A CN 2011102276262 A CN2011102276262 A CN 2011102276262A CN 201110227626 A CN201110227626 A CN 201110227626A CN 102931062 A CN102931062 A CN 102931062A
Authority
CN
China
Prior art keywords
mask
fin structure
finfet
side wall
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011102276262A
Other languages
English (en)
Other versions
CN102931062B (zh
Inventor
张海洋
胡敏达
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
SMIC Advanced Technology R&D Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201110227626.2A priority Critical patent/CN102931062B/zh
Publication of CN102931062A publication Critical patent/CN102931062A/zh
Application granted granted Critical
Publication of CN102931062B publication Critical patent/CN102931062B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种制作FinFET的翅片结构方法，所制作FinFET的翅片结构，采用了半圆柱体结构，这样，与现有技术的FinFET翅片结构为长方体结构相比，可以提高FinFET翅片结构的散热面积，从而在FinFET工作时提高散热性，防止因为FinFET的翅片结构过热而导致的FinFET停止工作或损坏。

Description

一种制作鳍式场效应管的翅片结构方法
技术领域
本发明涉及半导体器件的制作技术，特别涉及一种制作鳍式场效应管(FinFET)的翅片结构方法。
背景技术
随着半导体技术的发展，半导体器件的性能稳步提高。半导体器件的性能提高主要通过不断缩小半导体器件的特征尺寸来实现，半导体器件的特征尺寸已经缩小到纳米级别。半导体器件在这种特征尺寸下，传统平面制作半导体器件的方法，也就是单栅半导体器件的制作方法已经无法适用了，所以出现了多栅半导体器件的制作方法。与单栅半导体器件的制作方法相比较，多栅半导体器件具有更强的短沟道抑制能力、更好的亚阈特性，更高的驱动能力以及能带来更高的电路密度。
目前，鳍式场效应管(FinFET)作为多栅半导体器件的代表被广泛使用，FinFET分为双栅FinFET和三栅FinFET，其中的双栅FinFET被广泛使用。
图1为现有技术双栅FinFET的制作方法流程图，结合图2a～图2e所示的现有技术双栅FinFET的制作过程剖面结构示意图，对制作方法进行详细说明：
步骤101、提供硅上半导体(SOI，semiconductor on insulator)晶体为衬底材料的衬底11，该衬底11是由体硅区1、隐埋氧化层2及单晶硅3构成，如图2a所示；
步骤102、在该衬底11上形成具有翅片结构图案的掩膜12，如图2b所示；
在该步骤中，具有翅片结构图案的掩膜12可以为氮化硅层，形成过程为：在衬底11上沉积掩膜12，在掩膜12涂覆光阻胶层后，采用具有翅片结构的光罩曝光涂覆光阻胶层后显影，在光阻胶层上形成翅片结构图案的光阻胶层，然后以具有翅片结构图案的光阻胶层为掩膜，刻蚀掩膜12，得到具有翅片结构图案的掩膜12；
在该步骤中，也可以采用纳米压印方式形成具有翅片结构图案的掩膜12；
在图2b的圆圈中为具有翅片结构图案的掩膜12立体结构图；
步骤103、以具有翅片结构图案的掩膜12为遮挡，刻蚀衬底11中的单晶硅3，得到翅片结构13后，去除剩余的掩膜12，如图2c所示；
在图2c的圆圈中为翅片结构13的立体结构图；
步骤104、在翅片结构13的中间区域采用离子注入方式进行高掺杂后退火，得到高掺杂区，然后采用腐蚀溶剂清洗翅片结构13，腐蚀掉中间区域的高掺杂区，未掺杂区未被腐蚀掉，如图2d所示；
在图2d的圆圈为已经经过中间区域掺杂及腐蚀后的翅片结构13的立体结构图；
步骤105、在剩余的翅片结构13表面依次沉积栅极介质层及多晶硅层，然后采用光刻和刻蚀工艺再翅片13的中间区域形成栅极，如图2e所示；
在本步骤中，翅片的两端分别作为源极和漏极；
在图2e的圆圈为立体结构示意图；
步骤106、对栅极、源极及漏极采用离子注入方式进行掺杂，得到FinFET的器件层，在图中未示出。
图1中的步骤102～步骤103用于制作FinFET器件层的翅片结构，由于半导体器件的特征尺寸越来越小，所以翅片结构的特征尺寸也趋于越来越小，也就是翅片结构在厚度上越来越薄，制作完成的FinFET在工作时，其在翅片结构上产生的热能由于翅片结构厚度的限制无法被及时消散，最终会影响FinFET的工作性能，严重时会导致FinFET停止工作或损坏。
发明内容
有鉴于此，本发明提供一种制作FinFET的翅片结构方法，该方法所制作的翅片结构在FinFET工作时提高散热性，防止因为FinFET的翅片结构过热而导致的FinFET停止工作或损坏。
本发明的技术方案是这样实现的：
一种制作鳍式场效应管FinFET的翅片结构方法，该方法包括：
提供由体硅区、隐埋氧化层及单晶硅构成的衬底，在衬底上形成具有翅片结构图案的掩膜，在该掩膜的侧壁形成侧墙；
以形成有侧墙的具有翅片结构图案的掩膜为遮挡，对衬底中的单晶硅进行部分刻蚀；
湿法去除侧墙；
继续对掩膜和单晶硅刻蚀，将单晶硅刻蚀完全，在衬底上形成具有半圆柱体翅片结构，去除剩余的掩膜。
所述掩膜为氮化硅，所述侧墙为氧化硅。
所述在该掩膜的侧壁形成侧墙的过程为：
在掩膜上沉积二氧化硅层，然后采用干法反刻蚀工艺刻蚀掩膜上表面的二氧化硅层，在该掩膜的侧壁形成侧墙。
所述去除剩余的掩膜采用热磷酸H3PO4。
所述继续对掩膜和单晶硅刻蚀采用干法刻蚀。
一种制作鳍式场效应管FinFET的方法，所述制作FinFET中的翅片结构采用如上述任一种方法。
从上述方案可以看出，本发明提供的方法所制作FinFET的翅片结构，采用了半圆柱体结构，这样，与现有技术的FinFET翅片结构为长方体结构相比，可以提高FinFET翅片结构的散热面积，从而在FinFET工作时提高散热性，防止因为FinFET的翅片结构过热而导致的FinFET停止工作或损坏。
附图说明
图1为现有技术双栅FinFET的制作方法流程图；
图2a～图2e为现有技术双栅FinFET的制作过程剖面结构示意图；
图3为本发明提供的制作FinFET的翅片结构方法流程图；
图4a～图4e为本发明提供的制作FinFET的翅片结构过程的剖面示意图；
图5为本发明提供的双栅FinFET剖面结构示意图。
具体实施方式
为使本发明的目的、技术方案及优点更加清楚明白，以下参照附图并举实施例，对本发明作进一步详细说明。
采用背景技术在制作FinFET时，其中的翅片结构在厚度上很薄，当制作完成FinFET工作时，其在翅片结构上产生的热能由于翅片结构厚度的限制无法被及时消散，最终影响FinFET的工作性能，严重时会导致FinFET停止工作或损坏。因此，为了提高FinFET的翅片结构在FinFET的散热能力，本发明更改FinFET的翅片结构，采用半圆柱体结构，这样，与背景技术中的FinFET翅片结构为长方体结构相比，提高了FinFET翅片结构的散热面积，从而在FinFET工作时提高散热性，防止因为FinFET的翅片结构过热而导致的FinFET停止工作或损坏。
图3为本发明提供的制作FinFET的翅片结构方法流程图，结合图4a～图4e所示为本发明提供的制作FinFET的翅片结构过程的剖面示意图，进行详细说明：
步骤301、提供SOI晶体为衬底材料的衬底11，该衬底11是由体硅区1、隐埋氧化层2及单晶硅3构成，在衬底11上形成具有翅片结构图案的掩膜41，并在该掩膜41的侧壁形成侧墙42，如图4a所示；
在本步骤中，具有翅片结构图案的掩膜41可以为氮化硅层，形成过程为：在衬底11上沉积掩膜41，在掩膜41涂覆光阻胶层后，采用具有翅片结构的光罩曝光涂覆光阻胶层后显影，在光阻胶层上形成翅片结构图案的光阻胶层，然后以具有翅片结构图案的光阻胶层为掩膜，刻蚀掩膜41，得到具有翅片结构图案的掩膜41；
在该步骤中，也可以采用纳米压印方式形成具有翅片结构图案的掩膜41；
在该步骤中，在该掩膜41的侧壁形成侧墙42的过程为：在掩膜41上沉积二氧化硅层，然后采用干法反刻蚀工艺刻蚀掩膜41上表面的二氧化硅层，在该掩膜41的侧壁形成侧墙42；
步骤302、以形成有侧墙的具有翅片结构图案的掩膜41为遮挡，对衬底11的单晶硅3进行刻蚀，如图4b所示；
在本步骤中，单晶硅3没有被刻蚀完全；
步骤303、湿法去除侧墙42，如图4c所示；
在本步骤中，采用酸洗湿法去除侧墙42，掩膜41并没有被去除；
步骤304、利用掩膜41对单晶硅3继续刻蚀，在刻蚀的同时掩膜41也被部分刻蚀掉，形成具有半圆柱体翅片结构的衬底11，如图4d所示；
刻蚀采用干法刻蚀，称为单晶硅3刻蚀和掩膜41修剪步骤，这个步骤可以进行多次，以便形成具有半圆柱体翅片结构的衬底11；
步骤305、去除剩余的掩膜41，在衬底11上得到具有半圆柱体结构的翅片结构43，如图4e所示；
在本步骤中，去除剩余的掩膜41采用热磷酸(H3PO4)；
图4e所示的圆圈中是具有半圆柱体结构的翅片结构43的立体图；
在衬底11上制作完具有半圆柱体结构的翅片结构43后，首先在翅片结构43的中间区域采用离子注入方式进行高掺杂后退火，得到高掺杂区，然后采用腐蚀溶剂清洗翅片结构43，腐蚀掉中间区域的高掺杂区，未掺杂区未被腐蚀掉，再次在剩余的翅片结构43表面依次沉积栅极介质层及多晶硅层，然后采用光刻和刻蚀工艺在翅片结构13的中间区域形成栅极，翅片结构13的两端分别作为源极和漏极；最后对形成的栅极、源极及漏极采用离子注入方式进行掺杂，得到FinFET的器件层，如图5所示，图5中圆圈部分为得到的FinFET器件层的立体结构图。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。

Claims (6)

1.一种制作鳍式场效应管FinFET的翅片结构方法，该方法包括：
提供由体硅区、隐埋氧化层及单晶硅构成的衬底，在衬底上形成具有翅片结构图案的掩膜，在该掩膜的侧壁形成侧墙；
以形成有侧墙的具有翅片结构图案的掩膜为遮挡，对衬底中的单晶硅进行部分刻蚀；
湿法去除侧墙；
继续对掩膜和单晶硅刻蚀，将单晶硅刻蚀完全，在衬底上形成具有半圆柱体翅片结构，去除剩余的掩膜。
2.如权利要求1所述的方法，其特征在于，所述掩膜为氮化硅，所述侧墙为氧化硅。
3.如权利要求1所述的方法，其特征在于，所述在该掩膜的侧壁形成侧墙的过程为：
在掩膜上沉积二氧化硅层，然后采用干法反刻蚀工艺刻蚀掩膜上表面的二氧化硅层，在该掩膜的侧壁形成侧墙。
4.如权利要求1所述的方法，其特征在于，所述去除剩余的掩膜采用热磷酸H3PO4。
5.如权利要求1所述的方法，其特征在于，所述继续对掩膜和单晶硅刻蚀采用干法刻蚀。
6.一种制作鳍式场效应管FinFET的方法，其特征在于，所述制作FinFET中的翅片结构采用如权利要求1～5中任一权利要求。
CN201110227626.2A 2011-08-09 2011-08-09 一种制作鳍式场效应管的翅片结构方法 Active CN102931062B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110227626.2A CN102931062B (zh) 2011-08-09 2011-08-09 一种制作鳍式场效应管的翅片结构方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110227626.2A CN102931062B (zh) 2011-08-09 2011-08-09 一种制作鳍式场效应管的翅片结构方法

Publications (2)

Publication Number Publication Date
CN102931062A true CN102931062A (zh) 2013-02-13
CN102931062B CN102931062B (zh) 2015-08-19

Family

ID=47645836

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110227626.2A Active CN102931062B (zh) 2011-08-09 2011-08-09 一种制作鳍式场效应管的翅片结构方法

Country Status (1)

Country Link
CN (1) CN102931062B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1581431A (zh) * 2003-08-14 2005-02-16 三星电子株式会社 多结构的硅鳍形及制造方法
CN2699480Y (zh) * 2004-05-09 2005-05-11 台湾积体电路制造股份有限公司 具有多重栅极及应变的沟道层的晶体管
CN1967874A (zh) * 2005-11-15 2007-05-23 国际商业机器公司 场效应晶体管及其形成方法
US20070158756A1 (en) * 2006-01-12 2007-07-12 Lars Dreeskornfeld Production method for a FinFET transistor arrangement, and corresponding FinFET transistor arrangement

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1581431A (zh) * 2003-08-14 2005-02-16 三星电子株式会社 多结构的硅鳍形及制造方法
CN2699480Y (zh) * 2004-05-09 2005-05-11 台湾积体电路制造股份有限公司 具有多重栅极及应变的沟道层的晶体管
CN1967874A (zh) * 2005-11-15 2007-05-23 国际商业机器公司 场效应晶体管及其形成方法
US20070158756A1 (en) * 2006-01-12 2007-07-12 Lars Dreeskornfeld Production method for a FinFET transistor arrangement, and corresponding FinFET transistor arrangement

Also Published As

Publication number Publication date
CN102931062B (zh) 2015-08-19

Similar Documents

Publication Publication Date Title
US10607890B2 (en) Selective removal of semiconductor fins
CN107958873B (zh) 鳍式场效应管及其形成方法
CN104103520B (zh) 形成鳍片fet器件的方法以及鳍片fet结构
CN104347421A (zh) 鳍式场效应管的形成方法
CN103515215B (zh) 一种鳍式场效应管制作方法
TWI524433B (zh) 積體電路及製造具有包覆非平面電晶體結構之積體電路的方法
US9356124B2 (en) Method for fabricating multi-gate structure device with source and drain having quasi-SOI structure
CN104733315A (zh) 半导体结构的形成方法
WO2015089952A1 (zh) 制备准soi源漏多栅器件的方法
CN103165428A (zh) 制作半导体器件的方法
CN103377928B (zh) 半导体结构的形成方法、晶体管的形成方法
CN103165425B (zh) 一种形成鳍式场效应管栅极侧壁层的方法
CN103594362B (zh) 鳍式场效应晶体管及其制造方法
CN103258742B (zh) 晶体管的形成方法
CN103177963B (zh) 一种FinFET器件的制造方法
CN105097525A (zh) 半导体器件的形成方法
CN104064469A (zh) 半导体器件制造方法
CN107045979A (zh) 半导体结构的形成方法
TWI604569B (zh) 半導體裝置及其形成方法
CN106935504B (zh) 半导体结构及其形成方法
CN105826232B (zh) 半导体结构的形成方法
CN104835738A (zh) 一种形成FinFET器件的鳍片的方法
CN102931062A (zh) 一种制作鳍式场效应管的翅片结构方法
CN109148370B (zh) 半导体结构及其形成方法
CN107731917B (zh) 半导体结构的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20170524

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Co-patentee after: SMIC new IC technology research and development (Shanghai) Co., Ltd.

Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation