CN102881627A - 隔离结构的制造方法 - Google Patents

隔离结构的制造方法 Download PDF

Info

Publication number
CN102881627A
CN102881627A CN2011103506524A CN201110350652A CN102881627A CN 102881627 A CN102881627 A CN 102881627A CN 2011103506524 A CN2011103506524 A CN 2011103506524A CN 201110350652 A CN201110350652 A CN 201110350652A CN 102881627 A CN102881627 A CN 102881627A
Authority
CN
China
Prior art keywords
groove
formation method
layer
crystal layer
oxidation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011103506524A
Other languages
English (en)
Inventor
锺瑞萱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanya Technology Corp
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Publication of CN102881627A publication Critical patent/CN102881627A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76227—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials the dielectric materials being obtained by full chemical transformation of non-dielectric materials, such as polycristalline silicon, metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

本发明涉及一种半导体隔离结构的制造方法，包含下列步骤：形成一绝缘层于一沟槽侧壁，该沟槽置于一半导体基板中；曝露该基板的一部份；成长一硅磊晶层于该沟槽底部；氧化该硅磊晶层以形成一热氧化层；以及将该沟槽的一部份填满一介电材料，该介电材料置于该热氧化层上。

Description

隔离结构的制造方法
技术领域
本发明涉及一种半导体结构的形成方法，特别是涉及一种半导体隔离结构的制造方法。
背景技术
随着集成电路工艺的不断发展，芯片上的单元数目增加，该单元尺寸缩小，因此造成整合后单元密度提高。例如，集成电路需要的单元间距从微米等级演变至纳米等级。姑且不考虑单元尺寸日益缩小的事实，各单元间需要良好的绝缘或隔离以达到整体组件的最佳效能，此技术称为组件隔绝技术(device isolation technology)。一良好的绝缘或隔离结构可以进一步缩小单元尺寸，确保万无一失的绝缘环境，以及创造更多面积以供更多单元整合于一芯片上。
在各种不同的组件隔绝技术中，浅沟槽隔离(shallow trench isolation，STI)最为普遍，用来电气隔绝不同组件以避免短路以及互相干扰的情况发生。STI通常用于CMOS半导体工艺，凡是使用化学气相沉积(chemical vapordeposition，CVD)将STI沟槽填满介电材料。随着STI沟槽的宽度缩小而深宽比(aspect ratio)加深，具有高深宽比但开口狭小的沟槽将降低填满其中的介电材料的质量，当利用CVD为填充介电材料的工具时，诸如截断(pinchoff)或孔洞等现象会出现在接近沟槽顶部区域。
有鉴于以上技术的困难，现有的沟槽填满方法有许多问题亟待解决。因此，提供一种形成隔离结构的方法与一种半导体组件使用该隔离结构，有其必要。
发明内容
本发明提供一种隔离结构的形成方法，包含下列步骤：形成一沟槽于一基板中，其中该沟槽含有侧壁和一底部表面；形成一隔绝层于该沟槽的侧壁，该隔绝层曝露一部份该基板；成长一硅磊晶层于该沟槽底部表面之上；氧化该硅磊晶层，以形成一热氧化层；以及填满一介电材料于该热氧化层上的一部分该沟槽。
本发明另提供一种隔离结构的形成方法，包含下列步骤：形成一上层于一基板上，其中该上层含有至少一具有侧壁的沟槽，并且曝露一部份该基板；形成一隔绝层于该沟槽的侧壁，该隔绝层曝露一部份该基板；成长一硅磊晶层于该基板之上；氧化至少一部分的该硅磊晶层，以形成一热氧化层；填满一介电材料于该热氧化层上的一部分该沟槽；以及移除该上层。
上文已相当广泛地概述本发明的技术特征及优点，本发明下文将详细描述以获得较佳了解。构成本发明的申请专利保护范围标的的其它技术特征及优点也将描述于下文。本发明所属技术领域的技术人员应了解，可相当容易地利用下文公开的概念与特定实施例可作为修改或设计其它结构或过程而实现与本发明相同的目的。本发明所属技术领域技术人员亦应了解，这类等效建构无法脱离后附的申请专利保护范围所界定的本发明的精神和范围。
附图说明
图1为剖面图，显示本发明一实施例的具有沟槽的一基板；
图2为剖面图，显示本发明一实施例的形成于任一沟槽侧壁的绝缘层；
图3为剖面图，显示本发明一实施例的形成于任一沟槽侧壁以及底部表面的绝缘层；
图4及图5为剖面图，显示本发明一实施例的形成于任一沟槽底部表面的硅磊晶层；
图6及图7为剖面图，显示本发明一实施例的形成于任一沟槽下半部的热氧化层；
图8及图9为剖面图，显示本发明一实施例的填满沟槽的介电材料；
图10及图11为剖面图，显示本发明一实施例的隔离结构在各基板上；
图12为剖面图，显示本发明一实施例的形成于一基板上且具有沟槽的一上层；
图13为剖面图，显示本发明一实施例的形成于任一沟槽侧壁的绝缘层；
图14为剖面图，显示本发明一实施例的形成于任一沟槽底部表面的硅磊晶层；
图15为剖面图，显示本发明一实施例的形成于任一沟槽下半部的热氧化层；
图16为剖面图，显示本发明一实施例的填满沟槽的介电材料；
图17为剖面图，显示本发明一实施例的移除不需要的介电材料；及
图18为剖面图，显示本发明一实施例的隔离结构在一基板上。
其中，附图标记说明如下：
1完整隔离结构
3完整隔离结构
10基板
11硅层
12薄氧化层
14硬式屏蔽
16沟槽
18绝缘层
22硅磊晶层
23热氧化层
24介电材料层
26界面
161侧壁
162底部表面
30基板
31上层
32硅磊晶层
33热氧化层
34介电材料层
36界面
38绝缘层
361侧壁
具体实施方式
图1至图11为剖面图，示例本发明一实施例的隔离结构的形成方法。参见图1，一基板10包含一硅层11，一薄氧化层12，以及一硬式屏蔽14。该薄氧化层12形成于该硅层11之上，而该硬式屏蔽14形成于该薄氧化层12之上，并具有一厚度介于200至500埃之间。该硬式屏蔽14的材料可为由化学气相沉积形成的氮化硅，并作为化学机械式研磨(CMP)的一停止层。
一光阻层(未显示)可用以在该基板10中蚀刻出沟槽16。该光阻层以一般现有的蚀刻工艺形成，在该沟槽16形成之后，该光阻层于一现有的光阻移除程序中选择性地被移除。
参见图2，在此实施例中，一绝缘层18于该沟槽16的侧壁161通过一原子层沉积(ALD)工艺形成，而曝露该基板10的一部份。值得注意的是，该绝缘层18可以形成于该侧壁161与该沟槽16的底部表面162，但曝露该侧壁161的一部份(详见图3)。该绝缘层18可以修补由反应式离子蚀刻形成的该沟槽16的侧壁161。
参见图4，一硅磊晶层22形成于该沟槽16的底部表面162之上，与该绝缘层18之间。在此实施例中，硅磊晶层22成长于各沟槽16的底部表面162，磊晶成长仅发生在曝露的该硅层11。在各沟槽16内，该绝缘层18形成于该沟槽16的侧壁161，而曝露出该沟槽16的底部表面162，因此，该硅磊晶层22成长于该底部表面162。图5显示另一实施例，硅磊晶层22成长于各沟槽16的底部表面162及侧壁161上。由于该绝缘层18能够防止硅磊晶层22成长，在此实施例中成长的硅磊晶层22将可避免截断(pinch off)的发生。再者，该沟槽16中的硅磊晶层22亦具有较小的深宽比。
具体而言，该硅磊晶层22可由一气相沉积形成。该硅磊晶可包含氯，故微量的氯将会于形成后的该硅磊晶层22中留下。
该硅磊晶层22形成后，该层将经由一热氧化步骤转变成一热氧化层23(氧化硅)，如图6及图7所示。较佳地，一温度约介于摄氏800至1000的热氧化步骤将被使用进行此转化。该热氧化层23比一般传统的沉积氧化层更致密。该热氧化步骤将至少氧化一部份该硅磊晶层22，或完全氧化硅磊晶层22。
继续于该热氧化步骤之后，该沟槽16的下半部被热氧化层23填满，因此，未填满区域的深度以及该沟槽16的深宽比都将降低。该热氧化层23的高度取决于不同的实施例。在一实施例中，该热氧化层23膨胀的程度为，该沟槽16剩余未填满的部分，亦即在该热氧化层23上的部分的深宽比将减低。
如图8及图9中所示，该热氧化层23形成之后，一介电材料层24，例如氧化硅，将沉积以填满该沟槽16剩余的部分。一般现有的工艺将接续其后以形成各种半导体组件诸如内存、微处理器、以及模拟电路等。该介电材料层24亦可由一旋涂沉积工艺替换，接续固化及致密化的处理。除了上述的沉积方式外，其它填满沟槽的方式亦可被使用。
值得注意的是，当沟槽16被填满后，一化学机械研磨(CMP)工艺或其它适合的工艺将被使用以移除多余的介电材料层24。接着，一完整的隔离结构1即完成(如图10及图11所示)。
该沟槽16由两个不同的填充工艺形成该隔离结构1。该沟槽16的下半部由氧化硅磊晶以形成一热氧化层23，而位于该热氧化层23上的介电材料层24通过一化学气相沉积或一旋涂沉积工艺形成。如此一来，该热氧化层23将比该介电材料层24致密，且上述两层由一接口26分开。
图12至图18为根据本发明一实施例形成一隔离结构的方法的剖面图。在此实施例中，如图12所示，一上层31形成于一基板30上(例如一硅基板)，其中该上层31包含至少一沟槽36，该至少一沟槽36具有侧壁361并曝露该基板30的一部份。
如图13所示，一绝缘层38形成于该沟槽36的侧壁361，而曝露出该基板30的一部份。如图14所示，一硅磊晶层32由该基板30成长。如图15所示，该硅磊晶层32经一氧化步骤转化成一热氧化层33。如图15及图16所示，该沟槽36中热氧化层33上的未填满部分将被一介电材料层34填满。值得注意的是，一化学机械研磨(CMP)工艺或其它适合的工艺将被使用以移除多余的介电材料层34，如图17所示。
如图17及图18所示，该上层31被移除而曝露出该绝缘层38于热氧化层33及该介电材料层34的侧壁。如此一来，位于该基板30上的一完整隔离结构3即完成，一般现有技术的工艺将接续其后以形成各种半导体组件诸如内存、微处理器、以及模拟电路等。
该硅磊晶层32、该热氧化层33、以及该介电材料层34的材料及制作方法可参考该硅磊晶层22、该热氧化层23、以及该介电材料层24，于此不再赘述。
本发明的技术内容及技术特点已公开如上，然而熟悉本技术的人士仍可能基于本发明的公开和教导而作种种不脱离本发明精神的调整和变更。因此，本发明的保护范围应不限于实施例所公开的范围，而应包括各种不背离本发明的调整和变更，并为以下的申请专利权利要求保护范围所涵盖。
此外，本案的权利范围并不局限于上文公开的特定实施例的工艺、设备、制造、物质的成份、装置、方法或步骤。本发明所属技术领域技术人员应了解，基于本发明公开及教导的工艺、设备、制造、物质的成份、装置、方法或步骤，无论现在已存在或日后开发者，其与本案实施例公开内容以实质相同的方式执行实质相同的功能，而达到实质相同的结果，皆属于本发明所涵盖的保护范围。因此，以下的申请专利权利要求保护范围系用以涵盖用以此类工艺、设备、制造、物质的成份、装置、方法或步骤。

Claims (20)

1.一种隔离结构的形成方法，其特征在于包含下列步骤：
形成一沟槽(16)于一基板(10)中，该沟槽含有侧壁(161)和一底部表面(162)；
形成一隔绝层(18)于该沟槽的侧壁，该隔绝层(18)曝露一部份该基板(10)；
成长一硅磊晶层(22)于该沟槽底部表面之上(162)；
氧化该硅磊晶层(22)，以形成一热氧化层(23)；以及
沉积一介电材料(24)于该沟槽(16)中以填满该沟槽(16)的剩余部分。
2.根据权利要求1所述的形成方法，其特征在于该硅磊晶层(22)位于该该沟槽(16)两侧壁(161)的隔绝层(18)之间。
3.根据权利要求2所述的形成方法，其特征在于该氧化步骤氧化至少一部份该硅磊晶层(22)。
4.根据权利要求2所述的形成方法，其特征在于该氧化步骤完全氧化该硅磊晶层(22)。
5.根据权利要求1所述的形成方法，其特征在于该氧化步骤于一高温蒸气环境下完成。
6.根据权利要求1所述的形成方法，其特征在于该硅磊晶层(22)氧化于一温度介于摄氏800至1000度之间。
7.根据权利要求1所述的形成方法，其特征在于位于该热氧化层(23)上的一部分该沟槽(16)通过一旋涂工艺填满。
8.根据权利要求1所述的形成方法，其特征在于位于该热氧化层(23)上的一部分该沟槽(16)通过一化学气相沉积工艺填满。
9.根据权利要求1所述的形成方法，其特征在于该隔绝层(18)形成于该沟槽侧壁(161)，而曝露该沟槽(16)的该底部表面(162)。
10.根据权利要求1所述的形成方法，其特征在于该沟槽侧壁(161)上的该隔绝层(18)通过一原子层沉积工艺形成。
11.根据权利要求1所述的形成方法，其特征在于该隔绝层(18)形成于该沟槽侧壁(161)以及该沟槽(16)的该底部表面(162)，而曝露该沟槽侧壁(161)的一部份。
12.根据权利要求1所述的形成方法，其特征在于该沟槽侧壁(161)上的该隔绝层(18)通过一化学气相沉积工艺形成。
13.一种隔离结构的的形成方法，其特征在于包含下列步骤：
形成一上层(31)于一基板(30)上，该上层(31)含有至少一具有侧壁(361)的沟槽(36)，并且曝露一部份该基板(30)；
形成一隔绝层(38)于该沟槽(36)的侧壁(361)，该隔绝层(38)曝露一部份该基板(30)；
成长一硅磊晶层(32)于该基板(30)之上；
氧化至少一部分的该硅磊晶层(32)，以形成一热氧化层(33)；
沉积一介电材料(34)于该沟槽(36)中以填满该沟槽(36)的剩余部分。；以及
移除该上层。
14.根据权利要求13所述的形成方法，其特征在于该硅磊晶层(32)位于该沟槽(36)两侧壁(361)的隔绝层(38)之间。
15.根据权利要求13所述的形成方法，其特征在于该氧化步骤氧化至少一部份该硅磊晶层(32)。
16.根据权利要求13所述的形成方法，其特征在于该氧化步骤完全氧化该硅磊晶层(32)。
17.根据权利要求13所述的形成方法，其特征在于该氧化步骤于一高温蒸气环境下完成。
18.根据权利要求13所述的形成方法，其特征在于该硅磊晶层(32)氧化于一温度介于摄氏800至1000度之间。
19.根据权利要求13所述的形成方法，其特征在于位于该热氧化层(33)上的一部分该沟槽(36)通过一旋涂工艺填满。
20.根据权利要求13所述的形成方法，其特征在于位于该热氧化层(33)上的一部分该沟槽(36)通过一化学气相沉积工艺填满。
CN2011103506524A 2011-07-13 2011-11-01 隔离结构的制造方法 Pending CN102881627A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/181,639 US20130017666A1 (en) 2011-07-13 2011-07-13 Method of forming isolation structure
US13/181,639 2011-07-13

Publications (1)

Publication Number Publication Date
CN102881627A true CN102881627A (zh) 2013-01-16

Family

ID=47482907

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011103506524A Pending CN102881627A (zh) 2011-07-13 2011-11-01 隔离结构的制造方法

Country Status (3)

Country Link
US (1) US20130017666A1 (zh)
CN (1) CN102881627A (zh)
TW (1) TW201304054A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5087586A (en) * 1991-07-03 1992-02-11 Micron Technology, Inc. Process for creating fully-recessed field isolation regions by oxidizing a selectively-grown epitaxial silicon layer
CN102054735A (zh) * 2009-10-28 2011-05-11 上海华虹Nec电子有限公司 填充高深宽比沟槽隔离区的方法
CN102456608A (zh) * 2010-10-21 2012-05-16 南亚科技股份有限公司 隔离结构的制备方法及其半导体元件

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6555891B1 (en) * 2000-10-17 2003-04-29 International Business Machines Corporation SOI hybrid structure with selective epitaxial growth of silicon
KR100389923B1 (ko) * 2001-01-16 2003-07-04 삼성전자주식회사 트렌치 소자 분리구조를 가지는 반도체 소자 및 트렌치소자 분리 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5087586A (en) * 1991-07-03 1992-02-11 Micron Technology, Inc. Process for creating fully-recessed field isolation regions by oxidizing a selectively-grown epitaxial silicon layer
CN102054735A (zh) * 2009-10-28 2011-05-11 上海华虹Nec电子有限公司 填充高深宽比沟槽隔离区的方法
CN102456608A (zh) * 2010-10-21 2012-05-16 南亚科技股份有限公司 隔离结构的制备方法及其半导体元件

Also Published As

Publication number Publication date
TW201304054A (zh) 2013-01-16
US20130017666A1 (en) 2013-01-17

Similar Documents

Publication Publication Date Title
CN104124251B (zh) 基于电荷陷阱的存储器
CN105702736B (zh) 屏蔽栅-深沟槽mosfet的屏蔽栅氧化层及其形成方法
CN104282616A (zh) 形成浅沟槽隔离结构的方法
CN104681487A (zh) 用于嵌入hk-mg工艺中的分裂栅极存储器的cmp制造方案
CN101452875A (zh) 在半导体器件中形成隔离层的方法
CN103681452B (zh) 沟渠绝缘工艺
US20200203473A1 (en) Semiconductor device and method for forming the same
CN106935542A (zh) 半导体元件及其制造方法
CN103943621B (zh) 浅沟槽隔离结构及其形成方法
CN113345834A (zh) 低压器件及其制作方法
CN103456673A (zh) 浅沟槽隔离的制造方法和cmos的制造方法
CN110880472A (zh) 具有浅沟槽隔离结构的半导体器件及其制备方法
US20160149012A1 (en) Very high aspect ratio contact
TWI508188B (zh) 氣隙結構與其製造方法
CN104752334B (zh) 接触插塞的形成方法
CN110416152A (zh) 深槽隔离结构及工艺方法
CN103855098B (zh) 闪存的存储单元的形成方法
CN105185702A (zh) 高k金属栅极结构的制造方法
CN116487320B (zh) 深沟槽隔离结构的制备方法
US20060027875A1 (en) Semiconductor device with gate space of positive slope and fabrication method thereof
CN102456608A (zh) 隔离结构的制备方法及其半导体元件
US8975154B2 (en) Process for producing at least one deep trench isolation
CN102881627A (zh) 隔离结构的制造方法
CN101599454A (zh) 半导体元件隔离结构及其形成方法
CN108321118B (zh) 导电层间介质空洞的制备方法和半导体器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130116