CN102804256A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN102804256A
CN102804256A CN2011800139593A CN201180013959A CN102804256A CN 102804256 A CN102804256 A CN 102804256A CN 2011800139593 A CN2011800139593 A CN 2011800139593A CN 201180013959 A CN201180013959 A CN 201180013959A CN 102804256 A CN102804256 A CN 102804256A
Authority
CN
China
Prior art keywords
phase inverter
trigger
pixel
voltage
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011800139593A
Other languages
English (en)
Other versions
CN102804256B (zh
Inventor
鹫尾一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN102804256A publication Critical patent/CN102804256A/zh
Application granted granted Critical
Publication of CN102804256B publication Critical patent/CN102804256B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2085—Special arrangements for addressing the individual elements of the matrix, other than by driving respective rows and columns in combination
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0857—Static memory circuit, e.g. flip-flop
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明的目的在于提供一种能减少面板基板上的电路面积、并通过使用存储器的驱动来实现降低功耗的显示装置。在显示装置的像素存储器部中，与各像素存储器单元相对应地设置有触发器(11)、根据来自触发器(11)的输出信号(Qn＋1，Qn＋1B)来选择白色显示用电压(VW)或黑色显示用电压(VBL)中的某一个电压的电压选择部(12)、以及用于将由电压选择部(12)所选出的电压反映到与各触发器(11)对应的像素的显示状态中的液晶电容(13)。此外，通过将像素存储器部内的多个像素存储器单元各自所包含的触发器(11)进行串联连接，从而构成移位寄存器(110)。

Description

显示装置
技术领域
本发明涉及显示装置，特别涉及设置有存储器功能以与各像素对应的显示装置。
背景技术
近年来，关于液晶显示装置，存在为了力图降低功耗而设置有存储器功能以与各像素对应的装置。将这种装置称为“存储器液晶显示器”或简称为“存储器液晶”等。一般，在存储器液晶显示器中，能对各像素的每一像素保持1比特的数据，在长时间显示相同内容的图像、变化较少的图像时，利用存储器中保持的数据来进行图像显示。在存储器液晶显示器中，一旦将数据写入到存储器，则写入到该存储器中的数据的内容保持到下一次改写为止。因此，在图像的内容变化前后的期间之外的期间内，几乎没有功耗。其结果是，与没有存储器功能的液晶显示装置相比，可降低功耗。
图23是表示现有的存储器液晶显示器的简要结构的框图。该存储器液晶显示器由像素存储器部90、用于驱动像素存储器部90的栅极驱动器92和源极驱动器93、及用于从外部接收各种信号等的端子部91构成。像素存储器部90、端子部91、栅极驱动器92、及源极驱动器93形成于面板基板900上。在像素存储器部90中，如上所述，能对各像素的每一像素保持1比特的数据。在这种结构中，栅极驱动器92及源极驱动器93进行动作，从而在与像素存储器部90内的各像素对应的存储器中存放有与显示图像相应的数据。然后，基于存储器中存放的数据来显示图像。
另外，与本发明相关联，在日本专利特开2007－286237号公报中公开了具有图24所示结构的像素存储器电路的显示装置的发明。在该显示装置中，不是对每一RGB的子像素设置像素存储器电路，而是对每个由RGB这3个子像素构成的像素单元设置像素存储器电路。由此，可抑制电路面积的增大，并通过使用存储器的驱动来实现降低功耗。
现有技术文献
专利文献
专利文献1：日本专利特开2007－286237号公报
发明内容
发明所要解决的技术问题
现有的存储器液晶显示器与没有存储器功能的一般液晶显示装置同样，具有栅极驱动器和源极驱动器。如图23所示，栅极驱动器92和源极驱动器93形成于像素存储器部90的周边区域。因此，在力图将装置小型化时，显示区域(相当于形成有像素存储器部90的区域)相对于整个面板的尺寸所占的比例较小，有损于产品的设计性。
因而，本发明的目的在于提供一种能减少面板基板上的电路面积、并通过使用存储器的驱动来实现降低功耗的显示装置。
解决技术问题所采用的技术方案
本发明的第1方面的特征在于，包括：移位寄存器，该移位寄存器由设置成与m个(m为正整数)像素分别对应、且进行串联连接以基于时钟信号来依次传送输入数据的m个触发器构成；
电压选择部，该电压选择部设置成与各触发器对应，根据来自各触发器的输出信号的逻辑值来选择第1电压或第2电压中的某一个电压；及
显示元件部，该显示元件部设置成与各触发器对应，用于将由所述电压选择部所选出的电压反映到与各触发器对应的像素的显示状态中。
本发明的第2方面的特征在于，在本发明的第1方面中，
各触发器包括：
第1锁存部，该第1锁存部获取输入信号，以将其保持作为传送用数据；及
第2锁存部，该第2锁存部获取所述传送用数据，以将其保持作为输出用数据，并基于所述输出用数据来输出所述输出信号。
本发明的第3方面的特征在于，在本发明的第2方面中，
所述第1锁存部具有：
第1时钟控制反相器，该第1时钟控制反相器中，对输入端子提供有所述输入信号，所述第1时钟控制反相器基于所述时钟信号进行动作；
第1反相器，该第1反相器中，将输入端子与所述第1时钟控制反相器的输出端子相连接；及
第2时钟控制反相器，该第2时钟控制反相器中，将输入端子与所述第1反相器的输出端子相连接，将输出端子与所述第1反相器的输入端子相连接，所述第2时钟控制反相器基于所述时钟信号进行动作，
所述第2锁存部具有：
第3时钟控制反相器，该第3时钟控制反相器中，将输入端子与所述第1反相器的输出端子相连接，所述第3时钟控制反相器基于所述时钟信号进行动作；
第2反相器，该第2反相器中，将输入端子与所述第3时钟控制反相器的输出端子相连接；及
第4时钟控制反相器，该第4时钟控制反相器中，将输入端子与所述第2反相器的输出端子相连接，将输出端子与所述第2反相器的输入端子相连接，所述第4时钟控制反相器基于所述时钟信号进行动作，
从所述第2反相器的输出端子输出所述输出信号。
本发明的第4方面的特征在于，在本发明的第2方面中，
所述第1锁存部具有：
第1时钟控制反相器，该第1时钟控制反相器中，对输入端子提供所述输入信号，所述第1时钟控制反相器基于所述时钟信号进行动作；及
电容，该电容中，将一端与所述第1时钟控制反相器的输出端子相连接，对另一端提供规定电位，
所述第2锁存部具有：
第3时钟控制反相器，该第3时钟控制反相器中，将输入端子与所述第1时钟控制反相器的输出端子相连接，所述第3时钟控制反相器基于所述时钟信号进行动作；
第2反相器，该第2反相器中，将输入端子与所述第3时钟控制反相器的输出端子相连接；及
第4时钟控制反相器，该第4时钟控制反相器中，将输入端子与所述第2反相器的输出端子相连接，将输出端子与所述第2反相器的输入端子相连接，所述第4时钟控制反相器基于所述时钟信号进行动作，
从所述第2反相器的输出端子输出所述输出信号。
本发明的第5方面的特征在于，在本发明的第2方面中，
将与所述m个触发器对应的m个数据作为所述输入数据而提供给所述移位寄存器，
在将所述m个数据作为所述传送用数据而保持于与该m个数据分别对应的触发器所包含的所述第1锁存部之后，所述时钟信号的动作停止。
本发明的第6方面的特征在于，在本发明的第2方面中，
还包括设置成与各触发器对应的白色显示功能部，
将与所述m个触发器对应的m个数据作为所述输入数据而提供给所述移位寄存器，
在将所述m个数据作为所述传送用数据而保持于与该m个数据分别对应的触发器所包含的所述第1锁存部之前的期间内，所述白色显示功能部将各像素的显示状态维持在白色显示。
本发明的第7方面的特征在于，在本发明的第6方面中，
所述白色显示功能部包括：
第1开关，该第1开关用于基于表示是否将各像素的显示状态维持在白色显示的指示信号，来控制是否向所述显示元件部提供所述输出信号；及
第2开关，该第2开关用于基于所述指示信号，来控制是否向所述显示元件部提供白色显示用电压，
根据所述指示信号的逻辑值，将所述输出信号或所述白色显示用电压中的某一个提供给所述显示元件部。
本发明的第8方面的特征在于，在本发明的第1方面中，
还包括电压控制部，该电压控制部基于控制信号，来控制输入电压的大小，
在所述显示元件部中，像素的显示状态基于由所述电压选择部所选出的电压与规定的第3电压之差而发生变化，
所述电压控制部接收所述第1电压及所述第2电压以作为所述输入电压，在所述控制信号达到预先设定的电平时，使所述第1电压及所述第2电压的大小与所述第3电压相同。
本发明的第9方面的特征在于，在本发明的第1方面中，
所述m个像素及所述m个触发器构成为i行×j列的矩阵状，
各行中相邻的触发器彼此相连接，
在着眼于连续任意3行时，将第1行第j列的触发器与第2行第j列的触发器进行连接，并将第2行第1列的触发器与第3行第1列的触发器进行连接，或者，将第1行第1列的触发器与第2行第1列的触发器进行连接，并将第2行第j列的触发器与第3行第j列的触发器进行连接。
本发明的第10方面的特征在于，在本发明的第1方面中，
所述m个像素及所述m个触发器构成为i行×j列的矩阵状，
各行中相邻的触发器彼此相连接，
在着眼于连续任意2行时，将第1行第j列的触发器与第2行第1列的触发器进行连接。
本发明的第11方面的特征在于，在本发明的第1方面中，
各像素由n个(n为2以上的整数)子像素构成，
所述触发器设置成与各像素所包含的n个子像素分别对应，
以与各像素对应的n个触发器构成彼此不同的移位寄存器的方式设置n个所述移位寄存器，
向所述n个移位寄存器提供彼此不同的数据以作为所述输入数据。
本发明的第12方面的特征在于，在本发明的第11方面中，
形成各像素所包含的n个子像素的n个像素电极的面积彼此不同。
本发明的第13方面的特征在于，在本发明的第11方面中，
各像素由与红色、绿色、及蓝色分别对应的3个子像素构成，
向与所述3个子像素分别对应的3个移位寄存器分别提供红色用数据、绿色用数据、及蓝色用数据以作为所述输入数据。
发明效果
根据本发明的第1方面，在显示装置中设置有将设置成与各像素对应的触发器进行串联连接而构成的移位寄存器、根据来自各触发器的输出信号来选择2个电压中的某一个电压的电压选择部、及用于将由电压选择部所选出的电压反映到与各触发器对应的像素的显示状态中的显示元件部。由于触发器能保持1比特的数据，因此，在各触发器中，能将输入数据传送到下一级的触发器，并将该输入数据提供给电压选择部，从而将对应像素的显示状态设为基于该输入数据的显示状态。即，不包括以往一般的显示装置中所设有的驱动电路(扫描信号线驱动电路、视频信号线驱动电路)，而将显示图像用的数据提供给移位寄存器，从而能对构成移位寄存器的所有触发器(即，与各像素对应的存储器)提供与显示图像对应的数据。此处，由于各触发器中锁存的数据的内容被保持到下一次改写为止，因此，能持续显示相同内容的像素，而不会产生不必要的功耗。由此，可实现与以往相比能减少电路面积、并能通过使用存储器的驱动来降低功耗的显示装置。
根据本发明的第2方面，与本发明的第1方面同样，可实现与以往相比能减少电路面积、并能通过使用存储器的驱动来降低功耗的显示装置。
根据本发明的第3方面，与本发明的第1方面同样，可实现与以往相比能减少电路面积、并能通过使用存储器的驱动来降低功耗的显示装置。
根据本发明的第4方面，各触发器的第1锁存部由1个时钟控制反相器和1个电容构成。因此，可利用较少数量的晶体管来实现触发器，因此，能有效减少面板基板上的电路面积。
根据本发明的第5方面，在将与显示图像对应的数据保持于构成移位寄存器的所有触发器之后，时钟信号的动作停止。因此，在继续显示相同内容的图像的期间内，不会因时钟信号而产生功耗，可有效地降低功耗。
根据本发明的第6方面，在将基于显示图像的数据保持于构成移位寄存器的所有触发器之前的期间内，所有像素的显示状态成为白色显示。因此，在显示图像时或图像的内容发生变化时，在进行全画面白色显示之后，显示要显示的图像。由此，不容易看到干扰。
根据本发明的第7方面，包括具有比较简易的结构的电路，从而可抑制在显示图像时或图像内容发生变化时产生干扰。
根据本发明的第8方面，在将基于显示图像的数据保持于构成移位寄存器的所有触发器之前的期间内，将控制信号设为预先设定的电平，从而能将所有像素的显示状态设为白色显示(常白模式的情况)或黑色显示(常黑模式的情况)。因此，在显示图像时或图像的内容发生变化时，能在进行全画面白色显示或全画面黑色显示之后，显示要显示的图像。由此，不容易看到干扰。
根据本发明的第9方面，由于将相邻的触发器间进行连接的布线的面积变小，因此，能有效地减少使用存储器的驱动所用的电路面积。
根据本发明的第10方面，在将像素及触发器配置成矩阵状的显示装置中，提供给移位寄存器的数据在所有行中沿相同方向进行传送。因此，容易生成要保持于各触发器的显示图像用的数据。
根据本发明的第11方面，1个像素由多个子像素构成，能对每一子像素将显示状态设为白色显示或黑色显示。由此，在能通过使用存储器的驱动来降低功耗的显示装置中，能进行中间灰度显示。
根据本发明的第12方面，通过调整n个像素电极的面积比，从而能调整中间灰度的亮度。此外，与使n个像素电极的面积相同的情况相比，能显示的灰度的数量变多。
根据本发明的第13方面，包括滤色片和颜色显示功能以与3个子像素分别对应，从而能进行彩色显示。由此，可实现能通过使用存储器的驱动来降低功耗的彩色显示装置。
附图说明
图1是表示本发明的一个实施方式所涉及的液晶显示装置中的像素存储器单元的结构的框图。
图2是表示上述实施方式中的、液晶显示装置的简要结构的框图。
图3是表示上述实施方式中的、像素存储器部的结构的框图。
图4是用于对上述实施方式中的、由触发器构成的移位寄存器进行说明的图。
图5是表示上述实施方式中的、触发器的具体结构例的电路图。
图6是表示上述实施方式中的、电压选择部的具体结构例的电路图。
图7是用于对上述实施方式中的、像素存储器部的驱动方法进行说明的信号波形图。
图8是用于对上述实施方式中的、像素存储器部的驱动方法进行说明的信号波形图。
图9是表示上述实施方式中的、液晶施加电压与透射率之间的关系的图。
图10是表示上述实施方式中的显示图像例的图。
图11是用于对上述实施方式中的、像素存储器部的驱动方法进行说明的信号波形图。
图12是表示上述实施方式中的显示图像例的图。
图13是表示上述实施方式的第1变形例中的像素存储器部的结构的框图。
图14是表示上述实施方式的第2变形例中的像素存储器部的结构的框图。
图15是表示上述实施方式的第3变形例中的像素存储器部的结构的框图。
图16A及图16B是表示上述实施方式的第3变形例中的、使2个子像素的像素电极的面积互不相同的示例的图。
图17A及图17B是表示上述实施方式的第3变形例中的、使2个子像素的像素电极的面积互不相同的示例的图。
图18是表示上述实施方式的第4变形例中的、白色显示电路的具体结构例的电路图。
图19是表示上述实施方式的第5变形例中的像素存储器部及电压控制电路的结构的框图。
图20是表示上述实施方式的第5变形例中的、电压控制电路的具体结构例的电路图。
图21是用于对上述实施方式的第5变形例中的、电压控制电路的动作进行说明的信号波形图。
图22是表示上述实施方式的第6变形例中的、触发器的具体结构例的电路图。
图23是表示现有的存储器液晶显示器的简要结构的框图。
图24是表示日本专利特开2007－286237号公报所公开的显示装置中的像素存储器电路的结构的电路图。
具体实施方式
以下，参照附图对本发明的一个实施方式进行说明。
<1.液晶显示装置的简要结构>
图2是表示本发明的一个实施方式所涉及的液晶显示装置的简要结构的框图。如图2所示，该液晶显示装置包括形成有像素存储器部10和端子部19的面板基板100、及设置于面板基板100的外部(例如柔性电路基板)的像素存储器驱动部200。在像素存储器部10中包含有构成为i行×j列的像素存储器单元PMU。另外，1个像素存储器单元PMU成为1个像素的结构要素。像素存储器单元PMU能保持1比特的数据，根据各像素存储器单元PMU所保持的数据的值来显示图像。在端子部19上，设置有用于将从像素存储器驱动部200向面板基板100延伸的信号布线与配置在面板基板100内的信号布线进行连接的端子。像素存储器驱动部200将用于使像素存储器单元PMU进行动作的信号等提供给像素存储器部10。另外，以下，假设像素存储器部10包括9个(3行×3列)像素存储器单元PMU。
图3是表示像素存储器部10的结构的框图。如图3所示，像素存储器部10中包含9个像素存储器单元PMU(1)～PMU(9)。对上述所有像素存储器单元PMU(1)～PMU(9)公共地提供2相的时钟信号CK、CKB、用于将像素的显示状态设为白色显示的白色显示用电压VW、及用于将像素的显示状态设为黑色显示的黑色显示用电压VBL。此外，对像素显示器单元PMU(1)提供用于指定像素的显示状态的显示用数据DATA。
另外，在各像素存储器单元PMU中包含有能保持1比特的数据的触发器。然后，通过将像素存储器单元PMU(1)～PMU(9)各自所包含的触发器11(1)～11(9)像图4所示那样进行串联连接，从而构成移位寄存器110。因而，基于时钟信号CK、CKB，依次将提供给像素存储器单元PMU(1)的显示用数据DATA传送到像素存储器单元PMU(2)～PMU(9)。
此外，在本实施方式中，如图3所示，将第1行第3列的像素存储器单元PMU(3)内的触发器与第2行第3列的像素存储器单元PMU(4)内的触发器进行连接，将第2行第1列的像素存储器单元PMU(6)内的触发器与第3行第1列的像素存储器单元PMU(7)内的触发器进行连接。
<2.像素存储器单元的结构及动作概要>
图1是表示像素存储器单元PMU的结构的框图。如图1所示，像素存储器单元PMU包括触发器11、电压选择部12、及液晶电容13。触发器11接收信号Qn(来自前级的触发器11的输出信号)以作为输入信号，基于时钟信号CK、CKB，输出“信号Qn＋1”和“信号Qn＋1的逻辑反转信号”以作为输出信号。另外，以下，将“信号Qn＋1的逻辑反转信号”表示为“信号Qn＋1B”。电压选择部12基于信号Qn＋1和信号Qn＋1B，选择白色显示用电压VW或黑色显示用电压VBL中的某一个电压，将该所选出的电压作为像素电极电压VLC来输出。液晶电容13由像素电极和公共电极形成，像素的显示状态根据像素电极电压VLC与公共电极电压VCOM之差而变化。
图5是表示触发器11的具体结构例的电路图。该触发器11包括用于获取信号Qn以将其保持作为传送用数据的第1锁存部111、及用于获取传送用数据以将其保持作为输出用数据并基于输出用数据来输出信号Qn＋1和信号Qn＋1B的第2锁存部112。
第1锁存部111包括向输入端子提供信号Qn的时钟控制反相器(以下称为“第1时钟控制反相器”)141、输入端子与第1时钟控制反相器141的输出端子相连接的反相器(以下称为“第1反相器”)142、及输入端子与第1反相器142的输出端子相连接且输出端子与第1反相器142的输入端子相连接的时钟控制反相器(以下称为“第2时钟控制反相器”)143。另外，第1反相器142的输出端子还与后述的第3时钟控制反相器146的输入端子相连接。
第2锁存部112包括输入端子与第1反相器142的输出端子相连接的时钟控制反相器(以下称为“第3时钟控制反相器”)146、输入端子与第3时钟控制反相器146的输出端子相连接的反相器(以下称为“第2反相器”)147、及输入端子与第2反相器147的输出端子相连接且输出端子与第2反相器147的输入端子相连接的时钟控制反相器(以下称为“第4时钟控制反相器”)148。另外，从第2反相器147的输出端子输出信号Qn＋1，从第4时钟控制反相器148的输出端子输出信号Qn＋1B。
另外，关于第1时钟控制反相器141及第4时钟控制反相器148，在时钟信号CK为高电平且时钟信号CKB为低电平时起到作为反相器的功能，在时钟信号CK为低电平且时钟信号CKB为高电平时将输入端子－输出端子间在电气上断开。此外，关于第2时钟控制反相器143及第3时钟控制反相器146，在时钟信号CK为高电平且时钟信号CKB为低电平时将输入端子－输出端子间在电气上断开，在时钟信号CK为低电平且时钟信号CKB为高电平时起到作为反相器的功能。
通过采用以上那样的结构，在该触发器11中，将在时钟信号CK为高电平且时钟信号CKB为低电平的期间内所提供的信号Qn的值作为传送用数据而保持于第1锁存部111。然后，在时钟信号CK从高电平变化至低电平、且时钟信号CKB从低电平变化至高电平的定时，将作为传送用数据而保持于第1锁存部111中的信号Qn的值作为信号Qn＋1的波形来进行呈现。此外，由于将传送用数据保持于第2锁存部112，因此，在接下来时钟信号CK从高电平变化到低电平、且时钟信号CKB从低电平变化到高电平的时刻之前都维持信号Qn＋1的波形。
图6是表示电压选择部12的具体结构例的电路图。该电压选择部12中包含有由P型TFT和N型TFT构成的CMOS开关121、122。CMOS开关121中，对输入端子提供白色显示用电压VW，输出端子与像素电极相连接。对CMOS开关121的N型TFT的栅极端子提供信号Qn＋1，对CMOS开关121的P型TFT的栅极端子提供信号Qn＋1B。CMOS开关122中，对输入端子提供黑色显示用电压VBL，输出端子与像素电极相连接。对CMOS开关122的N型TFT的栅极端子提供信号Qn＋1B，对CMOS开关122的P型TFT的栅极端子提供信号Qn＋1。通过采用以上那样的结构，在信号Qn＋1为高电平、且信号Qn＋1B为低电平时，CMOS开关121成为导通状态，且CMOS开关122成为截止状态，对像素电极提供白色显示用电压VW。另一方面，在信号Qn＋1为低电平、且信号Qn＋1B为高电平时，CMOS开关121成为截止状态，且CMOS开关122成为导通状态，对像素电极提供黑色显示用电压VBL。
<3.驱动方法>
接下来，参照图4及图7，对本实施方式中的像素存储器部10的驱动方法进行说明。另外，对图7所示的信号波形图的顶部的波形标注的标号是用于在本说明中对在各时刻利用显示用数据DATA输入到触发器11(1)的1比特的数据进行识别的标号。图7中，示出例如在t5时刻到t6时刻的期间内利用显示用数据DATA将“数据D5”输入到触发器11(1)的情况。
在t1时刻，作为显示用数据DATA，将数据D1输入到触发器11(1)。在t1时刻，时钟信号CK从高电平变化到低电平，且时钟信号CKB从低电平变化到高电平。因此，基于数据D 1的值，触发器11(1)的输出信号Q1成为高电平。另外，将输出信号Q1提供给电压选择部12(参照图6)，并且，还将输出信号Q1提供给触发器11(2)。
在t2时刻，作为显示用数据DATA，将数据D2输入到触发器11(1)。由于将来自触发器11(1)的输出信号Q1提供给触发器11(2)，因此，此时，数据D1被输入到触发器11(2)。此外，在t2时刻，与t1时刻同样，时钟信号CK从高电平变化到低电平，且时钟信号CKB从低电平变化到高电平。由此，基于数据D2的值，触发器11(1)的输出信号Q1维持在高电平，基于数据D1的值，触发器11(2)的输出信号Q2成为高电平。
像以上那样，即使在t3时刻以后，也将作为显示用数据DATA而输入到触发器11(1)的数据依次传送到触发器11(2)～11(9)。由此，在结束将作为显示用数据DATA的数据D1～D9向触发器11(1)进行输入之后，触发器11(1)的输出信号Q 1的电平成为基于数据D9的电平，触发器11(2)的输出信号Q2的电平成为基于数据D8的电平，……，触发器11(9)的输出信号Q9的电平成为基于数据D1的电平。另外，在将作为显示用数据DATA的数据D1～D9全部都保持于所对应的触发器内的第1锁存部111之后，时钟信号CK、CKB的动作停止。
从触发器11(1)～11(9)输出上述输出信号Q1～Q9及它们的逻辑反转信号。将这些信号提供给与各触发器11对应的电压选择部12。此处，参照图8，对提供给电压选择部12的白色显示用电压VW及黑色显示用电压VBL的波形进行说明。关于公共电极电压VCOM，高电平和低电平每隔规定期间交替重复。使白色显示用电压VW和公共电极电压VCOM的相位相同。黑色显示用电压VBL和公共电极电压VCOM的相位错开180度。白色显示用电压VW及黑色显示用电压VBL的高电平侧的电位与公共电极电压VCOM的高电平侧的电位大致相等。白色显示用电压VW及黑色显示用电压VBL的低电平侧的电位与公共电极电压VCOM的低电平侧的电位大致相等。由此，白色显示用电压VW的电位与公共电极电压VCOM的电位之差大致维持在0。另一方面，黑色显示用电压VBL的电位与公共电极电压VCOM的电位之差维持在与黑色显示用电压VBL的振幅大致相当的大小。
图9是表示液晶施加电压与透射率之间的关系的图。另外，图9所示的关系是采用常白模式的液晶显示装置中的关系。根据图9可知，液晶施加电压越小，透射率越大，而液晶施加电压越大，透射率越小。图9中，电压Va相当于白色显示用电压VW的电位与公共电极电压VCOM的电位之差，电压Vb相当于黑色显示用电压VBL的电位与公共电极电压VCOM的电位之差。此外，如上所述，在信号Qn＋1为高电平、且信号Qn＋1B为低电平时，对像素电极提供白色显示用电压VW，在信号Qn＋1为低电平、且信号Qn＋1B为高电平时，对像素电极提供黑色显示用电压VBL(参照图6)。在对像素电极提供有白色显示用电压VW的像素存储器单元PMU中，像素的显示状态为白色显示。在对像素电极提供有黑色显示用电压VBL的像素存储器单元PMU中，像素的显示状态为黑色显示。
由此，在将图7所示的波形的显示用数据DATA从像素存储器驱动部200提供给像素存储器部10时，触发器11(1)、11(4)、11(5)、11(7)、11(8)、及11(9)的输出信号Q1、Q4、Q5、Q7、Q8、及Q9成为高电平，触发器11(2)、11(3)、及11(6)的输出信号Q2、Q3、及Q6成为低电平。其结果是，如图10所示，与像素存储器单元PMU(1)、PMU(4)、PMU(5)、PMU(7)、PMU(8)、及PMU(9)对应的像素的显示状态成为白色显示，与像素存储器单元PMU(2)、PMU(3)、及PMU(6)对应的像素的显示状态成为黑色显示。
此外，在将图11所示的波形的显示用数据DATA从像素存储器驱动部200提供给像素存储器部10时，触发器11(2)、11(4)、11(6)、及11(8)的输出信号Q2、Q4、Q6、及Q8成为高电平，触发器11(1)、11(3)、11(5)、11(7)、及11(9)的输出信号Q1、Q3、Q5、Q7、及Q9成为低电平。其结果是，如图12所示，与像素存储器单元PMU(2)、PMU(4)、PMU(6)、及PMU(8)对应的像素的显示状态成为白色显示，与像素存储器单元PMU(1)、PMU(3)、PMU(5)、PMU(7)、及PMU(9)对应的像素的显示状态成为黑色显示。
<4.效果>
根据本实施方式，与各像素存储器单元PMU相对应地设置有：电压选择部12，该电压选择部12根据来自像素存储器单元PMU内的触发器11的输出信号，来选择白色显示用电压VW或黑色显示用电压VBL中的某一个电压；及液晶电容13，该液晶电容13用于将由电压选择部12所选出的电压反映到与各触发器11对应的像素的显示状态中。此处，通过将像素存储器部10内的多个像素存储器单元PMU各自所包含的触发器11进行串联连接，从而构成移位寄存器110。由于触发器11能保持1比特的数据，因此，在各触发器11中，能将输入数据传送到下一级的触发器11，并将对应像素的显示状态设为基于输入数据的显示状态。即，不包括栅极驱动器、源极驱动器，而对移位寄存器110提供显示用数据DATA，从而能对所有的像素存储器单元PMU内的触发器11提供与显示图像对应的数据。由于各触发器11中锁存的数据的内容被保持到下一次改写为止，因此，能持续显示相同内容的像素，而不会产生不必要的功耗。如上所述，可实现与以往相比能减少面板基板上的电路面积、并通过使用存储器的驱动来降低功耗的液晶显示装置。
此外，根据本实施方式，在将与显示图像对应的数据保持于所有的像素存储器单元PMU内的触发器11之后，时钟信号CK、CKB的动作停止。因此，在继续显示相同内容的图像的期间内，不会因时钟信号CK、CKB而产生功耗，可有效地降低功耗。
<5.变形例>
以下，对上述实施方式的变形例进行说明。
<5.1第1变形例>
图13是表示上述实施方式的第1变形例中的像素存储器部10的结构的框图。在本变形例中，将第1行第3列的像素存储器单元PMU(13)内的触发器11与第2行第1列的像素存储器单元PMU(14)内的触发器11进行连接，将第2行第3列的像素存储器单元PMU(16)内的触发器11与第3行第1列的像素存储器单元PMU(17)内的触发器11进行连接。因而，在所有行中沿相同方向传送显示用数据DATA。因此，与显示用数据DATA的传送方向在第奇数行和第偶数行不同的上述实施方式相比，容易生成显示用数据DATA。
<5.2第2变形例>
图14是表示上述实施方式的第2变形例中的像素存储器部10的结构的框图。在本变形例中，不是利用像素存储器部10所包含的所有像素存储器单元PMU内的触发器11来构成1个移位寄存器，而是利用各行的所有像素存储器单元PMU内的触发器11来构成1个移位寄存器。因而，在本变形例中，像素存储器部10中包含有3个移位寄存器。此外，在本变形例中，将用于对显示用数据DATA进行采样的采样电路15设置在像素存储器部10内。在提供要保持于像素存储器单元PMU(21)～PMU(23)内的触发器11中的数据来作为显示用数据DATA时，该采样电路15将该显示用数据DATA提供给像素存储器单元PMU(21)，在提供要保持于像素存储器单元PMU(24)～PMU(26)内的触发器11中的数据来作为显示用数据DATA时，该采样电路15将该显示用数据DATA提供给像素存储器单元PMU(24)，在提供要保持于像素存储器单元PMU(27)～PMU(29)内的触发器11中的数据来作为显示用数据DATA时，该采样电路15将该显示用数据DATA提供给像素存储器单元PMU(27)。这样，根据本变形例，也能将与显示图像对应的数据存放到像素存储器部10所包含的所有像素存储器单元PMU内的触发器11中。
<5.3第3变形例>
图15是表示上述实施方式的第3变形例中的像素存储器部10的结构的框图。在本变形例中，1个像素由2个子像素构成。另外，此处，将与一个子像素对应设置的像素存储器单元称为“第1像素存储器单元”，将与另一子像素对应设置的像素存储器单元称为“第2像素存储器单元”。
如图15所示，在像素存储器部10中包含9个第1像素存储器单元PMU1(1)～PMU1(9)和9个第2像素存储器单元PMU2(1)～PMU2(9)。将时钟信号CK、CKB、白色显示用电压VW、及黑色显示用电压VBL公共地提供给第1像素存储器单元PMU1(1)～PMU1(9)及第2像素存储器单元PMU2(1)～PMU2(9)。关于显示用数据，向第1像素存储器单元PMU1(1)和第2像素存储器单元PMU2(1)提供不同的数据。在图15中，对提供给第1像素存储器单元PMU1(1)的显示用数据标注标号DATA1，对提供给第2像素存储器单元PMU2(1)的显示用数据标注标号DATA2。此外，利用第1像素存储器单元PMU1(1)～PMU1(9)中所包含的触发器来构成1个移位寄存器，利用第2像素存储器单元PMU2(1)～PMU2(9)中所包含的触发器来构成另1个移位寄存器。即，在本变形例中，设置有2个系统的移位寄存器。
在这种结构中，使第1像素存储器单元PMU1(1)～PMU1(9)内的触发器及第2像素存储器单元PMU2(1)～PMU2(9)内的触发器与上述实施方式同样地保持1比特的数据，从而对于各像素，能独立地控制与第1像素存储器单元PMU1对应的子像素(以下称为“第1子像素”)的显示状态和与第2像素存储器单元PMU2对应的子像素(以下称为“第2子像素”)的显示状态。因此，根据本变形例，能进行中间灰度显示。
将形成第1子像素的像素电极和形成第2子像素的像素电极的面积比设为各种值，从而能利用面积灰度进行各种中间灰度显示。例如，能将形成第1子像素的像素电极E1和形成第2子像素的像素电极E2如图16A所示的那样形成于面板基板上。此时，对像素电极E1施加基于第1像素存储器单元PMU1内的触发器所保持的数据的电压，对像素电极E2施加基于第2像素存储器单元PMU2内的触发器所保持的数据的电压。在对像素电极E1施加白色显示用电压VW、对像素电极E2施加黑色显示用电压VBL的情况下，像素的显示状态如图16B所示。此处，也可以对像素电极E1及像素电极E2这两个像素均施加白色显示用电压VW。此外，也可以对像素电极E1及像素电极E2这两个像素均施加黑色显示用电压VBL。进而，也可以对像素电极E1施加黑色显示用电压VBL，对像素电极E2施加白色显示用电压VW。这样，通过使像素电极E1的面积与像素电极E2的面积不同，从而能进行4种灰度的灰度显示。
此外，例如，如图17A所示，也可以在面板基板上形成像素电极E3和像素电极E4，使得形成第2子像素的像素电极E4被形成第1子像素的像素电极E3所包围。此处，在对像素电极E3施加白色显示用电压VW、对像素电极E4施加黑色显示用电压VBL的情况下，像素的显示状态如图17B所示。
另外，1个像素内的子像素的结构并不限于上述示例。例如，1个像素也可以由3个以上的子像素构成。此外，能使形成多个子像素的多个像素电极具有各种面积比和位置关系。
此外，在形成有滤色片的显示装置、具有颜色显示功能的显示装置(例如有机EL显示装置)中，也可以利用3个子像素来构成1个像素，并向与上述3个子像素对应的3个系统的移位寄存器分别提供R(红色)、G(绿色)、及B(蓝色)的数据。由此，能进行彩色显示。
<5.4第4变形例>
在上述实施方式中，每次将1比特的数据作为显示用数据DATA输入到触发器11(1)时，由9个像素所显示的图像都会发生变化。将这种图像的变化看作为干扰。因而，在本变形例中，设置有在将与所有触发器内的第1锁存部111分别对应的数据保持到所述所有触发器内的第1锁存部111中之前的期间内、将所有像素的显示状态设为白色显示的电路(以下称为“白色显示电路”)。另外，在本变形例中，利用该白色显示电路来实现白色显示功能部。
图18是表示白色显示电路16的具体结构例的电路图。该白色显示电路16包括由P型TFT和N型TFT构成的2个CMOS开关161、162、及1个反相器163。CMOS开关161中，对输入端子提供白色显示用电压VW，输出端子与像素电极相连接。对CMOS开关161的N型TFT的栅极端子提供指示信号S，CMOS开关161的P型TFT的栅极端子与反相器163的输出端子相连接。CMOS开关162中，对输入端子提供信号Qn＋1，输出端子与像素电极相连接。CMOS开关162的N型TFT的栅极端子与反相器163的输出端子相连接，对CMOS开关162的P型TFT的栅极端子提供指示信号S。反相器163中，对输入端子提供指示信号S，输出端子与CMOS开关161的P型TFT的栅极端子及CMOS开关162的N型TFT的栅极端子相连接。
在以上那样的结构中，若指示信号S为高电平，则CMOS开关161成为导通状态，CMOS开关162成为截止状态。由此，将白色显示用电压VW提供给像素电极。另一方面，若指示信号S为低电平，则CMOS开关161成为截止状态，CMOS开关162成为导通状态。由此，将信号Qn＋1(来自各触发器的输出信号Q 1～Q9)提供给像素电极。
此处，在将与所有触发器内的第1锁存部111分别对应的数据保持到所述所有触发器内的第1锁存部111中之前的期间(图7及图11的从t1时刻到t9时刻的期间)内，将指示信号设为高电平，在那之后的期间(图7及图11的t9时刻之后的期间)内，将指示信号设为低电平。因此，在显示图像时或图像的内容发生变化时，在进行全画面白色显示之后，显示要显示的图像。由此，不容易看到干扰。
<5.5第5变形例>
在上述第4变形例中，在像素存储器部10内与各像素对应地设置有白色显示电路16。与此不同的是，在本变形例中，如图19所示，作为用于将所有像素的显示状态设为白色显示的结构要素，在像素存储器部10的外部设置有电压控制电路17。对电压控制电路17输入白色显示用电压VWin、黑色显示用电压VBLin、公共电极电压VCOMin、及控制信号S。而且，电压控制电路17基于控制信号S，输出白色显示用电压VW、黑色显示用电压VBL、及公共电极电压VCOM。
图20是表示电压控制电路17的具体结构例的电路图。该电压控制电路17包括1个反相器171、及由P型TFT和N型TFT构成的4个CMOS开关172～175。反相器171中，对输入端子提供控制信号S，输出端子CMOS开关172的N型TFT的栅极端子、CMOS开关173的P型TFT的栅极端子、CMOS开关174的N型TFT的栅极端子、及CMOS开关175的P型TFT的栅极端子相连接。CMOS开关172中，对输入端子提供有白色显示用电压VWin，输出端子与用于传输白色显示用电压VW的布线相连接。CMOS开关172的N型TFT的栅极端子与反相器171的输出端子相连接，对CMOS开关172的P型TFT的栅极端子提供控制信号S。CMOS开关173中，对输入端子提供公共电极电压VCOMin，输出端子与用于传输白色显示用电压VW的布线相连接。CMOS开关173的P型TFT的栅极端子与反相器171的输出端子相连接，对CMOS开关173的N型TFT的栅极端子提供控制信号S。CMOS开关174中，对输入端子提供黑色显示用电压VBLin，输出端子与用于传输黑色显示用电压VBL的布线相连接。CMOS开关174的N型TFT的栅极端子与反相器171的输出端子相连接，对CMOS开关174的P型TFT的栅极端子提供控制信号S。CMOS开关175中，对输入端子提供公共电极电压VCOMin，输出端子与用于传输黑色显示用电压VBL的布线相连接。CMOS开关175的P型TFT的栅极端子与反相器171的输出端子相连接，对CMOS开关175的N型TFT的栅极端子提供控制信号S。
在以上那样的结构中，若控制信号S为高电平，则CMOS开关173、175成为导通状态，CMOS开关172、174成为截止状态。由此，将公共电极电压VCOMin作为白色显示用电压VW提供给像素存储器部10，并将公共电极电压VCOMin作为黑色显示用电压VBL提供给像素存储器部10。此时，由于白色显示用电压VW、黑色显示用电压VBL、及公共电极电压VCOM的大小(电位)相同，因此，在采用常白模式的液晶显示装置中，所有像素的显示状态都成为白色显示。另一方面，若控制信号S为低电平，则CMOS开关172、174成为导通状态，CMOS开关173、175成为截止状态。由此，将白色显示用电压VWin作为白色显示用电压VW提供给像素存储器部10，并将黑色显示用电压VBLin作为黑色显示用电压VBL提供给像素存储器部10。此时，像素的显示状态是基于触发器中保持的数据的显示状态。另外，在采用常黑模式的液晶显示装置中，在控制信号S成为高电平时，所有像素的显示状态都成为黑色显示。
此处，如图21所示，在将与所有触发器内的第1锁存部111(参照图5)分别对应的数据保持于所述所有触发器内的第1锁存部111中之前的期间内，将控制信号S设为高电平，在那之后的期间内，将控制信号S设为低电平即可。由此，与上述第4变形例同样，在显示图像时或图像的内容发生变化时，在进行全画面白色显示之后，显示要显示的图像。由此，不容易看到干扰。此外，在本变形例中，由于无需对每一像素具备用于将像素的显示状态设为白色显示的电路，因此，能利用比较简易的结构来控制像素的显示状态。
<5.6第6变形例>
图22是表示上述实施方式的第6变形例中的触发器的具体结构例的电路图。与上述实施方式同样，该触发器包括用于获取信号Qn以将其保持作为传送用数据的第1锁存部113、及用于获取传送用数据以将其保持作为输出用数据并基于输出用数据来输出信号Qn＋1和信号Qn＋1B的第2锁存部114。
第1锁存部113包括对输入端子提供信号Qn的第1时钟控制反相器141、及一端与第1时钟控制反相器141的输出端子相连接而另一端进行接地的电容144。另外，第1时钟控制反相器141的输出端子还与后述的第3时钟控制反相器146的输入端子相连接。
第2锁存部114包括输入端子与第1时钟控制反相器141的输出端子相连接的第3时钟控制反相器146、输入端子与第3时钟控制反相器146的输出端子相连接的第2反相器147、及输入端子与第2反相器147的输出端子相连接且输出端子与第2反相器147的输入端子相连接的第4时钟控制反相器148。另外，从第3时钟控制反相器146的输出端子输出信号Qn＋1，从第2反相器147的输出端子输出信号Qn＋1B。
根据以上那样的结构，在该触发器中，与在时钟信号CK成为高电平且时钟信号CKB成为低电平的期间内所提供的信号Qn的值相对应，在电容144中积累电荷。在本变形例中，因电荷的积累而产生在电容144两端间的电位差起到作为传送用数据的作用。然后，在时钟信号CK从高电平变化至低电平、且时钟信号CKB从低电平变化至高电平的定时，将作为传送用数据而保持于第1锁存部113中的信号Qn的值作为信号Qn＋1的波形来进行呈现。此外，由于将传送用数据保持于第2锁存部114，因此，在接下来时钟信号CK从高电平变化到低电平、且时钟信号CKB从低电平变化到高电平的时刻之前维持信号Qn＋1的波形。
根据本变形例，第1锁存部113中所包含的晶体管的数量比上述实施方式少6个。因此，可廉价地提供能进一步减少面板基板上的电路面积、并通过使用存储器的驱动来实现降低功耗的显示装置。
<6.其它>
在上述各实施方式中，虽然举出液晶显示装置为例进行了说明，但本发明并不限定于此。本发明也可适用于有机EL(Electro Luminescence：电致发光)等其他显示装置。
标号说明
10像素存储器部
11、11(1)～11(9)触发器
12电压选择部
13液晶电容
16白色显示电路
17电压控制电路
19端子部
100面板基板
111、113第1锁存部
112、114第2锁存部
200像素存储器驱动部
PMU、PMU(1)～PMU(9)像素存储器单元
CK、CKB时钟信号
VBL黑色显示用电压
VW白色显示用电压
VCOM公共电极电压
VLC像素电极电压

Claims (13)

1.一种显示装置，其特征在于，包括：
移位寄存器，该移位寄存器由设置成与m个(m为正整数)像素分别对应、且进行串联连接以基于时钟信号来依次传送输入数据的m个触发器构成；
电压选择部，该电压选择部设置成与各触发器对应，根据来自各触发器的输出信号的逻辑值来选择第1电压或第2电压中的某一个电压；及
显示元件部，该显示元件部设置成与各触发器对应，用于将由所述电压选择部所选出的电压反映到与各触发器对应的像素的显示状态中。
2.如权利要求1所述的显示装置，其特征在于，
各触发器包含：
第1锁存部，该第1锁存部获取输入信号，以将其保持作为传送用数据；及
第2锁存部，该第2锁存部获取所述传送用数据，以将其保持作为输出用数据，并基于所述输出用数据来输出所述输出信号。
3.如权利要求2所述的显示装置，其特征在于，
所述第1锁存部具有：
第1时钟控制反相器，该第1时钟控制反相器中，对输入端子提供有所述输入信号，所述第1时钟控制反相器基于所述时钟信号进行动作；
第1反相器，该第1反相器中，将输入端子与所述第1时钟控制反相器的输出端子相连接；及
第2时钟控制反相器，该第2时钟控制反相器中，将输入端子与所述第1反相器的输出端子相连接，将输出端子与所述第1反相器的输入端子相连接，所述第2时钟控制反相器基于所述时钟信号进行动作，
所述第2锁存部具有：
第3时钟控制反相器，该第3时钟控制反相器中，将输入端子与所述第1反相器的输出端子相连接，所述第3时钟控制反相器基于所述时钟信号进行动作；
第2反相器，该第2反相器中，将输入端子与所述第3时钟控制反相器的输出端子相连接；及
第4时钟控制反相器，该第4时钟控制反相器中，将输入端子与所述第2反相器的输出端子相连接，将输出端子与所述第2反相器的输入端子相连接，所述第4时钟控制反相器基于所述时钟信号进行动作，
从所述第2反相器的输出端子输出所述输出信号。
4.如权利要求2所述的显示装置，其特征在于，
所述第1锁存部具有：
第1时钟控制反相器，该第1时钟控制反相器中，对输入端子提供所述输入信号，所述第1时钟控制反相器基于所述时钟信号进行动作；及
电容，该电容中，将一端与所述第1时钟控制反相器的输出端子相连接，对另一端提供规定电位，
所述第2锁存部具有：
第3时钟控制反相器，该第3时钟控制反相器中，将输入端子与所述第1时钟控制反相器的输出端子相连接，所述第3时钟控制反相器基于所述时钟信号进行动作；
第2反相器，该第2反相器中，将输入端子与所述第3时钟控制反相器的输出端子相连接；及
第4时钟控制反相器，该第4时钟控制反相器中，将输入端子与所述第2反相器的输出端子相连接，将输出端子与所述第2反相器的输入端子相连接，所述第4时钟控制反相器基于所述时钟信号进行动作，
从所述第2反相器的输出端子输出所述输出信号。
5.如权利要求2所述的显示装置，其特征在于，
将与所述m个触发器对应的m个数据作为所述输入数据而提供给所述移位寄存器，
在将所述m个数据作为所述传送用数据而保持于与该m个数据分别对应的触发器所包含的所述第1锁存部之后，所述时钟信号的动作停止。
6.如权利要求2所述的显示装置，其特征在于，
还包括设置成与各触发器对应的白色显示功能部，
将与所述m个触发器对应的m个数据作为所述输入数据而提供给所述移位寄存器，
在将所述m个数据作为所述传送用数据而保持于与该m个数据分别对应的触发器所包含的所述第1锁存部之前的期间内，所述白色显示功能部将各像素的显示状态维持在白色显示。
7.如权利要求6所述的显示装置，其特征在于，
所述白色显示功能部包括：
第1开关，该第1开关用于基于表示是否将各像素的显示状态维持在白色显示的指示信号，来控制是否向所述显示元件部提供所述输出信号；及
第2开关，该第2开关用于基于所述指示信号，来控制是否向所述显示元件部提供白色显示用电压，
根据所述指示信号的逻辑值，将所述输出信号或所述白色显示用电压中的某一个提供给所述显示元件部。
8.如权利要求1所述的显示装置，其特征在于，
所述显示装置还包括电压控制部，该电压控制部基于控制信号，来控制输入电压的大小，
在所述显示元件部中，像素的显示状态基于由所述电压选择部所选出的电压与规定的第3电压之差而发生变化，
所述电压控制部接收所述第1电压及所述第2电压以作为所述输入电压，在所述控制信号达到预先设定的电平时，使所述第1电压及所述第2电压的大小与所述第3电压相同。
9.如权利要求1所述的显示装置，其特征在于，
所述m个像素及所述m个触发器构成为i行×j列的矩阵状，
各行中相邻的触发器彼此相连接，
在着眼于连续任意3行时，将第1行第j列的触发器与第2行第j列的触发器进行连接，并将第2行第1列的触发器与第3行第1列的触发器进行连接，或者，将第1行第1列的触发器与第2行第1列的触发器进行连接，并将第2行第j列的触发器与第3行第j列的触发器进行连接。
10.如权利要求1所述的显示装置，其特征在于，
所述m个像素及所述m个触发器构成为i行×j列的矩阵状，
各行中相邻的触发器彼此相连接，
在着眼于连续任意2行时，将第1行第j列的触发器与第2行第1列的触发器进行连接。
11.如权利要求1所述的显示装置，其特征在于，
各像素由n个(n为2以上的整数)子像素构成，
所述触发器设置成与各像素所包含的n个子像素分别对应，
以与各像素对应的n个触发器构成彼此不同的移位寄存器的方式设置n个所述移位寄存器，
向所述n个移位寄存器提供彼此不同的数据以作为所述输入数据。
12.如权利要求11所述的显示装置，其特征在于，
形成各像素所包含的n个子像素的n个像素电极的面积彼此不同。
13.如权利要求11所述的显示装置，其特征在于，
各像素由与红色、绿色、及蓝色分别对应的3个子像素构成，
向与所述3个子像素分别对应的3个移位寄存器分别提供红色用数据、绿色用数据、及蓝色用数据以作为所述输入数据。
CN201180013959.3A 2010-06-01 2011-04-07 显示装置 Expired - Fee Related CN102804256B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010125548 2010-06-01
JP2010-125548 2010-06-01
PCT/JP2011/058764 WO2011152120A1 (ja) 2010-06-01 2011-04-07 表示装置

Publications (2)

Publication Number Publication Date
CN102804256A true CN102804256A (zh) 2012-11-28
CN102804256B CN102804256B (zh) 2015-02-25

Family

ID=45066506

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180013959.3A Expired - Fee Related CN102804256B (zh) 2010-06-01 2011-04-07 显示装置

Country Status (5)

Country Link
US (1) US9368056B2 (zh)
EP (1) EP2579243A4 (zh)
JP (1) JP5631391B2 (zh)
CN (1) CN102804256B (zh)
WO (1) WO2011152120A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104485061A (zh) * 2014-12-23 2015-04-01 上海天马有机发光显示技术有限公司 动态逻辑电路、栅极驱动电路、显示面板及显示装置
CN104599622A (zh) * 2015-02-13 2015-05-06 上海天马有机发光显示技术有限公司 动态逻辑电路、栅极驱动电路、显示面板及显示装置
WO2017008488A1 (zh) * 2015-07-15 2017-01-19 京东方科技集团股份有限公司 移位寄存单元、移位寄存器、栅极驱动电路和显示装置
CN106935212A (zh) * 2015-10-30 2017-07-07 株式会社日本显示器 显示装置的驱动电路及显示装置

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201430809A (zh) * 2013-01-11 2014-08-01 Sony Corp 顯示面板、像素晶片及電子機器
CA2873476A1 (en) * 2014-12-08 2016-06-08 Ignis Innovation Inc. Smart-pixel display architecture
US10403984B2 (en) * 2015-12-15 2019-09-03 Kymeta Corporation Distributed direct drive arrangement for driving cells
US10553167B2 (en) * 2017-06-29 2020-02-04 Japan Display Inc. Display device
JP2019039949A (ja) 2017-08-22 2019-03-14 株式会社ジャパンディスプレイ 表示装置
JP6944334B2 (ja) * 2017-10-16 2021-10-06 株式会社ジャパンディスプレイ 表示装置
JP6951237B2 (ja) * 2017-12-25 2021-10-20 株式会社ジャパンディスプレイ 表示装置
US10867548B2 (en) * 2018-05-08 2020-12-15 Apple Inc. Systems and methods for memory circuitry in an electronic display
US10909926B2 (en) 2018-05-08 2021-02-02 Apple Inc. Pixel circuitry and operation for memory-containing electronic display
US11049448B2 (en) 2018-05-08 2021-06-29 Apple Inc. Memory-in-pixel architecture
CN109272962B (zh) * 2018-11-16 2021-04-27 京东方科技集团股份有限公司 像素内存储单元、像素内数据存储方法以及像素阵列
JP2020154213A (ja) * 2019-03-22 2020-09-24 株式会社ジャパンディスプレイ 表示装置及び検出システム
GB2598156B (en) 2020-08-21 2023-05-31 Dualitas Ltd A spatial light modulator

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002027701A2 (en) * 2000-09-27 2002-04-04 Alien Technology Corporation Display devices with draving integrated circuits arranged within the display area
JP2004177433A (ja) * 2002-11-22 2004-06-24 Sharp Corp シフトレジスタブロック、それを備えたデータ信号線駆動回路及び表示装置
JP2004334105A (ja) * 2003-05-12 2004-11-25 Seiko Epson Corp データドライバ及び電気光学装置
JP2007199441A (ja) * 2006-01-27 2007-08-09 Hitachi Displays Ltd 画像表示装置
JP2007328358A (ja) * 2001-10-19 2007-12-20 Sony Corp 表示装置及び携帯端末装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4464789A (en) * 1980-05-19 1984-08-07 Environmental Research Institute Of Michigan Image analyzer for processing multiple frames of image data
US4996523A (en) 1988-10-20 1991-02-26 Eastman Kodak Company Electroluminescent storage display with improved intensity driver circuits
US5945972A (en) * 1995-11-30 1999-08-31 Kabushiki Kaisha Toshiba Display device
JP3488577B2 (ja) * 1996-08-30 2004-01-19 株式会社東芝 マトリクス型表示装置
US6067065A (en) * 1998-05-08 2000-05-23 Aurora Systems, Inc. Method for modulating a multiplexed pixel display
JP3589926B2 (ja) * 2000-02-02 2004-11-17 シャープ株式会社 シフトレジスタ回路および画像表示装置
JP3540772B2 (ja) * 2001-05-23 2004-07-07 三洋電機株式会社 表示装置およびその制御方法
JP4158441B2 (ja) 2001-07-13 2008-10-01 セイコーエプソン株式会社 電気光学装置および電子機器
US6940482B2 (en) 2001-07-13 2005-09-06 Seiko Epson Corporation Electrooptic device and electronic apparatus
JP4576836B2 (ja) * 2003-12-24 2010-11-10 セイコーエプソン株式会社 画素回路、電気光学装置および電子機器
US9922600B2 (en) * 2005-12-02 2018-03-20 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2007240969A (ja) 2006-03-09 2007-09-20 Epson Imaging Devices Corp 電気光学装置および電子機器
JP2007286237A (ja) 2006-04-14 2007-11-01 Sharp Corp 表示装置
KR101533221B1 (ko) * 2006-10-13 2015-07-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액티브 매트릭스형 표시장치
JP2008241832A (ja) 2007-03-26 2008-10-09 Seiko Epson Corp 液晶装置、画素回路、アクティブマトリクス基板、および電子機器
JP2009229850A (ja) 2008-03-24 2009-10-08 Seiko Epson Corp 画素回路、電気泳動表示装置及びその駆動方法、並びに電子機器
US8497821B2 (en) * 2009-02-16 2013-07-30 Global Oled Technology Llc Chiplet display device with serial control
US8803857B2 (en) * 2011-02-10 2014-08-12 Ronald S. Cok Chiplet display device with serial control

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002027701A2 (en) * 2000-09-27 2002-04-04 Alien Technology Corporation Display devices with draving integrated circuits arranged within the display area
JP2007328358A (ja) * 2001-10-19 2007-12-20 Sony Corp 表示装置及び携帯端末装置
JP2004177433A (ja) * 2002-11-22 2004-06-24 Sharp Corp シフトレジスタブロック、それを備えたデータ信号線駆動回路及び表示装置
JP2004334105A (ja) * 2003-05-12 2004-11-25 Seiko Epson Corp データドライバ及び電気光学装置
JP2007199441A (ja) * 2006-01-27 2007-08-09 Hitachi Displays Ltd 画像表示装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104485061A (zh) * 2014-12-23 2015-04-01 上海天马有机发光显示技术有限公司 动态逻辑电路、栅极驱动电路、显示面板及显示装置
CN104599622A (zh) * 2015-02-13 2015-05-06 上海天马有机发光显示技术有限公司 动态逻辑电路、栅极驱动电路、显示面板及显示装置
WO2017008488A1 (zh) * 2015-07-15 2017-01-19 京东方科技集团股份有限公司 移位寄存单元、移位寄存器、栅极驱动电路和显示装置
US9704451B1 (en) 2015-07-15 2017-07-11 Boe Technology Group Co., Ltd. Shift register cell, shift register, gate driving circuit and display device
CN106935212A (zh) * 2015-10-30 2017-07-07 株式会社日本显示器 显示装置的驱动电路及显示装置
CN106935212B (zh) * 2015-10-30 2019-09-27 株式会社日本显示器 显示装置的驱动电路及显示装置

Also Published As

Publication number Publication date
JPWO2011152120A1 (ja) 2013-07-25
US9368056B2 (en) 2016-06-14
JP5631391B2 (ja) 2014-11-26
WO2011152120A1 (ja) 2011-12-08
US20130002626A1 (en) 2013-01-03
EP2579243A1 (en) 2013-04-10
CN102804256B (zh) 2015-02-25
EP2579243A4 (en) 2013-11-13

Similar Documents

Publication Publication Date Title
CN102804256B (zh) 显示装置
CN102792364B (zh) 显示装置
CN101075417B (zh) 采用数据线驱动电路和数据线驱动方法的显示设备
CN101663702B (zh) 彩色显示装置的驱动控制电路及驱动控制方法
KR101556460B1 (ko) 터치 스크린의 구동 방법
KR100666646B1 (ko) 유기전계발광표시장치 및 유기전계발광표시장치의 구동방법
US8564629B2 (en) Liquid crystal display device and driving method thereof
CN100547641C (zh) 用于实现时分驱动和反向驱动的lcd板的设备和方法
US10121429B2 (en) Active matrix substrate, display panel, and display device including the same
CN103293729A (zh) 液晶显示装置、驱动液晶显示装置的方法以及电子设备
US20110249046A1 (en) Liquid crystal display device
US6566643B2 (en) Electro-optical device, method of driving the same, and electronic apparatus using the same
CN101241666A (zh) 显示装置
KR20070062068A (ko) 표시 장치
CN107591145A (zh) 一种异形显示面板及其驱动方法、显示装置
US20130229444A1 (en) Display device, method of driving display device, and electronic appliance
CN102486911B (zh) 有机发光二极管显示器及其驱动方法
CN103310747A (zh) 液晶显示装置、液晶显示装置的驱动方法以及电子设备
CN101620353B (zh) 液晶显示装置及其驱动方法
CN104992681A (zh) 显示面板和用于显示面板的像素电路
CN100476932C (zh) 显示设备的驱动方法
CN107945758A (zh) 一种显示面板的驱动方法及显示装置
CN105637578A (zh) 电光装置、电光装置的驱动方法及电子设备
CN106502008A (zh) 液晶显示装置以及液晶显示方法
KR101230306B1 (ko) 표시 장치의 구동 장치 및 이를 포함하는 표시 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150225

Termination date: 20200407