JP3488577B2 - マトリクス型表示装置 - Google Patents
マトリクス型表示装置Info
- Publication number
- JP3488577B2 JP3488577B2 JP23102496A JP23102496A JP3488577B2 JP 3488577 B2 JP3488577 B2 JP 3488577B2 JP 23102496 A JP23102496 A JP 23102496A JP 23102496 A JP23102496 A JP 23102496A JP 3488577 B2 JP3488577 B2 JP 3488577B2
- Authority
- JP
- Japan
- Prior art keywords
- display
- image
- signal
- transfer
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
が2次元方向に配列され、表示画面の一部もしくは全部
がスクロールする表示状態および静止画像表示状態を有
する画像表示を行うマトリクス型表示装置に関する。
トリクス型表示装置としては、液晶表示装置がある。こ
の液晶表示装置は薄型軽量であり、かつ低電圧での駆動
が可能であるため、腕時計、電卓をはじめとして、ワー
ドプロセッサやパーソナルコンピュータや小型ゲーム機
器等に広く用いられている。最近ではペン入力電子手帳
としてのニーズが高まり、携帯用端末機(PDA)への
需要が拡大している。
数表示を同一画面に表示するようになると、大画面化お
よび高精細化が条件となり、情報量も増え、駆動周波数
が高くなる。よって、これに伴いより高速動作が可能な
ICの開発が必要となってくる。
費電力の増加が問題となり低消費電力化のための駆動方
法が例えば特開平3ー271795に提案されている。
この方法を以下の説明ではマルチフィールド駆動法と称
する。
像信号を書込む場合、図22(a),(b)に示すよう
に、行方向に配列された複数のアドレス線a1,a2,
a3…amを走査回路SCにより順に走査信号VG
(i)で走査してゆき、走査されたアドレス線に接続さ
れている横一列の全てのTFTスイッチ素子がオンとな
り、信号線ドライバ回路DCに接続された信号線s1,
s2,…snからの画像信号VS(j)が画素電極に書
き込まれることになる。
接続された表示素子D11の構成を図23に示す。な
お、図22には示されていないが、アドレス線a1には
補助容量線b1が併設されている。アドレス線a1に供
給された走査信号VgateはTFTのスイツチング素子T
FT11のゲートに供給され、このスイツチング素子T
FT11はオン状態となる。この状態で信号線s1に画
像信号Vsig が与えられると、液晶による容量素子CLC
と補容量Cs とに対応する画素に画像信号Vsigに対応
する電荷が保持され、所定の液晶表示が可能となる。
おいて同一のアドレス線に接続されている同一行のTF
Tスイツチング素子はオン状態となるから、同一行に配
設された全ての画素に所望の画像信号を与えなけばなら
ない。つまり、前フイールドと今回フィールドにおいて
同じ画像を表示する場合には、同一の画像信号をその都
度、信号線s1,s2,…snのうちの所定の信号線に
供給しなければならない。
極性を反転する必要がある場合、同一画像を表示する場
合においても、対向電極に対し極性の反転した画像信号
を加えることになる。ただし、液晶が劣化しない条件内
にあれば、駆動周波数をより低速化できる。前記マルチ
フイールド駆動においても、複数のサブフィールドによ
り1フレームを構成しているため、1画素についてみる
と駆動周波数がサブフィールドの数だけ分周され、低速
化していることになる。またこれによつて消費電力を大
幅に低減している。
ンドウ外で静止画を表示する場合、ウインドウを表示す
る画素に接続されているアドレス線に関しては駆動周波
数を高くしておく必要がある。しかしながら、従来のマ
ルチフィールド駆動法を用いた場合、動画を表示する画
素においても駆動周波数が低くなっており、駆動周波数
が低くなったことによる残像現象が生じてしまう。
求は、一方で、表示装置の大画面化を進め各種ドライバ
からの信号を伝達するアドレス線・信号線長が長くなる
結果となり、結果として、配線自身の容量値の増加をも
たらす。その上、配線の断線防止のために配線幅も必然
的に幅広くなる傾向があるため、さらに容量値の増加を
招くことになる。
はドライバの駆動能力を高めることが必要となり、ドラ
イバの消費電力が増加することになる。
ず、同一の画像データを再送するためにアドレス線や信
号線を再度駆動することは、配線やその配線に接続され
ているスイツチ素子等のトータルの容量が大きい場合に
は、消費電力が大きくなり不経済であった。そのため、
静止画あるいは、表示画面が一部だけ書き替わる表示に
おいて、配線に供給する駆動信号を低減あるいはなくす
方法が切に要望されていた。
クス配置された表示画素は常時リフレッシュされてお
り、静止画あるいは、表示画面中のウインドウなどの一
部のみ書き替わる場合においても、表示画面全体につい
て常時書き換えが行われている。このため、表示画像の
情報を書き換える必要がない画像情報も再度書き換える
ので、必要としない素子駆動のために無駄に電力が消費
されていた。
は、表示画中のウインドウにおける部分的な動画表示な
どの全画面と部分画面との相対的な画像移動表示がなさ
れた場合に大幅な消費電力の低減を可能とするマトリク
ス型表示装置を提供することを目的とする。
表示装置は、表示画面の2次元方向にマトリクス状に配
置された複数の表示画素と、この複数の表示画素に沿っ
て水平、垂直方向に配置された複数の配線と、前記表示
画素の夫々に付随して設けられ第1の画面表示タイミン
グで与えられている第1表示情報を夫々記憶する複数の
第1記憶素子と、前記第1の画面表示タイミングに続く
第2の画面表示タイミングで第2表示情報が供給された
時に前記第1、第2表示情報を比較して画像の移動の有
無を検出する移動検出手段と、画像の移動が検出された
ときに画素単位での画像の移動量を求める手段と、前記
移動検出手段により第2の画面表示タイミングで画像の
移動が検出されたときは、移動が検出された画像を含む
所定画面領域中の複数の表示画素について前記求められ
た移動量に応じた画素数だけ前記表示画面上で転送した
位置にある画素に前記第2の画面表示タイミングで与え
られた第2表示情報に対応する画像を表示し、残りの移
動が検出されない静止画像については前記記憶された第
1表示情報に応じて表示する手段とから構成されてい
る。
分のみデータの書き換えを行い、移動が検出されない表
示部分は記憶情報を用いてデータの書き換えを行わない
ようにしたので、静止画や部分的な動画・全画面の相対
的な移動表示時に、従来の表示画像情報に関わらず常に
表示データの書き換えを実施していた方法に比べ、大幅
な消費電力の低減が可能となる。
態について夫々図面を参照して説明する。
方法の構成を示す。この図1の表示部11はこの実施の
形態では液晶表示部であり、従来技術の薄膜半導体プロ
セスで作成することができる。図中の表示部11中に
は、後で詳細に説明するスタティック型の双方向のシフ
トレジスタと光変調素子である液晶素子(以下、表示素
子とする)が組み合わされた転送記憶表示素子D11,
D12,…が形成され、双方向シフトレジスタに転送さ
れた表示情報に対応した表示が可能となっている。ま
た、このシフトレジスタは、転送方向を制御する信号に
より転送方向が自由に変更できるシフトレジスタとなっ
ている。表示部11には一対のXドライバ回路12A,
12Bおよび13A,13Bが接続され、表示データは
X,Yドライバ回路12A,12Bおよび13A,13
Bより表示部11の周辺画素の左右端あるいは上下端方
向より供給され、供給された表示情報はシフトレジスタ
により順次指定した転送位置の画素に転送される。この
画像信号の転送と同時に順次表示情報がドライバ回路よ
り供給される。表示素子の情報表示は、転送中に絶えず
表示し続けるようにしても、あるいは転送情報が所定の
表示位置に達した後、転送したシフトレジスタに保持さ
れた表示情報を表示素子に送り表示する。
ルドメモリ14にあらかじめ保存してある1フィールド
あるいはそれ以上前の表示画像情報と今回与えられた画
像信号とから、画像移動検出回路15において画像の移
動を検出する。画像の移動が検出された場合、その画像
の移動量に応じた書き替え位置を示す信号および画像情
報が情報転送方式演算回路16に送られ、画像情報の転
送方式が画像の平行移動か、あるいは回転移動であるか
などが演算により得られる。画像情報の転送方式が画像
の平行移動か、あるいは回転移動である場合には、X,
Yドライバ回路12A,12Bおよび13A,13Bか
らの画像データ供給とシフトレジスタ動作により全画像
情報を転送するのではなく、転送記憶表示素子D11,
D12,…中のシフトレジスタに保持されている画像情
報を使用して画像の移動量に対応した情報のシフトを行
うだけでよい。そのため、情報転送方式演算回路16で
演算された画像の移動量から、表示部11の表示素子D
11,D12,…に対応する位置にある画素に対応した
移動量を計算し、シフトレジスタによる表示情報の上下
左右方向への移動とX,Yドライバ回路12A,12B
および13A,13Bによる駆動信号の供給とで良いこ
とになる。このX,Yドライバ回路12A,12Bおよ
び13A,13Bによる駆動は、情報転送方式演算回路
16で演算された画像の移動量を表す信号をドライバ駆
動用信号としてX,Yドライバ回路12A,12Bおよ
び13A,13Bに供給することでなされる。なお、画
像の移動量は画像信号そのものから演算で求めることが
できるほか、マウスの操作によるポインタの現在位置と
移動先との間の移動量を表す座標データを得るようにし
てもよいことは勿論である。この実施の態様回路におけ
る動画成分の抽出ならびに表示画像のパターンの移動の
有無とその移動量の特定を行う処理系とにより、全画面
変更時には従来型のマトリクス型駆動による表示を行
い、静止画像あるいは表示画像パターン移動による画面
移動がある場合には、シフトレジスタ駆動による転送に
より、全画面あるいは、一部画面の書き換えが不要とな
る。
ンの例としては、テキストデータ等の上下方向スクロー
ルや地図画面表示に見られるようなナビゲーシヨンソフ
ト、CADソフトの表示でみられるような上下左右方向
のスクロールや回転表示があり、いずれもこの実施の態
様における駆動方法による適用が可能である。適用例と
して、テキストビユワーや地図用ビユワーのような表示
装置への利用が特に本実施の態様の効果が大きいが、特
定用途の利用の他に、一般の表示装置としての利用も可
能である。
1,D12,…の構成例を素子D11を代表して説明す
る。
は図23に示した従来の液晶マトリクス型表示装置の構
成と同様であり、アドレス線に接続されたTFTスイツ
チ素子を通して、画像信号の選択、表示素子への信号書
き込みを行っている。この発明の実施態様の転送記憶表
示素子D11では、以下に説明するように、この従来回
路にシフトレジスタと制御用信号配線を加えることで回
路が構成可能である。すなわち、図2に示された転送記
憶表示素子D11は、ダイレクトに信号駆動する従来の
アクテイブマトリクス型表示装置の回路の他に、表示デ
ータを順次転送する前記の転送記憶回路を有する構造と
なっているので、図23と同一の部分は同一の参照符号
を付してその説明は省略する。図2は、左右(X)方向
に転送回路を有した場合の例であり、上下(Y)方向に
同シフトレジスタを構成した場合には、前述テキストビ
ュワーとしての構成が可能となる。
ラインILを介して画像表示情報Vdataが供給される双
方向シフトレジスタSR11を含む。この双方向シフト
レジスタSR11には電源端子Vdd,Vssが接続さ
れ、クロックラインCL1,CL2に供給されるクロッ
ク信号を介して2種類のクロックVCLK1.VCLK2を供給
するタイミングを制御することによって、保持された表
示情報をX方向の前後の表示素子に転送できる。
ジスタの転送方向については、平行である場合と直交す
る場台が考えられるが、表示装置の使われ方や頻繁に表
示されるパターンをもとに適宜選択すればよい。動作例
としては、最初に専用配線IL,CL1,CL2を用い
て表示素子CLCならびに、シフトレジスタSR11に画
像情報が書き込まれる。次に、表示パターンが図中を右
に移動した場合には、演算回路16で移動する画素数を
計算し、右に移動するための移動信号を専用配線より各
画素位置のシフトレジスタに送ることで、画像パターン
の移動を可能とする。なお、この時のクロック供給源と
しては、クロックラインCL1,CL2の代わりに図中
のCs配線を利用しても構わない。
シフトは専用のシフトレジスタ回路SR11により行う
が、例えば上下(Y)方向のシフト動作についても1ラ
インずつの信号をスキャンしながらシフトする動作で移
動できる。方法としては、移動先のシフトレジスタ、例
えば図1の転送記憶表示素子D21のシフトレジスタが
信号を受け取れる状態とし、先のアドレス線a1につな
がるスイッチTFT11を介して供給される移動もとの
シフトレジスタ信号を、信号線S1を通してアドレス線
a2につながるスイッチTFTを介して移動先のシフト
レジスタに送る。送った後に移動先シフトレジスタを保
持モードにすることで、信号の転送が完了する。
送する回路を有した場台の例が図3に示した例である。
図3において、表示素子である液晶容量CLCに4方向の
シフトレジスタSR11aが接続されており、左右
(X)あるいは上下(Y)方向の転送信号VCLK1〜VCL
K4により、画像情報Vdata1 の水平方向転送、ならびに
画像情報Vdata2 の水平方向転送がなされる。
しては、その移動量に応じて左右方向の転送信号VCLK
1、VCLK2および上下方向の転送信号VCLK3、VCLK4を
交互あるいは一定の割合で送り、画像情報の移動を実施
すればよい。
置である。例えば、RGB表示画素が横に配列された縦
ストライブ型配列の場合には、左右方向の画素情報は、
3つ先の同一表示色(RGB)の画素ヘ情報転送をする
必要がある。しかし、このような画素単位あたりの画像
移動ごとに3つ先の画素へ情報を転送する方法は消費電
力の面より有効な方法といえない。そこで、図4のごと
く各表示色の画素毎のシフトレジスタを直接接続する方
法がよりよい方法となる。
11aに赤の画素Rが付属して形成されているものとす
ると、その出力端子はこれから水平方向に3つ目の4方
向シフトレジスタSR11dに接続され、赤の画素Rが
付属して形成されている。垂直方向に並んだすべての4
方向シフトレジスタSR21a、SR31a…には対応
して赤の画素Rが付属して形成されている。同様にし
て、SR11dの垂直方向に並んだすべての4方向シフ
トレジスタにも対応して赤の画素Rが付属して形成され
ている。
は緑の画素Gが付属して形成され、同様に2つ置きに水
平方向の4方向シフトレジスタに順次接続されている。
青の画素Bについても同様に接続されている。
ーンでの回路接続例であるが、同様にデルタ配列などの
配列パターンへの適用も可能である。現在主流となって
いるソフトの多くは、実行画面がウィンド内に表示され
る場合が多い。また、このウィンドの形状はほとんどが
長方形をしており、本構成装置の表示方法に適用しやす
い表示構成となっている。具体的には、あるソフトを実
行すると実行のための長方形のウインドが画面に表示さ
れ、ウインド内の表示がソフトの内容に対応して変化す
る。しかし、実行し、注目しているウインド内のソフト
の表示状態は、多分、アクティブに変化しているが、そ
れ以外の表示画面の多くは、一部の表示、例えば、時計
の針等が変化する程度で、大きな画面変化は見られない
のがほとんどである。近年、表示画面が大型化すること
で、いくつものソフトを画面に広げての使用方法が一般
化しつつあり、表示画面すべてに現在使用中のソフトを
表示する面積が減少する傾向にある。この傾向は、まさ
に、いくつも開いたウィンド画面の中で、アクティブに
表示が変化する画面が減少することを意味する。言い換
えれば、静止画表示部分の増大を意味している。そのた
め、例えば、常に移動する可能性があり、画面内移動量
の大きなポインタ(マーカ)と本装置とを連動させるこ
とで、さらにこの実施の態様の装置の特徴を生かした表
示が実現できる。特に、ウィンド画面移動等には、必ず
といっていいほど、ポインタによる指示による位置指定
とこれに連動するようにウィンド画面が移動することが
多くなり、ポインタの移動量に対しては、ハード的ある
いは、ソフト的な検出により座標検出可能であると考え
られる。特に、現在主流のポインタであるマウスを使用
しての移動量検出は、多くのコンピュータでソフト的に
処理されているので、OSレベルでの情報授受が可能で
あれば、本処理は容易に実現可能である。通常、コンピ
ュータと表示装置は、独立しており、規格化された映像
信号で表示情報を表示装置に転送することで表示をおこ
なっている。そこで、本実施装置のように、従来型表示
装置との互換性が必要となる。このため、方法として
は、映像信号のブランキング期間に必要な情報を転送す
ることが考えられる。また、供給信号線を増やすことが
可能であるのならば、映像信号に同期した本表示装置に
対する制御信号を送ることで、目的の表示が可能であ
る。
照して図1に示した実施の態様装置の動作について説明
する。
報に先立つ前回のフィールドの画像情報が予めフィール
ド画像メモリ14に記憶されている。
画像移動検出回路15に供給されると、図5のステップ
S1にて動画が検出されたか否かがチェックされる。こ
こで今回のフィールドの画像情報中に動画が検出される
とつぎのステップS2に移行し、ここで動画が矩形の図
形であるか否かがチェックされる。矩形の図形でない場
合は画像パターンの移動量に応じた移動先の書き替え位
置を表す位置信号を演算回路16において算出し、シフ
トレジスタを介さない情報転送が実行される。動画が矩
形の図形である場合には、ステップS3において矩形の
図形の大きさを計算して求めることにより移動図形の特
定を行う。続いて、ステップS4で画像パターンの移動
がポインタからの指示によるものであるかがチェックさ
れ、YESであれば次のステップS5で画像移動検出回
路15においてマウスなどのポインタの移動量を検出す
る。
プS6に移行して、入力デバイスあるいは表示ソフトか
らの移動量を検出し、あるいは算出する。
において表示画素単位の移動量(ΔX、ΔY)を計算で
求め、この移動量に応じてステップS8において情報の
シフト命令およびシフト後の画素データを情報転送方式
演算回路16から得る。
いてX,Yドライバ回路12A〜13Bへ出力して処理
を終了する。
ス線a1…と信号線S1…とによるマトリクス配線によ
り表示回路とシフトレジスタ回路を合わせ持つことで情
報転送記憶表示装置を構成しているが、さらに、固定パ
ターン移動に関する低消費電力化に効果を有する回路例
を図6に示す。本回路例は、図3のマトリクス配線を間
引き、かつ、パターン移動領域のみのシフト動作も同時
に可能とした回路である。本例では、ゲート配線本数は
図3と同一となるが、信号用配線の本数を減らすことが
可能となる。
参照符号を付してその説明を省略する。図において、信
号線S1と交差する走査線a1,a2との間にはTFT
11、TFT21が夫々接続される。例えばTFT11
の一端は常時オンであるアナログスイッチSW1と4方
向シフトレジスタSR1nとの接続点に接続される。ア
ナログスイッチSW1は前段の4方向シフトレジスタS
R1(n−1)を介して水平方向の情報ラインIL1に
接続され、水平方向の画像情報Vdata1 を4方向シフト
レジスタSR1nに供給する。
直方向の情報ラインIL2も接続され、これにより、左
右、上下に画像情報を転送可能である。TFT21に関
しても同様に接続されている。このTFT11,TFT
21およびアナログスイッチSW1,SW2が接続され
ている部分はデータ転送境界部Bを形成するもので、こ
のデータ転送境界部Bに接続されている4方向シフトレ
ジスタSR1n,SR(n+1)…およびSR2n,S
R2(n+1)…でなる4方向シフトレジスタ群は後述
するように同一クロック動作のシフトレジスタ形成エリ
アEを形成するものである。
数に分割して、夫々斜線で示したように同一クロツクで
シフトレジスタ動作する領域Eを一定の規則により設
け、この様な表示画面に表示される画像に対して表示画
面を動画表示領域と静止画表示領域にまず区分けする。
要であるのでそのまま保持状態とし、動画表示であれ
ば、図5のステップS1のように表示画像の移動パター
ン検出を行い、シフトレジスタ動作での表示が可能であ
るかの判断を実施する。シフトレジスタ動作での画像移
動表示である場合には、移動方向に対応したシフト動作
により画像データを転送する。この時、たとえば左から
右への移動方法と反対側の画像情報、たとえば図6のシ
フトレジスタSR1(n−1)に保持された画像情報に
対しては、領域Eにおける動画部分のシフト動作後に画
像信号配線IL1とスイッチ素子SW1を通して送られ
た画像情報を順次送られたあとのレジスタに転送するこ
とで該当表示部へ表示情報が転送される。このとき、シ
フト動作時に、移動画像情報が同一クロック動作する領
域、例えば領域Eの外にも移動する場合には、通常時開
放状態である転送信号のゲートとなっているアナログス
イッチSW1…を閉じることで、画像情報を隣接シフト
レジスタSR1(n−1)に転送する事が可能となる。
この時、転送のためのクロツク信号に関しては、アナロ
グスイッチがSW1が閉じた場台には同期する必要があ
り、できれば同一配線より供給されるクロック信号が使
用されることが望ましい。しかし、独立動作の場合に
は、これにとらわれることはなく、状況に応じて、転送
速度をクロックにより最適化することが可能である。
ているが、図6に示したように、縦方向にアナログスイ
ッチSW1,SW2…を形成し、同様の処理を可能とし
た回路構成による表示装置がより一般的である。
は、分割境界部Bの配線パターンのズレにより、デバイ
スパターンが微妙に変化することで、作成デバイス特性
に差異が生じる。このため、形成回路動作波形が区分け
した各位置で異なり、特に区分けした境界部Bでの表示
輝度が異なる現象が発生する。本現象による輝度差の視
認性は、境界部Bにライン状に輝度差が生じた場合に、
顕著に表示劣化が視認されるが、図7のごとく分割する
と輝度の異なる領域がジグザグとなり、表示輝度差の視
認性を低く抑えることが可能となる。領域の分割方法に
関しては、妨害イメージの視認特性の結果から決定する
ことが可能であるが、分割数が小さい場合には妨害の分
散効果が無く、分割数が大きい場合には、分割による妨
害イメージの分散効果が大きくなる。しかし、分割数が
小さい場合には連続的な輝度差として視認されるが、領
域E面積を大きく分割する場合と比較すれば、ライン状
の欠陥としてみえる平均輝度差を低下させることが可能
であることより、分割数を増加させる方法が良いと考え
る。
路・配線は、非晶質Si、多結晶Si、結晶Siなどの
半導体材料を1種類あるいは複数を組み合わせた、従来
の半導体プロセスで十分形成可能であるが、透過型TF
T−LCDに見られように、大型ガラス基板を使用した
薄膜プロセスでの形成が容易である。しかし、デバイス
の性能を考慮すると多結晶シリコン、特にシフトレジス
タ等の回路部については、結晶シリコンであることが望
ましい。
(a)、(b)に示されるスタティツク型シフトレジス
タ回路部20と出力バッファ部21とによるユニット回
路をもとに回路構成することができる。図において、ス
タティツク型シフトレジスタ回路部20は、第1のイン
バータ20aでなる入力バッファ回路と、第2、第3の
インバータ20b,20cでなるシフトレジスタ回路と
でなり、出力バッファ回路21は第4のインバータ20
dでなる。
にヒステリシスループをもつ、強誘電薄膜を使用したメ
モリ性スイッチ素子を使用した回路も利用できる。強誘
電薄膜材料としては、PZT、BaMgF4、BaTi
O3、Ba(x)Sr(1−x)Ti03等の材料の使
用が可能である。また、メモリスイッチ素子として、カ
ルコゲンガラスを使用した電流制御型負性抵抗素子の利
用も可能で、Te、Se系化合物、例えばTe−As−
Ge−Si系材料がある。
シフトレジスタのようなメモリ素子に限定されることな
く、図9に示すような、負性抵抗を有する素子を利用す
ることで、素子構成が可能である。図9はファインセラ
ミックスハンドブックの709頁に示されたカルコゲナ
イドガラス半導体のスイッチング現象(a)と、メモリ
現象(b)とを示し、いずれも負性抵抗特性を示してい
る。
に関してさらに具体的な回路例および基板上の構成例を
示す。
ジスタ回路を使用したマトリクス型液晶表示装置の1画
素分を示す回路構成図で,図10(b)に示したように
交流駆動用信号にシフトレジスタの転送クロックCLK
を使用した例である。
は、図15(b)に示すように、スイッチ素子SWa,
SWbによって指定レジスタへの画像情報を入力し、出
力するためのサンプルホールド回路SHの端子であり、
その間には図10(a)に示すように、入力バッファ3
0aと、2つのインバータ30b,30cでなるシフト
レジスタSRとが接続されている。クロック信号CLK
はDSP信号で制御されるスイッチSWaを介してシフ
トレジスタSRに供給される。
ータ転送用のシフトレジスタSRを使用する場合には、
図10(b)に示したようにDSPオンによりスイッチ
SWaを閉じてシフトレジスタSRを動作させる。シフ
トレジスタSRによるデー夕転送が完了した後に図中の
DSP端子で制御されるスイッチSWaを解放する。シ
フトレジスタ動作により、端子INより入力された画像
情報は2値データであるので、一定の振幅(V1,V
2)で交流駆動信号VLCを出力するか、振幅の中間電位
((V1+V2)/2)を出力するかの選択をする。も
し、一定振幅での交流駆動が選択された場合、一定周期
での極性反転が必要である。この極性反転信号をシフト
レジスタSR用のCLK信号を流用して行う。この選択
のため、図10(a)において、シフトレジスタSRの
出力側でスイッチSWbを切り替え、クロックにより制
御されるスイッチSWcにより得られる一定の振幅(V
1,V2)の交流駆動信号を液晶LCに供給するか、あ
るいは、中間電位((V1+V2)/2)を出力する電
圧源VGからの出力を液晶LCに供給する。
に液晶LCの駆動の条件(光学応答特性)から最適値が
求められる。低消費電力の要望から、駆動周波数は低い
程よいが、画像の動きが不自然にならない程度であるこ
とが望ましいことから、通常は、1ミリ秒ないし10ミ
リ秒程度がよい。しかし、液晶材料の交流駆動の制限が
緩和され、表示画像も静止画であれば、10ミリ秒以上
の動作であつても構わない。逆に、画像パターンの移動
量が大きい場合には、CLK信号の周波数は高くなる。
この時、駆動周波数の増加は、消費電力の急激な増加を
招くので、専用配線による各画素への信号書き込み法と
の比較で、低消費電力である方を選択すればよい。
転送を行うシフトレジスタ回路と、従来型の信号供給配
線で形成される回路とは、配線間の交差が多く、回路間
の電気的シヨートが問題になると考えられ、回路間の絶
縁を十分に行う必要がある。このための回路の分離は、
図11に示すように、破線で囲んで示したシフトレジス
タ部SRと画素Pとのデータの受け渡しを行う配線で行
うことが良い。
合に行われる直接書き込みする駆動モードの場台には、
直接書き込み用ゲート制御線L1からゲート信号Vg1
を与えてトランジスタTrlのみを閉じてLC,CSへ
の信号の書き込みを行う。また、シフトレジスタSR使
用の駆動モードでは、シフトレジスタデータ書き込み用
ゲート制御線L2からゲート信号Vg2を与えてトラン
ジスタTr2も閉じて、デー夕転送用シフトレジスタ駆
動で使用する信号を供給する。これに伴い、液晶LCを
光シャッターとして利用している場合には、交流駆動の
必要からシフトレジスタ駆動に移行したのち、Vco
m,Vcsを交流信号駆動する必要がある。図11に示
した回路構成のシフトレジスタSRを用いた駆動では、
2値表示を実現できるが、従来型直接書き込み駆動モ一
ドのみの使用では自然画表示まで可能である。
れて、歩留まりの低下や配線間のノイズ増大の問題が生
じる。対策としては、回路内の信号の種類によって回路
分離を実施する方法が考えられる。回路分離例として
は、図12のように第1層41のデータ転送回路と第2
層42の表示画素回路を層間絶縁膜43で分離した状態
で第1の基板44に形成し、各層41、42をコンタク
トホールに形成した層間接続電極45によって接続する
構造が考えられる。配線間の容量低減のために、層間絶
縁膜43は、低誘電率の材料で、膜厚を厚くする必要が
ある。低誘電率材料の選択のほかに、ポーラスな膜を形
成することで、実質的に膜容量を低減することも可能で
ある。また、図12では、2つの層41、42の分離の
構造を示したが、第1層41をさらに分離し、例えば図
11におけるサンプルホールド回路SHとデータ転送方
向を選択するスイッチ素子Tr1,Tr2を含む画素部
Pを分離形成することも可能である。
ド回路SH、データ転送選択用のスイッチ回路、表示画
素回路Pを形成するのが歩留まりの面で有利である。ま
た、データ転送選択用のスイッチ回路、サンプルホール
ド回路SH、表示画素回路Pの順で形成すると、ノイズ
対策上で有利である。
送型表示とを組み合わせてこの発明を実施するにあた
り、シフトレジスタへのデータ転送をスイッチ素子によ
り制御するために、スイツチ素子を独立して制御する場
合がある。このためには図11の制御用信号線L1,L
2のように、従来型の表示装置の走査信号線と同数必要
である。この信号線の数を減少させるには、従来型駆動
の走査信号線L1をL2と兼用して利用することが望ま
しい。そのためには、制御信号レベルを幾つか設けるこ
とで、直接書き込み用スイッチとデータ転送用スイッチ
の開閉状態を制御する方法がある。
閉じる電圧VCS' の電圧源を別に設けた例であり、具体
的にはスイッチ素子Tr2のしきい電圧Vthを高く設
定した例である。従来型書き込みでは、図13(a)の
ように、ゲート信号VgによりトランジスタTr1のみ
が閉じるように動作させる。そして、データ転送型表示
の最初の信号入力の時には、図13(b)の通り、シフ
トレジスタをセットしてトランジスタTrl,Tr2の
スイッチを同時に閉じる。このことで、トランジスタT
rlを介して表示信号がシフトレジスタ回路へも供給さ
れる。信号供給後にゲート制御信号Vgがオフになり、
トランジスタTr1は解放状態となるが、Tr2はゲー
ト接続された容量Cs´によって閉じた状態が持続され
る。2値データの表示であれば、Tr2による開閉動作
で、シフトレジスタからの白・黒表示信号を制御する。
一方、データ転送型表示から従来表示に変更する場合に
は、図13(b)に破線で示したリセット信号により、
Tr2のゲートに接続した容量Cs´をリセットするこ
とで、データ転送型表示を解除できる。その後に、図1
3(a)の従来駆動の書き込み信号をTrlに加え、信
号の書き込みを行えばよい。
2値データのみしか表示できない。そこで、図13
(c)に示したようにトランジスタTr3を追加するこ
とで、アナログデータ表示を可能とした。すなわち、シ
フトレジスタのサンプルホールド回路をアナログ型にし
て、アナログ表示信号が保持できるようにし、トランジ
スタTrl.Tr2を介してアナログ信号を記憶する。
記憶したアナログ信号によりTr3の抵抗を制御するこ
とで、基準電圧Vrefあるいは、VcomとVcsよ
り加えられる交流駆動信号の大きさを制御できるので、
液晶等の交流駆動を必要とする材料をアナログ的に駆動
できる。
で駆動法の選択を行う例として、図14(d)に示すN
型とP型のスイッチ素子Tr1,Tr2を使用する方法
も考えられる。本例では、直接書き込み駆動のスイッチ
をN型Tr1、データ転送駆動のスイッチをP型の半導
体素子Tr2で形成した例である。駆動信号は、直接書
き込み型では図14(a)の駆動信号でN型のTrlの
みを閉じる。一方、データ転送型に表示を変える場合に
は、図14(b)の通り、Trlを閉じて表示材料に信
号を供給した後に、P型トランジスタTr2を閉じて、
シフトレジスタへの信号供給を実施する。この回路で
は、表示電極からシフトレジスタへの信号供給を行う場
合に、シフトレジス夕の負荷容量のために、電位変動が
生じる。そのため電位変動分に対応した量をオフセット
させた信号をデータ転送型駆動を行う時に入力するか、
電位低下分を補正するようにシフトレジスタのサンプル
回路にオフセット回路を設けることで変動に対応した信
号補正を行うことが可能である。データ転送型駆動で
は、画像の移動に対応して、シフトレジスタの表示デー
タの転送が行われる。この時、Tr2が閉じていた場
合、データ転送時に表示材料(液晶材料)や補助容量に
も信号を供給する必要がある。画像の動きが大きい場合
には、表示タイミングより短い周期で、次のデータが転
送されるために、表示材料への信号書き込みは実際には
表示に寄与しない。そこで、画像信号のリフレッシュ周
期よりも短い時間でのデータ転送がなされた場合には、
Tr2を解放してシフトレジスタの動作のみでデータ転
送動作をさせることで、低消費電力化が計れる。また、
表示のリフレッシュのタイミング時には、Tr2を閉じ
て信号を書き込めばよい。もちろん、静止画では、Tr
2を解放のままで駆動信号を加えても良い。
本回路例を示す。表示画素のユニットは図15(a)の
通りで、隣接するX方向あるいはY方向の同様のユニッ
トから信号xi,xi+1,yi,yi+1を取り込み
保存する。転送方向は、図15(b)のスイッチ回路の
ように信号xi,xi+1,yi,yi+1の入力側の
選択回路SWaと保持した信号xi,xi+1,yi,
yi+1を出力する方向を選択する回路SWbよりな
る。この時、スイッチ回路は図15(c)のように制御
信号Gxi,Gxi+1,Gyi,Gyi+1により制
御される独立したスイッチが入出力側で合計8個必要
で、制御信号Gxi,Gxi+1,Gyi,Gyi+1
を入力する配線についても最大で同数必要となる。そこ
で、1回のデータ転送方向指定に際して、転送方向は一
意(X方向あるいは、Y方向)で、入力方向と出力方向
は重ならないものとすると、選択スイッチを制御する論
理回路は図15(d)のようになる。出力段のアンド回
路AND1〜AND4は、次ユニット回路への信号出力
タイミングをとるために設けられている。この回路構成
により、8本の制御信号用配線を、XまたはY方向を指
定する信号が入力される端子Aに接続された第1の配線
と、シフト方向を決める信号が入力される端子Bに接続
された第2の配線との2本にすることが可能となる。こ
れらの信号は、映像の移動方向が画面全体で一定方向で
あれば、図15(d)の端子A,Bの信号は同一にな
る。また、部分的な画面の移動に関しては、移動方向を
指定する信号を局所的に変える必要がある。そこで、一
般的な端子A,Bの回路接続としては、表示画面を分割
し、ブロック化された表示画素毎に、転送方向の信号を
供給することが望ましい。この時、図15(d)の回路
は、各ユニット回路(表示画素)毎に形成することも可
能であるが、数ユニツトを代表させて制御信号を生成す
ることが効率的である。本選択回路は、2個のインバー
タI1,I2ならびに4個のNOR回路NOR1〜NO
R4でなり、1および0のデジタル信号を使用しての回
路構成となっているため、白・黒の2値表示を行う回路
での適用に優れているが、アナログのサンプルホールド
回路を使用した、多階調表示素子での利用も可能であ
る。
半導体プロセス技術を適用して回路を形成できる。そこ
で、この半導体プロセス技術を応用して、データ転送用
のシフトレジスタ構造を図16のようにすることが可能
である。
1〜C5に保存されて、その電荷によって制御されるス
イッチ素子Tr1〜Tr5により表示材料CLC1 〜CLC
5 に加えられる電圧が制御される。この蓄積容量C1〜
C5に保存された電荷は、電荷移動用の電極の位相制御
されたバイアス電圧駆動により、順次転送されていく。
液晶材料の場合には、交流駆動の必要から、Vddある
いは、Vcomに交流信号を加える必要があるが、Vd
dl,Vdd2のように交互に交流信号の位相を反転さ
せることで、表示材料に加わるノイズの影響を低減でき
る。
ては、図17の通り電荷移動用の電極M1〜M7に位相
を制御した電荷移動用の信号φ1〜φ4を入力すること
で、表示信号(電荷)を隣接電極に転送できる。転送さ
れた電荷により、スイッチ素子が駆動され表示が行われ
る。信号転送方法としては、公知であるCCDセンサの
撮像信号転送法に従って行う方法も考えられる。
は一方向のデータ転送であるが、この発明の実施のため
にはX,Y方向でかつ、双方向の電荷移動が可能でなけ
ればならない。X,Y方向の転送を実現するために、図
17の転送信号用電極M1〜M7を2次元構造にし、か
つ、転送方向でない転送電極を高い逆バイアス(電荷の
掃き出しモード)下にすることで、転送時の電荷ロスを
少なくできる。また、隣接する表示部のデータ転送を互
い違いにおこなつたり、交互に転送を停止する方法をと
ることで、転送信号の減衰・対ノイズ性能を向上でき
る。
ルカラー表示が行える実施の態様が最も望ましい。多階
調表示を行う上での問題は、液晶材料が代表例として挙
げられる交流駆動への適用である。サンプルホールド回
路によりDCレベルの階調信号を保持した場合でも、あ
る一定期間の後には、交流信号を加える必要があること
から、信号反転する必要が生じる。この問題の解決の方
法としては、アナログ信号をトランジスタスイッチ素子
のゲートに加えることで、抵抗成分での信号書き込みの
時定数を制御する方法が考えられる。
図で、隣接画素回路からの信号をサンプルホールドする
スイッチSWa,容量素子CおよびアナログバッファA
MPによる回路と、その出力信号により抵抗が変化する
素子Trを液晶素子Lcに接続している。液晶素子Lc
は高抵抗体であるが、厳密には内部抵抗を有しているの
で、電圧は、図18(b)の抵抗RTRとRLCとに抵抗分
割された電圧が加わることになる。抵抗RLCの抵抗値を
調整するために抵抗材料に導電材料を添加する方法など
をとると、材料特性を低下させる結果となるので避ける
必要がある。この場合には、補助容量Csに適当な並列
抵抗を付与することで回路を構成できる。また、図18
(c)に示したように、分圧用抵抗素子RTRX をTFT
で作成し、また、デー夕転送方向選択用スイッチ素子等
の駆動・表示タイミングに同期させるための印加時間制
御のためのスイツチ素子SWI,SW2を付与する構成
も考えられる。ここで、抵抗RTRX は、高いしきい値V
thのダイオードのオフ抵抗を利用してもよい。液晶材
料間に抵抗を接続するこの実施例の構成は、表示電極が
平面的に形成されるインプレイン法による表示素子につ
いて特に有効である。
SW2は、基準電圧Vrefとの同期にも利用可能で、
Vrefに加えられる交流信号の周波数が、液晶の駆動
タイミングと全く一致していなくても、データ転送のタ
イミングに同期されていれば、交流信号の適当なタイミ
ング(交流駆動となるタイミング)で、スイッチ素子S
WI,SW2を閉じることで、交流信号を入力可能であ
る。これは、常にVrefの信号周期と、シフトレジス
タ動作タイミングが同期されていなくても構わないこと
を示す。また、アナログバッファAMPは、電圧印可用
のスイッチSWI,SW2が閉じた状態で、目的とする
駆動信号が出力されていればいいので、SWI,SW2
の駆動タイミングにあわせた、アナログバッファAMP
の低消費電力化が行える。
より駆動信号を決定する方法をとっているが、表示画面
全体で作成した分圧抵抗の分布をみると、プロセスの難
しさから、かなりのばらつきが発生すると考えられる。
図18(b)の回路構成では、分圧回路の抵抗RTR,R
TRX が、同一プロセスで作成された素子であることが多
いので、分圧回路としての再現性は高いと考えられる
が、完全ではない。そこで、図18(d)のようなラン
プ波VRAMPを使用しての交流駆動法が考えられる。図1
9(a),(b)に動作波形を示す。
ata信号との比較用ランプ波VRAMPが入力され、電圧
がほぼVRAMP<Vdata+Vth(Di)に達する
と、いままで順方向のダイオードDiが駆動されていて
低抵抗となっているため、図18(d)のTR3にオン
のバイアス電圧が加わっていたところが、ダイオードD
iがオフになることで、TR3のバイアス電圧がオフレ
べルとなる。このとき、Vに同期した三角波Vref
(液晶駆動用信号)の信号供給が切られるので、TR3
が解放となるタイミングにより、液晶に加わる電圧が制
御される。駆動信号は、連続した振幅信号である必要は
なく、図19(b)に示すように、液晶の保持特性に見
合ったタイミングで、リフレツシユを実施すればよい。
また、図19(a)の通り、信号書き込みをするまで
に、目的とする駆動信号以上の電圧印加がなされるが、
図19(b)のように駆動間隔をたとえば5ms以上1
s程度まで開ける方法や、ランプ信号を下降電圧ではな
く、上昇電圧で駆動する回路構成とし駆動する事も可能
である。
Vrefに、オーバーに印加された電圧をキャンセルで
きるような信号が印加できるようにオフセット成分を設
け、実効電圧が最適化される電圧設定とする方法も考え
られる。なお、以上の説明はランプ波VRAMPを使用して
の交流駆動法について述べたが、これに用いられる波型
としては、3角波以外に例えばのこぎり波、矩形波、サ
イン波、液晶材料の透過率特性やγ補正値を考慮した波
形などでも良い。特に、図18(e)に示したように、
トランジスタTR3に供給される電圧信号Vrefとし
て矩形波を用い、この電圧信号Vrefの印加時間を図
19(d)に斜線で示したようにコントロールすること
で、液晶材料に加わる実効電圧を変えることができる。
この駆動方法は、実効値電圧に応答するタイプの液晶材
料においては、特に有効である。本発明のマトリクス型
表示装置は、以上に説明してきたように、静止画とパタ
ーン画像の移動に対して低消費電力化を実現することが
できる。今後、小型の情報機器用端末の表示部の低消費
電力化とならび、大型表示デバイス(例えば、部屋の壁
一面の表示画面)の低消費電力化の必要性が高く求めら
れる。しかしながら、大型表示デバイスでは、表示画面
一面にーつの画面が表示されるのは、映画鑑賞などの迫
力ある映像を楽しむ場合に限定される。日常生活での一
般的な表示装置の動作としては、幾つかの表示ウィンド
が開かれ、それらが必要とされる適度な大きさ、表示レ
スポンス(リフレッシュタイミング)で動作している。
ここで、注目している表示ウィンドは、その開かれてい
るウィンドの数個にすぎない。ゆえに、低消費電力化を
考えた表示では、表示装置利用者の注目度に応じて表示
の重みづけがなされる表示方法が効率的であるといえ
る。表示方法の重みづけ付与および、表示装置の画素数
の増加や複数の画像ソースに対応した映像処理は、CP
Uを使用した画像信号処理系となることが予想される。
CPUパワーを利用した画像処理技術は、柔軟な映像情
報の処理に適し、この発明の表示映像の動き成分の検出
回路等に大いに有利である。CPUパワーによる処理で
は、従来型の表示装置のような、RGB信号すベてと駆
動タイミング信号を送ることで画像表示するのではな
く、各表示装置の構造に対応したドライバで転送すベき
情報フオーマットが作成された後に転送され、表示装置
近くに設けた(あるいは内蔵された)CPU(あるいは
転送データ展開用ハードウエア)により展開されて、表
示装置用の駆動信号となる。駆動信号は前述の通り、駆
動ドライバにより選択できるために、表示装置の構造に
あったドライバソフトを幾つか用意することで、使用す
る目的(動画情報、静止画情報)、使用者(年齢、好
み)により適宜選択可能である。
に、表示画像のソースに付与する方法で供給することも
可能である。これは、映像ソースを提供する側が望む情
報表示方法(表示色数、解像度、静止画・動画のレベル
など)を付与できることを意味する。このとき、展開用
ドライバソフトは、個々の装置に対応したソフトを含ん
でもよいが、規格化された表示形式のパターンを指定す
る方法が良いと考える。全画面の動画表示をした場合等
で、表示装置の能力不足のために高速な自然画像が表示
できない場合があるかもしれない。このとき、全画面表
示であっても、画面周辺部(例えば、映像ソースを提供
している側が表示しているコントロールバネル部分)は
静止画表示となっている可能性が高い。このような静止
画表示部分の情報が、表示画像のリソースにあらかじめ
含まれていれば、動画検出処理の領域を減らすことが可
能となる。以上のような構成により、使用者の多様な要
求を少ない消費電力で実現できるマトリクス型表示装置
が構成可能となる。
えにより表示装置基板50上で分割した表示部(表示基
板自体が分離されていても可)の各エリア部Eに図20
(a)に示したように画像処理用チップPCを設ける。
このとき、チップPCは表示装置部を形成する半導体プ
ロセスにより形成するが、結晶シリコン等の利用ができ
ない場台には、あらかじめ結晶シリコンでデータ処理チ
ップPCを形成後、リフトオフ等でチップPCを分離
し、マトリクス型表示装置に形成した配線パターンに張
り付ける方法などが採用できる。
路51で分割されて、表示装置対応のデータが生成さ
れ、分割映像データ出力部52から各々の映像処理チッ
プPCに与えられる。
処理用チップPCのデータ処理フロを示すもので、隣接
映像処理チップからのデータが、分割映像データおよび
駆動表示法を示す信号とともにステップST1に与えら
れて、担当表示エリアの表示装置に適した駆動法が決定
される。この決定された駆動法にしたがって、ステップ
ST2において隣接映像処理チップへの情報が作成され
るとともに、ステップST3において駆動装置へのデー
タが作成される。ステップST2の出力は隣接映像処理
チップに供給され、ステップST3の出力は表示部回路
へ供給される。処理チップを設ける場所としては、表示
画素を形成した配線パターン基板の裏側にチップを張り
付けて回路形成することも可能である。この場合は、作
成したチップをそのまま実装可能である。このとき、図
21に示す通り、基板50の表裏の電気的接続は、基板
表裏方向のみに導電性をもつ異方性導電材料60を圧着
することで各端子間の接続ができる。分割した各部に設
けたチップPCは、書き換えの画像情報あるいは、表示
画像デー夕の移動情報を外部データバスより受けとり、
隣接するチップからは、画像移動によりチップが処理す
べき画像情報の転送を受ける。また、チップは静止画な
どで表示処理に余裕があれば、画像処理を隣接するチッ
プに任せ、休止チップは処理後のデータを受け取り出力
するパイプとして機能させることも可能である。本方式
では、休止チップの消費電力を下げることが可能であ
る。以上のような表示装置により、使用者の多様な要求
を満たしながら特に低消費電力を実現したマトリクス型
表示装置を提供できる。
像情報に対応して最適なデータの書き換えが可能とな
り、静止画表示あるいは、部分的な動画表示時に対し、
大幅な消費電力の低減が可能となる。
す図。
を示す図。
た場合のシフトレジスタ間の配線接続方法に関する構成
を示す図。
作を示すフローチャート。
構成の一部を示す図。
の一例を示す図。
る場合の基本となる単位回路の例を示す図。
抵抗素子のV−I特性の例を示す図。
報転送記憶表示素子の構成を示す図。
像情報転送記憶表示素子の構成を示す図。
断面図。
像情報転送記憶表示素子の構成および駆動波形を示す
図。
像情報転送記憶表示素子の構成および駆動波形を示す
図。
示す図。
像情報転送記憶表示素子の構成およびその種々の変形例
を示す構成図。
図。
示素子の基板上における映像処理チップの配置およびそ
の動作を示すフローチャート。
面図。
回路図。
Claims (9)
- 【請求項1】 表示画面の2次元方向にマトリクス状に
配置された複数の表示画素と、 この複数の表示画素に沿って水平、垂直方向に配置され
た複数のマトリクス配線と、 前記表示画素の夫々に付随して設けられ第1の画面表示
タイミングで与えられる第1表示情報を夫々記憶する複
数の第1記憶素子と、 前記第1の画面表示タイミングに続く第2の画面表示タ
イミングで第2表示情報が供給されたときに前記第1、
第2表示情報を比較して画像の移動の有無を検出する移
動検出手段と、 画像の移動が検出されたときに画素単位での画像の移動
量を求める手段と、 前記移動検出手段により画像の移動が検出されたとき
は、移動が検出された画像を含む所定画面領域中の複数
の表示画素について前記求められた移動量に応じた画素
数だけ前記第1表示情報をその情報が保存された状態で
前記表示画面上で転送し、その転送位置にある画素に前
記第2の画面表示タイミングで前記第2表示情報の画像
として前記転送された第1表示情報に対応する画像を表
示し、残りの移動が検出されない画像については前記記
憶された第1表示情報に応じて表示する転送表示手段
と、 を具備することを特徴とするマトリクス型表示装置。 - 【請求項2】 さらに、前記表示画面を同一クロック動
作を行う複数の分割部に分割し、この分割部の境界画素
領域に接続された専用配線を介して駆動回路から分割部
ごとに画像表示情報を転送する手段を有することを特徴
とする請求項1によるマトリクス型表示装置。 - 【請求項3】 さらに、前記画像の移動がポインタによ
る移動指示であるか否かを検知する手段と、 前記ポインタの動作に基づいて画像の移動量を画素単位
で求める手段と、 を具備することを特徴とする請求項1によるマトリクス
型表示装置。 - 【請求項4】 前記移動検出手段は、前記第1、第2表示
情報を比較して第1表示画像と第2表示画像との間の画像
の表示パターン変化を検出して画像の移動 を検出する手
段を含み、 前記複数の表示画素は表示パネル上の表示画素回路上に
形成され、前記転送表示手段は前記表示パネル上の表示
信号転送回路上に形成され、前記表示画素回路と表示信
号転送回路とは前記表示パネル上で絶縁膜により互いに
絶縁された異なる層に形成されることを特徴とする請求
項1によるマトリクス型表示装置。 - 【請求項5】 前記マトリクス配線の交差部に夫々形成
された書き込みスイッチ素子および転送スイッチを含
み、 前記書き込みスイッチにより該当する表示画素の第1記
憶素子に前記第1表示情報を書き込むとともに、前記転
送スイッチにより前記書き込まれた第1表示情報を求め
られた移動量に相当するだけ移動した位置の表示画素の
第1記憶素子に転送することで表示を行い、 前記書き込みスイッチおよび転送スイッチと、前記転送
表示手段への情報供給選択スイッチとを、同一配線から
供給される3値以上の信号レベルにより制御することを
特徴とする請求項1によるマトリクス型表示装置。 - 【請求項6】 前記転送表示手段は、前記第1表示情報
に対応する電荷をその情報が保存された電荷量で順次転
送するCCDを含むことを特徴とする請求項1によるマ
トリクス型表示装置。 - 【請求項7】 前記転送表示手段は、さらに、前記複数
の第1記憶素子に保持されている表示情報の電圧と周期
的に変化するランプ信号電圧とを比較し、両者の電圧差
が所定値以上となった場合に開放状態となるスイッチ素
子を前記表示画素毎に有し、 前記スイッチ素子の一方は前記表示画素に接続され、前
記スイッチ素子の他方には前記ランプ信号電圧に同期し
た交流信号が入力されることで、前記スイッチ素子の開
放時の表示情報信号が保持され、交流駆動を可能とした
請求項1によるマトリクス型表示装置。 - 【請求項8】 前記表示画面は複数の小表示画面に分割
され、 前記移動検出手段は前記分割された複数の小表示画面に
跨って画素位置の移動を検知することを特徴とする請求
項1によるマトリクス型表示装置。 - 【請求項9】 前記転送表示手段は、前記第1表示情報
に対応する電圧をそ の情報が保存された電圧値で順次転
送するシフトレジスタを含むことを特徴とする請求項1
によるマトリクス型表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23102496A JP3488577B2 (ja) | 1996-08-30 | 1996-08-30 | マトリクス型表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23102496A JP3488577B2 (ja) | 1996-08-30 | 1996-08-30 | マトリクス型表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1074064A JPH1074064A (ja) | 1998-03-17 |
JP3488577B2 true JP3488577B2 (ja) | 2004-01-19 |
Family
ID=16917076
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23102496A Expired - Fee Related JP3488577B2 (ja) | 1996-08-30 | 1996-08-30 | マトリクス型表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3488577B2 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5019668B2 (ja) * | 2000-09-18 | 2012-09-05 | 三洋電機株式会社 | 表示装置及びその制御方法 |
JP3730159B2 (ja) * | 2001-01-12 | 2005-12-21 | シャープ株式会社 | 表示装置の駆動方法および表示装置 |
JP2002311901A (ja) * | 2001-04-11 | 2002-10-25 | Sanyo Electric Co Ltd | 表示装置 |
US6784878B2 (en) * | 2001-07-04 | 2004-08-31 | Kabushiki Kaisha Toshiba | Flat-panel display device |
JP2003108098A (ja) | 2001-09-29 | 2003-04-11 | Toshiba Corp | 平面表示装置 |
KR100945577B1 (ko) | 2003-03-11 | 2010-03-08 | 삼성전자주식회사 | 액정 표시 장치의 구동 장치 및 그 방법 |
US7292235B2 (en) | 2003-06-03 | 2007-11-06 | Nec Electronics Corporation | Controller driver and display apparatus using the same |
JP2008241833A (ja) * | 2007-03-26 | 2008-10-09 | Seiko Epson Corp | 電気光学装置、アクティブマトリクス基板および電子機器 |
JP5687495B2 (ja) * | 2008-01-21 | 2015-03-18 | シーリアル テクノロジーズ ソシエテ アノニムSeereal Technologies S.A. | 画素を制御する装置及び電子表示装置 |
WO2011152120A1 (ja) | 2010-06-01 | 2011-12-08 | シャープ株式会社 | 表示装置 |
US10490142B2 (en) * | 2016-01-29 | 2019-11-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display device, and electronic device |
US10008177B2 (en) | 2016-03-09 | 2018-06-26 | Panasonic Liquid Crystal Display Co., Ltd. | Display device |
-
1996
- 1996-08-30 JP JP23102496A patent/JP3488577B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH1074064A (ja) | 1998-03-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6620188B2 (ja) | 表示装置 | |
US7696974B2 (en) | Method of driving a shift register, a shift register, a liquid crystal display device having the shift register | |
US6897843B2 (en) | Active matrix display devices | |
US5844535A (en) | Liquid crystal display in which each pixel is selected by the combination of first and second address lines | |
JP3485229B2 (ja) | 表示装置 | |
CN100481194C (zh) | 有源矩阵显示器件及其驱动方法 | |
US7193604B2 (en) | Shift register circuit, image display apparatus having the circuit, and driving method for LCD devices | |
TW540027B (en) | Active matrix liquid crystal display devices | |
US6636206B1 (en) | System and method of driving a display device | |
JP2003099009A (ja) | アクティブマトリクス表示パネル、およびそれを備えた画像表示装置 | |
JP3488577B2 (ja) | マトリクス型表示装置 | |
US20090009465A1 (en) | Driving apparatus for a display device and electrophoretic display device including the same | |
CN113129823B (zh) | 栅极驱动电路和使用该栅极驱动电路的柔性显示器 | |
US20080316189A1 (en) | Display device | |
JPH09329807A (ja) | 液晶表示装置 | |
US7173589B2 (en) | Display device | |
US20070195078A1 (en) | Display device and electronic device having the same | |
US20050057475A1 (en) | Display device for displaying a plurality of images on one screen | |
JP2007213073A (ja) | 液晶表示パネル及びその駆動方法並びに液晶表示装置 | |
JP2002244611A (ja) | 駆動回路、表示パネル、表示装置、および電子機器 | |
JPH06101830B2 (ja) | 画像表示方式 | |
JP2002091397A (ja) | 表示装置 | |
JP2002169520A (ja) | 電気光学装置、パターン発生回路および電子機器 | |
US11887521B2 (en) | Pixel circuit and display device including the same | |
US20240194164A1 (en) | Display control method, display control device, and display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081031 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081031 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091031 Year of fee payment: 6 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091031 Year of fee payment: 6 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091031 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101031 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |