CN102800635A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN102800635A
CN102800635A CN2012101595439A CN201210159543A CN102800635A CN 102800635 A CN102800635 A CN 102800635A CN 2012101595439 A CN2012101595439 A CN 2012101595439A CN 201210159543 A CN201210159543 A CN 201210159543A CN 102800635 A CN102800635 A CN 102800635A
Authority
CN
China
Prior art keywords
pad
main body
recess
chip
body chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012101595439A
Other languages
English (en)
Inventor
金谷康
塚原良洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN102800635A publication Critical patent/CN102800635A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明的目的在于得到一种能够有效地进行散热的半导体装置。在主体芯片（1）的表面设置有电路图案（4），该电路图案（4）具有源极焊盘（5）。在盖芯片（2）的表面设置有凹部（11），在背面设置有凹部（12）。盖芯片（2）以使凹部（11）与电路图案（4）对置的方式与主体芯片（1）接合。在盖芯片（2）的凹部（11）的底面设置有焊盘（13）。在盖芯片（2）的凹部（12）中填充有金属构件（14）。贯通电极（15）贯通盖芯片（2），连接焊盘（13）和金属构件（14）。凸起（16）连接源极焊盘（5）与焊盘（13）。

Description

半导体装置
技术领域
本发明涉及在微波/毫米波带中使用的半导体装置，特别涉及能够有效地进行散热的半导体装置。
背景技术
近年来，作为雷达或通信基础设施用的高输出放大器，使用了氮化物半导体的半导体装置增加。氮化物半导体与以往的Si或GaAs相比较，饱和电子速度高并且绝缘击穿电场高，所以，有希望作为高频高输出器件用材料。
在以往的高频高输出器件用封装中，在基体构件上对半导体芯片进行芯片焊接，经由导线或引线输入输出高频信号。在封装上部设置盖，对半导体芯片进行气密密封。由晶体管所产生的热经由基体构件进行散热。但是，高频性能由于导线或引线等所引起的寄生成分而恶化。此外，由于封装材料费、装配费用导致成本较大地增加。
为了解决该问题，在晶片级（wafer level）进行封装的方法正在被积极地开发(例如，参照专利文献1)。在晶片级对形成了晶体管、周边电路的主体晶片与盖晶片进行接合，切割晶片，由此，成批封装半导体芯片。在分离成芯片之后，经由凸起安装于基板。由此，能够减少寄生成分和封装成本。
专利文献1：日本特开2003-204005号公报。
但是，在以往的装置中，经由凸起进行安装，所以，从芯片下部的散热性低。因此，不能够有效地散热，所以，成为使器件特性以及可靠性恶化的原因。特别是，在不能够忽视晶体管的发热温度的高频高输出器件中成为问题。
发明内容
本发明是为了解决上述课题而提出的，其目的在于得到一种能够有效地进行散热的半导体装置。
本发明提供一种半导体装置，具备：主体芯片；电路图案，设置在所述主体芯片的表面并且具有第一焊盘；盖芯片（cap chip），在表面设置有第一凹部，在背面设置有第二凹部，以使所述第一凹部与所述电路图案对置的方式与所述主体芯片接合；第二焊盘，设置在所述盖芯片的所述第一凹部的底面；第一金属构件，填充在所述盖芯片的所述第二凹部；第一贯通电极，贯通所述盖芯片，连接所述第二焊盘和所述第一金属构件；凸起，连接所述第一焊盘和所述第二焊盘。
根据本发明，能够有效地进行散热。
附图说明
图1是示出本发明的实施方式1的半导体装置的俯视图。
图2是示出图1的装置的主体芯片的表面的俯视图。
图3是示出图1的装置的主体芯片的背面的仰视图。
图4是沿着图1的Ⅰ－Ⅰ的剖面图。
图5是沿着图1的Ⅱ－Ⅱ的剖面图。
图6是沿着图1的Ⅲ－Ⅲ的剖面图。
图7是示出本发明的实施方式2的半导体装置的俯视图。
图8是沿着图7的Ⅳ－Ⅳ的剖面图。
图9是沿着图7的Ⅴ－Ⅴ的剖面图。
图10是示出本发明的实施方式3的半导体装置的俯视图。
图11是沿着图10的Ⅵ－Ⅵ的剖面图。
图12是示出本发明的实施方式4的半导体装置的剖面图。
图13是示出本发明的实施方式5的半导体装置的剖面图。
具体实施方式
参照附图对本发明的实施方式的半导体装置进行说明。对相同或对应的结构要素标注相同的附图标记，有时省略重复的说明。
实施方式1
图1是示出本发明的实施方式1的半导体装置的俯视图。接合了主体芯片1和盖芯片2的装置被安装在基板3上。在主体芯片1的表面设置有电路图案4。并且，实际上电路图案4被盖芯片2覆盖，但是，在图1中，透过盖芯片2示出电路图案4。
图2是示出图1的装置的主体芯片的表面的俯视图。电路图案4是源极接地的FET，具有源极焊盘5、源极电极6、栅极焊盘7、栅极电极8、漏极焊盘9以及漏极电极10。并且，虽然省略了图示，但是，在电路图案4中还包含电阻、MIM电容器、螺旋电感器、布线、通孔、放大器、振荡器等。
图3是示出图1的装置的主体芯片的背面的仰视图。图4是沿着图1的Ⅰ－Ⅰ的剖面图。图5是沿着图1的Ⅱ－Ⅱ的剖面图。图6是沿着图1的Ⅲ－Ⅲ的剖面图。
在盖芯片2的表面设置有凹部11，在背面设置有凹部12。在盖芯片2的凹部11的底面设置有焊盘13。在盖芯片2的凹部12填充有金属构件14。贯通电极15贯通盖芯片2，连接焊盘13和金属构件14。
盖芯片2以使凹部11与电路图案4对置的方式与主体芯片1接合。利用散热用的凸起16连接主体芯片1的源极焊盘5与盖芯片2的焊盘13。
在主体芯片1的背面设置有焊盘17、18、19。贯通电极20贯通主体芯片1，连接源极焊盘5与焊盘17。贯通电极21贯通主体芯片1，连接栅极焊盘7与焊盘18。贯通电极22贯通主体芯片1，连接漏极焊盘9与焊盘19。
焊盘17经由在芯片背面的周围设置的接地用的凸起23连接到基板3上的接地线路24。焊盘18经由凸起25连接到基板3上的输入信号线路26。焊盘19经由凸起27连接到基板3上的输出信号线路28。
输入信号从基板3上的输入信号线路26经由凸起25、焊盘18以及贯通电极21输入到晶体管的栅极焊盘7。电路图案4的输出信号从漏极焊盘9经由贯通电极22、焊盘19、以及凸起27输出到基板3上的输出信号线路28。
接着，说明本实施方式的效果。主体芯片1的源极焊盘5经由散热用的凸起16、焊盘13以及贯通电极15而与盖芯片2的金属构件14连接。该金属构件14成为散热器，对由晶体管所产生的热进行散热。因此，能够从芯片上部散热，所以，能够有效地进行散热。
此外，源极焊盘5经由贯通电极20、焊盘17以及接地用的凸起23连接到基板3上的接地线路24。在基板3上设置接地的散热器，由此，也能够从芯片下部散热。因此，能够从芯片两面进行散热，所以，即使是发热量大的高输出晶体管也能够有效地进行散热。
此外，不需要成本高的封装构件，能够大幅度地减少装配成本。并且，能够减少导线或引线等引起的寄生成分，所以，能够防止高频性能的恶化。
此外，电路图案4被盖芯片2气密密封，所以，与没有盖芯片2的裸芯片相比，能够大幅度地改善耐湿性。此外，若在裸芯片的电路图案4上形成耐湿用的绝缘膜，则增益由于其寄生成分而下降，但是，在本实施方式中，电路图案4上为中空，所以，能够抑制寄生成分所引起的在高频区域的增益的下降。
并且，也可以在盖芯片2的金属构件14的上部或主体芯片1的下部另外设置散热器。此外，主体芯片1和盖芯片2也不是必须为相同材料，但是，如果是相同材料，则能够防止热膨胀率之差引起的翘曲。此外，如果对主体芯片1和盖芯片2设置芯片保护膜，则能够保护其免受安装时的机械性冲击的影响。但是，在盖芯片2的金属构件14中，预先在芯片保护膜上设置开口。此外，作为电路图案4，以源极接地的FET为例进行了说明，但是，也可以是HEMT等的其他的场效应晶体管或HBT等的双极晶体管。此外，作为贯通电极15和贯通电极20，虽然用金属膜仅覆盖通孔侧壁也可以，但是，通过用金属进行填充，从而能够减少寄生电感和热电阻。
此外，由于在形成了贯通电极20之后进行基板安装，所以，当基板连接用的凸起23配置在紧邻贯通电极20的下方时，有在基板安装时贯通电极20被破坏的可能性。因此，优选将凸起23配置在与贯通电极20不同的位置。另一方面，在对主体芯片1和盖芯片2进行了接合之后形成贯通电极15和贯通电极20，所以，只要将盖连接用的凸起16配置在与贯通电极15和贯通电极20相同的位置即可。
实施方式2
图7是示出本发明的实施方式2的半导体装置的俯视图。图8是沿着图7的Ⅳ－Ⅳ的剖面图。图9是沿着图7的Ⅴ－Ⅴ的剖面图。
在主体芯片1的背面设置有凹部29。在主体芯片1的凹部29中填充有金属构件30。贯通电极20贯通主体芯片1，连接源极焊盘5与金属构件30。
在盖芯片2的凹部11的底面设置有焊盘31。在盖芯片2的背面设置有焊盘32。贯通电极33贯通盖芯片2，连接焊盘31与焊盘32。利用凸起34连接栅极焊盘7与焊盘31。漏极焊盘9侧也是同样的。由此，从盖芯片2侧输入输出信号。将对该主体芯片1和盖芯片2进行了接合的装置直接安装到CuW等的热电阻低的基板3上。
在本实施方式中，在主体芯片1侧也设置散热用的金属构件30，从而能够直接从主体芯片1向基板3进行散热。此外，能够确保主体芯片1上的电路图案4的耐湿性。
实施方式3
图10是示出本发明的实施方式3的半导体装置的俯视图。图11是沿着图10的Ⅵ－Ⅵ的剖面图。在源极电极6的正下方配置贯通电极20，在源极电极6的正上方配置凸起16。由此，在晶体管的正上方、正下方进行散热，所以，与实施方式1、2相比，散热性提高。
实施方式4
图12是示出本发明的实施方式4的半导体装置的剖面图。该图与沿着图1的Ⅲ－Ⅲ的剖面图对应。以金属膜35覆盖主体芯片1以及盖芯片2。由此，能够屏蔽来自外部的电磁噪声。
但是，当以金属膜35覆盖芯片时，可能产生波导模式（waveguide mode）的不需要的振荡。因此，在盖芯片2上设置多个凹部12。由此，不成为完全的波导，所以，能够抑制波导模式的不需要的振荡。此外，由于有效表面积增加，所以，散热性也提高。并且，不需要向凹部12填充金属，所以，能够缩短晶片工艺工序的时间。
并且，虽然在本实施方式中以相对于栅极漏极方向成直角的方式设置多个凹部12，但是也可以平行地设置。
实施方式5
图13是示出本发明的实施方式5的半导体装置的剖面图。该图与沿着图1的Ⅰ－Ⅰ的剖面图对应。准备两个实施方式1的半导体装置，利用导电性粘结剂36将这两个半导体装置的主体芯片1的背面彼此接合。在金属构件14上接合有散热器37。
将两个半导体装置接合，由此，能够使电路图案的面积为1/2。此外，能够从两面散热，所以，散热性也提高。并且，也可以接合两个实施方式2～4的半导体装置。
附图标记的说明：
1 主体芯片
2 盖芯片
4 电路图案
5 源极焊盘(第一焊盘)
11 凹部(第一凹部)
12 凹部(第二凹部)
13 焊盘(第二焊盘)
14 金属构件(第一金属构件)
15 贯通电极(第一贯通电极)
16 凸起
17 焊盘(第三焊盘)
20 贯通电极(第二贯通电极)
29 凹部(第三凹部)
30 金属构件(第二金属构件)
35 金属膜。

Claims (5)

1.一种半导体装置，其特征在于，具备：
主体芯片；
电路图案，设置在所述主体芯片的表面，并且具有第一焊盘；
盖芯片，在表面设置有第一凹部，在背面设置有第二凹部，以使所述第一凹部与所述电路图案对置的方式与所述主体芯片接合；
第二焊盘，设置在所述盖芯片的所述第一凹部的底面；
第一金属构件，填充于所述盖芯片的所述第二凹部；
第一贯通电极，贯通所述盖芯片，连接所述第二焊盘和所述第一金属构件；以及
凸起，连接所述第一焊盘和所述第二焊盘。
2.根据权利要求1所述的半导体装置，其特征在于，具备：
第三焊盘，设置在所述主体芯片的背面；以及
第二贯通电极，贯通所述主体芯片，连接所述第一焊盘和所述第三焊盘。
3.根据权利要求1所述的半导体装置，其特征在于，具备：
第三凹部，设置在所述主体芯片的背面；
第二金属构件，填充于所述主体芯片的所述第三凹部；以及
第二贯通电极，贯通所述主体芯片，连接所述第一焊盘和所述第二金属构件。
4.根据权利要求1～3的任意一项所述的半导体装置，其特征在于，
还具备覆盖所述盖芯片的金属膜。
5.一种半导体装置，其特征在于，
准备两个权利要求1～3的任意一项所述的半导体装置，将这两个半导体装置的所述主体芯片的背面彼此接合。
CN2012101595439A 2011-05-23 2012-05-22 半导体装置 Pending CN102800635A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-114933 2011-05-23
JP2011114933A JP5640892B2 (ja) 2011-05-23 2011-05-23 半導体装置

Publications (1)

Publication Number Publication Date
CN102800635A true CN102800635A (zh) 2012-11-28

Family

ID=47140579

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012101595439A Pending CN102800635A (zh) 2011-05-23 2012-05-22 半导体装置

Country Status (4)

Country Link
US (1) US20120299178A1 (zh)
JP (1) JP5640892B2 (zh)
CN (1) CN102800635A (zh)
DE (1) DE102012207310B4 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109075768A (zh) * 2016-04-14 2018-12-21 株式会社村田制作所 弹性波装置及其制造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014197654A (ja) * 2013-03-07 2014-10-16 株式会社東芝 半導体装置
JP6406121B2 (ja) * 2015-05-14 2018-10-17 三菱電機株式会社 高周波高出力デバイス
KR102049724B1 (ko) 2015-08-18 2019-11-28 미쓰비시덴키 가부시키가이샤 반도체 장치
KR20220162147A (ko) 2020-04-03 2022-12-07 울프스피드, 인크. 후면측 소스, 게이트 및/또는 드레인 단자들을 갖는 iii족 질화물계 라디오 주파수 증폭기들
US12074123B2 (en) 2020-04-03 2024-08-27 Macom Technology Solutions Holdings, Inc. Multi level radio frequency (RF) integrated circuit components including passive devices
JP2023520028A (ja) 2020-04-03 2023-05-15 ウルフスピード インコーポレイテッド ソース、ゲート及び／又はドレイン導電性ビアを有するｉｉｉ族窒化物ベースの高周波トランジスタ増幅器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060273444A1 (en) * 2005-06-03 2006-12-07 Samsung Electronics Co., Ltd. Packaging chip and packaging method thereof
EP1887846A1 (en) * 2005-06-30 2008-02-13 Ibiden Co., Ltd. Printed wiring board
US20080078810A1 (en) * 2006-09-28 2008-04-03 Ibiden Co., Ltd. Manufacturing method and manufacturing apparatus of printed wiring board

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02257643A (ja) * 1989-03-29 1990-10-18 Mitsubishi Electric Corp 半導体装置及びその製造方法
US5825092A (en) * 1996-05-20 1998-10-20 Harris Corporation Integrated circuit with an air bridge having a lid
JPH11289023A (ja) * 1998-04-02 1999-10-19 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
US6787897B2 (en) 2001-12-20 2004-09-07 Agilent Technologies, Inc. Wafer-level package with silicon gasket
US6812558B2 (en) * 2003-03-26 2004-11-02 Northrop Grumman Corporation Wafer scale package and method of assembly
US20040259325A1 (en) * 2003-06-19 2004-12-23 Qing Gan Wafer level chip scale hermetic package
US7271479B2 (en) * 2004-11-03 2007-09-18 Broadcom Corporation Flip chip package including a non-planar heat spreader and method of making the same
US20060145356A1 (en) * 2005-01-06 2006-07-06 International Business Machines Corporation On-chip cooling
US7675153B2 (en) * 2005-02-02 2010-03-09 Kabushiki Kaisha Toshiba Semiconductor device having semiconductor chips stacked and mounted thereon and manufacturing method thereof
DE102005034011B4 (de) * 2005-07-18 2009-05-20 Infineon Technologies Ag Halbleiterbauteil für Hochfrequenzen über 10 GHz und Verfahren zur Herstellung desselben
JP4535002B2 (ja) * 2005-09-28 2010-09-01 Ｔｄｋ株式会社 半導体ｉｃ内蔵基板及びその製造方法
FR2905518B1 (fr) * 2006-08-29 2008-12-26 Commissariat Energie Atomique Puce microelectronique a faces laterales munies de rainures et procede de fabrication
KR101619473B1 (ko) * 2009-07-21 2016-05-11 삼성전자주식회사 히트 슬러그를 갖는 반도체 패키지
DE102009055717A1 (de) * 2009-11-26 2011-06-01 Continental Automotive Gmbh Sensormodul und Herstellungsverfahren eines Sensormoduls
US8264276B2 (en) * 2010-12-13 2012-09-11 Texas Instruments Incorporated Low-noise amplifier
US8310038B2 (en) * 2011-03-23 2012-11-13 Stats Chippac Ltd. Integrated circuit packaging system with embedded conductive structure and method of manufacture thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060273444A1 (en) * 2005-06-03 2006-12-07 Samsung Electronics Co., Ltd. Packaging chip and packaging method thereof
EP1887846A1 (en) * 2005-06-30 2008-02-13 Ibiden Co., Ltd. Printed wiring board
US20080078810A1 (en) * 2006-09-28 2008-04-03 Ibiden Co., Ltd. Manufacturing method and manufacturing apparatus of printed wiring board

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109075768A (zh) * 2016-04-14 2018-12-21 株式会社村田制作所 弹性波装置及其制造方法
CN109075768B (zh) * 2016-04-14 2022-06-24 株式会社村田制作所 弹性波装置及其制造方法

Also Published As

Publication number Publication date
US20120299178A1 (en) 2012-11-29
JP5640892B2 (ja) 2014-12-17
JP2012244059A (ja) 2012-12-10
DE102012207310B4 (de) 2014-02-20
DE102012207310A1 (de) 2012-11-29

Similar Documents

Publication Publication Date Title
CN102800635A (zh) 半导体装置
CN103367268B (zh) 基于pcb的射频功率封装窗口框架
CN102598256B (zh) 用于低emi电路的封装构造
EP3654371B1 (en) Packaging structure for power module
EP2546869B1 (en) Semiconductor device with wire members acting as stems against flow of bonding material and corresponding manufacturing process
US10170394B2 (en) Semiconductor device
US10109544B2 (en) Baseplate for an electronic module
KR20200011889A (ko) 전자기 차폐 구조물을 갖는 반도체 패키지 및 그 제조 방법
JP2017017109A (ja) 半導体装置
CN104620372A (zh) 半导体装置
CN106206547B (zh) 一种集成电路封装结构及其制造方法
JP6589631B2 (ja) 半導体装置
RU2390877C1 (ru) Гибридная интегральная схема свч-диапазона
US20160056131A1 (en) Semiconductor device
WO2014057765A1 (ja) 半導体装置及びその製造方法
CN104051432A (zh) 电子元件封装体
US10186607B2 (en) Power semiconductor device including a semiconductor switching element
US20150279754A1 (en) Semiconductor device and semiconductor device casing
WO2014065124A1 (ja) 半導体装置および電子機器
KR102499825B1 (ko) 패키지형 전력 반도체 장치
US11694938B2 (en) Semiconductor device
WO2024095830A1 (ja) 半導体装置
US20240282668A1 (en) Protection dam for a power module with spacers
CN104134642B (zh) 自定义、低电容焊线盘
US20210384112A1 (en) Power module

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20121128