DE102012207310B4 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE102012207310B4
DE102012207310B4 DE102012207310.8A DE102012207310A DE102012207310B4 DE 102012207310 B4 DE102012207310 B4 DE 102012207310B4 DE 102012207310 A DE102012207310 A DE 102012207310A DE 102012207310 B4 DE102012207310 B4 DE 102012207310B4
Authority
DE
Germany
Prior art keywords
chip
main body
lid
semiconductor device
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102012207310.8A
Other languages
English (en)
Other versions
DE102012207310A1 (de
Inventor
Ko Kanaya
Yoshihiro Tsukahara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102012207310A1 publication Critical patent/DE102012207310A1/de
Application granted granted Critical
Publication of DE102012207310B4 publication Critical patent/DE102012207310B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]

Abstract

Halbleitervorrichtung mit einem Hauptkörperchip (1), einem Schaltungsmuster (4), das an einer Vorderfläche des Hauptkörperchips (1) gebildet ist und eine erste Anschlussfläche (5) enthält, einem Deckelchip (2), der eine erste Vertiefung (11) in einer Vorderfläche des Deckelchips (2) und eine zweite Vertiefung (12) in einer Rückfläche des Deckelchips (2) aufweist, wobei der Deckelchip (2) so mit dem Hauptkörperchip (1) verbunden ist, dass die erste Vertiefung (11) dem Schaltungsmuster (4) zugewandt ist, einer zweiten Anschlussfläche (13), die an einer Grundfläche der ersten Vertiefung (11) des Deckelchips (2) gebildet ist, einem ersten Metallelement (14), das in die zweite Vertiefung (12) des Deckelchips (2) eingesetzt ist, einer ersten Durchgangselektrode (15), die die zweite Anschlussfläche (13) durch den Deckelchip (2) hindurch mit dem ersten Metallelement (14) verbindet, und einem Höcker (16), der die erste Anschlussfläche (5) mit der zweiten Anschlussfläche (13) verbindet.

Description

  • Die vorliegende Erfindung bezieht sich auf eine Halbleitervorrichtung, die Mikrowellen oder Millimeterwellen verwendet, und insbesondere auf eine Halbleitervorrichtung, die Wärme wirkungsvoll freigeben kann.
  • US 7 659 618 B2 beschreibt eine Halbleitervorrichtung für Frequenzen von mehr als 10 GHz mit einem Halbleiterchip. Der Halbleiterchip weist auf seiner aktiven oberen Fläche einen Hochfrequenzbereich, einen Niederfrequenzbereich und/oder einen mit Gleichspannung versorgten Bereich auf. Der Niederfrequenzbereich und/oder der mit Gleichspannung versorgte Bereich sind direkt in einem Kunststoffgehäuse eingebettet. Das Kunststoffgehäuse ist so angeordnet, dass es vom Hochfrequenzbereich beabstandet ist.
  • US 2004/0 259 325 A1 offenbart ein hermetisches Gehäuse für eine Halbleitervorrichtung in einer Chipgröße in einem Wafer-Stadium. Das Gehäuse weist ein mit Kupfer gefülltes Durchgangsloch und einen hermetisch abgedichteten Hohlraum zwischen einem Deckelwafer und einem Basiswafer auf. Die Halbleitervorrichtung ist auf dem Basiswafer gebildet. Das Durchgangsloch verbindet einen Kontakt auf der vorderen Seite eines Wafers mit einem Kontakt auf der Rückseite des Wafers. Der Deckelwafer ist mit dem Basiswafer über ein Verbindungsmaterial verbunden.
  • DE 10 2009 055 717 A1 beschreibt ein Sensormodul mit einem Chipträger und einem darauf angeordneten Sensorchip. Das Sensormodul weist an einer zweiten Seite des Chipträgers mindestens eine teilweise Abdeckung mit einer Aussparung auf, so dass Wärme von dem Chipträger und/oder Sensorchip an der Aussparung abführbar ist. Weiterhin ist ein Herstellungsverfahren eines abgedeckten Sensormoduls beschrieben, wobei die Abdeckung eine Aussparung aufweist.
  • US 6 812 558 B2 offenbart ein Wafer-Größe-Gehäuse für elektronische Schaltungen und dessen Herstellungsverfahren. Das Gehäuse weist einen Basiswafer und einen Deckelwafer auf. Auf dem Basiswafer sind elektronische Schaltungen und dazugehörige Signalleitungen in zugehörigen Gebieten angeordnet. Der Deckelwafer ist entsprechend der Anzahl von elektronischen Schaltung mit einer entsprechenden Anzahl von Stellen versehen, bei denen jede mindestens einen Hohlraum zum Aufnehmen der elektronischen Schaltung und der Signalleitungen aufweist. Der Deckelwafer weist eine Mehrzahl von elektrischen leitenden Durchgangslöchern für elektrische Verbindungen mit den Signalleitungen auf. Eine Anordnung mit mehreren Metallschichten dichtet hermetisch den Umfang jedes Gebiets und den Boden des Durchgangslochs ab. Der zusammengefügte Basiswafer und der Deckelwafer werden später geschnitten, um einzelne Chip-Gehäuse herzustellen.
  • In den letzten Jahren ist die Zahl von Halbleitervorrichtungen, die als Hochausgangsverstärker für Radare oder Kommunikationsinfrastrukturen bereitgestellt wurden und einen Nitridhalbleiter verwendeten, gewachsen. Ein Nitridhalbleiter hat eine hohe gesättigte Elektronengeschwindigkeit und ein hohes elektrisches Isolationsdurchbruchfeld und ist daher vielversprechend als Material für Hochfrequenzhochleistungsvorrichtungen.
  • In einem bekannten Gehäuse für Hochfrequenzhochleistungsvorrichtungen ist ein Halbleiterchip auf ein Grundelement chipgebondet, und ein Hochfrequenzsignal wird über einen Draht oder einen Anschluss dem Halbleiterchip eingegeben oder von ihm ausgegeben. An einem oberen Abschnitt des Gehäuses ist ein Deckel bereitgestellt, um den Halbleiterchip hermetisch zu verkapseln.
  • In Transistoren erzeugte Wärme wird über das Basiselement abgegeben. Durch parasitäre Komponenten aufgrund eines Drahtes, eines Anschlusses oder dergleichen wird jedoch eine Verschlechterung der Hochfrequenzeigenschaften bewirkt. Auch die Herstellungskosten sind durch die Gehäusematerialkosten und die Zusammenbaukosten stark erhöht.
  • Um diese Probleme zu lösen, werden zügig Verfahren zum Häusen auf Waferebene entwickelt (s. z. B. JP 2003-204005 A ). Ein Hauptkörperwafer, auf dem Transistoren und periphere Schaltungen gebildet sind, und ein Deckelwafer werden auf Waferebene miteinander verbunden und die Wafer werden zersägt, wodurch die Halbleiterchips kollektiv gehäust werden. Nach dem Trennen in Chips wird jeder Chip auf einem Substrat angebracht, wobei Höcker dazwischen liegen. Somit können parasitäre Komponenten und Häusungskosten verringert werden.
  • Bei der herkömmlichen Vorrichtung ist jedoch die Wirkung des Abgebens von Wärme von einem unteren Abschnitt des Chips gering, da eine solche Vorrichtung mittels Höckern angebracht wird, so dass Wärme nicht wirkungsvoll abgegeben werden kann, was zu einer Verschlechterung der Vorrichtungseigenschaften und Zuverlässigkeit führt. Dieses Problem ist besonders ernst bei einer Hochfrequenzhochleistungsvorrichtung, bei der ein Transistor eine beträchtliche Menge Wärme erzeugt.
  • Angesichts der oben beschriebenen Probleme besteht die Aufgabe der vorliegenden Erfindung darin, eine Halbleitervorrichtung bereitzustellen, die Wärme effizient abgeben kann.
  • Die Aufgabe wird gelöst durch eine Halbleitervorrichtung gemäß Anspruch 1. Weiterbildungen der Erfindung sind jeweils in den Unteransprüchen angegeben.
  • Die Halbleitervorrichtung enthält: einen Hauptkörperchip, ein Schaltungsmuster, das an einer Vorderfläche des Hauptkörperchips gebildet ist und eine erste Anschlussfläche enthält, einen Deckelchip, der eine erste Vertiefung in einer Vorderfläche des Deckelchips und eine zweite Vertiefung in einer Rückfläche des Deckelchips aufweist, wobei der Deckelchip so mit dem Hauptkörperchip verbunden ist, dass die erste Vertiefung dem Schaltungsmuster zugewandt ist, eine zweite Anschlussfläche, die an einer Grundfläche der ersten Vertiefung des Deckelchips gebildet ist, einem ersten Metallelement, das in die zweite Vertiefung des Deckelchips eingesetzt ist, eine erste Durchgangselektrode, die die zweite Anschlussfläche durch den Deckelchip hindurch mit dem ersten Metallelement verbindet, und einen Höcker, der die erste Anschlussfläche mit der zweiten Anschlussfläche verbindet.
  • Die vorliegende Erfindung ermöglicht es, Wärme effizient abzuführen.
  • Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsbeispielen anhand der beigefügten Zeichnungen.
  • 1 ist eine Draufsicht auf eine Halbleitervorrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung.
  • 2 ist eine Draufsicht auf die Vorderfläche eines Hauptkörperchips der in 1 gezeigten Vorrichtung.
  • 3 ist eine Unteransicht auf die Rückfläche des Hauptkörperchips der in 1 gezeigten Vorrichtung.
  • 4 ist eine Schnittansicht entlang einer Linie I-I in 1.
  • 5 ist eine Schnittansicht entlang einer Linie II-II in 1.
  • 6 ist eine Schnittansicht entlang einer Linie III-III in 1.
  • 7 ist eine Draufsicht auf eine Halbleitervorrichtung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung.
  • 8 ist eine Schnittansicht entlang einer Linie IV-IV in 7.
  • 9 ist eine Schnittansicht entlang einer Linie V-V in 7.
  • 10 ist eine Draufsicht auf eine Halbleitervorrichtung gemäß einer dritten Ausführungsform der vorliegenden Erfindung.
  • 11 ist eine Schnittansicht entlang einer Linie VI-VI in 10.
  • 12 ist eine Schnittansicht einer Halbleitervorrichtung gemäß einer vierten Ausführungsform der vorliegenden Erfindung.
  • 13 ist eine Schnittansicht einer Halbleitervorrichtung gemäß einer fünften Ausführungsform der vorliegenden Erfindung.
  • Mit Bezug auf die Zeichnungen wird eine Halbleitervorrichtung gemäß den Ausführungsformen der vorliegenden Erfindung beschrieben. Dieselben Komponenten werden durch dieselben Bezugszeichen gekennzeichnet, und ihre Beschreibung wird nicht wiederholt.
  • 1 ist eine Draufsicht auf eine Halbleitervorrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung. Eine Vorrichtung, die einen Hauptkörperchip 1 und einen Deckelchip 2 aufweist, die miteinander verbunden sind, ist auf einem Substrat 3 angebracht. Ein Schaltungsmuster 4 ist auf einer Vorderfläche des Hauptkörperchips 1 angeordnet. Auch wenn das Schaltungsmuster 4 in Wirklichkeit von dem Deckelchip 2 bedeckt ist, zeigt 1 das Schaltungsmuster 4, wie es durch den Deckelchip 2 hindurch zu sehen ist.
  • 2 ist eine Draufsicht auf die Vorderfläche des Hauptkörperchips 1 der in 1 gezeigten Vorrichtung. Das Schaltungsmuster 4, das ein Feldeffekttransistor (FET) ist, dessen Source mit Masse verbunden ist, enthält eine Sourceanschlussfläche 5, eine Sourceelektrode 6, eine Gateanschlussfläche 7, eine Gateelektrode 8, eine Drainanschlussfläche 9 und eine Drainelektrode 10. Das Schaltungsmuster 4 enthält auch einen Widerstand, einen MIM-Kondensator (Metall-Isolator-Metall), eine Spiralinduktivität, eine Verdrahtung, ein Durchgangsloch, einen Verstärker und einen Oszillator, auch wenn diese Komponenten in den Figuren nicht gezeigt sind.
  • 3 ist eine Unteransicht auf die Rückfläche des Hauptkörperchips der in 1 gezeigten Vorrichtung. 4 ist eine Schnittansicht entlang einer Linie I-I in 1. 5 ist eine Schnittansicht entlang einer Linie II-II in 1. 6 ist eine Schnittansicht entlang einer Linie III-III in 1.
  • Eine Vertiefung 11 ist in einer Vorderfläche des Deckelchips 2 gebildet, und eine Vertiefung 12 ist in einer Rückfläche des Deckelchips 2 gebildet. Eine Anschlussfläche 13 ist an einer Grundfläche der Vertiefung 11 des Deckelchips 2 angeordnet. Ein Metallelement 14 ist in die Vertiefung 12 des Deckelchips 2 eingesetzt. Eine Durchgangselektrode 15 verbindet die Anschlussfläche 13 und das Metallelement 14 durch den Deckelchip 2 hindurch miteinander.
  • Der Deckelchip 2 ist mit dem Hauptkörperchip 1 verbunden, wobei die Vertiefung 11 dem Schaltungsmuster 4 zugewandt ist. Die Sourceanschlussfläche 5 auf dem Hauptkörperchip 1 und die Anschlussfläche 13 auf dem Deckelchip 2 sind zum Abgeben von Wärme über einen Höcker 16 miteinander verbunden.
  • Anschlussflächen 17, 18 und 19 sind auf einer Rückfläche des Hauptkörperchips 1 angeordnet. Eine Durchgangselektrode 20 verbindet die Sourceanschlussfläche 5 und die Anschlussfläche 17 durch den Hauptkörperchip 1 hindurch miteinander. Eine Durchgangselektrode 21 verbindet die Gateanschlussfläche 7 und die Anschlussfläche 18 durch den Hauptkörperchip 1 hindurch miteinander. Eine Durchgangselektrode 22 verbindet die Drainanschlussfläche 9 und die Anschlussfläche 19 durch den Hauptkörperchip 1 hindurch miteinander.
  • Die Anschlussfläche 17 ist mittels eines Massehöckers 23, der auf der Chiprückseite nahe der Anschlussfläche 17 bereitgestellt ist, mit einer Masseleitung 24 auf dem Substrat 3 verbunden. Die Anschlussfläche 18 ist mittels eines Höckers 25 mit einer Eingangssignalleitung 26 auf dem Substrat 3 verbunden. Die Anschlussfläche 19 ist mittels eines Höckers 27 mit einer Ausgangssignalleitung 28 auf dem Substrat 3 verbunden.
  • Ein Eingangssignal wird der Gateanschlussfläche 7 für den Transistor von der Eingangssignalleitung 26 auf dem Substrat 3 aus über den Höcker 25, die Anschlussfläche 18 und die Durchgangselektrode 21 zugeführt. Ein Ausgangssignal von dem Schaltungsmuster 4 wird von der Drainanschlussfläche 9 über die Durchgangselektrode 22, die Anschlussfläche 19 und den Höcker 27 der Ausgangssignalleitung 28 auf dem Substrat 3 zugeführt.
  • Die Vorteile der vorliegenden Ausführungsform werden nun beschrieben. Die Sourceanschlussfläche 5 auf dem Hauptkörperchip 1 ist über dem Höcker 16 zur Wärmeabgabe, die Anschlussfläche 13 und die Durchgangselektrode 15 mit dem Metallelement 14 des Deckelchips 2 verbunden. Das Metallelement 14 dient als Kühlkörper, um in dem Transistor erzeugte Wärme abzugeben. Somit wird das Abgeben von Wärme von dem oberen Abschnitt aus ermöglicht, so dass Wärme effizient abgegeben werden kann.
  • Die Sourceanschlussfläche 5 ist auch über die Durchgangselektrode 20, die Anschlussfläche 17 und die Massehöcker 23 mit der Masseleitung 24 auf dem Substrat 3 verbunden. Ein mit Masse verbundener Kühlkörper kann auf dem Substrat 3 bereitgestellt sein, um das Abgeben von Wärme von dem Unterabschnitt des Chips aus zu ermöglichen. Somit wird das Abgeben von Wärme über einander gegenüberliegende Chipoberflächen ermöglicht, so dass die Wärme auch von einem Hochleistungstransistor aus, der eine große Menge von Wärme erzeugt, effizient abgegeben werden kann.
  • Somit besteht kein Erfordernis mehr für ein teures Gehäuse, und die Zusammenbaukosten können stark verringert werden. Weiter können parasitäre Komponenten aufgrund von Drähten, Anschlüssen oder dergleichen verringert werden, und daher kann eine Verschlechterung der Hochfrequenzeigenschaften verhindert werden.
  • Das Schaltungsmuster 4 ist hermetisch mit dem Deckelchip 2 verkapselt. Daher ist die Vorrichtung verglichen mit einem bloßen Chip, der keinen Deckelchip 2 aufweist, in seiner Feuchtigkeitsfestigkeit verbessert. Wenn eine Isolationsschicht für die Feuchtigkeitsfestigkeit auf dem Schaltungsmuster 4 auf einem bloßen Chip gebildet wird, wird die Verstärkung durch eine parasitäre Komponente aufgrund der Schicht verringert. In der vorliegenden Ausführungsform ist über dem Schaltungsmuster 4 jedoch ein Hohlraum gebildet, was es ermöglicht, eine Verringerung der Verstärkung in dem Hochfrequenzbereich aufgrund einer parasitären Komponente zu begrenzen.
  • Ein Kühlkörper kann zusätzlich auf dem Metallelement 14 des Deckelchips 2 oder einem unteren Abschnitt des Hauptkörperchips 1 bereitgestellt sein. Es ist nicht notwendigerweise erforderlich, dass der Hauptkörperchip 1 und der Deckelchip 2 aus demselben Material gebildet sind. Wenn der Hauptkörperchip 1 und der Deckelchip 2 jedoch aus demselben Material gebildet sind, kann eine Verformung aufgrund eines Unterschieds des Wärmeausdehnungskoeffizienten verhindert werden. Wenn eine Chipschutzschicht auf dem Hauptkörperchip 1 und dem Deckelchip 2 gebildet ist, kann der Chip gegen mechanischen Stoß zur Zeit der Montage geschützt werden. In der Chipschutzschicht ist jedoch eine Öffnung auf dem Metallelement 14 des Deckelchips 2 gebildet.
  • Während die Beschreibung anhand des Beispiels eines Gehäuses durchgeführt wurde, bei dem das Schaltungsmuster 4 einen FET enthält, dessen Source mit Masse verbunden ist, kann der Transistor in dem Schaltungsmuster alternativ ein anderer Feldeffekttransistor wie z. B. ein HEMT-Transistor (High Electron Mobility Transistor, Transistor mit hoher Elektronenbeweglichkeit) oder ein Bipolartransistor wie z. B. ein HBT (Hetero Junction Bipolar Transistor, Hetero-Übergangs-Bipolartransistor) sein. Die Durchgangselektroden 14 und 20 können Metallschichten sein, die nur die Durchgangslochseitenwandflächen bedecken. Die parasitäre Induktivität und der thermische Widerstand können jedoch durch Füllen der Löcher mit einem Metall verringert werden.
  • Da die Montage auf dem Substrat nach dem Bilden der Durchgangselektrode 20 durchgeführt wird, ist es möglich, dass die Durchgangselektrode 20 bei der Montage auf dem Substrat gebrochen wird, wenn der Höcker 23 zum Anschließen des Substrats unmittelbar unterhalb der Durchgangselektrode 20 angeordnet ist. Daher ist vorzuziehen, den Höcker 23 an einer Stelle anzuordnen, der nicht mit der Durchgangselektrode 20 zusammenfällt. Da andererseits die Durchgangselektroden 15 und 20 gebildet werden, nachdem der Hauptkörperchip 1 und der Deckelchip 2 miteinander verbunden wurden, kann der Höcker 16 zum Anschließen des Deckels an der Stelle angebracht sein, der mit den Durchgangselektroden 15 und 20 zusammenfällt.
  • 7 ist eine Draufsicht auf eine Halbleitervorrichtung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung. 8 ist eine Schnittansicht entlang einer Linie IV-IV in 7. 9 ist eine Schnittansicht entlang einer Linie V-V in 7.
  • Eine Vertiefung 29 ist auf der Rückfläche des Hauptkörperchips 1 angeordnet. Ein Metallelement 30 ist in die Vertiefung 29 des Hauptkörperchips 1 eingesetzt. Die Durchgangselektrode 20 verbindet die Sourceanschlussfläche und das Metallelement 30 durch den Hauptkörperchip 1 miteinander.
  • Eine Anschlussfläche 31 ist auf der Grundfläche der Vertiefung 11 des Deckelchips 2 angeordnet. Eine Anschlussfläche 32 ist auf der Rückfläche des Deckelchips 2 angeordnet. Eine Durchgangselektrode 33 verbindet die Anschlussfläche 31 und die Anschlussfläche 32 durch den Deckelchip 2 hindurch miteinander. Die Gateanschlussfläche 7 und die Anschlussfläche 31 sind über einen Höcker 34 miteinander verbunden. Derselbe Aufbau ist auch auf der Seite der Drainanschlussfläche 9 bereitgestellt. Die Signaleingabe und -ausgabe ist somit z. B. von der Seite des Deckelchips 2 aus ermöglicht. Die Vorrichtung, die den Hauptkörperchip 1 und den Deckelchip 2 aufweist, die miteinander verbunden sind, wird direkt auf dem Substrat 3 verbunden, das aus CuW oder dergleichen geformt ist und einen geringen Wärmewiderstand aufweist.
  • In der vorliegenden Ausführungsform ist das Metallelement 30 zum Abgeben von Wärme auch auf der Seite des Hauptkörperchips 1 bereitgestellt, um eine direkte Abgabe von Wärme von dem Hauptkörperchip 1 zu dem Substrat 3 zu ermöglichen. Es kann auch eine gewünschte Feuchtigkeitsfestigkeit des Schaltmusters 4 auf dem Hauptkörperchip 1 sichergestellt sein.
  • 10 ist eine Draufsicht auf eine Halbleitervorrichtung gemäß einer dritten Ausführungsform der vorliegenden Erfindung. 11 ist eine Schnittansicht entlang einer Linie VI-VI in 10. Die Durchgangselektrode 20 ist direkt unterhalb der Sourceelektrode 6 angeordnet, und der Höcker 16 ist direkt oberhalb der Sourceelektrode 6 angeordnet. Somit wird Wärme direkt oberhalb und unterhalb des Transistors abgegeben, so dass die Wirkung der Wärmeabgabe verglichen mit der ersten und der zweiten Ausführungsform verbessert ist.
  • 12 ist eine Schnittansicht einer Halbleitervorrichtung gemäß einer vierten Ausführungsform der vorliegenden Erfindung. 12 entspricht der Schnittansicht entlang Linie III-III in 1. Der Hauptkörperchip 1 und der Deckelchip 2 sind mit einer Metallschicht 35 bedeckt, wodurch externe elektromagnetische Störungen geblockt werden können.
  • In diesem Fall, in dem der Chip mit der Metallschicht 35 bedeckt ist, gibt es jedoch die Möglichkeit, dass überflüssige Schwingungen in einem Wellenleitermodus auftreten. Daher sind in dem Deckelchip 2 eine Mehrzahl von Vertiefungen 12 bereitgestellt, um das Bilden eines perfekten Wellenleiters zu verhindern, wodurch das Unterdrücken einer überflüssigen Schwingung in dem Wellenleitermodus ermöglicht wird. Die effektive Oberfläche ist ebenfalls erhöht. Daher wird die Wirkung der Freigabe von Wärme ebenfalls verbessert. Da es auch nicht erforderlich ist, die Vertiefung 12 mit einem Metall zu füllen, kann die Zeit, die für den Waferprozess erforderlich ist, verringert sein.
  • In der vorliegenden Ausführungsform sind die Mehrzahl von Vertiefungen 12 senkrecht zu der Gate-Drain-Richtung bereitgestellt. Die Vertiefungen 12 können jedoch alternativ auch parallel zu der Gate-Drain-Richtung bereitgestellt sein.
  • 13 ist eine Schnittansicht einer Halbleitervorrichtung gemäß einer fünften Ausführungsform der vorliegenden Erfindung. 13 entspricht der Schnittansicht entlang Linie I-I in 1. Zwei Halbleitervorrichtungen gemäß der ersten Ausführungsform werden vorbereitet, und die Rückflächen der Hauptkörperchips 1 der zwei Halbleitervorrichtungen werden durch ein elektrisch leitendes Bindemittel 36 miteinander verbunden. Ein Kühlkörper 37 ist mit dem Metallelement 14 verbunden.
  • Durch Verbinden der zwei Halbleitervorrichtungen kann die Fläche für die Schaltungsmuster auf die Hälfte verringert werden. Da Wärme über die zwei Oberflächen abgegeben werden kann, wird auch die Wirkung der Wärmeabgabe verbessert. Es können auch Halbleitervorrichtungen gemäß einer beliebigen der zweiten bis vierten Ausführungsform miteinander verbunden werden.

Claims (5)

  1. Halbleitervorrichtung mit einem Hauptkörperchip (1), einem Schaltungsmuster (4), das an einer Vorderfläche des Hauptkörperchips (1) gebildet ist und eine erste Anschlussfläche (5) enthält, einem Deckelchip (2), der eine erste Vertiefung (11) in einer Vorderfläche des Deckelchips (2) und eine zweite Vertiefung (12) in einer Rückfläche des Deckelchips (2) aufweist, wobei der Deckelchip (2) so mit dem Hauptkörperchip (1) verbunden ist, dass die erste Vertiefung (11) dem Schaltungsmuster (4) zugewandt ist, einer zweiten Anschlussfläche (13), die an einer Grundfläche der ersten Vertiefung (11) des Deckelchips (2) gebildet ist, einem ersten Metallelement (14), das in die zweite Vertiefung (12) des Deckelchips (2) eingesetzt ist, einer ersten Durchgangselektrode (15), die die zweite Anschlussfläche (13) durch den Deckelchip (2) hindurch mit dem ersten Metallelement (14) verbindet, und einem Höcker (16), der die erste Anschlussfläche (5) mit der zweiten Anschlussfläche (13) verbindet.
  2. Halbleitervorrichtung gemäß Anspruch 1 mit einer dritten Anschlussfläche (17), die an einer Rückfläche des Hauptkörperchips (1) gebildet ist, und einer zweiten Durchgangselektrode (20), die die erste Anschlussfläche (5) durch den Hauptkörperchip (1) hindurch mit der dritten Anschlussfläche (17) verbindet.
  3. Halbleitervorrichtung gemäß Anspruch 1 mit einer dritten Vertiefung (29), die an einer Rückfläche des Hauptkörperchips (1) gebildet ist, einem zweiten Metallelement (30), das in dritten Vertiefung (29) des Hauptkörperchips (1) eingesetzt ist, und einer zweiten Durchgangselektrode (20), die die erste Anschlussfläche (5) durch den Hauptkörperchip (1) hindurch mit dem zweiten Metallelement (30) verbindet.
  4. Halbleitervorrichtung gemäß einem der Ansprüche 1 bis 3 mit einer Metallschicht (35), die den Deckelchip (2) bedeckt.
  5. Halbleitervorrichtung, bei der zwei Halbleitervorrichtungen gemäß einem der Ansprüche 1 bis 4 hergerichtet werden und die Rückflächen der beiden Hauptkörperchips (1) der zwei Halbleitervorrichtungen miteinander verbunden werden.
DE102012207310.8A 2011-05-23 2012-05-02 Halbleitervorrichtung Expired - Fee Related DE102012207310B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-114933 2011-05-23
JP2011114933A JP5640892B2 (ja) 2011-05-23 2011-05-23 半導体装置

Publications (2)

Publication Number Publication Date
DE102012207310A1 DE102012207310A1 (de) 2012-11-29
DE102012207310B4 true DE102012207310B4 (de) 2014-02-20

Family

ID=47140579

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102012207310.8A Expired - Fee Related DE102012207310B4 (de) 2011-05-23 2012-05-02 Halbleitervorrichtung

Country Status (4)

Country Link
US (1) US20120299178A1 (de)
JP (1) JP5640892B2 (de)
CN (1) CN102800635A (de)
DE (1) DE102012207310B4 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014197654A (ja) * 2013-03-07 2014-10-16 株式会社東芝 半導体装置
JP6406121B2 (ja) * 2015-05-14 2018-10-17 三菱電機株式会社 高周波高出力デバイス
DE112016003737T5 (de) 2015-08-18 2018-05-03 Mitsubishi Electric Corporation Halbleitervorrichtung
KR102018504B1 (ko) * 2016-04-14 2019-09-05 가부시키가이샤 무라타 세이사쿠쇼 탄성파 장치 및 그 제조 방법
US11837559B2 (en) 2020-04-03 2023-12-05 Wolfspeed, Inc. Group III nitride-based radio frequency amplifiers having back side source, gate and/or drain terminals
WO2021202358A1 (en) * 2020-04-03 2021-10-07 Cree, Inc. Group iii nitride-based radio frequency transistor amplifiers having source, gate and/or drain conductive vias

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6812558B2 (en) * 2003-03-26 2004-11-02 Northrop Grumman Corporation Wafer scale package and method of assembly
US20040259325A1 (en) * 2003-06-19 2004-12-23 Qing Gan Wafer level chip scale hermetic package
US7659618B2 (en) * 2005-07-18 2010-02-09 Infineon Technologies Ag Semiconductor device for radio frequencies of more than 10 GHz and method for producing the device
DE102009055717A1 (de) * 2009-11-26 2011-06-01 Continental Automotive Gmbh Sensormodul und Herstellungsverfahren eines Sensormoduls

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02257643A (ja) * 1989-03-29 1990-10-18 Mitsubishi Electric Corp 半導体装置及びその製造方法
US5825092A (en) * 1996-05-20 1998-10-20 Harris Corporation Integrated circuit with an air bridge having a lid
JPH11289023A (ja) * 1998-04-02 1999-10-19 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
US6787897B2 (en) 2001-12-20 2004-09-07 Agilent Technologies, Inc. Wafer-level package with silicon gasket
US7271479B2 (en) * 2004-11-03 2007-09-18 Broadcom Corporation Flip chip package including a non-planar heat spreader and method of making the same
US20060145356A1 (en) * 2005-01-06 2006-07-06 International Business Machines Corporation On-chip cooling
US7675153B2 (en) * 2005-02-02 2010-03-09 Kabushiki Kaisha Toshiba Semiconductor device having semiconductor chips stacked and mounted thereon and manufacturing method thereof
KR100661169B1 (ko) * 2005-06-03 2006-12-26 삼성전자주식회사 패키징 칩 및 그 패키징 방법
CN101854771A (zh) * 2005-06-30 2010-10-06 揖斐电株式会社 印刷线路板
JP4535002B2 (ja) * 2005-09-28 2010-09-01 Ｔｄｋ株式会社 半導体ｉｃ内蔵基板及びその製造方法
FR2905518B1 (fr) * 2006-08-29 2008-12-26 Commissariat Energie Atomique Puce microelectronique a faces laterales munies de rainures et procede de fabrication
US7823762B2 (en) * 2006-09-28 2010-11-02 Ibiden Co., Ltd. Manufacturing method and manufacturing apparatus of printed wiring board
KR101619473B1 (ko) * 2009-07-21 2016-05-11 삼성전자주식회사 히트 슬러그를 갖는 반도체 패키지
US8264276B2 (en) * 2010-12-13 2012-09-11 Texas Instruments Incorporated Low-noise amplifier
US8310038B2 (en) * 2011-03-23 2012-11-13 Stats Chippac Ltd. Integrated circuit packaging system with embedded conductive structure and method of manufacture thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6812558B2 (en) * 2003-03-26 2004-11-02 Northrop Grumman Corporation Wafer scale package and method of assembly
US20040259325A1 (en) * 2003-06-19 2004-12-23 Qing Gan Wafer level chip scale hermetic package
US7659618B2 (en) * 2005-07-18 2010-02-09 Infineon Technologies Ag Semiconductor device for radio frequencies of more than 10 GHz and method for producing the device
DE102009055717A1 (de) * 2009-11-26 2011-06-01 Continental Automotive Gmbh Sensormodul und Herstellungsverfahren eines Sensormoduls

Also Published As

Publication number Publication date
JP5640892B2 (ja) 2014-12-17
DE102012207310A1 (de) 2012-11-29
CN102800635A (zh) 2012-11-28
JP2012244059A (ja) 2012-12-10
US20120299178A1 (en) 2012-11-29

Similar Documents

Publication Publication Date Title
DE102012207310B4 (de) Halbleitervorrichtung
DE102017118349B4 (de) Optische emitterbaugruppen
DE69935628T2 (de) Hybridmodul
DE102012200329B4 (de) Halbleiteranordnung mit einem Heatspreader und Verfahren zur Herstellung einer Halbleiteranordnung
DE102012224355B4 (de) Leistungsmodul
DE102016105742B4 (de) Multi-Hohlraum-Package mit einem einzigen Metallflansch und Herstellungsverfahren dafür
DE102016120778A1 (de) Baugruppe mit vertikal beabstandeten, teilweise verkapselten Kontaktstrukturen
DE102007037543A1 (de) Gehäuse für eine integrierte Schaltung mit einer Wärmeabgabeeinheit und Verfahren zu dessen Herstellung
DE102013216526A1 (de) Laserbauelement
DE112018007457B4 (de) Halbleitervorrichtung
DE102015116807A1 (de) Funktionalisierte Schnittstellenstruktur
DE102013105352A1 (de) Mehrchip-Verpackung und Verfahren zu deren Herstellung
DE102006033175A1 (de) Elektronikanordnung
US6057593A (en) Hybrid high-power microwave-frequency integrated circuit
DE102014118080A1 (de) Wärmespreizer, elektronisches Modul mit einem Wärmespreizer und Verfahren zur Herstellung davon
DE102007032775B4 (de) Leistungsverstärker
DE102012208633A1 (de) Leistungshalbleitermodul mit eingebettetem Chipgehäuse
DE102019112621A1 (de) Drahtgebondetes gehäuse mit einteiliger freiliegender wärme-senke und leitungen
DE102015104996A1 (de) Halbleitervorrichtungen mit Steuer- und Lastleitungen von entgegengesetzter Richtung
DE102018201013A1 (de) Halbleiter-package mit kühlkörper und nietfreiem die-befestigungsbereich
DE102017120747A1 (de) SMD-Gehäuse mit Oberseitenkühlung
US6046501A (en) RF-driven semiconductor device
DE102017108172B4 (de) SMD-Package und Verfahren zur Herstellung eines SMD-Packages
DE102017206195A1 (de) Halbleitervorrichtung
DE102020113796A1 (de) Halbleiterbauteil

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R020 Patent grant now final

Effective date: 20141121

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee