CN102782762A - 具有减小的电压输入/输出装置的基于电阻的存储器 - Google Patents

具有减小的电压输入/输出装置的基于电阻的存储器 Download PDF

Info

Publication number
CN102782762A
CN102782762A CN2011800063503A CN201180006350A CN102782762A CN 102782762 A CN102782762 A CN 102782762A CN 2011800063503 A CN2011800063503 A CN 2011800063503A CN 201180006350 A CN201180006350 A CN 201180006350A CN 102782762 A CN102782762 A CN 102782762A
Authority
CN
China
Prior art keywords
load transistor
transistor
load
voltage
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011800063503A
Other languages
English (en)
Other versions
CN102782762B (zh
Inventor
金圣克
金吉苏
升·H·康
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN102782762A publication Critical patent/CN102782762A/zh
Application granted granted Critical
Publication of CN102782762B publication Critical patent/CN102782762B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

本发明揭示一种具有减小的电压I/O装置的基于电阻的存储器。在一特定实施例中，电路包括数据路径，所述数据路径包括第一电阻性存储器单元和第一负载晶体管。参考路径包括第二电阻性存储器单元和第二负载晶体管。所述第一负载晶体管和所述第二负载晶体管为适于在负载供应电压下操作的输入和输出I/O晶体管，所述负载供应电压类似于所述电路内的核心晶体管的核心供应电压。

Description

具有减小的电压输入/输出装置的基于电阻的存储器
技术领域
本发明大体上涉及基于电阻的存储器装置。 
背景技术
需要继续增大磁阻式随机存取存储器(MRAM)装置(例如，自旋力矩转移MRAM(STT-MRAM))的密度，以在越来越小的半导体装置中产生具有越来越大的数据存储容量的MRAM装置。减小MRAM装置的大小要求减小到MRAM装置的供应电压。减小供应电压可减小MRAM装置的功率消耗和热产生。然而，减小供应电压还可减小在于分别表示逻辑1和0的所存储的高数据值与所存储的低数据值之间进行区别时的可用感测裕度。 
减小MRAM装置的大小还倾向于增大在所述装置的制造中的工艺变化的效应。结果，操作参数(例如，感测裕度)的预期值可改变。因此，减小MRAM装置的大小的结果可导致减小的感测裕度，所述感测裕度可由于在制造MRAM装置时的工艺变化而进一步减小或变化。 
发明内容
通过在核心电压条件下使用输入和输出(I/O)晶体管装置作为感测放大器负载装置来改进感测裕度。I/O负载装置的增大的大小减小了工艺变化对阈值电压的效应，此又减小了感测裕度的变化以改进针对装置的平均值-3σ噪声裕度。可通过离子植入、主体偏压效应或两者的组合来减小I/O负载装置的阈值电压以用于低电压操作。 
在一特定实施例中，一种电路包含数据路径，所述数据路径包括第一电阻性存储器单元和第一负载晶体管。参考路径包括第二电阻性存储器单元和第二负载晶体管。所述第一负载晶体管和所述第二负载晶体管为适于在负载供应电压下操作的输入和输出(I/O)晶体管，所述负载供应电压类似于所述电路内的核心晶体管的核心供应电压。 
在另一特定实施例中，揭示一种存储器装置，所述存储器装置包括电路，所述电路包括数据路径和参考路径。所述数据路径包括由多个核心晶体管中的一者或一者以上存 取且经由第一负载晶体管产生数据信号的第一电阻性存储器单元。所述参考数据路径包括由所述多个核心晶体管中的一者或一者以上存取且经由第二负载晶体管产生参考信号的第二电阻性存储器单元。所述第一负载晶体管和所述第二负载晶体管各自具有比所述多个核心晶体管的代表性核心晶体管的长度长的第一长度。所述电路经配置以调适所述第一负载晶体管和所述第二负载晶体管以在所述多个核心晶体管的供应电压下操作且在减小的阈值电压下操作。所述存储器装置还包含感测放大器电路。所述感测放大器电路具有用以接收来自所述数据路径的所述数据信号的第一输入和用以接收来自所述参考路径的所述参考信号的第二输入。 
在又一特定实施例中，揭示一种设备，所述设备包括存储器装置。所述存储器装置包括用于经由第一负载晶体管从第一电阻性存储器单元提供数据电压的装置。所述存储器装置还包括用于经由第二负载晶体管从第二电阻性存储器单元提供参考电压的装置。所述存储器装置包括用于在负载供应电压下操作所述第一负载晶体管和所述第二负载晶体管的装置，所述负载供应电压类似于所述存储器装置内的核心晶体管的核心供应电压。 
在另一特定实施例中，揭示一种感测存储于基于电阻的存储器处的数据值的方法。经由第一负载晶体管从包括基于第一电阻的存储器元件的数据单元产生数据信号。所述第一负载晶体管具有比包括于基于电阻的存储器中的代表性核心晶体管的长度长的第一长度。所述第一负载晶体管经配置以在与所述代表性核心晶体管相同的供应电压下操作。经由第二负载晶体管从包括基于第二电阻的存储器元件的参考电路产生参考信号。所述第二负载晶体管具有比所述代表性核心晶体管的所述长度长的第二长度。所述第二负载晶体管经配置以在与所述代表性核心晶体管相同的所述供应电压下操作。在感测放大器处接收一对信号，其中所述对信号包括来自所述第一负载晶体管的数据信号和来自所述第二负载晶体管的参考信号。 
由本文中所揭示的实施例所提供的一个特定优点使得能够准确读取所存储的数据值。通过增大存储器装置的感测裕度，可在较少读取错误的情况下从所述存储器装置读取数据以区分高数据值和低数据值，所述读取错误可在所述感测裕度过小时产生。通过减小由工艺变化产生的在存储器装置中的数据存储元件的感测裕度的变化，可改进装置良率且可降低制造成本。 
由本文中所揭示的实施例所提供的另一特定优点通过使用在比输入和输出(I/O)晶体管通常操作的供应电压低的供应电压下操作的I/O晶体管而提供对数据值的更准确读取。与使用核心晶体管相比，即使在减小的供应电压下，使用I/O晶体管仍可具有改进 的感测裕度。由于植入或正向偏置电压而调整阈值电压可进一步改进感测裕度。 
本发明的其它方面、优点和特征将在审阅包括以下部分的完整申请案之后变得显而易见：附图说明、具体实施方式和权利要求书。 
附图说明
图1为根据本发明的说明性实施例的用于使用输入和输出(I/O)负载晶体管(特地来说是正沟道金属氧化物半导体(PMOS)I/O负载晶体管102、104、106)的基于电阻的动态随机存取存储器(MRAM)装置的感测电路100的示意图； 
图2为提供用于在磁阻式存储器装置(例如，图1的电阻性MRAM装置)中使用的可改变电阻的磁性隧穿结存储器单元的电阻性部分的透视图； 
图3为用于本发明的说明性实施例中的PMOS核心晶体管和PMOS I/O晶体管的一对透视图； 
图4为由在1.0伏与1.5伏之间的多个供应电压下使用核心晶体管和I/O晶体管而产生的针对逻辑0数据值的感测裕度和针对逻辑1数据值的感测裕度的一对条形图； 
图5为说明感测裕度如何随着针对在1.5伏的供应电压下的核心晶体管和I/O晶体管的工艺变化而变化的一对电流/电压曲线图(I-V曲线)； 
图6为类似于图1的感测电路的感测电路的示意图，所述感测电路添加了用以减小I/O负载PMOS晶体管的阈值电压的植入； 
图7为说明植入(例如，图6的植入)的效应的一对电流/电压曲线图(I-V曲线)，所述对电流/电压曲线图(I-V曲线)描绘所述植入对使用I/O晶体管的感测裕度的效应； 
图8为描绘使用离子植入的感测电路中的感测裕度和漏电流的改变的线图，所述植入减小在电压电平的一范围下的I/O晶体管的阈值电压； 
图9为在由偏移产生的不同阈值电压电平下针对逻辑0数据值的感测裕度、针对逻辑1数据值的感测裕度和图6的感测电路的平衡感测裕度的变化的条形图，所述偏移是由I/O晶体管中的植入产生； 
图10为图1的感测电路的示意图，所述感测电路包括用以更改感测装置中所使用的I/O晶体管的阈值电压的主体偏压输入； 
图11为说明正向偏置电压的不同电平对主体电压电平和在减小用于图10的感测电路中的I/O晶体管的阈值电压时的效应的线图； 
图12为描绘响应于由所施加的正向偏置电压调整的主体电压的在感测电路中的感测裕度和漏电流的改变的线图； 
图13为在图10的感测电路中由使用零偏置电压和各种非零偏置电压而产生的逻辑0电压的变化、逻辑1电压和平衡感测裕度的变化的代表性条形图； 
图14为使用适于在同一供应电压下操作的I/O晶体管作为代表性核心晶体管而产生数据和参考信号的特定说明性方法的流程图； 
图15为通信装置的特定说明性实施例的方框图，所述通信装置包括基于电阻的存储器，所述存储器包括如参看图1到14所描述的减小的电压I/O装置；以及 
图16描绘用于制造包括如参看图1到14所描述的减小的电压I/O装置的基于电阻的存储器的电子装置制造过程1600的特定说明性实施例。 
具体实施方式
在一特定说明性实施例中，在磁阻式存储器装置中使用输入和输出(I/O)负载晶体管来取代使用核心晶体管作为负载晶体管，以改进存储器装置的感测裕度。I/O负载晶体管一般具有比核心晶体管长的沟道长度(“长度”)。I/O晶体管还一般将具有比核心晶体管高的供应电压、比核心晶体管高的阈值电压和比核心晶体管高的输出电阻，但具有比核心晶体管低的电流。 
使用核心负载晶体管可由于制造中的工艺变化而导致感测裕度的大变化。晶体管中的变化可大体上与沟道宽度(“宽度”)乘以长度的平方根成比例。对于核心晶体管，宽度乘以长度通常较小，且由此经受制造中的较宽的成比例变化。为了提供与核心晶体管相同的电流，I/O晶体管将较大。因此，I/O晶体管的长度乘以宽度将大于具有相等电流的核心晶体管的长度乘以宽度，由此I/O晶体管的制造中的成比例变化将显著地小于核心晶体管的成比例变化。另外，由于I/O晶体管的较高输出电阻，使用I/O负载晶体管来取代核心负载晶体管会产生改进的感测裕度。尽管I/O晶体管的阈值电压高于核心晶体管的阈值电压且可限制感测裕度，但所述阈值电压可经调整以改进可用感测裕度。 
图1为根据本发明的一说明性实施例的用于使用输入和输出(I/O)负载晶体管(特定来说是正沟道金属氧化物半导体(PMOS)I/O负载晶体管102、104、106)的基于电阻的自旋力矩转移磁阻式随机存取存储器(STT-MRAM)装置的感测电路100的示意图。I/O负载晶体管102、104、106充当驱动数字感测放大器150的输入的第一级模拟感测放大器110的部分。 
根据一特定说明性实施例，I/O负载PMOS晶体管102、104、106取代可用作负载晶体管的相等数目个核心晶体管。由I/O负载PMOS晶体管所取代的核心晶体管类似于用作电流箝位装置的核心晶体管112、114、116、在位线上使用以存取电阻性存储器单 元132、134、136的输出的核心晶体管122、124、126，或用于存储器单元132、134、136中的核心晶体管142、144、146。MRAM单元132、134、136中的每一者分别包括用以维持数据值的电阻性数据存储元件(Rdata)133、135、137。存储器单元132、134、136中的每一者还分别包括核心晶体管142、144、146，以分别存取由电阻性数据存储元件133、135、137所维持的数据值。 
如下文所解释，I/O负载晶体管102、104、106的使用改进包括第一电阻性存储器单元132的数据路径与包括第二电阻性存储器单元134和第三电阻性存储器单元136的参考路径之间的感测裕度。第一电阻性存储器单元132耦合到第一I/O负载PMOS晶体管102，且第二电阻性存储器单元134和136耦合到第二I/O负载PMOS晶体管104和106。数据路径耦合到数字感测放大器150的数据电压(Vdata)节点152，且参考路径耦合到参考电压(Vref)节点154。改进数据电压节点152与电压参考节点154之间的感测裕度改进了数字感测放大器150在读取所存储的数据值时的准确度。 
如下文参看图3所描述，I/O负载PMOS晶体管102、104、106具有较长的长度L'380，且与用以向核心晶体管112到116、122到126、132到136供电的核心供应电压相比，I/O负载PMOS晶体管102、104、106可容纳较高的供应电压。举例来说，例如用作电流箝位装置的晶体管112、114、116和用以存取存储器单元132、134、136的晶体管122、124、126和142、144、146的核心晶体管在为1.0伏或小于1.0伏的供应电压下操作。相比而言，I/O负载晶体管102、104、106在为1.8伏的供应电压下操作。如下文进一步解释，I/O负载晶体管102、104、106的使用改进数字感测放大器150的感测裕度。此外，I/O负载晶体管102、104、106经配置以在低于常见供应电压(例如，为1.0伏的供应电压)下操作，以改进感测裕度同时降低功率要求。例如晶体管102、104、106的I/O负载晶体管通常在高达1.8伏的供应电压下操作。然而，如下文所描述，特定来说，当I/O晶体管102、104、106的阈值电压还由装置修改减小时，在较低供应电压下操作I/O晶体管102、104、106提供除了仅节省功率以外的优点。 
图2为提供用于在磁阻式存储器装置(例如，图1的电阻性MRAM装置100)中使用的可改变电阻的磁性隧穿结存储器单元200的电阻性部分的透视图。通过标记为Rdata的电阻器符号210来表示MRAM单元。根据一说明性实施例，磁性隧穿结存储器单元200通过改变邻接隧道势垒224的自由层222的磁矩相对于固定层226的固定磁矩的定向来存储数据位。当激活耦合到邻近于固定层226的写入电极242的隔离晶体管240时，通过改变施加到底部电极242和顶部电极252的电压而改变自由层222的磁矩的定向。改变自由层222的磁矩的定向产生可在读取线250处读取的改变的电阻，读取线250连 接到邻近于自由层222的顶部电极252。 
图3为分别用于本发明的一说明性实施例中的PMOS核心晶体管300和PMOS I/O晶体管350的一对透视图。PMOS核心晶体管300在n型源极304与n型漏极306之间具有p型沟道302。栅极308通过绝缘体层310与p型沟道302分离。p型沟道302、n型源极304、n型漏极306、栅极308和绝缘体层310皆具有大约145纳米的宽度320。p型沟道302具有为L的长度330，长度330通常可小于所述宽度的三分之一。p型材料的主体340连接到主体偏压端子342，下文进一步描述主体偏压端子342的使用。 
PMOS I/O晶体管350类似于PMOS核心晶体管300，不同之处在于晶体管300和350的相对尺寸。根据一特定实施例，可使用具有比核心晶体管长的长度的I/O晶体管。如先前所描述，I/O晶体管一般将具有比核心晶体管高的供应电压、比核心晶体管高的阈值电压，和比核心晶体管高的输出电阻。PMOS I/O晶体管350在n型源极354与n型漏极356之间具有p型沟道352。栅极358通过绝缘体层360与p型沟道352分离。p型沟道352、n型源极354、n型漏极356、栅极358和绝缘体层360皆具有大约400纳米的宽度370，宽度370几乎为核心晶体管300的宽度320的三倍。I/O晶体管350的p型沟道352具有长度L'380，所述长度通常大于所述宽度的三分之一，或对于400纳米的宽度的I/O晶体管来说在大约150纳米的范围中。p型材料的主体390连接到主体偏压端子392。下文进一步描述主体偏压端子392的使用。 
I/O晶体管350具有与核心晶体管300的长度L 330相比较大的相对长度L'380，且一般展现比核心晶体管300高的阈值电压。同时，I/O晶体管350归因于其长度L'380和宽度370与核心晶体管的长度L 330和宽度320相比的相对较大尺寸而对工艺变化较不敏感。由于I/O晶体管的较大尺寸，工艺变化将对I/O晶体管350的电流具有成比例较小的效应。结果，使用I/O晶体管350来取代核心晶体管300的感测电路将较少地受可能影响电路的感测裕度的工艺变化影响。限制工艺变化对感测裕度的效应可比通过使用核心晶体管300的电路来读取数据产生较少的读取错误。 
图4包括针对逻辑0数据值的感测裕度和针对逻辑1数据值的感测裕度的两个条形图400和450，所述针对逻辑0数据值的感测裕度和针对逻辑1数据值的感测裕度是由分别使用核心晶体管和I/O晶体管作为图1的电路中的负载晶体管102、104、106同时将在1.0伏410与1.5伏415之间的供应电压范围提供到图1的电路100的I/O供应电压输入170而产生。显示于图400和450中的针对逻辑0数据值的感测裕度ΔV0和针对逻辑1数据值的感测裕度ΔV1是使用平均值减去三倍西格玛(平均值-3σ)的方法来计算。一般来说，ΔV0指示参考电压与从存储“0”值的存储器单元所读取的电压之间的差， 且ΔV1指示参考电压与从存储“1”值的存储器单元所读取的电压之间的差。感测裕度为ΔV0和ΔV1中的较小者，所述感测裕度表示噪声的最大量，超过所述最大量则无法可靠地读取存储器单元。 
在展示核心晶体管的电压裕度的图400中，在1.0伏的供应电压410下，ΔV0为-0.011420且ΔV1为-0.009430。单元的负感测裕度指示表示逻辑0和逻辑1的电压彼此无法区别。无法区别单元的输出使得所述单元不可用，且通常导致含有所述单元的装置被舍弃。然而，随着供应电压增大，电压范围和所得感测裕度也增大。举例来说，在1.3伏的供应电压413下，ΔV0为0.012423且ΔV1为0.031433，从而产生较大感测裕度。在1.5伏的供应电压415下，ΔV0为0.037425且ΔV1为0.079435，从而产生为0.037伏(V)的更大感测裕度。然而，尽管增大供应电压增大了核心晶体管的感测裕度，但如参看图3所描述，具有相对小的尺寸的核心晶体管可能既不意欲也不需要在与1.5伏那样大的供应电压下操作。在与1.5伏那样大的电压下操作核心晶体管可导致过多热量产生且可能损坏核心晶体管。 
在展示I/O晶体管的电压裕度的图450中，电压裕度在供应电压中的每一者下皆较高，从而产生较大感测裕度。举例来说，在1.0伏的供应电压460下，ΔV0为0.025470且ΔV1为0.061480。在1.3伏的供应电压463下，ΔV0为0.116473且ΔV1为0.247483。在1.5伏的供应电压465下，ΔV0为0.178475且ΔV1为0.355485，从而产生为0.178V的感测裕度。由I/O晶体管产生的较大电压差ΔV0和ΔV1产生比使用核心晶体管可实现的感测裕度大的感测裕度。 
图5包括说明感测裕度如何随着分别针对在1.5伏的供应电压下的核心晶体管和I/O晶体管的工艺变化而变化的两个电流/电压曲线图500和550。曲线图500和550代表蒙特卡罗(Monte Carlo)模拟的结果。在曲线图500中，在Vdata152(图1)下测量针对具有为0的数据值(存储于图1的存储器单元132中)的箝位NMOS核心晶体管的电流-电压范围(“I-V范围”)504，和针对具有为1的数据值(存储于图1的存储器单元132中)的箝位NMOS核心晶体管的I-V范围508。I-V范围506对应于在于节点154(图1)处所测量的参考电压下的箝位NMOS核心晶体管。I-V范围502对应于在102(图1)处使用核心晶体管(未图示)来取代负载I/O晶体管所测量的负载PMOS数据晶体管502。还描绘了针对负载PMOS参考晶体管104、106(图1)的I-V范围510。可将I-V范围502、510视为顶面电路(图1的电路100)的I-V范围，且可将I-V范围504到508视为底面电路(图1的电路180)的I-V范围。 
引起I-V范围502到510的变化的工艺变化导致表示为0的数据值的电压的变化(V0 变化501)和表示为1的数据值的电压的变化(V1变化503)。V0变化501范围跨越I-V范围502与I-V范围504的交点。ΔV0等于最大V0值与最小Vref值之间的电压差，其中Vref值是由参考路径中的负载PMOS曲线与箝位NMOS曲线的交点给出。V1变化503范围跨越I-V范围502与I-V范围508的交点。ΔV1等于最小V1值与最大Vref值之间的电压差。感测裕度为ΔV0和ΔV1中的较小者。I-V范围502的宽度变化为大的V0变化501和V1变化503的主要原因，且随着I-V范围502在接近1伏或小于1伏的较低供应电压下增大，感测裕度可变得无法接受地小。由于核心晶体管的小尺寸(图3)，在产生存储器单元的输出中，工艺变化可对核心晶体管的操作特性具有显著效应。 
相比而言，图5的曲线图550展示在为1.5伏的同一供应电压下I/O晶体管的电流电平和电压电平的工艺变化的较小敏感性。I/O晶体管的I-V范围552展现比核心晶体管的可比较范围502小的工艺变化。由于负载PMOS数据晶体管102(图1)的显著减小的I-V范围552，V0和V1的变化减小且结果感测裕度得以改进。如所说明，ΔV0551增大到0.178伏且ΔV1553增大到.355伏。I/O晶体管104和106的使用还减小了I-V范围560的变化。在核心晶体管(例如，用作箝位晶体管的核心NMOS晶体管112)处所测量的针对数据路径的I-V范围554的变化减小，所述核心晶体管在存储器单元132存储逻辑0值时耦合到存储器单元132。类似地，在核心NMOS晶体管112处所测量的数据路径的I-V范围558的变化减小，核心NMOS晶体管112在存储器单元132存储逻辑1时耦合到存储器单元132。在核心晶体管(例如，用作用于参考单元134、136的箝位晶体管的核心NMOS晶体管114、116)处所测量的针对数据路径的I-V范围556的变化也减小。因此，在为1.5伏的供应电压下I/O晶体管的感测裕度大于核心晶体管的感测裕度。 
I/O晶体管倾向于较不受工艺变化影响，且倾向于提供比核心晶体管好的感测裕度。然而，在可能不可能提供在1.5伏范围中的较高供应电压(例如图4中所描绘)的高度小型化电路中，I/O晶体管的感测电压仍相对低。举例来说，在1伏的供应电压下，感测裕度在为0.025伏470(图4)的ΔV0和为0.061伏480的ΔV1的最小值下仍较低。然而，如果有效地减小I/O晶体管的阈值电压，则可增大所述较低的感测裕度。I/O晶体管的相对高的阈值电压限制了可施加的负载电流，且还限制了Vref的值，所述两者皆倾向于减小感测裕度。 
根据本发明的说明性实施例，即使在施加减小的供应电压(例如，1伏)时，也可通过在制造过程中添加离子植入步骤以调整图1的I/O晶体管102、104、106的沟道特性来减小I/O晶体管的阈值电压。由于含有I/O装置的裸片中的植入而引起的I/O晶体管102、104、106中的孔的浓度的改变减小了I/O晶体管102、104、106的阈值电压。(如 图6中所展示，可通过调用用于Spice仿真的电压源610来仿真由于植入而引起的阈值电压的减小)。替代地或另外，将主体偏压施加到I/O装置可用以减小阈值电压。 
图6为类似于图1的感测电路100的感测电路600的示意图，感测电路600具有用以改变I/O负载PMOS晶体管(例如，I/O负载PMOS晶体管106)的阈值电压的离子实施方案(通过具有为ΔVG_load 612的值的电压源610来仿真)。所述植入具有如下类似效应：供应用以仿真减小的阈值电压的电压ΔVG_load 612。通过离子植入和所仿真的电压源610，ΔVG_load 612经配置为越负(例如，ΔVG_load 612的输出进一步低于0伏)，则I/O晶体管102、104、106的阈值电压越低。 
图7包括两个电流/电压曲线图700和750(I-V曲线)，所述两个电流/电压曲线图700和750说明离子植入的效应以描绘所述植入对使用I/O晶体管的感测裕度的效应。曲线图700和750描绘1.0伏的供应电压下的工艺变化的效应。曲线图700描绘在无植入的情况下使用I/O晶体管的感测电路的工艺变化的效应，如图1中所展示。曲线图700包括在负载PMOS晶体管处所测量的针对数据路径的电流范围702和在具有逻辑0数据值的箝位NMOS晶体管处所测量的针对数据路径的电流范围704、在参考数据值下的箝位NMOS晶体管处所测量的针对数据路径的电流范围706，和具有逻辑1数据值的箝位NMOS晶体管处所测量的针对数据路径的电流范围708。举例来说，如在图5的曲线图500中所描绘，引起电流范围502到508的变化的工艺变化还产生在参考电压下的负载PMOS晶体管的输出电压的范围710。如参看图4所描述，1.0伏的供应电压460下的感测裕度相对小，所述感测裕度得自0.025伏的ΔV0470和0.061伏的ΔV1480中的最小值。 
图7的曲线图750描绘使用具有用以减小阈值电压的离子植入的I/O晶体管的感测电路的工艺变化的效应。如图6中所展示，植入的结果是通过供应-0.2伏的电压的电压源610来仿真。图7的曲线图750还包括负载PMOS I/O晶体管的I-V范围752。曲线图750还展示经耦合而具有逻辑0数据值的箝位NMOS晶体管(例如，耦合到存储器单元132的箝位晶体管112)的I-V范围754、在参考数据值下的箝位NMOS晶体管(例如，耦合到参考单元134、136的箝位晶体管114、116)的I-V范围756，和耦合到存储逻辑1数据值的存储器单元的箝位NMOS晶体管(例如，耦合到存储器单元132的箝位晶体管112)的I-V范围758。与分别针对无植入610的感测电路的I-V范围702到708相比，植入增大了电流范围I-V范围752到758中的每一者的最小值和最大值。 
植入610的值得注意的效应为在参考电压下的负载PMOS晶体管的输出电压的范围的移位760。如通过电压源610所仿真，与无植入的情况下的0.025伏的ΔV0和0.061 伏的ΔV1相比，植入的效应将ΔV0增大到0.091伏且将ΔV1增大到0.246伏，借此显著改进感测裕度。 
图8为描绘使用植入的感测电路中的感测裕度801和漏电流803的改变的线图800，植入使得ΔVG_load 802减小在多个供应电压电平下操作的I/O晶体管的阈值电压。图800展示在为0伏804与-0.2伏806的值ΔVG_load 802之间，ΔV0810和ΔV1820的值持续增大，借此增大感测裕度。另一方面，图800还展示随着ΔVG_load 802的增大而稳定增大的漏电流830。ΔV0810和ΔV1820开始在-0.2伏806与-0.3伏808之间会聚，同时漏电流830的量值继续增大。尽管ΔV1820和ΔV0810(ΔV0810更是如此)随着ΔVG_load802的值增大而增大，但应选择ΔVG_load 802的合意的值以平衡对改进的感测裕度的需要，同时将漏电流电平830维持在可接受范围内。因此，根据一特定说明性实施例，产生为-0.2伏806的ΔVG_load 802的值的植入可提供改进的感测裕度与可接受的漏电流电平之间的所要平衡。 
图9为在由制造中的离子植入产生的ΔVG_load 902的不同输出电平下针对逻辑0电压的感测裕度、针对逻辑1电压的感测裕度和图6的感测电路的平衡感测裕度的变化的条形图900。可通过执行芯片宽(chip-wide)优化(例如，通过更改PMOS I/O晶体管102、104、106(图1和6)的宽度)而得到平衡感测裕度。使用平均值减去三倍西格玛(平均值-3σ)来确定平衡感测裕度突出了具有最差感测裕度的个别装置。因此，使用平均值-3σ方法实现合意的平衡感测裕度确保针对给定装置的一致、合意的感测裕度。 
在为0.0伏904的ΔVG_load值下，ΔV0具有为0.025伏910的值且ΔV1具有为0.061伏912的值，从而产生为0.025伏的感测裕度。可在ΔVG_load=0.0伏下实现为0.035伏914的平衡感测裕度。在为0.0伏904的ΔVG_load下，阈值电压为0.56伏918。将ΔVG_load的值增大到-0.1伏906，ΔV0具有为0.055伏920的值且ΔV1具有为0.156伏922的值，同时可得到为0.079伏924的平衡感测裕度。在为-0.1伏906的ΔVG_load下，阈值电压为0.46伏928。将ΔVG_load的值增大到-0.2伏908，ΔV0具有为0.091伏930的值且ΔV1具有为0.246伏932的值，且可得到为0.130伏934的平衡感测裕度。在-0.2伏908的ΔVG_load下，阈值电压进一步减小到0.36伏938。因此，考虑到最大平衡感测裕度、最低漏电流和最小有效阈值的组合，产生为-0.2伏908的ΔVG_load的值的植入可最佳地满足设计准则或设计约束。 
图10为图1的感测电路的示意图1000，所述感测电路包括用以更改感测装置中所使用的负载I/O晶体管102、104、106的阈值电压的主体偏压输入1010，主体偏压输入1010产生负的ΔVG_load以减小负载I/O晶体管102、104、106的阈值电压。感测电路1000 与图1的感测电路100相同，除了将主体偏压输入1010添加到负载I/O晶体管102、104、106以外。主体偏压输入1010使得能够将减小负载晶体管102、104、106的阈值电压的电压施加到包括感测电路1000的裸片的主体(与由植入产生的ΔVG_load一样)。 
图11为说明正向偏置电压1104的不同电平对主体电压电平Vbody1102和在减小用于图10的感测电路1000中的负载I/O晶体管102、104、106的阈值电压1106中的效应的线图1100。在具有0伏1112的正向偏置电压的1.0伏1110的Vbody电平1102下，阈值电压为0.560伏1114。(如参看图9所描述，0.560伏1114的阈值电压与在1.0伏的供应电压下的I/O晶体管的阈值电压相同，所述I/O晶体管具有产生为0伏的ΔVG_load值的植入。)通过将正向偏置电压电平增大到0.5伏1122而将Vbody电平减小到0.5伏1120会将阈值电压减小到0.467伏1124。类似地，通过将正向偏置电压电平增大到0.7伏1132而将Vbody电平减小到0.3伏1130会将阈值电压减小到0.404伏1134。 
图12为描绘响应于由所施加的正向偏置电压1208所调整的主体电压1206的在感测电路中的感测裕度1202和漏电流1204的改变的线图1200。图1200展示，在0伏1230与1.0伏1240的正向偏置电压1208和1.0伏1220与0伏1210的同量减小的主体电压Vbody 1206之间，ΔV01250和ΔV11270的值发散，直到正向偏置电压1208达到0.7伏1232(且Vbody1206达到0.3伏1212)为止，在0.7伏1232下，ΔV01250和ΔV11270的值开始会聚。漏电流1290随着增大正向偏置电压1208而持续增大。因此，尽管可通过持续增大正向偏置电压1208而增大感测裕度1202，但所选择的感测裕度1202应与可接受的漏电流电平1204平衡。因此，举例来说，如果最高的可接受漏电流电平1204在1.0E-10的范围中，则可选择0.2伏或0.3伏的正向偏置电压1208以改进感测裕度，而不产生无法接受地高的漏电流1290。 
图13为由于减小图10的感测电路中的主体电压Vbody的正向偏置电压而产生的ΔV0、ΔV1和平衡感测裕度的变化的条形图。在由0.0伏1304的正向偏置电压产生的1.0伏1302的Vbody电平偏置电压下，ΔV0具有为0.025伏1306的值，ΔV1具有为0.061伏1308的值，且可得到为0.035伏1310的平衡感测裕度。在0.0伏1304的正向偏置电压下，阈值电压为0.56伏1312。在由0.5伏1324的正向偏置电压产生的0.5伏1322的Vbody电平下，ΔV0具有为0.058伏1326的值且ΔV1具有为0.155伏1328的值，且可得到为0.082伏的平衡感测裕度1330。在0.5伏1324的正向偏置电压下，阈值电压为0.467伏1332。将正向偏置电压增大到0.7伏1344会将Vbody电平减小到0.3伏1342，从而使得ΔV0具有为0.085伏1346的值且ΔV1具有为0.225伏1348的值，且可得到为0.122伏1350的平衡感测裕度。在0.7伏1344的正向偏压值下，阈值电压进一步减小到0.404 伏。因此，考虑到最大平衡感测裕度、最低漏电流(图12)和最小有效阈值的组合，可确定0.7伏1344的正向偏置电压最佳地满足设计准则或设计约束。 
图14为使用适于在同一供应电压下操作的I/O晶体管作为代表性核心晶体管来产生数据和参考信号的特定说明性方法的流程图1400。在1402处，经由第一负载晶体管从包括基于第一电阻的存储器元件的数据单元产生数据信号。所述第一负载晶体管具有比包括于基于电阻的存储器中的代表性核心晶体管的长度长的第一长度。所述第一负载晶体管经配置以在与所述代表性核心晶体管相同的供应电压下操作。在1404处，经由第二负载晶体管从包括基于第二电阻的存储器元件的参考电路产生参考信号。所述第二负载晶体管具有比代表性核心晶体管的长度长的第二长度。所述第二负载晶体管经配置以在与代表性核心晶体管相同的供应电压下操作。第一负载晶体管和第二负载晶体管的阈值电压被调整为小于代表性核心晶体管的阈值电压。在1406处，在感测放大器处接收一对信号，所述对信号包括来自第一负载晶体管和第二负载晶体管的数据信号。如关于图1到14所描述，在改进的感测裕度下感测由所述对数据信号所表示的数据值。 
图15为通信装置1500的特定说明性实施例的方框图，通信装置1500包括基于电阻的存储器，所述存储器包括如参看图1到14所描述的减小的电压I/O装置。通信装置1500包括实施用于通信装置1500的多个功能的芯片上装置1522。芯片上装置1522包括执行用于芯片上装置1522的处理功能的数字信号处理器(DSP)1510。数字信号处理器1510耦合到一个或一个以上存储器装置，例如存储器1532和1564。存储器装置1532可为存储指令1590的只读存储器，指令1590控制由数字信号处理器1510执行的功能的操作。存储器装置1564可为随机存取存储器单元，所述随机存取存储器单元包括具有如参看图1到14所描述的减小的电压I/O装置的基于电阻的存储器。 
图15还展示显示器控制器1526，显示器控制器1526耦合到数字信号处理器1510且耦合到显示器1528。输入装置1530耦合到数字信号处理器1510。编码器/解码器(CODEC)1534还可耦合到数字信号处理器1510。扬声器1536和麦克风1538可耦合到CODEC1534。 
图15还指示可将无线接口1540耦合到数字信号处理器1510且耦合到无线天线1542。在一特定实施例中，电力供应器1544耦合到芯片上系统1522。此外，在一特定实施例中，如图15中所说明，显示器1528、输入装置1530、扬声器1536、麦克风1538、无线天线1542、电力供应器1544和视频相机1570在芯片上系统1522外部。然而，每一者均耦合到芯片上系统1522的一组件。 
可设计前文所揭示的装置和功能性，并将其配置为存储于计算机可读媒体上的计算 机文件(例如，RTL、GDSII、GERBER等)。可将一些或所有所述文件提供给基于所述文件制造装置的制造处置机。所得产品包括半导体晶片，所述半导体晶片接着被切割为半导体裸片且封装为半导体芯片。接着将所述芯片用于例如上文参看图15所描述的通信装置等装置中或用于其它装置中。图16描绘电子装置制造过程1600的一特定说明性实施例。 
在制造过程1600中，(例如)在研究计算机1606处接收物理装置信息1602。物理装置信息1602可包括表示例如处理器等半导体装置或其它半导体装置的至少一个物理性质的设计信息，所述其它半导体装置包括具有如参看图1到14所描述的减小的电压I/O装置的基于电阻的存储器。举例来说，物理装置信息1602可包括物理参数、材料特性，和经由耦合到研究计算机1606的用户接口1604所键入的结构信息。研究计算机1606包括耦合到计算机可读媒体(例如，存储器1610)的处理器1608(例如，一个或一个以上处理核心)。存储器1610可存储计算机可读指令，所述计算机可读指令可执行以致使处理器1608变换物理装置信息1602以遵守文件格式且产生库文件1612。 
在一特定实施例中，库文件1612包括至少一个数据文件，所述至少一个数据文件包括经变换的设计信息。举例来说，库文件1612可包括半导体装置的库，所述半导体装置包括具有图1到14的减小的电压I/O装置的基于电阻的存储器，所述库经提供以用于与电子设计自动化(EDA)工具1620一起使用。 
可在设计计算机1614处结合EDA工具1620来使用库文件1612，设计计算机1614包括耦合到存储器1618的处理器1616(例如，一个或一个以上处理核心)。可将EDA工具1620作为处理器可执行指令存储在存储器1618处，以使得设计计算机1614的用户能够使用具有如参看图1到14所描述的减小的电压I/O装置的基于电阻的存储器来设计电路。举例来说，设计计算机1614的用户可经由耦合到设计计算机1614的用户接口1624来键入电路设计信息1622。电路设计信息1622可包括表示例如处理器等半导体装置或其它半导体装置的至少一个物理性质的设计信息，所述其它半导体装置使用具有如参看图1到14所描述的减小的电压I/O装置的基于电阻的存储器。为了说明，电路设计性质可包括特定电路和与电路设计中的其它元件的关系的识别、定位信息、特征大小信息、互连信息，或表示半导体装置的物理性质的其它信息。 
设计计算机1614可经配置以变换设计信息(包括电路设计信息1622)以遵守文件格式。为了说明，文件形成可包括数据库二进制文件格式，所述数据库二进制文件格式表示平面几何形状、文字标记，和关于呈分层格式(例如，图形数据系统(GDSII)文件格式)的电路布局的其它信息。设计计算机1614可经配置以产生包括经变换的设计信息的数 据文件(例如，GDSII文件1626)，除了其它电路或信息之外，所述数据文件还包括描述具有如参看图1到14所描述的减小的电压I/O装置的基于电阻的存储器的信息。为了说明，数据文件可包括对应于芯片上系统(SOC)的信息，所述芯片上系统(SOC)使用具有如参看图1到14所描述的减小的电压I/O装置的基于电阻的存储器且还包括在所述SOC内的额外电子电路和组件。 
可在制造过程1628处接收GDSII文件1626，以根据GDSII文件1626中的经变换的信息使用具有如参看图1到14所描述的减小的电压I/O装置的基于电阻的存储器来制造装置。举例来说，装置制造过程可包括将GDSII文件1626提供到掩模制造商1630，以产生一个或一个以上掩模，例如用于光刻处理的掩模(被说明为代表性掩模1632)。可在制造过程期间使用掩模1632以产生一个或一个以上晶片1634，一个或一个以上晶片1634可经测试并被分离为若干裸片，例如代表性裸片1636。裸片1636包括电路，所述电路包括(例如使用)具有如参看图1到14所描述的减小的电压I/O装置的基于电阻的存储器。 
可将裸片1636提供到封装过程1638，在封装过程1638中将裸片1636并入到代表性封装1640中。举例来说，封装1640可包括单一裸片1636或多个裸片(例如，系统级封装(SiP)布置)。封装1640可经配置以符合一个或一个以上标准或规范，例如联合电子装置工程委员会(JEDEC)标准。 
可(例如)经由存储于计算机1646处的组件库将关于封装1640的信息分布给各种产品设计者。计算机1646可包括耦合到存储器1610的处理器1648(例如，一个或一个以上处理核心)。可将印刷电路板(PCB)工具作为处理器可执行指令存储在存储器1610处，以处理经由用户接口1644从计算机1646的用户接收的PCB设计信息1642。PCB设计信息1642可包括电路板上的经封装半导体装置、对应于封装1640(其包括处理器或使用具有如参看图1到14所描述的减小的电压I/O装置的基于电阻的存储器的其它半导体装置)的经封装半导体装置的物理定位信息。 
计算机1646可经配置以变换PCB设计信息1642以产生数据文件，例如GERBER文件1652。GERBER文件1652或其它数据文件可包括如下数据：包括电路板上的经封装半导体装置的物理定位信息。GERBER文件1652或其它数据文件还可包括描述电连接件(例如，迹线和通孔)的布局的信息，其中经封装半导体装置包括处理器或使用具有如参看图1到14所描述的减小的电压I/O装置的基于电阻的存储器的其它半导体装置。在其它实施例中，由经变换的PCB设计信息产生的数据文件可具有不同于GERBER格式的格式。 
可在板组装过程1654处接收GERBER文件1652，且GERBER文件1652用以产生根据存储于GERBER文件1652内的设计信息所制造的PCB(例如，代表性PCB 1656)。举例来说，可将GERBER文件1652上载到用于执行PCB生产过程的各种步骤的一个或一个以上机器。PCB 1656可装有包括封装1640的电子组件，以形成代表性印刷电路组合件(PCA)1658。 
可在产品制造过程1660处接收PCA 1658且将其集成到一个或一个以上电子装置中，例如第一代表性电子装置1662和第二代表性电子装置1664。作为一说明性的非限制实例，第一代表性电子装置1662、第二代表性电子装置1664或其两者可选自以下各者的群组：机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、通信装置、个人数字助理(PDA)、固定位置数据单元，和计算机。作为另一说明性非限制实例，电子装置1662和1664中的一者或一者以上可为远程单元，例如移动电话、手持型个人通信系统(PCS)单元、例如个人数据助理等便携式数据单元、具备全球定位系统(GPS)功能的装置、导航装置、例如仪表读取设备等固定位置数据单元，或存储或检索数据或计算机指令的任何其它装置，或其任何组合。尽管如此，本发明不限于这些示范性的所说明单元。 
因此，如在说明性过程1600中所描述，使用具有如参看图1到14所描述的减小的电压I/O装置的基于电阻的存储器的处理器或其它半导体装置可经制造、处理且并入到电子装置中。关于图1到14所揭示的实施例的一个或一个以上方面可包括于各种处理阶段，例如，包括于库文件1612、GDSII文件1626和GERBER文件16102内，以及存储于研究计算机1606的存储器1610、设计计算机1614的存储器1618、计算机1646的存储器1650、在各种阶段(例如，在板组装过程1654处)所使用的一个或一个以上其它计算机或处理器(未图示)的存储器处，且还并入到一个或一个以上其它物理实施例(例如，掩模1632、裸片1636、封装1640、PCA 1658、例如原型电路或装置(未图示)等其它产品，或其任何组合)中。尽管描绘了从物理装置设计到最终产品的生产的各种代表性阶段，但在其它实施例中可使用较少阶段或可包括额外阶段。类似地，可通过单一实体或通过执行过程1600的各种阶段的一个或一个以上实体来执行过程1600。 
提供所揭示的实施例的先前描述，以使得所属领域的技术人员能够制作或使用所揭示的实施例。所属领域的技术人员将容易明白对这些实施例的各种修改，且本文中所界定的原理可在不脱离本发明的范围的情况下应用于其它实施例。因此，本发明无意限于本文中所展示的实施例，而是将赋予本发明可能与所附权利要求书所界定的原理和新颖特征相一致的最广范围。 

Claims (54)

1.一种电路，其包含：
数据路径，其包含第一电阻性存储器单元和第一负载晶体管；以及
参考路径，其包含第二电阻性存储器单元和第二负载晶体管，
其中所述第一负载晶体管和所述第二负载晶体管为适于在负载供应电压下操作的输入和输出I/O晶体管，所述负载供应电压类似于所述电路内的核心晶体管的核心供应电压。
2.根据权利要求1所述的电路，其中所述核心晶体管为所述第一数据路径中的箝位晶体管和存取晶体管中的一者。
3.根据权利要求1所述的电路，其中所述第一负载晶体管和所述第二负载晶体管具有小于1.8伏的负载供应电压。
4.根据权利要求3所述的电路，其中所述第一负载晶体管和所述第二负载晶体管具有约1伏的负载供应电压。
5.根据权利要求1所述的电路，其进一步包含所述第一负载晶体管和所述第二负载晶体管中的植入，以减小所述第一负载晶体管和所述第二负载晶体管的阈值电压。
6.根据权利要求1所述的电路，其进一步包含多个主体偏压输入，所述多个主体偏压输入经配置以接收正向主体偏压以减小所述第一负载晶体管和所述第二负载晶体管的阈值电压。
7.根据权利要求1所述的电路，其中所述第一电阻性存储器单元和所述第二电阻性存储器单元各自包含磁阻式随机存取存储器MRAM装置的单元。
8.根据权利要求1所述的电路，其进一步包含感测放大器电路，其中所述感测放大器电路包含用以接收来自所述第一数据路径的数据电压的第一输入和用以接收来自所述参考路径的参考电压的第二输入。
9.根据权利要求8所述的电路，其中所述I/O晶体管的参数经调整以改进所述感测放大器电路的感测裕度。
10.根据权利要求9所述的电路，其中相对于参考电压的平均变化的逻辑0电压的变化和逻辑1电压的变化经调整以改进所述感测放大器电路的所述感测裕度。
11.根据权利要求1所述的电路，其集成于至少一个半导体裸片中。
12.根据权利要求1所述的电路，其进一步包含选自由以下各者组成的群组的装置：机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、通信装置、个人数字助理PDA、固定位置数据单元和计算机，所述电路集成到所述装置中。
13.一种存储器装置，其包含：
电路，其包含：
数据路径，其包含由多个核心晶体管中的一者或一者以上存取且经由第一负载晶体管产生数据信号的第一电阻性存储器单元；
参考数据路径，其包含由所述多个核心晶体管中的一者或一者以上存取且经由第二负载晶体管产生参考信号的第二电阻性存储器单元，
其中所述第一负载晶体管和所述第二负载晶体管各自具有比所述多个核心晶体管的代表性核心晶体管的长度长的第一长度，且其中所述电路经配置以调适所述第一负载晶体管和所述第二负载晶体管以在所述多个核心晶体管的供应电压下操作且在减小的阈值电压下操作；以及
感测放大器电路，其中所述感测放大器电路包含用以接收来自所述数据路径的所述数据信号的第一输入和用以接收来自所述参考路径的所述参考信号的第二输入。
14.根据权利要求13所述的存储器装置，其中所述第一负载晶体管和所述第二负载晶体管的所述第一长度是所述代表性核心晶体管的所述长度的至少两倍长。
15.根据权利要求13所述的存储器装置，其中所述第一负载晶体管和所述第二负载晶体管的所述第一长度是所述代表性核心晶体管的所述长度的至少三倍长。
16.根据权利要求13所述的存储器装置，其中所述第一负载晶体管和所述第二负载晶体管的第一宽度为约400纳米，且所述代表性核心晶体管的所述长度为约145纳米。
17.根据权利要求13所述的存储器装置，其中所述第一负载晶体管和所述第二负载晶体管各自具有比所述代表性核心晶体管的宽度宽的第一宽度。
18.根据权利要求13所述的存储器装置，其中所述第一负载晶体管和所述第二负载晶体管为金属氧化物半导体场效应晶体管MOSFET。
19.根据权利要求13所述的存储器装置，其中所述供应电压为约1伏。
20.根据权利要求13所述的存储器装置，其进一步包含所述第一负载晶体管和所述第二负载晶体管中的植入，以减小所述第一负载晶体管和所述第二负载晶体管的所述阈值电压。
21.根据权利要求13所述的存储器装置，其进一步包含一个或一个以上主体偏压输入，所述一个或一个以上主体偏压输入经配置以接收正向主体偏压以减小所述第一负载晶体管和所述第二负载晶体管的阈值电压。
22.根据权利要求13所述的存储器装置，其中所述第一电阻性存储器单元和所述第二电阻性存储器单元各自包含磁阻式随机存取存储器MRAM单元。
23.根据权利要求13所述的存储器装置，其中输入和输出I/O晶体管的参数经调整以改进所述感测放大器电路的感测裕度。
24.根据权利要求23所述的存储器装置，其中相对于参考电压的平均变化的逻辑0电压的变化和逻辑1电压的变化经调整以改进所述感测放大器电路的所述感测裕度。
25.根据权利要求13所述的存储器装置，其集成于至少一个半导体裸片中。
26.根据权利要求13所述的存储器装置，其进一步包含选自由以下各者组成的群组的装置：机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、通信装置、个人数字助理PDA、固定位置数据单元和计算机，所述存储器装置集成到所述装置中。
27.一种设备，其包含：
存储器装置，其包含：
用于经由第一负载晶体管从第一电阻性存储器单元提供数据电压的装置；以及
用于经由第二负载晶体管从第二电阻性存储器单元提供参考电压的装置，
其中所述第一负载晶体管和所述第二负载晶体管比所述存储器装置内的核心晶体管大，且在类似于核心供应电压的负载供应电压下操作。
28.根据权利要求27所述的设备，其中所述第一负载晶体管和所述第二负载晶体管具有小于1.8伏的负载供应电压。
29.根据权利要求28所述的设备，其中所述第一负载晶体管和所述第二负载晶体管具有约1伏的负载供应电压。
30.根据权利要求27所述的设备，其进一步包含用于减小所述第一负载晶体管和所述第二负载晶体管的阈值电压的装置。
31.根据权利要求30所述的设备，其中所述用于减小所述第一负载晶体管和所述第二负载晶体管的所述阈值电压的装置包含在所述第一负载晶体管和所述第二负载晶体管中的植入，以减小所述第一负载晶体管和所述第二负载晶体管的阈值电压。
32.根据权利要求30所述的设备，其中所述用于减小所述第一负载晶体管和所述第二负载晶体管的所述阈值电压的装置包含主体偏压输入，所述主体偏压输入经配置以接收正向主体偏压以减小所述第一负载晶体管和所述第二负载晶体管的阈值电压。
33.根据权利要求27所述的设备，其进一步包含感测放大器装置，其中所述感测放大器装置包含用以接收所述数据电压的第一输入和用以接收所述参考电压的第二输入。
34.根据权利要求33所述的设备，其中所述第一负载晶体管和所述第二负载晶体管的参数经调整以改进所述感测放大器装置的感测裕度。
35.一种感测存储于基于电阻的存储器处的数据值的方法，所述方法包含：
经由第一负载晶体管从包含基于第一电阻的存储器元件的数据单元产生数据信号，其中所述第一负载晶体管具有比包括于基于电阻的存储器中的代表性核心晶体管的长度长的第一长度，且其中所述第一负载晶体管经配置以在与所述代表性核心晶体管相同的供应电压下操作；
经由第二负载晶体管从包含基于第二电阻的存储器元件的参考电路产生参考信号，其中所述第二负载晶体管具有比所述代表性核心晶体管的所述长度长的第二长度，且其中所述第二负载晶体管经配置以在与所述代表性核心晶体管相同的所述供应电压下操作；以及
在感测放大器处接收一对信号，其中所述对信号包含所述数据信号和所述参考信号。
36.根据权利要求35所述的方法，其中所述第一负载晶体管或所述第二负载晶体管的阈值电压低于所述代表性核心晶体管的阈值电压。
37.根据权利要求35所述的方法，其中所述第一负载晶体管的所述第一长度和所述第二负载晶体管的所述第二长度是所述代表性核心晶体管的所述长度的至少两倍长。
38.根据权利要求35所述的方法，其中所述第一负载晶体管和所述第二负载晶体管各自具有比所述代表性核心晶体管的宽度宽的宽度。
39.根据权利要求35所述的方法，其进一步包含将约1伏的供应电压提供到供应电压输入。
40.根据权利要求35所述的方法，其中由集成到电子装置中的处理器来执行所述产生所述数据信号、所述产生所述参考信号和所述接收所述对信号。
41.一种感测存储于基于电阻的存储器处的数据值的方法，所述方法包含：
第一步骤，其用于经由包括于感测放大器中的第一负载晶体管从包含基于第一电阻的存储器元件的数据单元产生数据信号，其中所述第一负载晶体管具有比包括于基于电阻的存储器中的代表性核心晶体管的长度长的第一长度，且其中所述第一负载晶体管经配置以在与所述代表性核心晶体管相同的供应电压下操作以用于改进所述感测放大器的感测裕度，且经配置以在减小的阈值电压下操作；
第二步骤，其用于经由包括于所述感测放大器中的第二负载晶体管从包含基于第二电阻的存储器元件的参考电路产生参考信号，其中所述第二负载晶体管具有比所述代表性核心晶体管的所述长度长的第二长度，且其中所述第二负载晶体管经配置以在与所述代表性核心晶体管相同的所述供应电压下操作以用于改进所述感测放大器的所述感测裕度，且经配置以在所述减小的阈值电压下操作；以及
第三步骤，其用于在感测放大器处接收一对信号，其中所述对信号包含来自所述第一负载晶体管的数据信号和来自所述第二负载晶体管的参考信号以用于确定由所述数据信号表示的数据值。
42.根据权利要求41所述的方法，其进一步包含用于以下操作的步骤：确定在所述第一负载晶体管和所述第二负载晶体管中的植入以用于调适所述第一负载晶体管和所述第二负载晶体管以在所述减小的阈值电压下操作。
43.根据权利要求41所述的方法，其进一步包含用于以下操作的步骤：确定正向主体偏置电压以用于调适第一负载晶体管和所述第二负载晶体管以在所述减小的阈值电压下操作。
44.根据权利要求41所述的方法，其中由集成到电子装置中的处理器来执行所述第一步骤、所述第二步骤和所述第三步骤。
45.一种存储可由计算机执行的指令的计算机可读有形媒体，所述指令包含：
可由所述计算机执行以接收表示半导体装置的一个或一个以上物理性质的设计信息的指令，所述半导体装置包含：
数据路径，其包含耦合到多个核心晶体管中的一者或一者以上以经由第一负载晶体管产生数据信号的第一电阻性存储器单元；
参考数据路径，其包含耦合到所述多个核心晶体管中的一者或一者以上以经由第二负载晶体管产生参考信号的第二电阻性存储器单元，其中所述第一负载晶体管和所述第二负载晶体管各自具有比所述多个核心晶体管的代表性核心晶体管的第二长度长的第一长度，且其中所述第一负载晶体管和所述第二负载晶体管适于在所述多个核心晶体管的供应电压下操作且在低于所述代表性核心晶体管的核心阈值电压的负载阈值电压下操作；以及
感测放大器电路，其中所述感测放大器电路包含用以接收来自所述数据路径的所述数据信号的第一输入和用以接收来自所述参考路径的所述参考信号的第二输入；以及
可由所述计算机执行以根据所述设计信息制造所述半导体装置的指令。
46.根据权利要求45所述的计算机可读有形媒体，其中数据文件包含GERBER格式。
47.根据权利要求45所述的计算机可读有形媒体，其中所述数据文件包含GDSII格式。
48.根据权利要求45所述的计算机可读有形媒体，其中所述第一负载晶体管和所述第二负载晶体管的所述第一长度是所述代表性核心晶体管的所述第二长度的至少两倍长。
49.根据权利要求48所述的计算机可读有形媒体，其中所述第一负载晶体管和所述第二负载晶体管的所述第一长度是所述代表性核心晶体管的所述第二长度的至少三倍长。
50.根据权利要求49所述的计算机可读有形媒体，其中所述第一负载晶体管和所述第二负载晶体管的第一宽度为约400纳米，且第一负载晶体管和所述第二负载晶体管的所述第一长度为约145纳米。
51.根据权利要求45所述的计算机可读有形媒体，其中所述第一负载晶体管和所述第二负载晶体管各自具有比所述代表性核心晶体管的第二宽度宽的第一宽度。
52.根据权利要求45所述的计算机可读有形媒体，其中所述供应电压包含约1伏。
53.根据权利要求45所述的计算机可读有形媒体，其进一步包含使用离子植入来植入所述第一负载晶体管和所述第二负载晶体管以减小所述第一负载晶体管和所述第二负载晶体管的所述阈值电压。
54.根据权利要求45所述的计算机可读有形媒体，其进一步包含产生一个或一个以上主体偏压输入，所述一个或一个以上主体偏压输入经配置以接收正向主体偏压以减小所述第一负载晶体管和所述第二负载晶体管的阈值电压。
CN201180006350.3A 2010-01-21 2011-01-21 具有减小的电压输入/输出装置的基于电阻的存储器 Active CN102782762B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/691,252 2010-01-21
US12/691,252 US8335101B2 (en) 2010-01-21 2010-01-21 Resistance-based memory with reduced voltage input/output device
PCT/US2011/021974 WO2011091207A1 (en) 2010-01-21 2011-01-21 Resistance-based memory with reduced voltage input/output device

Publications (2)

Publication Number Publication Date
CN102782762A true CN102782762A (zh) 2012-11-14
CN102782762B CN102782762B (zh) 2015-03-18

Family

ID=43640195

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180006350.3A Active CN102782762B (zh) 2010-01-21 2011-01-21 具有减小的电压输入/输出装置的基于电阻的存储器

Country Status (7)

Country Link
US (1) US8335101B2 (zh)
EP (1) EP2526553B1 (zh)
JP (1) JP5536234B2 (zh)
KR (1) KR101411572B1 (zh)
CN (1) CN102782762B (zh)
TW (1) TW201145280A (zh)
WO (1) WO2011091207A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105593940A (zh) * 2013-09-27 2016-05-18 高通股份有限公司 用于修整电阻式存储器中的参考电平的系统和方法
CN107430881A (zh) * 2015-03-09 2017-12-01 东芝存储器株式会社 半导体存储装置

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8228714B2 (en) * 2008-09-09 2012-07-24 Qualcomm Incorporated Memory device for resistance-based memory applications
US8531902B2 (en) * 2011-06-30 2013-09-10 Qualcomm Incorporated Sensing circuit
US8693273B2 (en) * 2012-01-06 2014-04-08 Headway Technologies, Inc. Reference averaging for MRAM sense amplifiers
KR102005226B1 (ko) * 2012-10-29 2019-07-30 삼성전자 주식회사 저항체를 이용한 비휘발성 메모리 장치 및 그 구동 방법
US9437257B2 (en) * 2012-12-31 2016-09-06 Taiwan Semiconductor Manufacturing Company, Ltd. Sensing circuit, memory device and data detecting method
US9390779B2 (en) 2013-03-15 2016-07-12 Qualcomm Incorporated System and method of sensing a memory cell
KR102020975B1 (ko) 2013-07-30 2019-10-18 삼성전자주식회사 반도체 메모리 장치의 전류 센스앰프 회로
US9262575B2 (en) * 2014-02-10 2016-02-16 International Business Machines Corporation Circuit-level abstraction of multigate devices using two-dimensional technology computer aided design
KR20150102526A (ko) 2014-02-28 2015-09-07 에스케이하이닉스 주식회사 전자 장치
US9502088B2 (en) * 2014-09-27 2016-11-22 Qualcomm Incorporated Constant sensing current for reading resistive memory
KR102265464B1 (ko) 2014-12-12 2021-06-16 삼성전자주식회사 분리 센싱 타입의 센싱 회로를 가지는 반도체 메모리 장치 및 그에 따른 데이터 센싱 방법
US9747966B2 (en) * 2015-08-25 2017-08-29 Toshiba Memory Corporation Semiconductor memory device for sensing memory cell with variable resistance
US10431278B2 (en) * 2017-08-14 2019-10-01 Qualcomm Incorporated Dynamically controlling voltage for access operations to magneto-resistive random access memory (MRAM) bit cells to account for ambient temperature
TWI723944B (zh) 2020-09-21 2021-04-01 崛智科技有限公司 記憶體裝置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0610927A2 (en) * 1993-02-10 1994-08-17 Mitsubishi Denki Kabushiki Kaisha SRAM memory structure and manufacturing method thereof
EP1074993A1 (en) * 1999-08-05 2001-02-07 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device with reduced current consumption in data hold mode
US20030080780A1 (en) * 2001-10-26 2003-05-01 Mitsubishi Denki Kabushiki Kaisha Output circuit
CN1501406A (zh) * 2002-11-14 2004-06-02 株式会社瑞萨科技 含保证读出边限的读出放大器的非易失存储装置
US20040170048A1 (en) * 2001-06-28 2004-09-02 Sharp Laboratories Of America, Inc. Electrically programmable resistance cross point memory sensing method
US20060104136A1 (en) * 2004-11-15 2006-05-18 Dietmar Gogl Sense amplifier bitline boost circuit
WO2008109768A1 (en) * 2007-03-06 2008-09-12 Qualcomm Incorporated Word line transistor strength control for read and write in spin transfer torque magnetoresistive random access memory
US20080310218A1 (en) * 2007-06-13 2008-12-18 Sony Corporation Semiconductor memory device and its data reading method
US20090323405A1 (en) * 2008-06-30 2009-12-31 Qualcomm Incorporated Controlled Value Reference Signal of Resistance Based Memory Circuit

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0810728B2 (ja) * 1990-02-01 1996-01-31 株式会社東芝 半導体記憶装置
DE4026039A1 (de) 1990-02-03 1991-08-08 Pkl Verpackungssysteme Gmbh Kunststoffbeschichtetes papier/karton
JP2004103202A (ja) * 2002-07-18 2004-04-02 Renesas Technology Corp 薄膜磁性体記憶装置
JP4219141B2 (ja) 2002-09-13 2009-02-04 株式会社ルネサステクノロジ 薄膜磁性体記憶装置
JP2004110961A (ja) 2002-09-19 2004-04-08 Renesas Technology Corp 電流駆動回路および半導体記憶装置
ITTO20030121A1 (it) * 2003-02-18 2004-08-19 St Microelectronics Srl Amplificatore di lettura di celle di memoria non volatili a
JP2006344258A (ja) * 2005-06-07 2006-12-21 Toshiba Corp 磁気ランダムアクセスメモリ
DE102005029872A1 (de) 2005-06-27 2007-04-19 Infineon Technologies Ag Speicherzelle, Lesevorrichtung für die Speicherzelle sowie Speicheranordnungen mit einer derartigen Speicherzelle und Lesevorrichtung
JP5676842B2 (ja) * 2008-05-30 2015-02-25 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置
US8228714B2 (en) * 2008-09-09 2012-07-24 Qualcomm Incorporated Memory device for resistance-based memory applications
US7889585B2 (en) * 2008-12-18 2011-02-15 Qualcomm Incorporated Balancing a signal margin of a resistance based memory circuit

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0610927A2 (en) * 1993-02-10 1994-08-17 Mitsubishi Denki Kabushiki Kaisha SRAM memory structure and manufacturing method thereof
EP1074993A1 (en) * 1999-08-05 2001-02-07 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device with reduced current consumption in data hold mode
US20040170048A1 (en) * 2001-06-28 2004-09-02 Sharp Laboratories Of America, Inc. Electrically programmable resistance cross point memory sensing method
US20030080780A1 (en) * 2001-10-26 2003-05-01 Mitsubishi Denki Kabushiki Kaisha Output circuit
CN1501406A (zh) * 2002-11-14 2004-06-02 株式会社瑞萨科技 含保证读出边限的读出放大器的非易失存储装置
US20060104136A1 (en) * 2004-11-15 2006-05-18 Dietmar Gogl Sense amplifier bitline boost circuit
WO2008109768A1 (en) * 2007-03-06 2008-09-12 Qualcomm Incorporated Word line transistor strength control for read and write in spin transfer torque magnetoresistive random access memory
US20080310218A1 (en) * 2007-06-13 2008-12-18 Sony Corporation Semiconductor memory device and its data reading method
US20090323405A1 (en) * 2008-06-30 2009-12-31 Qualcomm Incorporated Controlled Value Reference Signal of Resistance Based Memory Circuit

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105593940A (zh) * 2013-09-27 2016-05-18 高通股份有限公司 用于修整电阻式存储器中的参考电平的系统和方法
CN105593940B (zh) * 2013-09-27 2018-12-14 高通股份有限公司 用于修整电阻式存储器中的参考电平的系统、装置和方法
CN107430881A (zh) * 2015-03-09 2017-12-01 东芝存储器株式会社 半导体存储装置
CN107430881B (zh) * 2015-03-09 2021-03-23 东芝存储器株式会社 半导体存储装置

Also Published As

Publication number Publication date
US8335101B2 (en) 2012-12-18
CN102782762B (zh) 2015-03-18
TW201145280A (en) 2011-12-16
EP2526553A1 (en) 2012-11-28
EP2526553B1 (en) 2015-09-16
WO2011091207A1 (en) 2011-07-28
JP5536234B2 (ja) 2014-07-02
KR101411572B1 (ko) 2014-06-25
US20110176350A1 (en) 2011-07-21
JP2013517589A (ja) 2013-05-16
KR20120120329A (ko) 2012-11-01

Similar Documents

Publication Publication Date Title
CN102782762B (zh) 具有减小的电压输入/输出装置的基于电阻的存储器
CN102804275B (zh) 具有电流镜射的差分读出放大器以及参考存储器单元
CN102334207B (zh) 磁性隧道结装置及制造
CN103124998B (zh) 具有双二极管存取装置的基于电阻的存储器
CN102334166B (zh) 降低自旋力矩转移磁阻性随机存取存储器(stt-mram)中的源极负载效应
US20130028010A1 (en) Fast MTJ Switching Write Circuit For MRAM Array
CN105593940A (zh) 用于修整电阻式存储器中的参考电平的系统和方法
KR102134285B1 (ko) 메모리 셀을 프로그래밍하는 시스템 및 방법
CN105580083A (zh) 基于电阻的具有多条源线的存储器单元
JP6199286B2 (ja) 検知回路
CN105518788A (zh) 用于提供参考单元的系统和方法
JP5808858B2 (ja) 検知回路
US8423329B2 (en) System and method of adjusting a resistance-based memory circuit parameter

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant