CN102721873B - 多晶硅阵列基板上多晶硅薄膜电阻的测试方法 - Google Patents

多晶硅阵列基板上多晶硅薄膜电阻的测试方法 Download PDF

Info

Publication number
CN102721873B
CN102721873B CN201210187361.2A CN201210187361A CN102721873B CN 102721873 B CN102721873 B CN 102721873B CN 201210187361 A CN201210187361 A CN 201210187361A CN 102721873 B CN102721873 B CN 102721873B
Authority
CN
China
Prior art keywords
monitoring piece
polysilicon membrane
substrate
polysilicon
membrane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201210187361.2A
Other languages
English (en)
Other versions
CN102721873A (zh
Inventor
田慧
金馝奭
龙春平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201210187361.2A priority Critical patent/CN102721873B/zh
Publication of CN102721873A publication Critical patent/CN102721873A/zh
Priority to PCT/CN2012/084602 priority patent/WO2013181900A1/zh
Application granted granted Critical
Publication of CN102721873B publication Critical patent/CN102721873B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2637—Circuits therefor for testing other individual devices

Abstract

本发明公开了一种多晶硅薄膜电阻的测试方法，涉及半导体领域，可及时、准确地监测掺杂后的多晶硅薄膜电阻，能够降低生产损失，提高生产效率。所述方法，包括：提供基板和监控片；在所述基板和监控片上同步形成掺杂的多晶硅薄膜、栅极绝缘层，其中，在所述基板上形成的为图案化的多晶硅薄膜，在所述监控片上形成的为图案化的多晶硅薄膜或不具有图案的多晶硅薄膜；对所述监控片上的多晶硅层进行电阻测试。

Description

多晶硅阵列基板上多晶硅薄膜电阻的测试方法
技术领域
本发明涉及半导体领域，尤其涉及一种多晶硅阵列基板上多晶硅薄膜电阻的测试方法。
背景技术
薄膜晶体管液晶显示器(Thin Film Transistor Liquid Crystal Display，TFT-LCD)的主要特点是为每个像素配置了一个半导体开关器件，即薄膜晶体管(Thin Film Transistor，TFT)。因此，TFT-LCD制造过程中，最重要的一步即在基板上形成TFT阵列(制备多晶硅阵列基板)。具体地，先在基板上形成多晶硅薄膜，多晶硅薄膜再经掺杂形成TFT器件的源漏极，而源漏极处多晶硅薄膜的电阻以及电阻均匀性直接影响到晶体管器件的电学性能，而多晶硅薄膜的导电性能不只与掺杂剂量有关，还与多晶硅薄膜本身的晶粒结构有关。因此，在晶体管制作过程中需要及时检测多晶硅薄膜的电阻值，以调整多晶硅薄膜的制作工艺和离子注入工艺中的各项参数。现有技术中，一般通过测量多晶硅薄膜的厚度估算薄膜的电阻值，或者通过测定器件的I-V曲线来计算器件源漏极的电阻。
在上述过程中，现有技术存在如下问题：
现有测量方法无法准确且无损地对多晶硅阵列基板上多晶硅薄膜进行电阻测试。现有技术中通过厚度估算的电阻值只是理论计算值，通常与实际值相差较大，通过I-V曲线计算得到的是器件源漏极的电阻，一般是包括多晶硅薄膜在内的多层薄膜的总电阻，也不能准确反映多晶硅薄膜的质量；而其它直接测量多晶硅薄膜电阻的方法如四探针法，又会对对基板膜层(主要是多晶硅薄膜)造成损伤。
发明内容
本发明所要解决的技术问题在于提供一种多晶硅阵列基板上多晶硅薄膜电阻的测试方法，可准确测量多晶硅阵列基板上多晶硅薄膜的电阻，并且测试过程不会对基板膜层造成损伤。
为达到上述目的，本发明的实施例采用如下技术方案：
一种多晶硅阵列基板上多晶硅薄膜电阻的测试方法，包括：
a、提供基板和监控片；
b、在基板和监控片上同步形成掺杂的多晶硅薄膜、栅极绝缘层，其中，在所述基板上形成的为图案化的多晶硅薄膜，在所述监控片上形成的为图案化的多晶硅薄膜或不具有图案的多晶硅薄膜；
c、对所述监控片上的多晶硅薄膜进行电阻测试。
进一步地，所述方法，还包括：
d、如果对所述监控片进行的所述电阻测试的结果符合生产规格要求，则已执行完步骤b的所述基板继续执行后继制程；如果所述电阻测试的结果不符合生产规格要求，则根据所述电阻测试的结果对已执行完步骤b的所述基板进行修正，使所述基板上的多晶硅薄膜符合生产规格要求。
可选地，步骤b包括：
b1、在所述基板和监控片上同步形成多晶硅薄膜；
b2、在所述多晶硅薄膜上同步形成栅绝缘层；
b3、对所述多晶硅薄膜进行离子注入，形成掺杂区域，所述栅绝缘层作为所述离子注入时的阻挡层。
步骤c包括以下子步骤：
c1、去除所述监控片上的栅绝缘层；
c2、激活所述多晶硅薄膜中的掺杂离子；
c3、对所述多晶硅薄膜进行电阻测试。
可选地，子步骤c3具体为：通过四探针法对所述监控片上的多晶硅薄膜进行电阻测试。
可选地，子步骤c1中采用湿法刻蚀去除所述多晶硅薄膜上的栅绝缘层。
可选地，子步骤c2中采用快速退火炉激活所述多晶硅薄膜中的掺杂离子。
可选地，子步骤b 1具体包括：
在所述基板和监控片上同步形成缓冲层薄膜；
在所述缓冲层薄膜上同步形成非晶硅薄膜；
利用准分子激光仪对所述非晶硅薄膜同步进行晶化，以形成多晶硅薄膜。
可选地，所述缓冲层薄膜包括：SiO2薄膜层、SiNx薄膜层或SiO2薄膜层和SiNx薄膜层形成的复合层。
可选地，所述非晶硅薄膜的厚度为40nm～200nm。
可选地，步骤b还包括以下步骤：
b4、在所述基板和监控片上形成栅极图案、保护层、源电极图案和漏电极图案；或在基板上形成栅极图案、保护层、源电极图案和漏电极图案，在监控片上形成栅金属层、保护层、源漏金属层。
可选地，子步骤b2中所述栅绝缘层包括：SiO2薄膜层、SiNx薄膜层或SiO2薄膜层和SiNx薄膜层形成的复合层。
本发明实施例所述的多晶硅阵列基板上多晶硅薄膜电阻的测试方法，通过设置监控片，在所述基板和监控片上同步形成掺杂的多晶硅薄膜、栅极绝缘层，然后对监控片上的多晶硅薄膜进行电阻测试，根据监控片电阻测试的结果决定监控片所监控的基板是否继续执行后继制程。本发明实施例所述测试方法，通过监控片间接对基板上多晶硅薄膜进行电阻进行测试，能及时、准确地监控基板上多晶硅薄膜的电阻，并且测试过程不会对基板膜层造成损伤，有利于对多晶硅薄膜质量做出正确评价，能够降低生产损失，提高生产效率。
附图说明
图1为本发明实施例中多晶硅阵列基板上多晶硅薄膜电阻的测试方法流程图一；
图2为本发明实施例中多晶硅阵列基板上多晶硅薄膜电阻的测试方法流程图二；
图3为本发明实施例中多晶硅阵列基板上多晶硅薄膜电阻的测试方法流程图三；
图4为本发明实施例中多晶硅阵列基板上多晶硅薄膜电阻的测试方法流程图四。
具体实施方式
本发明实施例提供一种多晶硅阵列基板上多晶硅薄膜电阻的测试方法，可及时、准确地监测掺杂后多晶硅薄膜的电阻，能够降低生产损失，提高生产效率。
下面结合附图对本发明实施例进行详细描述。此处所描述的具体实施方式仅仅用以解释本发明，并不用于限定本发明。
实施例一
本发明实施例提供一种多晶硅阵列基板上多晶硅薄膜电阻的测试方法，如图1所示，该方法包括：
a、提供基板和监控片；
b、在所述基板和监控片上同步形成掺杂的多晶硅薄膜、栅极绝缘层，其中，在所述基板上形成的为图案化的多晶硅薄膜，在所述监控片上形成的为图案化的多晶硅薄膜或不具有图案的多晶硅薄膜；
c、对所述监控片上的多晶硅薄膜进行电阻测试。
所述监控片的具体数目可根据生产需要进行设置，本实施例对此不加限定。由于衬底材质对形成在其上的膜层组分、结构及膜层质量有影响，所以优选地，监控片选用与基板相同的材质。
基板和监控片一起执行子步骤b，在基板和监控片上同步形成掺杂的多晶硅薄膜、栅极绝缘层。一般情况下，具体实施中基板和监控片在生产线上同炉同批次执行各制程，保证基板沉积的各膜层与监控片上形成的各膜层一致，监控片的电阻测试结果即可代表所监控的基板上的多晶硅薄膜的电阻。
本实施例所述多晶硅薄膜电阻的测试方法，基板和监控片同步形成掺杂的多晶硅薄膜和栅绝缘层，然后再对监控片上的多晶硅薄膜进行电阻测试，从而间接获得基板上多晶硅薄膜的电阻。本发明实施例所述的多晶硅薄膜电阻的测试方法，通过设置监控片，可直接对监控片的多晶硅薄膜进行电阻测试，避免电阻测试对基板膜层(主要是多晶硅薄膜)的破坏，可直接、准确地监测掺杂后的多晶硅薄膜电阻，能够降低生产损失，提高生产效率。
进一步地，如图2所示，所述方法还包括：
d、如果对监控片进行的电阻测试的结果符合生产规格要求，则已执行完步骤b的所述基板继续执行后继制程；如果对监控片进行的电阻测试的结果不符合生产规格要求，则根据电阻测试的结果对已执行完步骤b的基板进行修正，使所述基板上的多晶硅薄膜符合生产规格要求。
晶体管源漏极处的多晶硅薄膜的电阻以及电阻均匀性直接影响到器件的电学性能，而多晶硅薄膜的导电性能不只与掺杂剂量、掺杂离子的激活程度有关，还与多晶硅薄膜本身的晶粒结构有关。如果监控片电阻不符合生产规格要求，为能够降低生产损失，需根据电阻测试的结果对已执行完步骤b的基板进行修正，使基板上的多晶硅薄膜符合生产规格要求后，再继续后继制程。其中，所述对基板进行的修正，可以是通过二次掺杂等方式增加多晶硅薄膜的电阻，也可以是通过更高温度再次退火等方式减小多晶硅薄膜的电阻，或者是通过这些方式对基板上多晶硅薄膜的电阻均匀性进行改进。例如，如果监控片的多晶硅薄膜的电阻小于生产规格所要求的最小电阻，可对基板进行二次离子注入以增加掺杂剂量，二次离子注入时的掺杂剂量可根据生产规格要求及电阻测试的结果来计算。可选地，为对二次离子注入的补偿性修正的结果进行监控，可连同监控片一起进行二次离子注入。
可选地，步骤d还可包括：根据电阻测试的结果调整多晶硅薄膜的制作工艺和离子注入工艺中的各项参数，以使下一批次生产的基板符合生产规格要求。
本发明实施例所述的多晶硅薄膜电阻的测试方法，还根据监控片电阻测试的结果对基板进行修正，使基板上的多晶硅薄膜符合生产规格要求，可能够降低生产损失，提高生产效率。
上述各实施例中，步骤b对基板和监控片一起执行形成多晶硅TFT的部分制程，本领域技术人员十分清楚其具体实施方式多样，现举出一种具体的实施范例作为参考，如图3所示，其中，所述步骤b包括：
b1、在所述基板和监控片上同步形成多晶硅薄膜；
b2、在所述多晶硅薄膜上同步形成栅绝缘层；
b3、对所述多晶硅薄膜同步进行离子注入，形成掺杂区域，所述栅绝缘层作为所述离子注入时的阻挡层。
其中，子步骤b1在所述基板和监控片上形成多晶硅薄膜，其具体实现方式多样，一种具体的多晶硅薄膜制备方法，包括：
b101、在所述基板和监控片上同步形成缓冲层薄膜；
b102、在所述缓冲层薄膜上同步形成非晶硅薄膜；
b103、利用准分子激光仪对所述非晶硅薄膜同步进行晶化，以形成多晶硅薄膜。
b101～b103仅为在基板和监控片上一起制备多晶硅薄膜的一种具体实施方式，具体实施中，并不仅限于该种制备方法，具体采用何种方法制备多晶硅薄膜并不影响本发明的实施及实施效果，此处不再一一介绍。
可选地，步骤b还包括：
b4、在所述基板和监控片上形成栅极图案、保护层、源电极图案和漏电极图案；或在基板上形成栅极图案、保护层、源电极图案和漏电极图案，在监控片上形成栅金属层、保护层、源漏金属层。即在基板和监控片上同步执行完整的多晶硅TFT制程；或在基板上执行完整的多晶硅TFT制程，而在监控片上形成与基板上的多晶硅TFT的相对应的、但不具有图案的层结构。在此步骤之后再进行步骤c的测试，也可实现相同的技术效果。
其中，可选地，所述缓冲层薄膜包括：SiO2薄膜层、SiNx薄膜层或SiO2薄膜层和SiNx薄膜层形成的复合层。
可选地，所述非晶硅薄膜的厚度为40nm～200nm。
可选地，步骤b2中所述栅绝缘层包括：SiO2薄膜层、SiNx薄膜层或SiO2薄膜层和SiNx薄膜层形成的复合层。
上述各实施例中，步骤c对监控片上的多晶硅薄膜进行电阻测试，该步骤为对监控片单独执行，具体实现方式与步骤b的具体实现过程有关，结合上面所述的步骤b的具体实施过程，对应地，如图3所示，步骤c可包括以下子步骤：
c1、去除监控片上多晶硅薄膜上的栅绝缘层；
c2、激活所述多晶硅薄膜中的掺杂离子；
c3、对多晶硅薄膜进行电阻测试。
本步骤中，子步骤c1和c2是为c3中的电阻测试做准备，子步骤c1去除多晶硅薄膜上的栅极绝缘层(可通过刻蚀去除)，露出下层的多晶硅薄膜便于直接对多晶硅薄膜进行电阻测试，若步骤b中还包括：b4、在所述基板和监控片上形成栅极图案、保护层、源电极图案和漏电极图案；或在基板上形成栅极图案、保护层、源电极图案和漏电极图案，在监控片上形成栅金属层、保护层、源漏金属层，则步骤c 1还需要去除监控片上形成于多晶硅薄膜上方的层结构；子步骤c2激活多晶硅薄膜在离子注入时引入的掺杂离子，使掺杂离子具有电活性，产生自由载流子，同时亦可消除/修复离子注入时造成的晶格损伤。c1和c2的执行顺序并不影响本发明的实施效果，所以本实施例对子步骤c1和c2的执行顺序并不加以限制。本步骤中也可先激活掺杂的离子，再通过刻蚀去除栅绝缘层，烘干后对多晶硅薄膜进行电阻测试。另外，子步骤c3中所述的电阻测试是对监控片上源漏极处的多晶硅薄膜进行的电阻及电阻均匀性测试。
子步骤c1～c3，具体实现方式多样，不过需注意的是子步骤c2中，对监控片执行的激活掺杂离子的工艺参数一般要与监控片所监控的基板后续执行的激活掺杂离子的工艺参数一致。
可选地，子步骤c2中可采用快速退火炉激活所述多晶硅薄膜中的掺杂离子。
可选地，子步骤c1中采用湿法刻蚀去除所述多晶硅薄膜上的栅绝缘层。
可选地，子步骤c3中通过四探针法对所述监控片上的多晶硅薄膜进行电阻测试。
四探针法则是一种测量半导体电阻率及薄层电阻电阻率的标准方法，设备简单，操作方便，精确度高，但对被测样品(尤其是被测膜层)具有一定破坏性。本实施例通过设置监控片，并刻蚀去除监控片上的栅绝缘层，用四探针法测量监控片的多晶硅薄膜电阻来间接获得基板上的多晶硅薄膜电阻，解决了现有技术中因多晶硅薄膜上存在栅绝缘层(掺杂区域离子注入的阻挡层)，而无法使用四探针法直接测量基板的多晶硅薄膜电阻的技术问题，能及时、准确地监控基板上多晶硅薄膜的电阻，同时还避免了对基板多晶硅薄膜的损坏。
可选地，所述电阻测试的结果，至少包括多晶硅薄膜上九组测量点的电阻测试结果，以保证对多晶硅薄膜的电阻均匀性评价的准确性。
可选地，子步骤c3中为便于对多晶硅薄膜进行电阻测试，可在多晶硅薄膜上蒸镀电极。
本发明实施例所述的多晶硅薄膜电阻的测试方法，通过监控片间接对多晶硅阵列基板上多晶硅薄膜进行电阻进行测试，能及时、准确地监控多晶硅阵列基板上多晶硅薄膜的电阻，并且测试过程不会对基板膜层造成损伤，有利于对多晶硅薄膜质量做出正确评价，能够降低生产损失，提高生产效率。
进一步地，如图4所示，本实施例所述方法还可包括：
d、如果对监控片进行的电阻测试的结果符合生产规格要求，则已执行完步骤b的所述基板继续执行后继制程；如果对监控片进行的电阻测试的结果不符合生产规格要求，则根据电阻测试的结果对已执行完步骤b的基板进行修正，使所述基板上的多晶硅薄膜符合生产规格要求。
本发明实施例所述的多晶硅薄膜电阻的测试方法，通过设置监控片，根据监控片电阻测试的结果决定基板是否继续执行晶体管生产过程中的后继制程，如果对监控片进行的电阻测试的结果符合生产规格要求，则已执行完步骤b的基板继续执行后继制程，可及时、准确地监测掺杂后的多晶硅薄膜电阻，能够降低生产损失，提高生产效率。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应所述以权利要求的保护范围为准。

Claims (10)

1.一种多晶硅阵列基板上多晶硅薄膜电阻的测试方法，其特征在于，包括：
a、提供基板和监控片；
b、在所述基板和监控片上同步进行如下子步骤，包括：
b1、在所述基板和监控片上同步形成多晶硅薄膜，其中，在所述基板上形成的为图案化的多晶硅薄膜，在所述监控片上形成的为不具有图案的多晶硅薄膜；
b2、在所述基板和所述监控片上同步形成栅绝缘层；
b3、对所述基板和监控片上的多晶硅薄膜同步进行离子注入，形成掺杂区域，所述栅绝缘层作为所述离子注入时的阻挡层；
c、对所述监控片上的多晶硅薄膜进行电阻测试，包括以下子步骤：
c1、去除所述监控片上的栅绝缘层；
c2、激活所述多晶硅薄膜中的掺杂离子；
c3、对所述多晶硅薄膜进行电阻测试。
2.根据权利要求1所述的方法，其特征在于，还包括：
d、如果对所述监控片进行的所述电阻测试的结果符合生产规格要求，则已执行完步骤b的所述基板继续执行后继制程；如果所述电阻测试的结果不符合生产规格要求，则根据所述电阻测试的结果对已执行完步骤b的所述基板进行修正，使所述基板上的多晶硅薄膜符合生产规格要求。
3.根据权利要求1所述的方法，其特征在于，子步骤c3具体为：通过四探针法对所述监控片上的多晶硅薄膜进行电阻测试。
4.根据权利要求1所述的方法，其特征在于，子步骤c1中采用湿法刻蚀去除所述多晶硅薄膜上的栅绝缘层。
5.根据权利要求1所述的方法，其特征在于，子步骤c2中采用快速退火炉激活所述多晶硅薄膜中的掺杂离子。
6.根据权利要求1所述的方法，其特征在于，子步骤b1具体包括：
在所述基板和监控片上同步形成缓冲层薄膜；
在所述缓冲层薄膜上同步形成非晶硅薄膜；
利用准分子激光仪对所述非晶硅薄膜同步进行晶化，以形成多晶硅薄膜。
7.根据权利要求6所述的方法，其特征在于，
所述缓冲层薄膜包括：SiO2薄膜层、SiNx薄膜层或SiO2薄膜层和SiNx薄膜层形成的复合层。
8.根据权利要求6或7所述的方法，其特征在于，所述非晶硅薄膜的厚度为40nm～200nm。
9.根据权利要求1所述的方法，其特征在于，步骤b还包括以下步骤：
b4、在所述基板和监控片上形成栅极图案、保护层、源电极图案和漏电极图案；或在基板上形成栅极图案、保护层、源电极图案和漏电极图案，在监控片上形成栅金属层、保护层、源漏金属层。
10.根据权利要求1所述的方法，其特征在于，子步骤b2中所述栅绝缘层包括：SiO2薄膜层、SiNx薄膜层或SiO2薄膜层和SiNx薄膜层形成的复合层。
CN201210187361.2A 2012-06-07 2012-06-07 多晶硅阵列基板上多晶硅薄膜电阻的测试方法 Expired - Fee Related CN102721873B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201210187361.2A CN102721873B (zh) 2012-06-07 2012-06-07 多晶硅阵列基板上多晶硅薄膜电阻的测试方法
PCT/CN2012/084602 WO2013181900A1 (zh) 2012-06-07 2012-11-14 多晶硅阵列基板上多晶硅薄膜电阻的测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210187361.2A CN102721873B (zh) 2012-06-07 2012-06-07 多晶硅阵列基板上多晶硅薄膜电阻的测试方法

Publications (2)

Publication Number Publication Date
CN102721873A CN102721873A (zh) 2012-10-10
CN102721873B true CN102721873B (zh) 2014-09-03

Family

ID=46947690

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210187361.2A Expired - Fee Related CN102721873B (zh) 2012-06-07 2012-06-07 多晶硅阵列基板上多晶硅薄膜电阻的测试方法

Country Status (2)

Country Link
CN (1) CN102721873B (zh)
WO (1) WO2013181900A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102721873B (zh) * 2012-06-07 2014-09-03 京东方科技集团股份有限公司 多晶硅阵列基板上多晶硅薄膜电阻的测试方法
CN103543397B (zh) * 2013-10-23 2016-06-01 山东大学 一种半绝缘4H-SiC晶型的鉴别方法
CN107993950A (zh) * 2017-11-21 2018-05-04 长江存储科技有限责任公司 一种用于三维存储器阵列区共源极的测量方法
CN109309079B (zh) * 2018-09-18 2020-05-05 成都迈斯派尔半导体有限公司 半导体测试结构、制造方法及方块电阻测量方法
CN112908898B (zh) * 2021-01-27 2022-09-02 长鑫存储技术有限公司 控片量测方法及量测装置
CN113363137A (zh) * 2021-05-28 2021-09-07 上海华力微电子有限公司 一种SiGe结构载流子浓度的监控方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101312139A (zh) * 2007-05-22 2008-11-26 中芯国际集成电路制造(上海)有限公司 多晶硅膜阻值的测试方法
CN101441331A (zh) * 2004-08-09 2009-05-27 株式会社液晶先端技术开发中心 包括半导体薄膜的半导体器件、该薄膜的结晶方法及装置
CN101958242A (zh) * 2009-07-21 2011-01-26 中芯国际集成电路制造(上海)有限公司 制作栅氧化层和栅极多晶硅层的方法
CN102315112A (zh) * 2011-09-28 2012-01-11 上海宏力半导体制造有限公司 堆栈金属栅极的刻蚀方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5691648A (en) * 1992-11-10 1997-11-25 Cheng; David Method and apparatus for measuring sheet resistance and thickness of thin films and substrates
JP4077732B2 (ja) * 2003-01-28 2008-04-23 京セラ株式会社 多結晶シリコン基板の抵抗率測定方法
CN102446783A (zh) * 2011-09-08 2012-05-09 上海华力微电子有限公司 一种用于监测离子注入剂量的方法
CN102721873B (zh) * 2012-06-07 2014-09-03 京东方科技集团股份有限公司 多晶硅阵列基板上多晶硅薄膜电阻的测试方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101441331A (zh) * 2004-08-09 2009-05-27 株式会社液晶先端技术开发中心 包括半导体薄膜的半导体器件、该薄膜的结晶方法及装置
CN101312139A (zh) * 2007-05-22 2008-11-26 中芯国际集成电路制造(上海)有限公司 多晶硅膜阻值的测试方法
CN101958242A (zh) * 2009-07-21 2011-01-26 中芯国际集成电路制造(上海)有限公司 制作栅氧化层和栅极多晶硅层的方法
CN102315112A (zh) * 2011-09-28 2012-01-11 上海宏力半导体制造有限公司 堆栈金属栅极的刻蚀方法

Also Published As

Publication number Publication date
WO2013181900A1 (zh) 2013-12-12
CN102721873A (zh) 2012-10-10

Similar Documents

Publication Publication Date Title
CN102721873B (zh) 多晶硅阵列基板上多晶硅薄膜电阻的测试方法
CN105206601B (zh) 测试组件单元、阵列基板、显示面板、显示装置以及制造测试组件单元的方法
CN104091767B (zh) 离子注入的监控方法
US9608125B2 (en) Display substrate, its testing method and its manufacturing method
CN102184879A (zh) 一种soi场效应晶体管的tcad仿真校准方法
JP2009105401A (ja) 薄膜光電池装置のためのプロセステスタ及びテスティング技法
CN101677094B (zh) Tft性能测试装置及其制造方法和tft性能测试方法
CN105304500A (zh) N型tft的制作方法
CN103605388A (zh) 通过离子注入晶片检测外延炉台温场温度的方法及校正外延炉台温场方法
TWI249803B (en) System for controlling manufacturing process, method for controlling manufacturing process and method for manufacturing a semiconductor device
US20140106475A1 (en) Method for etching polysilicon gate
CN105655404A (zh) 低温多晶硅薄膜晶体管及其制作方法
US8658438B2 (en) Measurement of lateral diffusion of implanted ions in doped well region of semiconductor devices
CN103034002B (zh) 液晶显示装置及其制造方法
CN113093482B (zh) 对准误差的测试方法、调整方法、测试系统和存储介质
CN102800607A (zh) 提高制程能力的方法
CN101312139B (zh) 多晶硅膜阻值的测试方法
CN103441086B (zh) 检测光阻层离子注入阻挡能力的方法
CN105914237A (zh) 一种薄膜晶体管及其制作方法、阵列基板和显示装置
CN103904009A (zh) 一种监控离子注入机稳定性和均匀性的方法
CN106328554A (zh) 对位结构、显示装置及利用对位结构测量对位精度的方法
CN112687564B (zh) 掺杂半导体的激活率计算方法、装置及电子设备
CN113764296B (zh) 电池的测试方法和装置、电子设备及计算机可读存储介质
CN108461506A (zh) 一种阵列基板及其制备方法、显示装置
CN106504994A (zh) 多晶硅薄膜晶体管的生产方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140903

Termination date: 20210607