CN101958242A - 制作栅氧化层和栅极多晶硅层的方法 - Google Patents
制作栅氧化层和栅极多晶硅层的方法 Download PDFInfo
- Publication number
- CN101958242A CN101958242A CN200910055154XA CN200910055154A CN101958242A CN 101958242 A CN101958242 A CN 101958242A CN 200910055154X A CN200910055154X A CN 200910055154XA CN 200910055154 A CN200910055154 A CN 200910055154A CN 101958242 A CN101958242 A CN 101958242A
- Authority
- CN
- China
- Prior art keywords
- gate oxide
- thickness
- wafer
- polycrystalline silicon
- polysilicon layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明公开了一种制作栅氧化层和栅极多晶硅层的方法，包括：在产品晶圆和控片晶圆的半导体衬底硅上同时生长栅氧化层；在所述产品晶圆的栅氧化层表面沉积栅极多晶硅层；在线测量产品晶圆栅极多晶硅层的厚度，离线(offline)测量控片晶圆上栅氧化层的厚度。采用该方法能够防止栅氧化层在测量过程中暴露在空气里而被氧化。
Description
技术领域
本发明涉及半导体器件制造工艺，特别涉及一种制作栅氧化层和栅极多晶硅层的方法。
背景技术
目前，随着半导体技术的发展，半导体器件的运行速度越来越快，芯片电路的集成度越来越高，对电源消耗的越来越低，从而使得半导体器件的栅极多晶硅层的特征尺寸和栅氧化层(Gate Oxide)的厚度等参数逐渐变小。半导体器件包括核心(core)区和外围电路(IO)区。其中，核心区的栅氧化层的生长厚度较薄，大约小于20埃；核心区的外围区域称为外围电路区，大约在50～100埃。对于较薄的栅氧化层和栅极多晶硅层的厚度测量，技术要求也越来越高。
现在在半导体制造行业中将在线收集数据作为主要的测量技术。在线收集数据就是当需要测量栅氧化层的厚度时，将在反应腔内生长了栅氧化层的产品晶圆，输出反应腔测量，其中，产品晶圆为其上已经分布了器件的晶圆，最终可以经过多道工序成为成品。一般的，在线收集数据，主要采用光学测量方法，即椭圆偏光法，利用光对材料层的反射和衍射进行厚度测量。
现有技术中制作栅氧化层和栅极多晶硅层的方法包括以下步骤。其中，栅氧化层和栅极多晶硅层的厚度以在线的方法收集数据。本实施例，以器件的核心区为例。
步骤11、在产品晶圆的半导体衬底硅上进行栅氧化层的生长；
步骤12、在线测量栅氧化层的厚度；
步骤13、在所述栅氧化层的表面进行栅极多晶硅层的沉积；
步骤14、在线测量栅极多晶硅层的厚度。
对于器件的核心区，半导体衬底硅与栅极多晶硅层之间的栅氧化层厚度很薄，大约小于20埃，而且半导体衬底硅和栅极多晶硅层的材料都是硅，所以在步骤14在线测量栅极多晶硅层的厚度时，光学测量非常不准确，使得测量的数据失去意义。
关键的是，在线测量栅氧化层的厚度时需要暴露在空气中，如果反应腔内一次处理200片晶圆，根据客户的要求大约需要量测20片晶圆，那么如果每量测一片晶圆需要2分钟，则总共需要40分钟完成测量。栅氧化层在空气中非常容易氧化，0.5小时的时间就可以生长大约0.5～1埃的栅氧化层厚度，而且栅氧化层的厚度本来就非常薄，厚度发生稍微的变化，都会导致器件性能的降低。
同样，在器件的外围电路区也会出现在测量过程中栅氧化层被氧化的问题，只是外围电路区的栅氧化层相对较厚，即使出现氧化问题也不会对器件的性能产生很大影响，而且较厚的栅氧化层也会使得测量数据相对准确。
发明内容
有鉴于此，本发明解决的技术问题：栅氧化层在测量过程中被氧化。
为解决上述技术问题，本发明的技术方案具体是这样实现的：
本发明公开了一种制作栅氧化层和栅极多晶硅层的方法，包括：
在产品晶圆和控片晶圆的半导体衬底硅上同时生长栅氧化层；
在所述产品晶圆的栅氧化层表面沉积栅极多晶硅层；
在线测量产品晶圆栅极多晶硅层的厚度，离线offline测量控片晶圆上栅氧化层的厚度。
所述在线测量产品晶圆栅极多晶硅层的厚度时，测量产品晶圆处于浅沟槽隔离区STI上方的栅极多晶硅层厚度。
所述在线测量产品晶圆栅极多晶硅层的厚度时，同时测量产品晶圆处于STI上方和非STI区域上方的栅极多晶硅层厚度，如果处于非STI区域上方的栅极多晶硅层厚度一直在与处于STI上方的栅极多晶硅层厚度相接近的范围内波动时，则离线测量控片晶圆上栅氧化层的厚度。
由上述的技术方案可见，在本发明栅氧化层和栅极多晶硅层的工艺制程中，将栅氧化层和栅极多晶硅层形成之后，再进行厚度测量，防止了现有技术中将栅氧化层形成之后就进行厚度测量，由于暴露在空气中而导致被氧化的缺陷。而且，栅氧化层的厚度测量为离线(offline)的方式，不占用生产时间，有效提高了生产效率。
附图说明
图1为本发明优选实施例制作栅氧化层和栅极多晶硅层的方法流程示意图。
图2为产品晶圆结构示意图。
具体实施方式
为使本发明的目的、技术方案、及优点更加清楚明白，以下参照附图并举实施例，对本发明进一步详细说明。
本发明利用示意图对实施例进行了详细描述，在详述本发明实施例时，为了便于说明，表示结构的示意图会不依一般比例作局部放大，不应以此作为对本发明的限定，此外，在实际的制作中，应包含长度、宽度及深度的三维空间尺寸。并且与本发明无关的部分公知结构，在此不再赘述。
本发明优选实施例制作栅氧化层和栅极多晶硅层的方法包括以下步骤，其流程示意图如图1所示。
步骤21、在半导体衬底硅上进行栅氧化层的生长。其中包括在产品晶圆和控片晶圆的半导体衬底硅上同时生长栅氧化层。其中，控片晶圆是没有经过工艺加工的平整晶圆硅片，在测试时使用。当需要测量栅氧化层的厚度时，将控片晶圆置入反应腔，在完成栅氧化层的生长之后，只将生长了栅氧化层的控片输出反应腔，进行厚度测量；
步骤22、在所述栅氧化层的表面进行栅极多晶硅层的沉积。因为后续只需offline测量控片上栅氧化层的厚度，所以此时不需在控片晶圆上沉积栅极多晶硅层，也就是说只在产品晶圆的栅氧化层表面沉积栅极多晶硅层即可；
步骤23、在线测量栅极多晶硅层的厚度；offline测量栅氧化层的厚度。
图2为产品晶圆的结构示意图。如图2所示，对于产品晶圆，栅极多晶硅层101覆盖栅氧化层102以及已经形成的浅沟槽隔离区(STI)103。其中，STI103由氧化硅填充，与栅氧化层102的材料相同，是在半导体衬底硅100上经过刻蚀、填充形成的绝缘区域，用于与有源区隔离。STI103的厚度在500～4000埃，比较厚，所以在步骤23在线测量栅极多晶硅层的厚度时，光学测量该位置上方的栅极多晶硅层，这样光在栅极多晶硅层上下表面的干涉和衍射现象比较明显，可以准确测出栅极多晶硅层的厚度。
而且，此时以offline的方式收集数据，即测量控片上生长的栅氧化层的厚度。与在线收集数据相同，同样采用光学测量方法，对厚度进行测量。
从上述可以看出，在步骤21和22之间不需要测量栅氧化层的厚度，直接进行栅极多晶硅层的沉积，所以栅氧化层就不会在测量的过程中，暴露在空气里而被氧化，而且省略了该测量栅氧化层厚度的步骤，则大大提高了生产效率，因为offline测量栅氧化层的厚度不需要占用生产时间。
需要说明的是，在步骤23中在线测量栅极多晶硅层的厚度时，如果采用与现有技术相同的方法，测量非STI区域上方的栅极多晶硅层厚度，虽然也可以得到测量数据，但对于器件的核心区来说，仍会出现所得数据不准确的缺陷。但是正是由于在生长形成栅氧化层之后，直接进行栅极多晶硅层的沉积，避免了测量栅氧化层厚度时将其暴露在空气中的缺陷，因此也能够达到本发明的目的。
由于控片与真正的产品晶圆在性能和结构上的不同，使得测量offline控片晶圆上的栅氧化层可能无法得到准确的数据。进一步地，为了确保offline测量栅氧化层厚度的准确性，在线测量栅极多晶硅层的厚度时，同时测量产品晶圆处于STI上方和非STI区域上方的栅极多晶硅层厚度。由上述的说明可知，测量STI上方的栅极多晶硅层厚度，得到的数据是比较准确的，而对非STI区域上方的栅极多晶硅层厚度进行测量，得到的数据会在一定范围内波动。例如，测量每片产品晶圆STI上方的栅极多晶硅层厚度都在1000埃，但是对非STI区域上方的栅极多晶硅层厚度进行测量时，由于栅氧化层比较薄，测量不是很准确，所以测量每片产品晶圆的栅极多晶硅层厚度不同，会在一定范围内波动。如果波动范围一直在950～1050埃范围内，说明波动比较稳定，能够反映出每片晶圆，包括晶圆控片上栅氧化层的生长厚度都比较均匀，那么这时就可以直接测量offline的栅氧化层厚度。
在本发明栅氧化层和栅极多晶硅层的工艺制程中，将栅氧化层和栅极多晶硅层形成之后，再进行厚度测量，防止了现有技术中将栅氧化层形成之后就进行厚度测量，由于暴露在空气中而导致被氧化的缺陷。而且，栅氧化层的厚度测量为offline的方式，不占用生产时间，有效提高了生产效率。更优选地，为了确保offline测量栅氧化层厚度的准确性，在线测量栅极多晶硅层厚度时，同时测量产品晶圆处于STI上方和非STI区域上方的栅极多晶硅层厚度。如果处于非STI区域上方的栅极多晶硅层厚度一直在与处于STI上方的栅极多晶硅层厚度相接近的范围内波动，则可以认为晶圆控片上栅氧化层的生长厚度比较均匀，直接测量offline的栅氧化层厚度能够得到准确数据。
以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (3)
1.一种制作栅氧化层和栅极多晶硅层的方法，包括：
在产品晶圆和控片晶圆的半导体衬底硅上同时生长栅氧化层；
在所述产品晶圆的栅氧化层表面沉积栅极多晶硅层；
在线测量产品晶圆栅极多晶硅层的厚度，离线offline测量控片晶圆上栅氧化层的厚度。
2.如权利要求1所述的方法，其特征在于，所述在线测量产品晶圆栅极多晶硅层的厚度时，测量产品晶圆处于浅沟槽隔离区STI上方的栅极多晶硅层厚度。
3.如权利要求1所述的方法，其特征在于，所述在线测量产品晶圆栅极多晶硅层的厚度时，同时测量产品晶圆处于STI上方和非STI区域上方的栅极多晶硅层厚度，如果处于非STI区域上方的栅极多晶硅层厚度一直在与处于STI上方的栅极多晶硅层厚度相接近的范围内波动时，则离线测量控片晶圆上栅氧化层的厚度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200910055154XA CN101958242B (zh) | 2009-07-21 | 2009-07-21 | 制作栅氧化层和栅极多晶硅层的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200910055154XA CN101958242B (zh) | 2009-07-21 | 2009-07-21 | 制作栅氧化层和栅极多晶硅层的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101958242A true CN101958242A (zh) | 2011-01-26 |
| CN101958242B CN101958242B (zh) | 2012-02-08 |
Family
ID=43485507
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200910055154XA Expired - Fee Related CN101958242B (zh) | 2009-07-21 | 2009-07-21 | 制作栅氧化层和栅极多晶硅层的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101958242B (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102437020A (zh) * | 2011-11-24 | 2012-05-02 | 上海宏力半导体制造有限公司 | 晶圆控片及其形成方法 |
| CN102721873A (zh) * | 2012-06-07 | 2012-10-10 | 京东方科技集团股份有限公司 | 多晶硅阵列基板上多晶硅薄膜电阻的测试方法 |
| CN105719983A (zh) * | 2016-02-17 | 2016-06-29 | 上海华力微电子有限公司 | 栅氧化层厚度实时监控方法 |
| CN108962961A (zh) * | 2018-07-27 | 2018-12-07 | 京东方科技集团股份有限公司 | 母板及其制备方法、显示基板 |
| CN111430257A (zh) * | 2020-04-02 | 2020-07-17 | 长江存储科技有限责任公司 | 测量装置及方法 |
| CN114068343A (zh) * | 2022-01-11 | 2022-02-18 | 广州粤芯半导体技术有限公司 | 栅介质层的厚度的监控方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI222692B (en) * | 2003-04-15 | 2004-10-21 | Taiwan Semiconductor Mfg | Measuring method for the thickness of gate oxide layer |
-
2009
- 2009-07-21 CN CN200910055154XA patent/CN101958242B/zh not_active Expired - Fee Related
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102437020B (zh) * | 2011-11-24 | 2016-01-27 | 上海华虹宏力半导体制造有限公司 | 晶圆控片及其形成方法 |
| CN102437020A (zh) * | 2011-11-24 | 2012-05-02 | 上海宏力半导体制造有限公司 | 晶圆控片及其形成方法 |
| CN102721873A (zh) * | 2012-06-07 | 2012-10-10 | 京东方科技集团股份有限公司 | 多晶硅阵列基板上多晶硅薄膜电阻的测试方法 |
| WO2013181900A1 (zh) * | 2012-06-07 | 2013-12-12 | 京东方科技集团股份有限公司 | 多晶硅阵列基板上多晶硅薄膜电阻的测试方法 |
| CN102721873B (zh) * | 2012-06-07 | 2014-09-03 | 京东方科技集团股份有限公司 | 多晶硅阵列基板上多晶硅薄膜电阻的测试方法 |
| CN105719983B (zh) * | 2016-02-17 | 2019-06-07 | 上海华力微电子有限公司 | 栅氧化层厚度实时监控方法 |
| CN105719983A (zh) * | 2016-02-17 | 2016-06-29 | 上海华力微电子有限公司 | 栅氧化层厚度实时监控方法 |
| CN108962961A (zh) * | 2018-07-27 | 2018-12-07 | 京东方科技集团股份有限公司 | 母板及其制备方法、显示基板 |
| CN108962961B (zh) * | 2018-07-27 | 2021-01-01 | 京东方科技集团股份有限公司 | 母板及其制备方法、显示基板 |
| CN111430257A (zh) * | 2020-04-02 | 2020-07-17 | 长江存储科技有限责任公司 | 测量装置及方法 |
| CN111430257B (zh) * | 2020-04-02 | 2023-04-07 | 长江存储科技有限责任公司 | 测量装置及方法 |
| CN114068343A (zh) * | 2022-01-11 | 2022-02-18 | 广州粤芯半导体技术有限公司 | 栅介质层的厚度的监控方法 |
| CN114068343B (zh) * | 2022-01-11 | 2022-03-29 | 广州粤芯半导体技术有限公司 | 栅介质层的厚度的监控方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101958242B (zh) | 2012-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101958242B (zh) | 制作栅氧化层和栅极多晶硅层的方法 | |
| CN101834114B (zh) | 栅极轮廓的进阶工艺控制方法与制造集成电路元件的系统 | |
| CN109238510B (zh) | 一种校准外延腔温度的方法 | |
| CN112002640B (zh) | 监控退火工艺稳定性的方法 | |
| CN112250031A (zh) | 自带线性热电阻校正的热电堆红外传感器及其制备方法 | |
| JP3897963B2 (ja) | 半導体ウェーハおよびその製造方法 | |
| US6010914A (en) | Method for manufacturing a semiconductor device | |
| CN107452642B (zh) | 一种外延结构刻蚀率的检测方法 | |
| CN103681240B (zh) | 外延温度测试监控结构及形成方法 | |
| CN102019577B (zh) | 化学机械研磨工艺的优化方法 | |
| CN101800172B (zh) | 一种自对准多晶硅浮栅的制作方法 | |
| CN203631495U (zh) | 外延温度测试监控结构 | |
| CN103822813B (zh) | 半导体器件测试样品的制作方法 | |
| CN102376553B (zh) | 一种栅极刻蚀方法 | |
| CN105789078A (zh) | 一种小面积图形刻蚀深度的测量方法 | |
| CN102954903B (zh) | 锗硅薄膜监控片的制备方法及采用该片进行监控的方法 | |
| CN108063098B (zh) | 有源区顶部圆滑度的模拟检测方法 | |
| CN102945830B (zh) | 一种控制浅沟道绝缘层制程中衬底氧化层的均匀性的方法 | |
| Li et al. | Spectroscopic ellipsometry studies of thin film CdTe and CdS: From dielectric functions to solar cell structures | |
| US6617258B1 (en) | Method of forming a gate insulation layer for a semiconductor device by controlling the duration of an etch process, and system for accomplishing same | |
| CN103487404B (zh) | 一种太阳能电池减反射膜折射率的测试方法 | |
| CN1307707C (zh) | 一种含镁锌氧的金属－绝缘层－半导体结构及制备工艺 | |
| CN104900494B (zh) | 一种高精度外延膜厚监控片及其制备方法 | |
| JP6123150B2 (ja) | シリコンウェーハ加工量の評価方法およびシリコンウェーハの製造方法 | |
| US11262250B2 (en) | Method for measuring a temperature |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120208 Termination date: 20200721 |